CN116895531A

CN116895531A - 碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管

Info

Publication number: CN116895531A
Application number: CN202310995095.4A
Authority: CN
Inventors: 毕建雄
Original assignee: Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Current assignee: Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date: 2023-08-08
Filing date: 2023-08-08
Publication date: 2023-10-17

Abstract

本申请实施例涉及一种碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管，其中方法包括：在具有第一导电类型的第一碳化硅外延层上外延生长具有第二导电类型的第二碳化硅外延层；从第二碳化硅外延层的上表面的第一区域进行第二导电类型的离子注入，形成阱区；向阱区内进行第一导电类型的离子注入，形成源区；从第二碳化硅外延层的上表面的第二区域进行第一导电类型的离子注入，形成反型掺杂区；第二区域与第一区域之间存在间隔区域；在第二碳化硅外延层上形成依次层叠的栅极介质层和栅极；栅极至少与第二区域以及间隔区域交叠；第二碳化硅外延层中对应于间隔区域的部分作为该碳化硅场效应晶体管的沟道区；如此，提高了器件性能。

Description

碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管

技术领域

本申请涉及半导体技术领域，特别是涉及一种碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管。

背景技术

由于SiC(碳化硅)具有高临界电场、高热导率以及高饱和漂移速率，使得SiCMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)相比于硅基MOSFET的性能有较大提升。SiC MOSFET在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。

SiC MOSFET器件目前主要分为平面栅极和沟槽栅极两大类，SiC平面栅极MOSFET因其工艺简单、雪崩能量高、可靠性好等优点被广泛应用。然而，由于在制备过程中，器件的沟道区通常通过离子注入技术实现，而离子注入会对SiC晶格造成损伤，且无法通过高温退火得到完全修复。沟道区晶格损伤导致散射作用增强，降低了沟道电子迁移率，进而增大了沟道电阻。在主流规格产品中，沟道电阻占比约50％以上，具有极大的改善空间。因此，如何避免沟道区晶格损伤，降低器件沟道电阻，对提高器件性能具有十分重要的意义。

发明内容

有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管。

第一方面，本申请实施例提供了一种碳化硅场效应晶体管的制备方法，所述方法包括：

在具有第一导电类型的第一碳化硅外延层上外延生长具有第二导电类型的第二碳化硅外延层，所述第一导电类型与所述第二导电类型电性相反；

从所述第二碳化硅外延层的上表面的第一区域进行第二导电类型的离子注入，形成阱区；

向所述阱区内进行第一导电类型的离子注入，形成源区，所述源区位于所述阱区的表层；

从所述第二碳化硅外延层的上表面的第二区域进行第一导电类型的离子注入，形成反型掺杂区，所述反型掺杂区深入至所述第一碳化硅外延层；其中，所述第二区域与所述第一区域之间存在间隔区域；

在所述第二碳化硅外延层上形成依次层叠的栅极介质层和栅极；其中，所述栅极至少与所述第二区域以及所述间隔区域交叠；所述第二碳化硅外延层中对应于所述间隔区域的部分作为所述碳化硅场效应晶体管的沟道区。

结合本申请的第一方面，在一可选实施方式中，所述第二碳化硅外延层的厚度大于所述源区的深度，且小于所述阱区的深度。

结合本申请的第一方面，在一可选实施方式中，所述第二碳化硅外延层的厚度在0.2μm～0.5μm的范围内。

结合本申请的第一方面，在一可选实施方式中，所述从所述第二碳化硅外延层的上表面的第一区域进行第二导电类型的离子注入，形成阱区；向所述阱区内进行第一导电类型的离子注入，形成源区，包括：

在所述第二碳化硅外延层上形成图案化的第一掩膜层，所述第一掩膜层暴露所述第二碳化硅外延层的上表面的第一区域；

以所述第一掩膜层为掩膜，进行第二导电类型的离子注入，形成所述阱区；

以所述第一掩膜层为掩膜，进行第一导电类型的离子注入，形成所述源区。

结合本申请的第一方面，在一可选实施方式中，所述从所述第二碳化硅外延层的上表面的第一区域进行第二导电类型的离子注入，形成阱区，包括：在所述第二碳化硅外延层上形成图案化的第一子掩膜层；在所述第二碳化硅外延层和所述第一子掩膜层上形成第二子掩膜层；对所述第二子掩膜层进行刻蚀，形成仅覆盖所述第一子掩膜层的侧壁的侧墙部，所述第一子掩膜层和所述侧墙部共同构成第一掩膜层，所述第一掩膜层暴露所述第二碳化硅外延层的上表面的第一区域；以所述第一掩膜层为掩膜，进行第二导电类型的离子注入，形成所述阱区；

所述从所述第二碳化硅外延层的上表面的第二区域进行第一导电类型的离子注入，形成反型掺杂区，包括：去除所述第一子掩膜层，所述第二区域经由所述第一子掩膜层被去除而暴露；以所述侧墙部为掩膜，进行第一导电类型的离子注入，以在所述第二区域形成所述反型掺杂区。

结合本申请的第一方面，在一可选实施方式中，所述方法还包括：

在所述第二碳化硅外延层上形成图案化的第二掩膜层，所述第二掩膜层暴露所述第二碳化硅外延层的上表面的第三区域，所述第三区域位于所述第一区域内；

以所述第二掩膜层为掩膜，从所述第三区域进行第二导电类型的离子注入，形成穿过所述源区深入至所述阱区的接触区。

第二方面，本申请实施例提供了一种碳化硅场效应晶体管，包括：

具有第一导电类型的第一碳化硅外延层，以及具有第二导电类型的第二碳化硅外延层；其中，所述具有第二导电类型的第二碳化硅外延层通过在所述第一碳化硅外延层上外延生长而形成；所述第一导电类型与所述第二导电类型电性相反；

具有第二导电类型的阱区，从所述第二碳化硅外延层的上表面的第一区域向下延伸；

具有第一导电类型的源区，位于所述阱区的表层；

具有第一导电类型的反型掺杂区，从所述第二碳化硅外延层的上表面的第二区域向下延伸且深入至所述第一碳化硅外延层；其中，所述第二区域与所述第一区域之间存在间隔区域；

依次层叠在所述第二碳化硅外延层上的栅极介质层和栅极；其中，所述栅极至少与所述第二区域以及所述间隔区域交叠；所述第二碳化硅外延层中对应于所述间隔区域的部分作为所述碳化硅场效应晶体管的沟道区。

结合本申请的第一方面，在一可选实施方式中，所述源区在所述第一碳化硅外延层上的垂直投影与所述阱区在所述第一碳化硅外延层上的垂直投影重叠。

本申请实施例所提供的碳化硅场效应晶体管的制备方法及碳化硅场效应晶体管，通过在具有第一导电类型的第一碳化硅外延层上外延生长具有第二导电类型的第二碳化硅外延层，第一导电类型与第二导电类型电性相反；从第二碳化硅外延层的上表面的第一区域进行第二导电类型的离子注入，形成阱区；向阱区内进行第一导电类型的离子注入，形成源区，源区位于阱区的表层；从第二碳化硅外延层的上表面的第二区域进行第一导电类型的离子注入，形成反型掺杂区，反型掺杂区深入至第一碳化硅外延层；其中，第二区域与第一区域之间存在间隔区域；在第二碳化硅外延层上形成依次层叠的栅极介质层和栅极；其中，栅极至少与第二区域以及间隔区域交叠；第二碳化硅外延层中对应于间隔区域的部分作为碳化硅场效应晶体管的沟道区；如此，利用外延生长的具有第二导电类型的第二碳化硅外延层形成沟道区，避免了通过离子注入形成沟道区所造成的晶格损伤问题，降低了器件的沟道电阻，提高了器件性能。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1至图4为相关技术中碳化硅场效应晶体管在制备过程中的剖面结构示意图；

图5为相关技术中通过离子注入形成JFET区的剖面结构示意图；

图6为本申请实施例提供的碳化硅场效应晶体管的制备方法的流程示意图；

图7至图15为本申请实施例提供的碳化硅场效应晶体管在制备过程中的剖面结构示意图。

具体实施方式

下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。

图1至图4为相关技术中碳化硅场效应晶体管在制备过程中的剖面结构示意图。

首先，请参考图1，在相关技术中，为了制备碳化硅场效应晶体管，通常先在N型的第一碳化硅外延层110上通过离子注入工艺形成P型的阱区101。其中，第一碳化硅外延层110形成在衬底100上；为了对所需区域进行离子注入，需先在第一碳化硅外延层110上沉积掩膜层230，并通过光刻、刻蚀等工艺对沉积的掩膜层230进行图案化，然后，在图案化的掩膜层230的遮蔽下执行离子注入工艺，形成阱区101。

接下来，请参考图2。在图案化的掩膜层230的侧壁处形成侧墙部212’，并以图案化的掩膜层230和侧墙部212’共同作为掩膜，执行N型离子注入工艺，以在P型的阱区101内形成N型高掺杂的源区102。

接下来，请参考图3。与前述形成图案化的掩膜层230的方法类似，形成另一图案化的掩膜层240，并在其遮蔽下执行离子注入工艺，形成P型高掺杂的接触区104。

然后，请参考图4。制备栅极介质层130和栅极140；并且沉积层间绝缘层150；形成导电连接层160，导电连接层160至少包括贯穿层间绝缘层150的部分以实现导电连接；最后，形成钝化层170，完成器件的制备。

在上述碳化硅场效应晶体管中，沟道区106位于栅极140下方与阱区101交叠的区域。器件正向工作时，栅压正偏置并大于其阈值的情况下，反型层形成，沟道区106打开，电子从源极电极(图中未精准示出，但可大致参考导电连接层160)出发，依次流经源区102和沟道区106，达到JFET区105(平面栅SiC MOSFET都会有JFET区，此区域是位于栅极140下方且位于两个阱区101之间的第一碳化硅外延层110的部分)，向下流经第一碳化硅外延层110、衬底100，最终达到漏极电极(图中未示出)。应当理解，本文所称的器件均是指碳化硅场效应晶体管。

但是，从相关技术的制备过程中可以看出，上述碳化硅场效应晶体管具有一些缺陷，具体地，其沟道区106是阱区101的一部分，而阱区101是通过离子注入工艺形成的，离子注入会对SiC晶格造成损伤，且无法通过高温退火得到完全修复。沟道区106晶格损伤导致散射作用增强，降低了沟道电子迁移率，进而增大了沟道电阻。

此外，请参考图5。在一些相关技术中，往往需要在相邻的两个P型阱区101之间再次进行N型的离子注入，以提高JFET区的掺杂浓度，从而弱化寄生JFET效应，降低电阻。可以理解地，寄生JFET效应会随着两个阱区101之间的距离增大而减小；反之，如果两个阱区101之间的距离减小，寄生JFET效应会增大。因而，为了缩小器件尺寸，同时保证寄生JFET效应不增大，通过离子注入提高JFET区的掺杂浓度是一种常用的方法。此外，相比于直接利用第一碳化硅外延层110中位于两个阱区101之间的未被离子注入的部分作为JFET区，这种方法更有利于保证JFET区注入的精度和尺寸。然而，为了进行N型的离子注入形成JFET区105，需要增加又一图案化的掩膜层250，即增加一道光刻工艺，这无疑增加了工艺成本。

基于此，本申请实施例提供一种碳化硅场效应晶体管的制备方法，请参考图6，该方法包括：

步骤S01，在具有第一导电类型的第一碳化硅外延层上外延生长具有第二导电类型的第二碳化硅外延层，第一导电类型与第二导电类型电性相反；

步骤S02，从第二碳化硅外延层的上表面的第一区域进行第二导电类型的离子注入，形成阱区；

步骤S03，向阱区内进行第一导电类型的离子注入，形成源区，源区位于阱区的表层；

步骤S04，从第二碳化硅外延层的上表面的第二区域进行第一导电类型的离子注入，形成反型掺杂区，反型掺杂区深入至第一碳化硅外延层；其中，第二区域与第一区域之间存在间隔区域；

步骤S05，在第二碳化硅外延层上形成依次层叠的栅极介质层和栅极；其中，栅极至少与第二区域以及间隔区域交叠；第二碳化硅外延层中对应于间隔区域的部分作为该碳化硅场效应晶体管的沟道区。

可以理解地，本申请实施例利用外延生长的具有第二导电类型的第二碳化硅外延层形成沟道区，避免了通过离子注入形成沟道区所造成的晶格损伤问题，降低了器件的沟道电阻，提高了器件性能。

接下来，结合图7至图15对本申请实施例提供的碳化硅场效应晶体管的制备方法及其有益效果作进一步详细说明。

首先，请参考图7。执行步骤S01，在具有第一导电类型的第一碳化硅外延层110上外延生长具有第二导电类型的第二碳化硅外延层120。

其中，第一导电类型与第二导电类型电性相反。第一导电类型和第二导电类型中一者为N型，另一者为P型。在具体示例中，第一导电类型为N型，而第二导电类型为P型；即在N型的第一碳化硅外延层110上外延生长P型的第二碳化硅外延层120。

可以理解地，本申请实施例中外延生长具有第二导电类型的第二碳化硅外延层120属于原位掺杂外延，在外延生成碳化硅材料的过程中同时提供原料和杂质，让材料制备与掺杂同时进行。

具有第二导电类型的第二碳化硅外延层120的一部分将用作器件的沟道区。第二碳化硅外延层120的厚度大于后续形成源区的深度，且小于后续形成阱区的深度。

示例性地，第二碳化硅外延层120的厚度在0.2μm～0.5μm的范围内。进一步地，第二碳化硅外延层120的厚度可以在0.2μm～0.3μm的范围内。如果第二碳化硅外延层120的厚度太薄，在形成一定深度的源区后，沟道区将难以与阱区连接；而如果第二碳化硅外延层120的厚度过厚，后续形成反型掺杂区时就需要更高的离子注入能量，那么对于掩膜的要求会更高，可能需要使用额外的掩膜。

第一碳化硅外延层110形成在衬底100上。衬底100也可以为碳化硅材料；并且也可以具有第一导电类型。衬底100的掺杂浓度可以与第一碳化硅外延层110的掺杂浓度不同；例如，衬底100为N++衬底，而第一碳化硅外延层110为N+或N-外延层。此外，第一碳化硅外延层110并不限于单层结构，其可以包括多层外延层；例如包括靠近衬底100的N+外延层和层叠在该N+外延层上的N-外延层。在一些实施例中，在衬底100和第一碳化硅外延层110之间还可以包括其他层结构，本申请对此并不作具体限定。

接下来，请参考图11。执行步骤S02和S03，从第二碳化硅外延层120的上表面的第一区域进行第二导电类型的离子注入，形成阱区101；向阱区101内进行第一导电类型的离子注入，形成源区102，源区102位于阱区101的表层。

在具体示例中，通过执行步骤S02和S03，形成了P型阱区101和N型高掺杂的源区102。

如前所述，阱区101的深度大于第二碳化硅外延层120的厚度，源区102的深度小于第二碳化硅外延层120的厚度；阱区101与第二碳化硅外延层120连接(在具体示例中，共同作为P型区)，源区102位于二者连接的区域之内，并且阱区101的除表层源区102以外的部分与第二碳化硅外延层120之间没有被源区102阻隔。

在实际制备中，阱区101和源区102可以采用同一掩膜形成。具体地，从第二碳化硅外延层120的上表面的第一区域进行第二导电类型的离子注入，形成阱区101；向阱区101内进行第一导电类型的离子注入，形成源区102，包括：在第二碳化硅外延层120上形成图案化的第一掩膜层210(可参考图10)，第一掩膜层210暴露第二碳化硅外延层120的上表面的第一区域；以第一掩膜层210为掩膜，进行第二导电类型的离子注入，形成阱区101；以第一掩膜层210为掩膜，进行第一导电类型的离子注入，形成源区102。如此，在形成阱区101和源区102时，无需更换掩膜。在制备得到的器件中，沿第二碳化硅外延层210的厚度方向，源区102与阱区101重叠。

应当理解，第二碳化硅外延层210的厚度方向，即沉积各材料层的层叠方向，或称器件的高度方向。第二碳化硅外延层210具有彼此相对的顶表面和底表面，在忽略顶表面和底表面的平整度的情况下，厚度方向为垂直于顶表面和底表面的方向。

作为一种可选的具体实施方式，形成阱区101的步骤可以参考图8至图11。首先，请参考图8，在第二碳化硅外延层120上形成图案化的第一子掩膜层211；接下来，请参考图9，在第二碳化硅外延层120和第一子掩膜层211上形成第二子掩膜层212；接下来，请参考图10，对第二子掩膜层212进行刻蚀，形成仅覆盖第一子掩膜层211的侧壁的侧墙部212’，第一子掩膜层211和侧墙部212’共同构成第一掩膜层210，第一掩膜层210暴露第二碳化硅外延层120的上表面的第一区域；以第一掩膜层210为掩膜，进行第二导电类型的离子注入，形成阱区101。

可以理解地，图案化的第一子掩膜层211可以通过先沉积一层第一子掩膜层，然后利用光刻、刻蚀工艺进行图案化而形成。第一子掩膜层211具体可以为硬掩膜层(HardMask，HM)，其材料例如为二氧化硅。在沉积一层第一子掩膜层后，在其上形成一层光刻胶层，通过曝光、显影，使得光刻胶层图案化；然后利用图案化的光刻胶层为掩膜，对第一子掩膜层进行刻蚀，形成图案化的第一子掩膜层211。

第二子掩膜层212具体可以采用化学气相沉积(Chemical Vapor Deposition，CVD)工艺形成，从而相对均匀地覆盖第一子掩膜层211的上表面和侧壁以及第二碳化硅外延层120的上表面。然后，利用刻蚀工艺对第二子掩膜层212进行去除，刻蚀工艺各向异性地进行，从而去除了覆盖在第一子掩膜层211的上表面以及第二碳化硅外延层120的上表面的部分，覆盖在第一子掩膜层211的侧壁的部分被保留下来形成侧墙部212’。可以理解地，如此，侧墙部212’利用自对准工艺形成，没有采用额外的光刻工艺。

第二子掩膜层212的材料(也即侧墙部212’的材料)具体可以为多晶硅，从而与第一子掩膜层211的材料二氧化硅之间具有较大的刻蚀选择比。

形成包括第一子掩膜层211和侧墙部212’的第一掩膜层210，主要是为了便于后续工艺形成反型掺杂区，节省工艺成本。但是应当理解，本申请并不限于此，本领域技术人员也可以仅形成一普通的、不可拆分的第一掩膜层210，并在后续形成反型掺杂区时重新制备新的掩膜层。此外，在形成第一掩膜层210后，也不限于利用第一掩膜层210既完成阱区101的离子注入，又完成源区102的离子注入，本领域技术人员当然也可以选择在完成阱区101的离子注入后，制备新的掩膜层进行源区102的离子注入。

接下来，请参考图12。执行步骤S04，从第二碳化硅外延层120的上表面的第二区域进行第一导电类型的离子注入，形成反型掺杂区103，反型掺杂区103深入至第一碳化硅外延层110；其中，第二区域与第一区域之间存在间隔区域。

应当理解，由于本申请实施例中第二碳化硅外延层120整体具有第二导电类型，因此，需要在第二碳化硅外延层120中进行反型掺杂，以形成电流流通路径。反型掺杂后，形成了JFET区105。

需要说明的是，通过利用第一导电类型的杂质，即与第二导电类型相反的杂质进行离子注入，一方面，可以使得第二碳化硅外延层120的位于第二区域的部分的导电类型发生反型；另一方面，为了保证反型掺杂区103与第一碳化硅外延层110连接，也可能会有部分杂质进入第一碳化硅外延层110中(如图中反型掺杂区103的下表面低于第二碳化硅外延层120的下表面)，从而提高了第一碳化硅外延层110表层的离子浓度，为了便于描述，本申请中将这一部分虽然没有发生反型，但是属于由于反型掺杂而形成的区域也称为“反型掺杂区”。

在一具体示例中，从第二碳化硅外延层120的上表面的第二区域进行第一导电类型的离子注入，形成反型掺杂区103，包括：去除第一子掩膜层211，第二区域经由第一子掩膜层211被去除而暴露；以侧墙部212’为掩膜，进行第一导电类型的离子注入，以在第二区域形成反型掺杂区103(请参考图12)。如此，不仅可以通过离子注入减弱JFET效应，而且无需增加光刻工艺，直接利用侧墙部212’作为掩膜即可实现，节省了工艺程序和成本。

可选地，第一子掩膜层211的材料包括二氧化硅，第二子掩膜层212的材料(也即侧墙部212’的材料)包括多晶硅。利用湿法刻蚀工艺去除二氧化硅，留下多晶硅的侧墙部212’作为HM，进行上述第一导电类型的离子注入形成反型掺杂区103。应当理解，第一子掩膜层211和第二子掩膜层212的材料并不限于此，本领域技术人员也可以根据实际情况选用其他两种具有较大刻蚀选择比的材料。

接下来，请参考图13。该方法还包括：在第二碳化硅外延层120上形成图案化的第二掩膜层220，第二掩膜层220暴露第二碳化硅外延层120的上表面的第三区域，第三区域位于第一区域内；以第二掩膜层220为掩膜，从第三区域进行第二导电类型的离子注入，形成穿过源区102深入至阱区101的接触区104。

示例性地，接触区104为P型高掺杂的接触区。接触区104的掺杂浓度大于阱区101的掺杂浓度，以及大于第二碳化硅外延层120的掺杂浓度。

接下来，请参考图14和图15。执行步骤S05，在第二碳化硅外延层120上形成依次层叠的栅极介质层130和栅极140；其中，栅极140至少与第二区域以及间隔区域交叠；第二碳化硅外延层120中对应于间隔区域的部分为该碳化硅场效应晶体管的沟道区106。

其中，栅极140至少与第二区域以及间隔区域交叠，可以理解为栅极140在第二碳化硅外延层120的上表面上的正投影覆盖第二区域且覆盖间隔区域；栅极140在器件横向上的覆盖范围包括反型掺杂区103和沟道区106。

应当理解，在本实施例中，将相互连接的阱区101和沟道区106作为一个整体，共同命名为第二导电类型区，那么，JFET区105为位于栅极140下方且位于两个第二导电类型区之间的部分。反型掺杂区103为JFET区105的一部分；此外，JFET区105还可以包括位于两个阱区101之间的第一碳化硅外延层110的部分。

如图14所示，在具体制备过程中，可以先在第二碳化硅外延层120上形成一层栅极介质层130。栅极介质层130例如采用热生长工艺形成。栅极介质层130的材料例如为二氧化硅。然后，在栅极介质层130上沉积掺杂多晶硅并刻蚀，形成栅极140。

接下来，如图15所示，沉积层间绝缘层150，层间绝缘层150覆盖栅极介质层130和栅极140。然后，对层间绝缘层150进行刻蚀，暴露出需要形成导电连接的部分区域；形成导电连接层160，导电连接层160填充在层间绝缘层150被刻蚀去除的部分内，从而与需要导电连接的部分区域连接。最后，形成钝化层170，完成器件的制备。

可以理解地，在器件的制备过程中还应当包括形成漏极的步骤，漏极具体可以形成在衬底100的底表面一侧，并且可以采用本领域中常用的工艺形成，本申请对此不再展开叙述。

可以看出，本申请实施例中沟道区利用原位掺杂外延生长，避免了通过离子注入形成沟道区所造成的晶格损伤问题，降低了器件的沟道电阻，提高了器件性能。此外，由于器件的沟道电阻降低，使得相同规格的器件管芯尺寸更小，晶圆的单位面积上能够制备的管芯数量更多，从而降低了器件成本。同时，本申请实施例提供的方法在工艺流程上没有大幅改动，与原有工艺基本兼容。

在此基础上，本申请实施例还提供了一种碳化硅场效应晶体管，请继续参考图15，该碳化硅场效应晶体管包括：具有第一导电类型的第一碳化硅外延层110，以及具有第二导电类型的第二碳化硅外延层120；其中，具有第二导电类型的第二碳化硅外延层120通过在第一碳化硅外延层110上外延生长而形成；第一导电类型与第二导电类型电性相反；具有第二导电类型的阱区101，从第二碳化硅外延层120的上表面的第一区域向下延伸；具有第一导电类型的源区102，位于阱区101的表层；具有第一导电类型的反型掺杂区103，从第二碳化硅外延层120的上表面的第二区域向下延伸且深入至第一碳化硅外延层110；其中，第二区域与第一区域之间存在间隔区域；依次层叠在第二碳化硅外延层120上的栅极介质层130和栅极140；其中，栅极140至少与第二区域以及间隔区域交叠；第二碳化硅外延层120中对应于间隔区域的部分作为该碳化硅场效应晶体管的沟道区106。

作为一种可选的具体实施方式，第二碳化硅外延层120的厚度大于源区102的深度，且小于阱区101的深度。

作为一种可选的具体实施方式，第二碳化硅外延层120的厚度在0.2μm～0.5μm的范围内。

作为一种可选的具体实施方式，源区102在第一碳化硅外延层110上的垂直投影与阱区101在第一碳化硅外延层110上的垂直投影重叠。

需要说明的是，本申请提供的碳化硅场效应晶体管实施例与碳化硅场效应晶体管的制备方法的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。但需要进一步说明的是，本申请实施例提供的碳化硅场效应晶体管，其各技术特征组合已经可以解决本申请所要解决的技术问题；因而，本申请实施例所提供的碳化硅场效应晶体管可以不受本申请实施例提供的碳化硅场效应晶体管的制备方法的限制，任何能够形成本申请实施例所提供的碳化硅场效应晶体管结构的制备方法所制备的碳化硅场效应晶体管均在本申请保护的范围之内。

应当理解，以上实施例均为示例性的，不用于包含权利要求所包含的所有可能的实施方式。在不脱离本公开的范围的情况下，还可以在以上实施例的基础上做出各种变形和改变。同样的，也可以对以上实施例的各个技术特征进行任意组合，以形成可能没有被明确描述的本申请的另外的实施例。因此，上述实施例仅表达了本申请的几种实施方式，不对本申请专利的保护范围进行限制。

Claims

1.一种碳化硅场效应晶体管的制备方法，其特征在于，所述方法包括：

2.根据权利要求1所述的碳化硅场效应晶体管的制备方法，其特征在于，所述第二碳化硅外延层的厚度大于所述源区的深度，且小于所述阱区的深度。

3.根据权利要求1所述的碳化硅场效应晶体管的制备方法，其特征在于，所述第二碳化硅外延层的厚度在0.2μm～0.5μm的范围内。

4.根据权利要求1所述的碳化硅场效应晶体管的制备方法，其特征在于，所述从所述第二碳化硅外延层的上表面的第一区域进行第二导电类型的离子注入，形成阱区；向所述阱区内进行第一导电类型的离子注入，形成源区，包括：

5.根据权利要求1或4所述的碳化硅场效应晶体管的制备方法，其特征在于，

所述从所述第二碳化硅外延层的上表面的第一区域进行第二导电类型的离子注入，形成阱区，包括：在所述第二碳化硅外延层上形成图案化的第一子掩膜层；在所述第二碳化硅外延层和所述第一子掩膜层上形成第二子掩膜层；对所述第二子掩膜层进行刻蚀，形成仅覆盖所述第一子掩膜层的侧壁的侧墙部，所述第一子掩膜层和所述侧墙部共同构成第一掩膜层，所述第一掩膜层暴露所述第二碳化硅外延层的上表面的第一区域；以所述第一掩膜层为掩膜，进行第二导电类型的离子注入，形成所述阱区；

6.根据权利要求1所述的碳化硅场效应晶体管的制备方法，其特征在于，所述方法还包括：

7.一种碳化硅场效应晶体管，其特征在于，包括：

具有第一导电类型的源区，位于所述阱区的表层；

8.根据权利要求7所述的碳化硅场效应晶体管，其特征在于，所述第二碳化硅外延层的厚度大于所述源区的深度，且小于所述阱区的深度。

9.根据权利要求7所述的碳化硅场效应晶体管，其特征在于，所述第二碳化硅外延层的厚度在0.2μm～0.5μm的范围内。

10.根据权利要求7所述的碳化硅场效应晶体管，其特征在于，所述源区在所述第一碳化硅外延层上的垂直投影与所述阱区在所述第一碳化硅外延层上的垂直投影重叠。