[go: up one dir, main page]

CN110718452A - 碳化硅器件及其制造方法 - Google Patents

碳化硅器件及其制造方法 Download PDF

Info

Publication number
CN110718452A
CN110718452A CN201810762446.6A CN201810762446A CN110718452A CN 110718452 A CN110718452 A CN 110718452A CN 201810762446 A CN201810762446 A CN 201810762446A CN 110718452 A CN110718452 A CN 110718452A
Authority
CN
China
Prior art keywords
region
silicon carbide
patterned
epitaxial layer
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810762446.6A
Other languages
English (en)
Other versions
CN110718452B (zh
Inventor
陈伟钿
周永昌
张永杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha Power Solutions Ltd
Original Assignee
Alpha Power Solutions Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha Power Solutions Ltd filed Critical Alpha Power Solutions Ltd
Priority to CN201810762446.6A priority Critical patent/CN110718452B/zh
Priority to US16/437,897 priority patent/US10818495B2/en
Publication of CN110718452A publication Critical patent/CN110718452A/zh
Application granted granted Critical
Publication of CN110718452B publication Critical patent/CN110718452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明提供了碳化硅器件及其制造方法。示例性方法包括对第一硬模进行图案化以形成图案化的第一硬模，利用图案化的第一硬模形成具有与第一导电类型相反的第二导电类型的体区。对第二硬模进行图案化以形成图案化的第二硬模，利用图案化的第一硬模和图案化的第二硬模同时形成具有第二导电类型的接触区和汇区。本发明还公开了其他的示例性方法及碳化硅器件。根据本发明的器件及方法简化了工艺步骤、实现了沟道自对准、减少了器件的单元间距、提升了碳化硅器件的性能和应用。

Description

碳化硅器件及其制造方法
技术领域
本发明涉及半导体领域，并且特别地涉及碳化硅器件及其制造方法。
背景技术
碳化硅(SiC)是一种宽带半导体材料，禁带宽带在2.35eV与3.28eV之间。SiC基半导体在热、化学以及机械性能方面都表现稳定，适用于需要高功率、高速、高温的应用。
现有方法制造碳化硅器件、例如碳化硅金属氧化物半导体场效应晶体管(MOSFET)时，通常先用一掩模板通过离子注入形成p型体区，之后再通过第二掩模板形成p+汇区(sinker region),再通过第三掩模板形成n+源区。现有方法工艺复杂，需要用到多次掩模，并且对每次掩模的参数都要精确设计，因此最终器件的性能很容易受到设计本身以及实际制造过程中工艺参数漂移的负面影响。而且，由于不能实现精确对准，栅区两边的沟道不对称往往会导致MOSFET电流的不平衡，从而严重影响器件的性能。而且，目前一般碳化硅金属氧化物半导体场效应晶体管(MOSFET)的单元间距在7微米(um)与12um之间，因为以上的原因，碳化硅器件的性能指标很难通过缩小单元间距来提高。
发明内容
针对现有技术的一个或多个上述缺点，本发明提供了碳化硅器件及其制造方法。
根据本发明的一方面，提供了一种制造碳化硅器件的方法，碳化硅器件的衬底具有第一导电类型，该方法包括对第一硬模进行图案化以形成图案化的第一硬模，利用图案化的第一硬模形成具有与第一导电类型相反的第二导电类型的体区，以及对第二硬模进行图案化以形成图案化的第二硬模，利用图案化的第一硬模和图案化的第二硬模同时形成具有第二导电类型的接触区和汇区。
根据本发明的另一方面，提供了一种制造碳化硅器件的方法。该方法包括：提供具有第一导电类型的衬底；在衬底上提供第一导电类型的第一外延层，该第一外延层的掺杂浓度低于衬底的掺杂浓度；在该第一外延层上提供第一导电类型的第二外延层，该第二外延层的掺杂浓度低于该第一外延层的掺杂浓度。在第二外延层上沉积第一氧化物层作为第一硬模；对第一硬模进行图案化以形成图案化的第一硬模；利用图案化的第一硬模作为掩模进行第一离子注入，形成具有与第一导电类型相反的第二导电类型的体区，该体区从外延层的表面朝向衬底方向延伸；在图案化的第一硬模和体区的表面上沉积第二氧化物层作为第二硬模；对第二硬模进行图案化以形成图案化的第二硬模；以及利用图案化的第一硬模和图案化的第二硬模作为掩模进行第二离子注入，形成具有第二导电类型的接触区和汇区，接触区和汇区的掺杂浓度均高于体区的掺杂浓度。
根据本发明的又一方面，提供了一种制造碳化硅器件的方法。该方法包括：提供导电类型为n型的碳化硅衬底；在碳化硅衬底上沉积导电类型为n型的碳化硅第一外延层，碳化硅第一外延层的掺杂浓度低于碳化硅衬底的掺杂浓度；在碳化硅第一外延层上沉积导电类型为n型的碳化硅第二外延层，碳化硅第二外延层的掺杂浓度低于碳化硅第一外延层的掺杂浓度；在碳化硅第二外延层上沉积厚度在3um至6um范围的等离子体增强原硅酸四乙酯PETEOS作为第一硬模；对第一硬模进行图案化以形成图案化的第一硬模；利用图案化的第一硬模进行铝的离子注入，形成导电类型为p型的体区；在图案化的第一硬模上和体区表面上沉积厚度在0.6um至1.2um范围的共形介质膜作为第二硬模；对第二硬模进行图案化以形成图案化的第二硬模；利用图案化的第一硬模和图案化的第二硬模作为掩模进行铝的离子注入，形成导电类型为p型的接触区和汇区，接触区和汇区的掺杂浓度均高于体区的掺杂浓度；以及通过图案化的第一硬模和图案化的第二硬模作为掩模，进行氮的离子注入以形成导电类型为n型的源区,使得碳化硅器件的沟道实现自对准。
根据本发明的又一方面，提供了一种碳化硅器件。该碳化硅器件包括：n型碳化硅衬底；设置在碳化硅衬底上的导电类型为n型的碳化硅第一外延层；设置在碳化硅第一外延层上的导电类型为n型的碳化硅第二外延层；设置在碳化硅第二外延层内并且从碳化硅第二外延层表面朝向碳化硅衬底方向延伸的导电类型为p型的体区；设置在体区内并且从体区表面朝向碳化硅衬底方向延伸的导电类型为p型的接触区；导电类型为p型的汇区，汇区与接触区利用同一掩模通过离子注入同时形成，汇区和接触区的掺杂浓度均高于体区的掺杂浓度；导电类型为n型的源区，源区设置在体区内并且从体区表面朝向碳化硅衬底方向延伸，在体区内，接触区接触并且夹置在两个相邻的源区之间。
根据本发明的实施例的碳化硅器件及其制造方法简化了工艺步骤、实现了自对准、提高了碳化硅器件的性能和应用。根据本发明的实施例，开发了两步硬模工艺，实现了通过同一掩模进行离子注入，同时形成接触区和汇区。并且通过调整离子注入的能量和硬模的厚度中的一者或两者，可十分灵活地调整接触区与汇区的结深、相对位置等。另外，根据本发明的实施例，实现了沟道区的自对准，从而避免了栅非对准而引起的器件电流不对称等性能缺陷，允许更小的单元间距，由此改进了碳化硅器件的性能。根据本发明实施例的碳化硅器件还提高了器件的开关速度，适用于高速应用。
本发明的更多实施例以及有益技术效果将在下文详述。
附图说明
以下将以示例的方式，参照附图，对本发明的实施例进行描述：
图1示出根据本发明的一些实施例的碳化硅器件的截面图；
图2A示出根据本发明的一些实施例的形成体区的方法；
图2B示出根据本发明的一些实施例的通过5次链式离子注入形成的体区的掺杂轮廓；
图3示出根据本发明的一些实施例的形成第二硬模的方法；
图4示出根据本发明的一些实施例的对第二硬模进行图案化的方法；
图5A示出根据本发明的一些实施例的形成接触区和汇区的方法；
图5B示出根据本发明的一些实施例的接触区、体区、以及第二外延层的掺杂轮廓；
图5C示出根据本发明的一些实施例的体区、汇区、以及第二外延层的掺杂轮廓；
图6A示出根据本发明的另一些实施例的形成接触区和汇区的方法；
图6B示出根据本发明的另一些实施例的接触区、体区、以及第二外延层的掺杂轮廓；
图6C示出根据本发明的另一些实施例的体区、汇区、以及第二外延层的掺杂轮廓；
图7示出根据本发明的一些实施例的形成源区的方法；
图8示出根据本发明的一些实施例的形成栅区的方法；
图9示出根据本发明的一些实施例的形成层间介质的方法；
图10示出根据本发明的一些实施例的形成金属接触的方法；
图11示出根据本发明的一些实施例的形成顶金属层和背金属层的方法。
具体实施方式
以下将参考附图更加全面地描述本发明的多个实施例。本领域技术人员将理解的是，在此将参考作为本发明的理想化实施例的示范性图示的多个截面图以及其他示意图描述本发明的实施例。由此，例如，可以预期由制造技术和/或容差导致的图示形状的变化。由此，本发明的实施例不应解释为局限于在此示出的区域的特定形状，而是包括了例如由制造产生的形状偏差。例如，示出为矩形的注入区在其边缘处通常具有略圆的或弯曲的特征和/或注入浓度梯度，而不是从注入到非注入区的二元变化。相似地，通过注入形成的掩埋区可能导致在掩埋区和通过其发生注入的表面之间的区域中的一些注入。由此，在图中示出的区域实际上是示意性的，且其形状不意在表示器件的区域的精确形状，且不意在限制本发明的范围。对于各种层和区，参考特定极性导电类型描述本发明的实施例。然而，如本领域技术人员所理解的，可将层和区的极性反转以提供相反极性的器件。
图1示出根据本发明的一些实施例的碳化硅器件的截面图。仅出于例示的目的，在本特定实施例中，碳化硅器件为MOSFET。本领域技术人员应理解的是，本发明构思可适用于其他类型的碳化硅器件中。本领域技术人员还应理解的是，在实际制造中，所生产的芯片上可包括多个碳化硅MOSFET，它们典型地以单位单元重复。图1仅例示三个碳化硅MOSFET单元的一些核心要素。
图1所示的碳化硅器件包括第一导电类型的碳化硅衬底100，例如导电类型为n型(也简单地称之为“n型”)的4-H碳化硅衬底。在衬底100的第一面上提供第一导电类型的碳化硅第一外延层101，例如n型薄缓冲外延层。在第一外延层101上形成第一导电类型的碳化硅第二外延层110，例如n型顶外延层。衬底100、第一外延层101、以及第二外延层110的掺杂浓度依次降低。
如图1所示，第二外延层110包括第二导电类型的体区111，例如导电类型为p型(也简单地称之为“p型”)的体区。体区111从第二外延层110的表面朝向衬底100方向延伸。体区111可作为阱区。
如图1所示，碳化硅器件还包括第二导电类型的接触区(contact region)112和汇区(sinker region)113。如下文将详述的那样，根据本发明实施例的接触区112和汇区113可利用同一掩模通过离子注入同时形成。在本特定实施例中，接触区112和汇区113的导电类型均为p型，且掺杂浓度均高于体区111的掺杂浓度。接触区112设置在体区111内，从体区111的表面朝向衬底100方向延伸。汇区113掩埋在第二外延层110内并且与体区111的边缘交叠，并且汇区113与接触区112不相连。此处所述的“边缘”指的是体区111的结深处，即体区111与第二外延层110形成pn结的位置。在另一些实施例中，汇区113掩埋或设置在体区111内，并且与体区111的边缘不相交叠，而是与接触区112相连。作为许多优点中的一个，汇区113可降低碳化硅器件的体电阻，提高诸如开关速度之类的器件性能，因此有利于高速器件应用。
如图1所示，碳化硅器件还包括第一导电类型的源区114，例如n型源区。源区114设置在体区111内并且从体区111的表面向下延伸。在同一体区111内，接触区112接触并且夹置在两个相邻源区114之间。
如图1所示的碳化硅器件还包括栅氧化层120、掺杂多晶硅层121、以及层间介质122。栅氧化层120覆盖第二外延层110的表面，掺杂多晶硅层121设置在栅氧化层120上，并且被图案化以便与栅氧化层120形成碳化硅器件的栅。层间介质122覆盖掺杂多晶硅层121并且与栅氧化层120接触，用于将碳化硅器件的栅与源区金属隔离。此外，硅化物金属层125、势垒金属层130和顶金属层131形成源接触。背金属层140设置在衬底100的第二面上形成漏接触。
图1例示了三个碳化硅MOSFET器件。根据本发明一些实施例的相邻器件间距可以在5um至7um范围。体区111的横向宽度为4.3um至4.9um范围。在第二外延层110内的相邻体区111之间沿横向的距离为1.1um至1.7um范围。汇区113和源区114的横向宽度均为1.3um至1.5um范围。在体区111中的两个相邻汇区113沿横向的距离为0.9um至1.1um范围。在体区111中的两个相邻源区114沿横向的距离为0.9um至1.1um范围。掺杂多晶硅层121的横向宽度为2.9um至3.5um范围。两个相邻掺杂多晶硅层121之间的横向距离为2.5um至3.1um范围。
在本特定实施例中，相邻器件间距为6um。体区111的横向宽度为4.6um。在第二外延层110内的相邻体区111之间沿横向的距离为1.4um。汇区113和源区114的横向宽度均为1.4um。在体区111中的两个相邻汇区113沿横向的距离为1.0um。在体区111中的两个相邻源区114沿横向的距离为1.0um。掺杂多晶硅层121的横向宽度为3.2um。两个相邻掺杂多晶硅层121之间的横向距离为2.8um。此处所述的“横向”指的是这样的方向：与图1纸面平行，且与从第二外延层110朝向衬底100的方向相垂直。
以下结合图2A-11描述根据本发明的一些实施例的制造碳化硅器件的方法。如图2A所示，提供衬底100。在本特定实施例中，衬底100为n型4-H碳化硅衬底，厚度约为350微米(um),电阻率为0.02Ω·cm至0.03Ω·cm范围。在衬底100上沉积n型的碳化硅第一外延层101作为缓冲外延层。第一外延层101的厚度约为0.5um，掺杂浓度为1E18cm-3(即，1×1018cm-3)至2E18cm-3范围。在第一外延层101上沉积n型的碳化硅第二外延层110作为顶外延层。第二外延层110厚度在5um至30um范围，掺杂浓度在1E15cm-3至2E16cm-3范围。这些厚度和掺杂浓度数值仅为示例性的，第一外延层101和第二外延层110的厚度和掺杂浓度可根据碳化硅器件的额定电压需求而进行相应调整。
在第二外延层层110上提供第一硬模。第一硬模可由适当的氧化物形成，例如硅烷(SiH4)基氧化物或原硅酸四乙酯(TEOS)基氧化物。作为第一硬模的氧化物可通过适当工艺形成，适当的工艺包括但不限于低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、高密度等离子体化学气相沉积(HDPCVD)等。在本特定实施例中，通过沉积等离子体增强原硅酸四乙酯(PETEOS)作为第一氧化物层，形成第一硬模。PETEOS层的厚度在3um至6um范围。
如图2A所示，对第一硬模进行图案化以形成图案化的第一硬模150。在本特定实施例中，对作为第一硬模的PETEOS层进行光刻和干法蚀刻，从而暴露出与体区111相对应的第二外延层110的表面作为离子注入(即，第一离子注入)的窗口。由此，以图案化的第一硬模150作为掩模形成导电类型与第二外延层110相反的体区111。这例如可通过在400℃至600℃范围的温度下，进行铝的离子注入450来实现。形成的体区111的结深在大约0.9um至1.5um范围。
在一些实施例中，铝的离子注入450包括了一系列注入步骤，例如3至6次离子注入，每次离子注入的能量可以不同，例如可在50keV至950keV范围，离子注入的剂量可在1E12cm-2至1E13cm-2范围。通过这样链式的多次离子注入，可得到期望的掺杂轮廓或分布。
图2B例示通过链式离子注入形成的体区111的掺杂浓度轮廓或分布。如图2B所示，铝的链式离子注入包括了5次离子注入，每次所形成的掺杂浓度轮廓分别是111A、111B、111C、111D、以及111E。其中111E对应离子注入能量最大、因而注入深度最深的一次离子注入。该次注入的掺杂剂与导电类型相反的第二外延层110形成pn结，也即对应于体区111的结深。体区111内最终的掺杂浓度轮廓是这5次离子注入所分别得到的掺杂浓度轮廓的叠加。根据参数的不同，沿着朝向第二外延层110的方向，随着位置的变化，掺杂浓度轮廓可以是线性的，也可以是非线性的。在一些实施例中，为了得到逆序(retrograde)的浓度分布，注入深度最浅的离子注入所用的注入剂量最低，注入深度最深的离子注入所用的注入剂量最高。
如图3所示，提供第二硬模151。第二硬模151覆盖图案化的第一硬模150以及体区111的表面。第二硬模151可以是共形介质膜(conformal dielectric film)，以使得第二硬模151在各处(例如如图3所示在图案化的第一硬模150的侧壁和边角处)均保持大致相同的厚度。共形介质膜可以是氧化物膜或氧化物层。例如，共形介质膜可以包括SiH4基氧化物或TEOS基氧化物。共形介质膜可以通过适当的工艺形成，适当的工艺包括但不限于LPCVD、PECVD、HDPCVD等。在本特定实施例中，通过LPCVD工艺沉积氧化物作为第二氧化物层，形成第二硬模151。所沉积的第二氧化物层的厚度在0.6um至1.2um范围。第二氧化物层保持共形以使得第二氧化物层在如图3所示的图案化的第一硬模150的侧壁和边角处均保持大致相同的厚度。第二氧化物层例如可包括诸如PETEOS之类的TEOS基氧化物、SiH4基氧化物等。
图4例示对第二硬模151进行图案化以形成图案化的第二硬模151A。图案化的第二硬模151A包括不与图案化的第一硬模150接触的部分152和与图案化的第一硬模150的侧壁接触的部分153。
可通过适当的工艺对第二硬模151进行图案化。在本特定实施例中，在第二硬模151上提供一层光致抗蚀剂。通过光刻工艺使得只留下部分光致抗蚀剂160，该部分光致抗蚀剂160与之后要形成接触区112的部分相对应。然后对未被光致抗蚀剂160覆盖的第二硬模进行蚀刻(例如，反应离子蚀刻)，暴露出窗口155。在此过程中，能够通过反应离子蚀刻的工艺配方(recipe)来调整化学蚀刻与离子轰击的比例，从而在移除与窗口155对应的第二氧化物层时，能调整侧壁第二硬模的部分153的厚度。调整侧壁第二硬模的部分153的厚度可调整碳化硅器件的沟道长度。
如图5A所示，利用图案化的第一掩模150和图案化的第二硬模151A作为掩模形成接触区112和汇区113。在本特定实施例中，利用的铝的离子注入460(即，第二离子注入)同时形成接触区112和汇区113。第二掩模的部分152沿着朝向衬底100方向的厚度(或称之为高度)在0.9um至1.2um范围。铝的离子注入能量在700eV至1000eV范围，离子注入剂量在1E14cm-2至8E14cm-2范围。铝的离子注入参数设计成使得铝离子能穿透部分152，在体区111的表面形成接触区112。同时，透过窗口155，铝的离子注入形成汇区113。即，一道离子注入工艺可同时形成接触区112和汇区113。同时，图案化的第一掩模150和第二掩模的部分153阻止铝的离子注入到第二外延层110中。
通过调整铝的离子注入能量和第二硬模的部分152的厚度中的一者或两者，能调整接触区112和汇区113的轮廓，例如结深以及接触区112与汇区113的相对位置，例如距离。如图5A所示，接触区112在体区111的上表面附近，而汇区113在体区111的下表面附近。接触区112与汇区113不相连。
在一些实施例中，p+接触区112、p型体区111、以及n-第一外延层110的掺杂轮廓如图5B所示。p型体区111、p+汇区113、以及n-第一外延层110的掺杂轮廓如图5C所示。
在一些实施例中，接触区112的结深为0.2um至0.5um，汇区113沿着朝向衬底100方向的范围为1um至1.6um。
在实际的器件制造中，由于在离子注入过程中的散射等效应，在平行于衬底100的方向，汇区113的宽度会稍微大于窗口155的横向宽度。这也落入本发明的实施例范围。
图6A示出形成接触区112和汇区113的又一实施例。在该特定实施例中，铝的离子注入能量在400eV至600eV范围，离子注入剂量在1E14cm-2至8E14cm-2范围。第二掩模的部分152沿着朝向衬底100方向的厚度在0.6um至0.9um范围。铝的离子注入参数设计成使得铝离子能穿透部分152，在体区111的表面形成接触区112。同时，透过窗口155，铝的离子注入形成汇区113。与图5A所示不同，图6A所示的接触区112与汇区113直接相连。
在一些实施例中，p+接触区112、p型体区111、以及n-第二外延层110的掺杂轮廓如图6B所示，p型体区111、p+汇区113、以及n-第二外延层110的掺杂轮廓如图6C所示。
在一些实施例中，接触区112的结深为0.4um至0.6um，汇区113沿着朝向衬底100方向的范围为0.8um至1.4um。
图7例示根据本发明的实施例形成源区的步骤。如图7所示，利用图案化的第一掩模150和图案化的第二掩模151A作为掩模，进行离子注入，例如氮的离子注入，以形成第一导电类型的源区114，例如n+源区。在本特定实施例中，源区114从体区111的表面朝向衬底100方向延伸，并且掺杂浓度在2E19cm-3至1E20cm-3范围。由于源区114和体区111之间的横向距离取决于第二硬模的部分153的厚度，因此根据本发明实施例的方法能实现沟道自对准，从而能避免器件制造过程中栅的非对准(misalignment)，由此极大地提高了器件的性能，例如电流对称性。
此外，根据本发明的实施例，只需用两个硬模作为掩模，就可形成体区、接触区、汇区、以及源区。并且可以通过调整硬模的厚度、离子注入的能量等参数，来调整接触区和汇区参数，例如结深和相对位置等，工艺十分简单和灵活。同时，也减少了实际制造过程中工艺参数漂移引起的器件性能降低。
参见图8，以示例的方式，通过湿氧化清洁(wet oxide clean)处理去除图案化的第一硬模150和图案化的第二硬模151A。在第二外延层110上生长氧化层120。这可通过一步或多步热氧化或沉积来实现。在一实施例中，通过热氧化生成20nm至80nm厚度范围的氧化层120，继而利用一氧化二氮(N2O)或一氧化氮(NO)后氧化退火以钝化或消除碳化硅与氧化物界面之间的缺陷。
以示例的方式，通过化学气相沉积在氧化层120上沉积原位掺杂的多晶硅层。多晶硅层的厚度在300nm至700nm范围。通过光刻和反应离子刻蚀工艺对多晶硅层进行图案化，图案化的多晶硅层121界定了碳化硅器件的栅区。
参见图9，以示例的方式，通过沉积PETEOS形成厚度范围在1.2um至2.0um的层间介质122。层间介质122覆盖图案化的多晶硅层121和氧化层120的暴露部分。对层间介质122进行致密化处理，例如致密化处理可以是在温度范围为800℃至900℃的热退化处理。然后，在层间介质122上提供光致抗蚀剂层170。通过光刻工艺处理光致抗蚀剂层170形成窗口172。
如图10所示，用反应离子蚀刻去除通过窗口172暴露的层间介质122和氧化层120。然后通过窗口172沉积接触金属，例如将钛或镍沉积在第二外延层110的表面并且与接触区112接触。在一实施例中，通过溅射工艺沉积厚度为50nm至300nm范围的镍作为接触金属。随之在500℃至900℃范围的温度下对接触金属进行快速热退火以形成硅化镍(Nicklesilicide)金属层125。未形成硅化镍的镍通过化学蚀刻而去除。
参照图11，在如图10所示的表面沉积钛/氮化钛(Ti/TiN)作为势垒金属层130。然后在其上形成厚度为2um至5um范围的铝作为顶金属层131。在衬底100的与顶金属层131相对的一面形成背金属层140。背金属层140可作为漏的金属引出部。
图8-11以特定实施方式描述相应的步骤。本领域技术人员会理解的是，这些特定实施方式仅是例示性的，而非出于限定本发明的目的。例如，尽管层间介质122被描述为用PETEOS制成，本领域技术人员会理解的是，层间介质122可以是其他合适的能起到类似功能的氧化物。
除非另外限定，在非限定性实施例中例示了本发明的示范性实施方式。在上述公开的实施例的基础上，本领域技术人员能想到的各种变型和改进，都落入本发明实施例的范围。

Claims (25)

1.一种制造碳化硅器件的方法，所述碳化硅器件的衬底具有第一导电类型，所述方法包括：
对第一硬模进行图案化以形成图案化的第一硬模，利用所述图案化的第一硬模形成具有与第一导电类型相反的第二导电类型的体区；以及
对第二硬模进行图案化以形成图案化的第二硬模，利用所述图案化的第一硬模和所述图案化的第二硬模同时形成具有第二导电类型的接触区和汇区。
2.根据权利要求1所述的方法，还包括：
通过沉积等离子体增强原硅酸四乙酯PETEOS形成所述第一硬模；以及
通过在所述图案化的第一硬模上和所述体区的表面上沉积共形介质膜形成所述第二硬模。
3.根据权利要求1所述的方法，形成所述接触区和所述汇区包括：通过利用所述图案化的第一硬模和所述图案化的第二硬模进行离子注入以同时形成所述接触区和所述汇区。
4.根据权利要求3所述的方法，还包括：通过调整离子注入能量和所述第二硬模的厚度中的一者或两者来调整所述接触区与所述汇区的相对位置，以及所述接触区和所述汇区中一者或二者的结深和掺杂浓度。
5.根据权利要求1至4中任一项所述的方法，还包括：
利用所述图案化的第一硬模和所述图案化的第二硬模进行离子注入，形成具有第一导电类型的源区。
6.根据权利要求1至4中任一项所述的方法，其中第一导电类型是n型，第二导电类型是p型。
7.一种制造碳化硅器件的方法，包括：
提供具有第一导电类型的衬底；
在所述衬底上提供第一导电类型的第一外延层，所述第一外延层的掺杂浓度低于所述衬底的掺杂浓度；
在所述第一外延层上提供第一导电类型的第二外延层，所述第二外延层的掺杂浓度低于所述第一外延层的掺杂浓度；
在所述第二外延层上沉积第一氧化物层作为第一硬模；
对所述第一硬模进行图案化以形成图案化的第一硬模；
利用所述图案化的第一硬模作为掩模进行第一离子注入，形成具有与第一导电类型相反的第二导电类型的体区，所述体区从所述外延层的表面朝向所述衬底方向延伸；
在所述图案化的第一硬模和所述体区的表面上沉积第二氧化物层作为第二硬模；
对所述第二硬模进行图案化以形成图案化的第二硬模；以及
利用所述图案化的第一硬模和所述图案化的第二硬模作为掩模进行第二离子注入，形成具有第二导电类型的接触区和汇区，所述接触区和所述汇区的掺杂浓度均高于所述体区的掺杂浓度。
8.根据权利要求7所述的方法，还包括：通过调整所述第二离子注入的注入能量和所述第二硬模的厚度中的一者或两者，使所述接触区与所述汇区不相连。
9.根据权利要求7所述的方法，还包括：通过调整所述第二离子注入的注入能量和所述第二硬模的厚度中的一者或两者，使所述接触区与所述汇区相连。
10.根据权利要求7至9中的任一项所述的方法，其中沉积第一氧化物层作为第一硬模包括：
在所述第二外延层上沉积等离子体增强原硅酸四乙酯PETEOS作为所述第一氧化物层，所述第一氧化物层的厚度在3um至6um范围。
11.根据权利要求10所述的方法，其中形成所述体区包括：在400℃至600℃的温度范围进行所述第一离子注入，使得形成的所述体区的结深在0.9um至1.5um范围。
12.根据权利要求11所述的方法，其中所述第一离子注入是铝的离子注入，并且包括的离子注入次数为3至6次，离子注入能量在50eV至950eV范围,离子注入剂量在1E12cm-2至1E13cm-2范围。
13.根据权利要求7至9中的任一项所述的方法，其中沉积第二氧化物层作为第二硬模包括：
在所述图案化的第一硬模上和所述体区的表面上沉积共形介质膜作为所述第二氧化物层，所述第二氧化物层的厚度为0.6um至1.2um范围。
14.根据权利要求13所述的方法，对所述第二硬模进行图案化包括：通过调整侧壁第二硬模的部分的厚度来调整所述碳化硅器件的沟道长度，其中所述侧壁第二硬模的部分为所述第二硬模中接触所述图案化的第一硬模的侧壁的部分。
15.根据权利要求13所述的方法，其中所述第二离子注入包括：通过铝的离子来进行离子注入，离子注入温度在400℃至600℃范围，离子注入能量在700eV至1000eV范围，离子注入剂量在1E14cm-2至8E14cm-2范围。
16.根据权利要求7至9中的任一项所述的方法，还包括：
利用所述图案化的第一硬模和所述图案化的第二硬模作为掩模，进行氮的离子注入以形成第一导电类型的源区，所述源区的掺杂浓度在2E19cm-3至1E20cm-3范围。
17.一种制造碳化硅器件的方法，包括：
提供导电类型为n型的碳化硅衬底；
在所述碳化硅衬底上沉积导电类型为n型的碳化硅第一外延层，所述碳化硅第一外延层的掺杂浓度低于所述碳化硅衬底的掺杂浓度；
在所述碳化硅第一外延层上沉积导电类型为n型的碳化硅第二外延层，所述碳化硅第二外延层的掺杂浓度低于所述碳化硅第一外延层的掺杂浓度；
在所述碳化硅第二外延层上沉积厚度在3um至6um范围的等离子体增强原硅酸四乙酯PETEOS作为第一硬模；
对所述第一硬模进行图案化以形成图案化的第一硬模；
利用所述图案化的第一硬模进行铝的离子注入，形成导电类型为p型的体区；
在所述图案化的第一硬模上和所述体区表面上沉积厚度在0.6um至1.2um范围的共形介质膜作为第二硬模；
对所述第二硬模进行图案化以形成图案化的第二硬模；
利用所述图案化的第一硬模和所述图案化的第二硬模作为掩模进行铝的离子注入，形成导电类型为p型的接触区和汇区，所述接触区和所述汇区的掺杂浓度均高于所述体区的掺杂浓度；以及
通过所述图案化的第一硬模和所述图案化的第二硬模作为掩模，进行氮的离子注入以形成导电类型为n型的源区,使得所述碳化硅器件的沟道实现自对准。
18.根据权利要求17所述的方法，其中所述共形介质膜包括SiH4基氧化物和TEOS基氧化物之一。
19.一种碳化硅器件，包括：
导电类型为n型的碳化硅衬底；
设置在所述碳化硅衬底上的导电类型为n型的碳化硅第一外延层；
设置在所述碳化硅第一外延层上的导电类型为n型的碳化硅第二外延层；
设置在所述碳化硅第二外延层内并且从所述碳化硅第二外延层表面朝向所述碳化硅衬底方向延伸的导电类型为p型的体区；
导电类型为p型的接触区，所述接触区设置在所述体区内并且从所述体区表面朝向所述碳化硅衬底方向延伸；
导电类型为p型的汇区，所述汇区掩埋在所述碳化硅第二外延层内，所述汇区与所述接触区利用同一掩模通过离子注入同时形成，所述汇区和所述接触区的掺杂浓度均高于所述体区的掺杂浓度；
导电类型为n型的源区，所述源区设置在所述体区内并且从所述体区表面朝向所述碳化硅衬底方向延伸，在所述体区内，所述接触区接触并且夹置在两个相邻的源区之间。
20.根据权利要求19所述的碳化硅器件，其中，所述汇区与所述接触区不相连，所述汇区设置在所述体区内或者与所述体区的边缘交叠。
21.根据权利要求19所述的碳化硅器件，其中，相邻碳化硅器件的间距在5um至7um范围。
22.根据权利要求19至21中任一项所述的碳化硅器件，其中所述体区的结深为0.9um至1.5um范围，所述接触区的结深为0.2um至0.5um范围，所述汇区沿着朝向所述碳化硅衬底方向的范围为1um至1.6um。
23.根据权利要求19至21中任一项所述的碳化硅器件，其中所述体区的结深为0.9um至1.5um范围，所述接触区的结深为0.4um至0.6um范围，所述汇区沿着朝向所述碳化硅衬底方向的范围为0.8um至1.4um。
24.根据权利要求19至21中任一项所述的碳化硅器件，其中所述体区的横向宽度为4.3um至4.9um范围，在所述第二外延层内的相邻体区之间沿横向的距离为1.1um至1.7um范围，所述汇区的横向宽度和所述源区的横向宽度均为1.3um至1.5um范围，在所述体区中的两个相邻汇区沿横向的距离和所述体区中的两个相邻源区沿横向的距离均为0.9um至1.1um范围。
25.根据权利要求19所述的碳化硅器件，其中，所述汇区与所述接触区相连，所述汇区设置在所述体区内或者与所述体区的边缘交叠。
CN201810762446.6A 2018-07-12 2018-07-12 碳化硅器件及其制造方法 Active CN110718452B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810762446.6A CN110718452B (zh) 2018-07-12 2018-07-12 碳化硅器件及其制造方法
US16/437,897 US10818495B2 (en) 2018-07-12 2019-06-11 Semiconductor devices and methods of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810762446.6A CN110718452B (zh) 2018-07-12 2018-07-12 碳化硅器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110718452A true CN110718452A (zh) 2020-01-21
CN110718452B CN110718452B (zh) 2025-04-08

Family

ID=69139628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810762446.6A Active CN110718452B (zh) 2018-07-12 2018-07-12 碳化硅器件及其制造方法

Country Status (2)

Country Link
US (1) US10818495B2 (zh)
CN (1) CN110718452B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728422B2 (en) * 2019-11-14 2023-08-15 Stmicroelectronics S.R.L. Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
IT202000015076A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Dispositivo elettronico in 4h-sic con prestazioni di corto circuito migliorate, e relativo metodo di fabbricazione
CN112038234B (zh) * 2020-08-13 2022-11-22 杭州芯迈半导体技术有限公司 SiC MOSFET器件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391723B1 (en) * 1999-05-31 2002-05-21 Stmicroelectronics S.R.L. Fabrication of VDMOS structure with reduced parasitic effects
US20090206395A1 (en) * 2008-02-20 2009-08-20 Force-Mos Technology Corporation Trench mosfet with double epitaxial structure
US20110156170A1 (en) * 2009-12-28 2011-06-30 Stmicroelectronics S.R.I. Integrated common source power mosfet device, and manufacturing process thereof
CN103996623A (zh) * 2013-02-18 2014-08-20 英飞凌科技奥地利有限公司 具有过补偿区的超级结半导体器件
CN104285301A (zh) * 2012-05-15 2015-01-14 三菱电机株式会社 半导体装置及其制造方法
JP2017191916A (ja) * 2016-04-15 2017-10-19 株式会社日立製作所 半導体装置およびその製造方法
CN208655573U (zh) * 2018-07-12 2019-03-26 创能动力科技有限公司 碳化硅器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR100856058B1 (ko) 2002-06-29 2008-09-02 주식회사 하이닉스반도체 반도체소자의 자기정렬콘택 형성방법
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US9530844B2 (en) 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
US9515145B2 (en) * 2013-02-28 2016-12-06 Mitsubishi Electric Corporation Vertical MOSFET device with steady on-resistance
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
JP6428489B2 (ja) * 2014-09-16 2018-11-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN105185833B (zh) 2015-09-25 2020-01-03 国网智能电网研究院 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法
JP2017168666A (ja) * 2016-03-16 2017-09-21 株式会社東芝 半導体装置
JP7017733B2 (ja) * 2017-09-07 2022-02-09 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391723B1 (en) * 1999-05-31 2002-05-21 Stmicroelectronics S.R.L. Fabrication of VDMOS structure with reduced parasitic effects
US20090206395A1 (en) * 2008-02-20 2009-08-20 Force-Mos Technology Corporation Trench mosfet with double epitaxial structure
US20110156170A1 (en) * 2009-12-28 2011-06-30 Stmicroelectronics S.R.I. Integrated common source power mosfet device, and manufacturing process thereof
CN104285301A (zh) * 2012-05-15 2015-01-14 三菱电机株式会社 半导体装置及其制造方法
CN103996623A (zh) * 2013-02-18 2014-08-20 英飞凌科技奥地利有限公司 具有过补偿区的超级结半导体器件
JP2017191916A (ja) * 2016-04-15 2017-10-19 株式会社日立製作所 半導体装置およびその製造方法
CN208655573U (zh) * 2018-07-12 2019-03-26 创能动力科技有限公司 碳化硅器件

Also Published As

Publication number Publication date
US10818495B2 (en) 2020-10-27
CN110718452B (zh) 2025-04-08
US20200020533A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
US9466700B2 (en) Semiconductor device and method of fabricating same
US6537885B1 (en) Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer
US7595242B2 (en) Method of manufacturing a superjunction power MOSFET with self-aligned trench gate
CN101138093A (zh) 沟槽型mosfet及其制造方法
CN111048420B (zh) 横向双扩散晶体管的制造方法
CN103545364B (zh) 自对准接触孔的小尺寸mosfet结构及制作方法
TWI446459B (zh) 具有超級介面之功率電晶體元件之製作方法
US8748980B2 (en) U-shape RESURF MOSFET devices and associated methods of manufacturing
CN101258582A (zh) 功率场效应晶体管及其制造方法
CN101689507A (zh) 扩展漏极晶体管及其制造方法
CN107994076A (zh) 沟槽栅超结器件的制造方法
CN110718452B (zh) 碳化硅器件及其制造方法
CN112635540A (zh) Ldmos器件及其制备方法
CN109979821A (zh) 一种半导体器件及其制作方法
CN110957370B (zh) 横向双扩散晶体管的制造方法
CN110265359B (zh) 半导体器件及其制造方法
CN208655573U (zh) 碳化硅器件
US9012289B2 (en) Semiconductor device and manufacturing method thereof
CN111785633A (zh) Ldmos器件的制备方法和ldmos器件
CN106033727A (zh) 场效应晶体管的制作方法
CN111987165B (zh) 横向双扩散晶体管的制造方法
CN103594348A (zh) 具有低密勒电容的半导体元件的制作方法
CN113611608A (zh) 碳化硅平面栅mosfet的制备方法
KR100866260B1 (ko) 비대칭 엘디디 모스펫의 제조방법
CN104218080A (zh) 射频ldmos器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant