TW564528B - Flip chip interconnection structure and method for forming same - Google Patents
Flip chip interconnection structure and method for forming same Download PDFInfo
- Publication number
- TW564528B TW564528B TW090105528A TW90105528A TW564528B TW 564528 B TW564528 B TW 564528B TW 090105528 A TW090105528 A TW 090105528A TW 90105528 A TW90105528 A TW 90105528A TW 564528 B TW564528 B TW 564528B
- Authority
- TW
- Taiwan
- Prior art keywords
- flip
- chip bonding
- bonding structure
- item
- patent application
- Prior art date
Links
Classifications
-
- H10W20/40—
-
- H10W72/071—
-
- H10W20/031—
-
- H10W20/4421—
-
- H10W20/4432—
-
- H10W72/00—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H10W72/01225—
-
- H10W72/072—
-
- H10W72/07251—
-
- H10W72/07252—
-
- H10W72/07253—
-
- H10W72/07254—
-
- H10W72/073—
-
- H10W72/07331—
-
- H10W72/20—
-
- H10W72/221—
-
- H10W72/234—
-
- H10W72/241—
-
- H10W72/244—
-
- H10W72/247—
-
- H10W72/248—
-
- H10W72/251—
-
- H10W72/252—
-
- H10W90/724—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Wire Bonding (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
Description
564528 A7 B7 五、發明説明(1 ) 本申請案主張美國專利60/188,57〇號『覆晶接合結 構』,申請曰為2000年3月1〇曰之優先權。本申請案與。 美國申凊代理人案號60084-300201『封裝結構及其封裝 方法』以及案號60084-300101『導線架型覆晶封裝及其製 程』一起提出申請;上述二申請案與本申請案有相同的申 請曰,其所有之内容併入參考。 本發明是有關於一種覆晶接合結構,且特別是有關於一 種利用接合表面(joint)上的機械形變(mechani'cai 46€〇!*111“丨011)與粗糙部進行接合之覆晶接合結構。 積體電路晶片(IC chip)基板之間的覆晶接合與已普遍應 用於電子封裝上。最常見的覆晶接合通常是將積體電路晶 片上。之凸塊材質熔融並與基板上的銲墊接合。雖然這個方 式捻供了堅固的接合,但是由於在熔融與固化 (sohchfication)的過程中會有橋接(即相鄰之接點問的短 路現象)的風險,故很難降低接合點的間距(pitch)。而另 姆種可仃的接合方式是貼附一層具有導電微粒之薄膜或膠 體、,藉由提供一壓縮薄膜或膠體之外力以使導電粒子聚集 而克成電性連接。這個方式雖可以降低接合點的間距,但 導電粒子所形成的電性連接會隨著時間而劣化,使得其信 賴性(reliability)受到限制。 本發明之特徵為-種形成覆晶接合結構的方法,藉由於 積體電路晶片上提供一第一構件,並於基板上提供一第二 構件,其中,第一構件包括具有低降伏強度與抗破壞高拉 伸形變f《可受壓變形材質,而第二構件表面上與第一構 X 297公釐) 本紙張尺度冑料 -4- 564528 五、發明説明( 與第二槿侔刀/、有粗糙邵;施加一足夠的壓力於第一構件 上,使得第一構件因塑性形變而流入第二構件 又粗错邵間,且與第二構件之粗縫部接合。 ."勺λ施例中,第一構件是形成於積體電路晶片上 來材質二:是—組凸境中的一個凸塊;而凸塊可受壓變 ㈣貝包括金。在部分的實施例中 上之導腳〇ead)、銲塾或是介芦窗門口ίν.構件係4基底 萨明邱八^ 層開(〇pening)。本 發月邵刀的貫施例中,具有粗链部配置於其 件為一經過傳統表面處理之表面料(su如epac〇。一構 2月〈另―特徵為以上述方法製作之覆晶接合結構。 片上之”::特徵為一種覆晶接合結構,包括附著於晶 及附著於基板上之第二構件,其中,第 -為-可受壓變形之材質,而第—構件與第二構件的 要二疋將弟-構件的可受壓變形材質與第二 粗糙邵以機械方式接合。 =發明之上述目的、特徵、和優點能更明顯易懂, 下又-較佳實施例’並配合所附圖式,作詳細說明如 圖式之簡單說明: 與第1Β圖緣示為依照本發明一較佳實施例中形 成覆日日接口結構的流程剖面示意圖; 第2Α圖與第2Β圖繪示為依照本發明第二個實施例 中形成覆晶接合結構的流程剖面示意圖; 第3Α圖與第3Β圖繪示為依照本發明第三個實施例中形 本紙張尺度適用巾S S轉準(CNS) Α4規格(2ι〇Χ297公爱)_ 裝 訂 5- 564528
成覆晶接合結構的流程剖面示意圖; 第4A圖與第4B圖输示為依照本發明第四個實施例 中形成覆晶接合結構的流程剖面示意圖; 第5时示為本發明覆晶接合結構中,其凸塊形狀之示 意圖;以及 第6圖繪示為本發明覆晶接合結構中,其凸埃形狀之示 意圖。 , 圖式之標示說明: 10 ' 20 ' 30、40 :覆晶接合結構 12、22、32、44:第一構件 14、28、34、42:第二構件 1 6 :粗糙部 2 4 :第二構件之側壁 2 6 :第二構件之邊緣 36、38 :第一構件之側邊 46 ·弟一構件之上表面 較佳實施例 請參照第1A圖與第1B圖,圖中的覆晶接合結構1〇包 括-第-構件12與-第二構件14β第—構件12例如為積 體電路晶片上之凸塊’而第二構件14例如為基板上之導腳 或銲塾。第-構件12例如包括-具有低降伏強度與抗破壞 局拉伸形變量之軟性、可後壓變形之材質。第二構件14例 如包括一基板上經過傳統的表面處理之銲墊,且此銲墊之 特徵為表面上具有粗糙部16,為了方便表達將粗糙部16
564528 A7 B7 五、發明説明(4
誇張繪示於圖中。粗糙部16的尺寸通常約為1微米至25 微米之間。凸塊通常為軟性材質,也就是說,圖中所繪示 之凸塊在垂直分力約為2 5 〇克的情況下,可以承受的塑性 形變量約為2 5微米。本發明中,凸塊可以金作為其最常用 之材質。 就由將第一構件1 2與第二構件14互相壓合,以使得第 一構件12因塑性形變而流入粗糙部16間進而完成覆晶接 合。由於第一構件12具有足夠的高度與軟性特質, 故在%成接合後仍可允許相當程度之形變,以使其他凸塊/ 鲜整對(bump/p ad pair)接合上具有相同的成功機率。本 發明覆晶接合所需之壓力與溫度比傳統熱壓合製程中接合 材質之間壓合所需的壓力與溫度低許多。當接合腳數越高 時’壓力與溫度的降低更可以十分有效的避免掉晶片上之 損壞。 请參照第2A圖與第2B圖,其繪示為第二實施例之示意 圖。圖中的覆晶接合結構2〇係藉由第一構件22材質的塑 性泥動與第二構件或線路28之側邊24與邊緣26接合所 形成。第一構件材質2 2例如流動於側邊2 4附近的區域, 不會流入相鄰線路之間的區域,而會沿著同一平面之垂直 万向流動。覆晶接合結構2{)在不大量增加接合外力的情況 下增加了接合表面,因此可以提供了更堅固之覆晶接合。 第一構件22材質垂直於晶片表面之位移 ,對於共平面程度(c〇-Planarity)較差之 多材質接合表面(multiple mating surface)具有良好的容
裝 訂
線 564528 五、發明説明( 忍性(tolerance)。最後,藉由沿著與晶片表面垂直之平面 加上沿著與晶片表面平行之平面,可以保護晶粒與基板在 垂直方向上相對移動。 請參照第3A圖與第3B圖,其繪示為第三實施例之覆晶 結合結構30。覆晶接合結構30係藉由靠近第二構件34周 ,之第一構件32材質的塑性流動(pUstic fl〇w)而形成。 第二構件34具有一小於第一構件32的寬度,以使第一構 件3 2材質塑性流動於第二構件3 4的側邊3 6與側邊3 8。 請參照第4A圖與第48圖,其输示為第四實施例之覆晶 接合結構40。所繪示之第二構件42即導腳的幾何外形係 為鍥形(wedge) ’此鍥形導腳為最典型的『底切』形狀導 ,、,=於基板上進行蝕刻而形成。覆晶接合結構4〇係藉由 靠近第二構件42周圍之第-構件44的塑性流動形成。所 繪示之鎖形導腳並不限制其最小寬度,而是特別限制上表 面46的寬度必須能夠滿足傳統的銲線 程·。此外,覆晶接合結構40亦可以藉由直接接合於一鲜整 (ia pad)上或疋透過一介層窗開口下達於基底 中的較低層次(lower layer)上而形成。 上述第2A圖、第2B圖、第3A圖 '第3B @、第4A 圖以及第4B目之實施例中’其接合結構 c〇nfiguration)的接合允許施加較低的外力,例如與上述 第1A圖與第⑺圖中的結構比較,其所需施加的外力約低 兩倍。使用較小的外力進行壓合,在晶片壓合過程中可以 使得晶片的損壞減少。 本紙張尺度適财@ S家料格(⑽㈣7公爱) -8 Α7
較佳的實施例中,係· 於晶片與基板之間的卜二—(adhesive resin: 電性連接長騎使㈣脂在壓合固化後可使 成較佳二:ί:性更進—步地增進。黏著樹脂的形 結合-:完成:户面?合之前,而黏著樹脂的固化與覆晶 : 覆晶結合時提供之外力可以把接合表面 1«移開’以形成所要的機械性接合。另—可行 万法為,於覆晶接合後藉由底填製霜(<rnderf⑴ P r 〇 c e s s) &供一黏著樹脂於晶片與基板間。 所揭露之實施例中,第一構件12、22、32、44之材質 佳為鋼金屬、無電電鍍之鎳金合金(Ni/Au)或金。基板 《材質較佳為單面之RF5積層板或是雙面之藍四氮哇(BT)積層板。 凸鬼除了上述圖中所纟會示的以外,凸塊在壓合與變开)之 前:有各種具有矩形部分之結構;第5圖與第6圃繪示為 男用之凸塊結構。第5圖繪示為一階梯狀(sapped)凸 塊,凸塊鄰近晶片部分(凸塊基部,6。〇的寬度要比與基 板上壓合之部分(凸塊頂端,tip)的寬度來得寬。 第6圖繪示為鑲嵌凸塊(stud bump)結構,凸塊基部的周 圍為一圓形之輪廓且其寬度較凸塊頂部寬。上述二凸塊結 構,因為凸塊頂部具有較小的尺寸,故可以改善凸塊與基 板上接合的一致性(compliance),而因為凸塊基部具有較 之寬的輪廓,故可以提供良好的結構穩定性(structural stability) 〇 如上述,第二構件可以是一導腳或是一銲塾,而凸塊可 L______ -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
線 564528 A7 ----------B7 五、發明說明(7 ) 八ίδ於一與介層窗開口電性連接之傳統銲塾上;但在部 二例中’第二構件本身可以為-介層窗開口。本發明 ^例中,覆晶接合結構可以直接於凸塊與介層窗開口 足3形成,將凸塊壓合在介層窗中與邊緣之導電材質上, 而:是將凸塊壓合於與介層窗開口電性連接且有一段距離 之銲墊上。如此將可更有效的應用晶片上的面積。介層窗 開口的開口尺寸通常較凸塊頂部小,以致於凸塊可以^接 <在;I層®開口上,並變形填入介層窗開口中以形成覆晶 接口,在功效上而τ ,此架構中介層窗開口的功用與粗糙 部相同,其中,凸塊較介層窗開口小可以被填入介層窗開 口中’故接合的部分會在介層窗開口的邊緣(側壁)形成。 雖然本發明已以一較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 ____-10- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)
裝
Claims (1)
- 564528 第090105528號專利申請案 中文申請專利範圍替換本(92年丨〇月) A8 B8 C8、i 一一·:{* *· 2 1 · 一種形成覆晶接合結構之方法,包含·· ym I 並於一基底上 一可受壓變形 構件接合的部分 於一積體電路晶片上提供一第一構件,並 提供一第二構件,其中,該第一構件包括一 之材質’而該第二構件表面上與該第一構件 具有複數個粗糙部;以及 施加一足夠的壓力於該第一構件與該第二構件上,使 得該第一構件塑性形變而與該些粗糙部接合。 2·如申請專利範圍第i項之形成覆晶接合結構之方法,其 中該第一構件係為一形成於該積體電路晶片上之凸塊。 3·如中請專利範圍第1項之形成覆晶接合結構之方法,其 中該第一構件之可受壓變形材質包括金。 4 ·如申請專利範圍第1項之形成覆晶接合結構之方法,其 中該弟一構件係為一表面鲜塾。 5 ·如申請專利範圍第1項之形成覆晶接合結構之方法,其 中該第二構件係為一導腳。 6·如申請專利範圍第1項之形成覆晶接合結構之方法,其 中該第二構件係為一介層窗開口。 7 ·如申請專利範圍第1項之形成覆晶接合結構之方法,其 中該第二構件係經過一電鍍處理。 8 ·如申請專利範圍第2項之形成覆晶接合結構之方法,其 中該凸塊包括一組凸塊中之一個凸塊。 9· 一種覆晶接合結構,包含: 一附著於晶片上之第一構件,以及一附著於基板上之 第二構件,其中,該第一構件為一可受壓變形之材質, 本纸張尺度適用中國8家標準(CNS) a4規格⑽x撕公爱) r564528 Λ8 B8 C8 D8申請專利範圍 而該第一構件與該第二構件的接合是將該第一構件之該 了文壓麦形材質與該第二構件表面上的複數個粗縫部以 一機械方式接合。 10·如中請專利範圍第9項之覆晶接合結構,其中該第一構 件係為一形成於該積體電路晶片上之凸塊。 11. 如申請專利範圍第9項之覆晶接合結構,其中該第一構 件之可受壓變形材質包括金。 12. 如申請專利範圍第9項之覆晶接合結構,其中該第二構 件係為一表面銲塾。 13·如申請專利範圍第9項之覆晶接合結構,其中該第二構 件係為一導腳。 14·如申凊專利範圍第9項之覆晶接合結構,其中該第二構 件係為一介層窗開口。 15·如申請專利範圍第9項之覆晶接合結構,其中該第二構 件係經過一電鍍處理。 16·如申請專利範圍第丨〇項之覆晶接合結構,其中該凸塊包 括一組凸塊中之一個凸塊。 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公着)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18857000P | 2000-03-10 | 2000-03-10 | |
| US09/802,664 US6815252B2 (en) | 2000-03-10 | 2001-03-09 | Method of forming flip chip interconnection structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW564528B true TW564528B (en) | 2003-12-01 |
Family
ID=26884225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090105528A TW564528B (en) | 2000-03-10 | 2001-04-23 | Flip chip interconnection structure and method for forming same |
Country Status (8)
| Country | Link |
|---|---|
| US (5) | US6815252B2 (zh) |
| EP (1) | EP1278612B1 (zh) |
| JP (1) | JP4903966B2 (zh) |
| KR (1) | KR100817646B1 (zh) |
| AT (1) | ATE459099T1 (zh) |
| DE (1) | DE60141391D1 (zh) |
| TW (1) | TW564528B (zh) |
| WO (1) | WO2001068311A1 (zh) |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6468638B2 (en) | 1999-03-16 | 2002-10-22 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
| DE60141391D1 (de) * | 2000-03-10 | 2010-04-08 | Chippac Inc | Flipchip-Verbindungsstruktur und dessen Herstellungsverfahren |
| US10388626B2 (en) * | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
| US6606247B2 (en) | 2001-05-31 | 2003-08-12 | Alien Technology Corporation | Multi-feature-size electronic structures |
| US7214569B2 (en) | 2002-01-23 | 2007-05-08 | Alien Technology Corporation | Apparatus incorporating small-feature-size and large-feature-size components and method for making same |
| US7253735B2 (en) | 2003-03-24 | 2007-08-07 | Alien Technology Corporation | RFID tags and processes for producing RFID tags |
| TW200511531A (en) * | 2003-09-08 | 2005-03-16 | Advanced Semiconductor Eng | Package stack module |
| US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
| US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
| US8853001B2 (en) | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
| US7709968B2 (en) | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
| EP1861333B1 (en) * | 2004-11-04 | 2018-12-26 | Microchips Biotech, Inc. | Compression and cold weld sealing methods and devices |
| US7452748B1 (en) | 2004-11-08 | 2008-11-18 | Alien Technology Corporation | Strap assembly comprising functional block deposited therein and method of making same |
| US7551141B1 (en) | 2004-11-08 | 2009-06-23 | Alien Technology Corporation | RFID strap capacitively coupled and method of making same |
| US7353598B2 (en) * | 2004-11-08 | 2008-04-08 | Alien Technology Corporation | Assembly comprising functional devices and method of making same |
| US7385284B2 (en) | 2004-11-22 | 2008-06-10 | Alien Technology Corporation | Transponder incorporated into an electronic device |
| US7688206B2 (en) | 2004-11-22 | 2010-03-30 | Alien Technology Corporation | Radio frequency identification (RFID) tag for an item having a conductive layer included or attached |
| JP2006156544A (ja) * | 2004-11-26 | 2006-06-15 | Denso Corp | 基板の実装構造およびその実装方法 |
| US7687400B2 (en) * | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US7781886B2 (en) * | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
| US7560813B2 (en) * | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
| US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| US20060281303A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Tack & fuse chip bonding |
| US7946331B2 (en) | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
| US20060278996A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Active packaging |
| US7838997B2 (en) * | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US7215032B2 (en) | 2005-06-14 | 2007-05-08 | Cubic Wafer, Inc. | Triaxial through-chip connection |
| US7542301B1 (en) | 2005-06-22 | 2009-06-02 | Alien Technology Corporation | Creating recessed regions in a substrate and assemblies having such recessed regions |
| US7790504B2 (en) * | 2006-03-10 | 2010-09-07 | Stats Chippac Ltd. | Integrated circuit package system |
| JP4661657B2 (ja) * | 2006-03-30 | 2011-03-30 | 株式会社デンソー | バンプ接合体の製造方法 |
| US7687397B2 (en) * | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
| US20070281460A1 (en) * | 2006-06-06 | 2007-12-06 | Cubic Wafer, Inc. | Front-end processed wafer having through-chip connections |
| EP2036125B1 (en) * | 2006-06-26 | 2019-05-22 | Koninklijke Philips N.V. | Flip-chip interconnection with formed couplings |
| JP4920330B2 (ja) * | 2006-07-18 | 2012-04-18 | ソニー株式会社 | 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法 |
| US8174119B2 (en) | 2006-11-10 | 2012-05-08 | Stats Chippac, Ltd. | Semiconductor package with embedded die |
| US8193034B2 (en) * | 2006-11-10 | 2012-06-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure using stud bumps |
| US8133762B2 (en) | 2009-03-17 | 2012-03-13 | Stats Chippac, Ltd. | Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core |
| US7670874B2 (en) * | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
| CN101578929A (zh) * | 2007-09-20 | 2009-11-11 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
| US8238114B2 (en) * | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
| US8558379B2 (en) * | 2007-09-28 | 2013-10-15 | Tessera, Inc. | Flip chip interconnection with double post |
| JP5176500B2 (ja) * | 2007-11-22 | 2013-04-03 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| WO2009057654A1 (ja) | 2007-11-01 | 2009-05-07 | Dai Nippon Printing Co., Ltd. | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| US8201325B2 (en) * | 2007-11-22 | 2012-06-19 | International Business Machines Corporation | Method for producing an integrated device |
| JP2009158593A (ja) * | 2007-12-25 | 2009-07-16 | Tessera Interconnect Materials Inc | バンプ構造およびその製造方法 |
| TW200941672A (en) * | 2008-03-28 | 2009-10-01 | United Test Ct Inc | Semiconductor device and method of manufacturing the same |
| DE102008025833A1 (de) * | 2008-05-29 | 2009-12-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und Vorrichtung zum stoffschlüssigen Fügen metallischer Anschlussstrukturen |
| TWI455263B (zh) * | 2009-02-16 | 2014-10-01 | 財團法人工業技術研究院 | 晶片封裝結構及晶片封裝方法 |
| FR2954588B1 (fr) * | 2009-12-23 | 2014-07-25 | Commissariat Energie Atomique | Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire |
| US9142533B2 (en) * | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
| US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| US8288871B1 (en) | 2011-04-27 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduced-stress bump-on-trace (BOT) structures |
| US8409979B2 (en) | 2011-05-31 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties |
| JP5234140B2 (ja) * | 2011-06-01 | 2013-07-10 | 富士通株式会社 | 電極、電子部品及び基板 |
| US10833033B2 (en) | 2011-07-27 | 2020-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump structure having a side recess and semiconductor structure including the same |
| US8643196B2 (en) * | 2011-07-27 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for bump to landing trace ratio |
| US9105533B2 (en) | 2011-07-27 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure having a single side recess |
| US8853853B2 (en) | 2011-07-27 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures |
| JP2013093405A (ja) * | 2011-10-25 | 2013-05-16 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
| US9646923B2 (en) | 2012-04-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
| US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
| US20130320451A1 (en) | 2012-06-01 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Semiconductor device having non-orthogonal element |
| US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
| JP2015041729A (ja) * | 2013-08-23 | 2015-03-02 | イビデン株式会社 | プリント配線板 |
| US20150187719A1 (en) * | 2013-12-30 | 2015-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trace Design for Bump-on-Trace (BOT) Assembly |
| US9859200B2 (en) | 2014-12-29 | 2018-01-02 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof |
| JP6208164B2 (ja) * | 2015-03-03 | 2017-10-04 | 三菱電機株式会社 | 半導体モジュールおよびその製造方法 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9842819B2 (en) | 2015-08-21 | 2017-12-12 | Invensas Corporation | Tall and fine pitch interconnects |
| KR102423813B1 (ko) | 2015-11-27 | 2022-07-22 | 삼성전자주식회사 | 반도체 소자 |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| RU2759445C1 (ru) | 2019-07-24 | 2021-11-12 | Боэ Текнолоджи Груп Ко., Лтд. | Подложка дисплея и способ ее изготовления |
| KR102810245B1 (ko) | 2020-05-12 | 2025-05-19 | 삼성전자주식회사 | 반도체 패키지 |
| KR102830541B1 (ko) | 2020-09-23 | 2025-07-07 | 삼성전자주식회사 | 반도체 칩의 접속 구조물 및 접속 구조물을 포함하는 반도체 패키지 |
| KR20230104598A (ko) * | 2020-11-09 | 2023-07-10 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 장치, 촬상 장치의 제조 방법 및 전자 기기 |
| WO2022147459A1 (en) | 2020-12-30 | 2022-07-07 | Invensas Bonding Technologies, Inc. | Structure with conductive feature and method of forming same |
| TWI799226B (zh) * | 2022-04-07 | 2023-04-11 | 頎邦科技股份有限公司 | 薄膜覆晶封裝 |
Family Cites Families (103)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3665590A (en) * | 1970-01-19 | 1972-05-30 | Ncr Co | Semiconductor flip-chip soldering method |
| JPS54105774A (en) | 1978-02-08 | 1979-08-20 | Hitachi Ltd | Method of forming pattern on thin film hybrid integrated circuit |
| US4813129A (en) * | 1987-06-19 | 1989-03-21 | Hewlett-Packard Company | Interconnect structure for PC boards and integrated circuits |
| JPH01226160A (ja) * | 1988-03-07 | 1989-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 電子部品接続用の端子装置および端子の製造方法 |
| US5323035A (en) * | 1992-10-13 | 1994-06-21 | Glenn Leedy | Interconnection structure for integrated circuits and method for making same |
| US4937653A (en) * | 1988-07-21 | 1990-06-26 | American Telephone And Telegraph Company | Semiconductor integrated circuit chip-to-chip interconnection scheme |
| US5634267A (en) * | 1991-06-04 | 1997-06-03 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
| JPH0797597B2 (ja) * | 1989-06-02 | 1995-10-18 | 松下電器産業株式会社 | 半導体装置 |
| JPH0429338A (ja) | 1990-05-24 | 1992-01-31 | Nippon Mektron Ltd | Icの搭載用回路基板及びその搭載方法 |
| US5011066A (en) * | 1990-07-27 | 1991-04-30 | Motorola, Inc. | Enhanced collapse solder interconnection |
| JPH04355933A (ja) | 1991-02-07 | 1992-12-09 | Nitto Denko Corp | フリツプチツプの実装構造 |
| US5865365A (en) | 1991-02-19 | 1999-02-02 | Hitachi, Ltd. | Method of fabricating an electronic circuit device |
| US5686317A (en) | 1991-06-04 | 1997-11-11 | Micron Technology, Inc. | Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die |
| JP3225062B2 (ja) | 1991-08-05 | 2001-11-05 | ローム株式会社 | 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法 |
| US5219117A (en) * | 1991-11-01 | 1993-06-15 | Motorola, Inc. | Method of transferring solder balls onto a semiconductor device |
| JP2678958B2 (ja) | 1992-03-02 | 1997-11-19 | カシオ計算機株式会社 | フィルム配線基板およびその製造方法 |
| US5314651A (en) | 1992-05-29 | 1994-05-24 | Texas Instruments Incorporated | Fine-grain pyroelectric detector material and method |
| US5346857A (en) | 1992-09-28 | 1994-09-13 | Motorola, Inc. | Method for forming a flip-chip bond from a gold-tin eutectic |
| JP2518508B2 (ja) * | 1993-04-14 | 1996-07-24 | 日本電気株式会社 | 半導体装置 |
| US5386624A (en) | 1993-07-06 | 1995-02-07 | Motorola, Inc. | Method for underencapsulating components on circuit supporting substrates |
| US5592736A (en) * | 1993-09-03 | 1997-01-14 | Micron Technology, Inc. | Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads |
| US5326428A (en) * | 1993-09-03 | 1994-07-05 | Micron Semiconductor, Inc. | Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
| JP3283977B2 (ja) * | 1993-10-18 | 2002-05-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH07142488A (ja) * | 1993-11-15 | 1995-06-02 | Nec Corp | バンプ構造及びその製造方法並びにフリップチップ実装 構造 |
| US5508561A (en) * | 1993-11-15 | 1996-04-16 | Nec Corporation | Apparatus for forming a double-bump structure used for flip-chip mounting |
| JPH07201917A (ja) * | 1993-12-28 | 1995-08-04 | Matsushita Electric Ind Co Ltd | 回路形成基板とその製造方法 |
| JP2664878B2 (ja) | 1994-01-31 | 1997-10-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体チップパッケージおよびその製造方法 |
| JP2830734B2 (ja) * | 1994-04-04 | 1998-12-02 | 松下電器産業株式会社 | 配線基板とその製造方法 |
| US5802699A (en) * | 1994-06-07 | 1998-09-08 | Tessera, Inc. | Methods of assembling microelectronic assembly with socket for engaging bump leads |
| US5519580A (en) | 1994-09-09 | 1996-05-21 | Intel Corporation | Method of controlling solder ball size of BGA IC components |
| FR2726397B1 (fr) * | 1994-10-28 | 1996-11-22 | Commissariat Energie Atomique | Film conducteur anisotrope pour la microconnectique |
| DE19524739A1 (de) | 1994-11-17 | 1996-05-23 | Fraunhofer Ges Forschung | Kernmetall-Lothöcker für die Flip-Chip-Technik |
| JP3353508B2 (ja) | 1994-12-20 | 2002-12-03 | ソニー株式会社 | プリント配線板とこれを用いた電子装置 |
| JP3209875B2 (ja) | 1995-03-23 | 2001-09-17 | 株式会社日立製作所 | 基板の製造方法及び基板 |
| JP2796070B2 (ja) | 1995-04-28 | 1998-09-10 | 松下電器産業株式会社 | プローブカードの製造方法 |
| US5650595A (en) | 1995-05-25 | 1997-07-22 | International Business Machines Corporation | Electronic module with multiple solder dams in soldermask window |
| JP2770821B2 (ja) * | 1995-07-27 | 1998-07-02 | 日本電気株式会社 | 半導体装置の実装方法および実装構造 |
| US5874780A (en) * | 1995-07-27 | 1999-02-23 | Nec Corporation | Method of mounting a semiconductor device to a substrate and a mounted structure |
| DE19527661C2 (de) | 1995-07-28 | 1998-02-19 | Optrex Europ Gmbh | Elektrische Leiter aufweisender Träger mit einem elektronischen Bauteil und Verfahen zum Kontaktieren von Leitern eines Substrates mit Kontaktwarzen eines elektronischen Bauteils |
| US5872051A (en) * | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
| DE69622412T2 (de) * | 1995-08-29 | 2003-03-20 | Minnesota Mining And Mfg. Co., Saint Paul | Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats |
| US5710071A (en) | 1995-12-04 | 1998-01-20 | Motorola, Inc. | Process for underfilling a flip-chip semiconductor device |
| KR0182073B1 (ko) | 1995-12-22 | 1999-03-20 | 황인길 | 반도체 칩 스케일 반도체 패키지 및 그 제조방법 |
| JP3558459B2 (ja) * | 1996-02-08 | 2004-08-25 | 沖電気工業株式会社 | インナーリード接続方法 |
| US5889326A (en) | 1996-02-27 | 1999-03-30 | Nec Corporation | Structure for bonding semiconductor device to substrate |
| JPH09260552A (ja) | 1996-03-22 | 1997-10-03 | Nec Corp | 半導体チップの実装構造 |
| KR100216839B1 (ko) | 1996-04-01 | 1999-09-01 | 김규현 | Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조 |
| US5940729A (en) * | 1996-04-17 | 1999-08-17 | International Business Machines Corp. | Method of planarizing a curved substrate and resulting structure |
| JP2828021B2 (ja) | 1996-04-22 | 1998-11-25 | 日本電気株式会社 | ベアチップ実装構造及び製造方法 |
| US5755909A (en) * | 1996-06-26 | 1998-05-26 | Spectra, Inc. | Electroding of ceramic piezoelectric transducers |
| JP2870497B2 (ja) | 1996-08-01 | 1999-03-17 | 日本電気株式会社 | 半導体素子の実装方法 |
| US5796590A (en) * | 1996-11-05 | 1998-08-18 | Micron Electronics, Inc. | Assembly aid for mounting packaged integrated circuit devices to printed circuit boards |
| JP2924830B2 (ja) * | 1996-11-15 | 1999-07-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5931371A (en) | 1997-01-16 | 1999-08-03 | Ford Motor Company | Standoff controlled interconnection |
| JPH10233413A (ja) * | 1997-02-21 | 1998-09-02 | Nec Kansai Ltd | 半導体装置およびその製造方法並びに配線基板 |
| JP3500032B2 (ja) | 1997-03-13 | 2004-02-23 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| JP3346263B2 (ja) | 1997-04-11 | 2002-11-18 | イビデン株式会社 | プリント配線板及びその製造方法 |
| JPH10303252A (ja) * | 1997-04-28 | 1998-11-13 | Nec Kansai Ltd | 半導体装置 |
| JP3070514B2 (ja) | 1997-04-28 | 2000-07-31 | 日本電気株式会社 | 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造 |
| US6281450B1 (en) | 1997-06-26 | 2001-08-28 | Hitachi Chemical Company, Ltd. | Substrate for mounting semiconductor chips |
| JPH1126919A (ja) | 1997-06-30 | 1999-01-29 | Fuji Photo Film Co Ltd | プリント配線板 |
| US6337522B1 (en) | 1997-07-10 | 2002-01-08 | International Business Machines Corporation | Structure employing electrically conductive adhesives |
| US5985456A (en) | 1997-07-21 | 1999-11-16 | Miguel Albert Capote | Carboxyl-containing polyunsaturated fluxing adhesive for attaching integrated circuits |
| US6335571B1 (en) * | 1997-07-21 | 2002-01-01 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
| AU8502798A (en) | 1997-07-21 | 1999-02-10 | Aguila Technologies, Inc. | Semiconductor flip-chip package and method for the fabrication thereof |
| JP3028791B2 (ja) * | 1997-08-06 | 2000-04-04 | 日本電気株式会社 | チップ部品の実装方法 |
| US6121143A (en) * | 1997-09-19 | 2000-09-19 | 3M Innovative Properties Company | Abrasive articles comprising a fluorochemical agent for wafer surface modification |
| US6448665B1 (en) | 1997-10-15 | 2002-09-10 | Kabushiki Kaisha Toshiba | Semiconductor package and manufacturing method thereof |
| SG71734A1 (en) | 1997-11-21 | 2000-04-18 | Inst Materials Research & Eng | Area array stud bump flip chip and assembly process |
| JP3381593B2 (ja) * | 1997-12-22 | 2003-03-04 | 松下電器産業株式会社 | バンプ付電子部品の実装方法 |
| JP3819576B2 (ja) | 1997-12-25 | 2006-09-13 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US6200143B1 (en) * | 1998-01-09 | 2001-03-13 | Tessera, Inc. | Low insertion force connector for microelectronic elements |
| JPH11204913A (ja) * | 1998-01-09 | 1999-07-30 | Sony Corp | 回路基板及び実装方法並びにプリント配線板 |
| US6037192A (en) | 1998-01-22 | 2000-03-14 | Nortel Networks Corporation | Process of assembling an integrated circuit and a terminal substrate using solder reflow and adhesive cure |
| US6426636B1 (en) * | 1998-02-11 | 2002-07-30 | International Business Machines Corporation | Wafer probe interface arrangement with nonresilient probe elements and support structure |
| US5953814A (en) | 1998-02-27 | 1999-09-21 | Delco Electronics Corp. | Process for producing flip chip circuit board assembly exhibiting enhanced reliability |
| US6324754B1 (en) | 1998-03-25 | 2001-12-04 | Tessera, Inc. | Method for fabricating microelectronic assemblies |
| US6329605B1 (en) | 1998-03-26 | 2001-12-11 | Tessera, Inc. | Components with conductive solder mask layers |
| JP2000031204A (ja) | 1998-07-07 | 2000-01-28 | Ricoh Co Ltd | 半導体パッケージの製造方法 |
| US6189208B1 (en) * | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| JP2000133672A (ja) * | 1998-10-28 | 2000-05-12 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3346320B2 (ja) | 1999-02-03 | 2002-11-18 | カシオ計算機株式会社 | 半導体装置及びその製造方法 |
| SG88747A1 (en) | 1999-03-01 | 2002-05-21 | Motorola Inc | A method and machine for underfilling an assembly to form a semiconductor package |
| US6483195B1 (en) * | 1999-03-16 | 2002-11-19 | Sumitomo Bakelite Company Limited | Transfer bump street, semiconductor flip chip and method of producing same |
| US6173887B1 (en) | 1999-06-24 | 2001-01-16 | International Business Machines Corporation | Method of making electrically conductive contacts on substrates |
| JP2001068836A (ja) | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法 |
| TW429492B (en) | 1999-10-21 | 2001-04-11 | Siliconware Precision Industries Co Ltd | Ball grid array package and its fabricating method |
| DE60141391D1 (de) * | 2000-03-10 | 2010-04-08 | Chippac Inc | Flipchip-Verbindungsstruktur und dessen Herstellungsverfahren |
| JP2001339011A (ja) * | 2000-03-24 | 2001-12-07 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6573610B1 (en) | 2000-06-02 | 2003-06-03 | Siliconware Precision Industries Co., Ltd. | Substrate of semiconductor package for flip chip package |
| US6201305B1 (en) | 2000-06-09 | 2001-03-13 | Amkor Technology, Inc. | Making solder ball mounting pads on substrates |
| JP3554533B2 (ja) | 2000-10-13 | 2004-08-18 | シャープ株式会社 | チップオンフィルム用テープおよび半導体装置 |
| US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US6893901B2 (en) * | 2001-05-14 | 2005-05-17 | Fairchild Semiconductor Corporation | Carrier with metal bumps for semiconductor die packages |
| JP4663165B2 (ja) * | 2001-06-27 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP3787295B2 (ja) * | 2001-10-23 | 2006-06-21 | ローム株式会社 | 半導体装置 |
| TW507341B (en) | 2001-11-01 | 2002-10-21 | Siliconware Precision Industries Co Ltd | Substrate capable of preventing delamination of chip and semiconductor encapsulation having such a substrate |
| JP4114483B2 (ja) | 2003-01-10 | 2008-07-09 | セイコーエプソン株式会社 | 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 |
| US7271497B2 (en) * | 2003-03-10 | 2007-09-18 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
| US7758351B2 (en) * | 2003-04-11 | 2010-07-20 | Neoconix, Inc. | Method and system for batch manufacturing of spring elements |
| US7576427B2 (en) * | 2004-05-28 | 2009-08-18 | Stellar Micro Devices | Cold weld hermetic MEMS package and method of manufacture |
| JP2007064841A (ja) * | 2005-08-31 | 2007-03-15 | Advantest Corp | 電子部品試験装置用のキャリブレーションボード |
| US9599665B2 (en) * | 2013-05-21 | 2017-03-21 | Advantest Corporation | Low overdrive probes with high overdrive substrate |
-
2001
- 2001-03-09 DE DE60141391T patent/DE60141391D1/de not_active Expired - Lifetime
- 2001-03-09 EP EP01914779A patent/EP1278612B1/en not_active Expired - Lifetime
- 2001-03-09 US US09/802,664 patent/US6815252B2/en not_active Expired - Lifetime
- 2001-03-09 WO PCT/US2001/007580 patent/WO2001068311A1/en not_active Ceased
- 2001-03-09 AT AT01914779T patent/ATE459099T1/de not_active IP Right Cessation
- 2001-03-09 JP JP2001566849A patent/JP4903966B2/ja not_active Expired - Lifetime
- 2001-03-09 KR KR1020027011617A patent/KR100817646B1/ko not_active Expired - Lifetime
- 2001-04-23 TW TW090105528A patent/TW564528B/zh not_active IP Right Cessation
-
2004
- 2004-05-20 US US10/849,947 patent/US7994636B2/en not_active Expired - Fee Related
- 2004-05-20 US US10/850,093 patent/US7033859B2/en not_active Expired - Lifetime
-
2011
- 2011-07-01 US US13/175,694 patent/US8697490B2/en not_active Expired - Fee Related
-
2014
- 2014-01-31 US US14/170,295 patent/US20140145340A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1278612A1 (en) | 2003-01-29 |
| KR20020089379A (ko) | 2002-11-29 |
| ATE459099T1 (de) | 2010-03-15 |
| EP1278612A4 (en) | 2008-04-16 |
| JP4903966B2 (ja) | 2012-03-28 |
| US8697490B2 (en) | 2014-04-15 |
| US20010055835A1 (en) | 2001-12-27 |
| US20140145340A1 (en) | 2014-05-29 |
| US20110260321A1 (en) | 2011-10-27 |
| JP2003526937A (ja) | 2003-09-09 |
| US7033859B2 (en) | 2006-04-25 |
| KR100817646B1 (ko) | 2008-03-27 |
| WO2001068311A1 (en) | 2001-09-20 |
| US20040212101A1 (en) | 2004-10-28 |
| US20040212098A1 (en) | 2004-10-28 |
| US6815252B2 (en) | 2004-11-09 |
| EP1278612B1 (en) | 2010-02-24 |
| DE60141391D1 (de) | 2010-04-08 |
| US7994636B2 (en) | 2011-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW564528B (en) | Flip chip interconnection structure and method for forming same | |
| CN100431142C (zh) | 半导体装置及其制造方法 | |
| CN100423258C (zh) | 半导体器件及其制造方法 | |
| CN101371353B (zh) | 电子装置封装体、模块以及电子装置 | |
| US7064425B2 (en) | Semiconductor device circuit board, and electronic equipment | |
| JP2003179099A (ja) | 半導体装置およびその製造方法 | |
| JP3494940B2 (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
| CN105140134A (zh) | 利用成对凸柱进行倒装芯片互连 | |
| JP2003243441A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW473883B (en) | Semiconductor device | |
| TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
| JP4318886B2 (ja) | 突起電極接合型半導体装置およびその製造方法 | |
| KR100833187B1 (ko) | 반도체 패키지의 와이어 본딩방법 | |
| JP2001345418A (ja) | 両面実装構造体の製造方法及びその両面実装構造体 | |
| JP3810359B2 (ja) | 半導体装置及びその製造方法 | |
| JP3389712B2 (ja) | Icチップのバンプ形成方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JP2003234427A (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JP4894159B2 (ja) | 半導体装置及びその製造方法 | |
| JP4587573B2 (ja) | 半導体素子実装体および半導体素子実装体の製造方法 | |
| JP4959174B2 (ja) | 半導体実装方法 | |
| JP2007266062A (ja) | 半導体装置の製造方法 | |
| JP2004273552A (ja) | 実装基板、及び電子部品と実装基板との組み合わせ | |
| JP2003045911A (ja) | 半導体素子の実装構造および実装用配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |