[go: up one dir, main page]

JP3554533B2 - チップオンフィルム用テープおよび半導体装置 - Google Patents

チップオンフィルム用テープおよび半導体装置 Download PDF

Info

Publication number
JP3554533B2
JP3554533B2 JP2000313485A JP2000313485A JP3554533B2 JP 3554533 B2 JP3554533 B2 JP 3554533B2 JP 2000313485 A JP2000313485 A JP 2000313485A JP 2000313485 A JP2000313485 A JP 2000313485A JP 3554533 B2 JP3554533 B2 JP 3554533B2
Authority
JP
Japan
Prior art keywords
tape
semiconductor element
chip
film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000313485A
Other languages
English (en)
Other versions
JP2002124526A (ja
Inventor
敏春 瀬古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000313485A priority Critical patent/JP3554533B2/ja
Priority to US09/975,066 priority patent/US6710458B2/en
Priority to TW090125221A priority patent/TW565926B/zh
Priority to KR10-2001-0063204A priority patent/KR100452903B1/ko
Publication of JP2002124526A publication Critical patent/JP2002124526A/ja
Application granted granted Critical
Publication of JP3554533B2 publication Critical patent/JP3554533B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、フレキシブル配線基板上に半導体素子を搭載するＣＯＦ（Ｃｈｉｐ ｏｎＦｉｌｍ）に用いられるＣＯＦ用テープ、および、ＣＯＦによって形成された半導体装置に関する。
【０００２】
【従来の技術】
フレキシブル配線基板上に半導体素子が接合・搭載されて形成された半導体装置としてＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）半導体装置がある。このＴＣＰ半導体装置においては、絶縁テープにおける半導体素子が搭載される部分に予め貫通した開口部が開けられて、配線パターンが片持ち梁状に突き出した状態で配線パターンの先端部分と半導体素子が接合されるようになっている。これに対して、同様に、フレキシブル配線基板上に半導体素子が接合・搭載されて形成された半導体装置として、図１５に示すように、薄膜絶縁テープ１における半導体素子２を搭載する部分には貫通した開口部が設けられてはおらず、半導体素子２のバンプ３が薄膜絶縁テープ１表面上のインナーリード４に接合・搭載されているものがある。以下、後者の半導体装置をＣＯＦ半導体装置と言う。尚、５は封止樹脂であり、６はソルダーレジストである。
【０００３】
上記ＣＯＦには、その使用目的から自由に折り曲げることが可能な薄膜絶縁テープ１が用いられる。そして、薄膜絶縁テープ１の表面上に配置された配線パターンの各配線は半導体素子２の対応する端子と電気的に接続され、外部接続用コネクタ部には液晶表示パネルやプリント基板等に接続される。それ以外の配線パターンの露出部は、ソルダーレジスト６が塗布されて絶縁状態が確保される。
【０００４】
ところで、上記ＣＯＦ半導体装置においては、図１５に示すように、薄膜絶縁テープ１上に搭載された半導体素子２を封止樹脂５で封止するのであるが、その樹脂封止時に空気が巻き込まれると、薄膜絶縁テープ１の半導体素子２を搭載する部分に開口部が設けられていないために気泡が発生し易い。上記樹脂封止の方法としては、半導体素子２の各辺に沿つて封止樹脂５を描画して注入するのであるが、半導体素子２の４辺に沿って封止樹脂５を描画した場合には、描画前に半導体素子２と薄膜絶縁テープ１との間に存在していた空気が描画後に封止樹脂５内に閉じ込められてしまう為、気泡発生を防止することは困難である。
【０００５】
上述のように、上記半導体素子２の封止樹脂中に気泡が発生した半導体装置では、気泡に湿気等が付着し易いために、例えば、端子間リーク等の不具合が発生する場合がある。
【０００６】
ところで、現在、上記ＣＯＦ半導体装置への要求の一つとして多ピン化への対応があり、別の要求である小型・薄型化をも同時に満足するためには、配線パターンの外部接続用コネクタ部および半導体素子との接続部のファインピッチ化、絶縁テープおよび配線パターン等の薄膜化が必要となる。尚、インナーリードのピッチを小さくする為には、上記インナーリードの幅を小さくし、厚みも薄くする必要がある。
【０００７】
このインナーリードのファインピッチ化及び薄膜化には幾つかの課題があり、半導体素子の樹脂封止性（樹脂充填性）の向上もその１つである。つまり、インナーリードのファインピッチ化および薄膜化を行った場合には、半導体素子の樹脂封止時に気泡が発生した際に、封止樹脂の外に気泡が益々逃げにくくなる為、気泡発生の防止が必要なのである。
【０００８】
そこで、気泡対策として、上記ＴＣＰ半導体装置の場合のように、薄膜絶縁テープに穴を開口する方法がある。また、図１６（図１５は、図１６におけるＡ‐Ａ’矢視断面図である）に示すように、上記半導体素子２の３辺（矢印（Ｂ））または１辺（矢印（Ｃ））のみを描画し、描画前に描画領域に存在していた空気を描画しない領域から大気中に逃がす方法がある。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のＣＯＦ半導体装置における気泡対策には、以下のような問題がある。すなわち、薄膜絶縁テープに穴を開口する方法の場合には、樹脂封止時に上記薄膜絶縁テープの開口穴から下へ封止樹脂がはみ出すので、樹脂封止時にステージと接着して製造に不具合が生じるという問題がある。さらに、得られるＣＯＦ半導体装置が厚くなるため薄型化に逆行するという問題もある。
【００１０】
また、図１６に示すように、上記半導体素子２の３辺または１辺のみを描画する方法の場合には、半導体素子２のコーナー部におけるインナーリードの間隔が広い部分から半導体素子２表面と絶縁テープとの間へ封止樹脂５が流動する際の流動速度が速い為に、空気が巻き込まれることによって気泡が発生する場合があるという問題がある。
【００１１】
一方において、実装後のＣＯＦ半導体装置の使用環境において低温と高温とが繰り返された場合、温度サイクルによる熱膨張と収縮とが繰り返されるため、使用されている材料の熱膨張係数の違いにより、上記インナーリードと半導体素子とを電気的に接続する為に開口されたソルダーレジストの開口縁付近に応力が発生し、上記インナーリードが断線することがある。
【００１２】
上記インナーリードのファインピッチ化および薄膜化を図った場合の他の課題として、インナーリード部の機械的強度が低下する為、上記温度サイクル時に発生する上記ソルダーレジスト開口縁付近でのインナーリード断線がより顕著になることがある。したがって、上記ＣＯＦ半導体装置のファインピッチ化および薄膜化を図る場合には、インナーリード部の上記ソルダーレジスト開口縁付近での機械的強度の向上が必要であり、現状のままではのファインピッチ化が困難であるという問題もある。
【００１３】
そこで、この発明の目的は、半導体素子の樹脂封止時に気泡が発生することを防止でき、半導体素子のコーナー部に位置するインナーリ―ドの断線を低減できるＣＯＦ用テープおよび半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、第１の発明は、絶縁テープと，この絶縁テープ上に複数形成された配線パターンと，この配線パターンを部分的に覆うように塗布されて開口を有するソルダーレジストを含んで，後に半導体素子が搭載されて樹脂封止されるＣＯＦ用テープにおいて、上記半導体素子の搭載領域におけるコーナー部にダミーパターンを設けて、上記樹脂封止時における上記コーナー部から半導体素子表面と絶縁テープとの間への樹脂の流動を抑制することを特徴としている。
【００１５】
上記構成によれば、半導体素子の搭載領域におけるコーナー部にダミーパターンが設けられて、樹脂封止時における上記コーナー部から半導体素子表面と絶縁テープとの間への樹脂の流動が抑制される。したがって、上記コーナー部から上記半導体素子表面と絶縁テープとの間への樹脂の流動速度が低減され、樹脂流動に伴う空気の巻き込みが減少して気泡の発生が防止される。
【００１６】
また、上記第１の発明のＣＯＦ用テープは、上記ダミーパターンを、上記ソルダーレジストの開口部内であって、且つ、上記半導体素子の搭載領域における境界線の外側あるいは内側に設けて、その形状を上記半導体素子の搭載領域におけるコーナー部の形状に沿った形状に成すことが望ましい。
【００１７】
上記構成によれば、上記ダミーパターンを、上記ソルダーレジストの開口部内であって、且つ、上記半導体素子の搭載領域における境界線の外側に設けた場合には、上記ダミーパターンの厚さを上記半導体素子と絶縁テープとの間隔よりも厚くでき、上記樹脂封止時における封止用樹脂の上記半導体素子表面と絶縁テープとの間への流動がより効果的に低減される。
【００１８】
また、上記第１の発明のＣＯＦ用テープは、上記ダミーパターンを、上記半導体素子の搭載領域における境界線の外側あるいは内側から上記ソルダーレジストの塗布領域内に掛けて設けることが望ましい。
【００１９】
上記構成によれば、上記ダミーパターンは、上記半導体素子の搭載領域におけるコーナー部において、上記ソルダーレジストの開口縁に形成されている。したがって、熱膨張・収縮を繰り返すことによって上記コーナー部におけるソルダーレジストの開口縁付近に発生する応力の一部を上記ダミーパターンで受けることができ、その分だけ上記コーナー部のインナーリードに掛る応力が低減される。したがって、結果的に上記インナーリードの断線が抑制される。
【００２０】
また、上記第１の発明のＣＯＦ用テープは、上記ダミーパターンを、上記配線パターンにおける上記ソルダーレジストの開口部内でなるインナーリードの幅を拡大した幅広部で構成することが望ましい。
【００２１】
上記構成によれば、上記ダミーパターンが上記配線パターンの形成と同時に形成されて、新たな上記ダミーパターンの形成工程と上記ダミーパターンの材料とが削除される。
【００２２】
また、上記第１の発明のＣＯＦ用テープは、上記ダミーパターンを、上記半導体素子の搭載領域における少なくとも隣接する２箇所のコーナー部に設けることが望ましい。
【００２３】
上記構成によれば、封止樹脂を上記半導体素子の輪郭に沿って１辺にのみ描画して注入する際における１辺目の両端２箇所、あるいは、上記半導体素子の輪郭に沿って連続した３辺に描画して注入する際における中央辺の両端２箇所に上記ダミーパターンが位置するようにすれば、上記１辺目あるいは２辺目の両端部にある空気が樹脂に巻き込まれることが防止される。
【００２４】
また、上記第１の発明のＣＯＦ用テープは、上記ダミーパターンの材質および厚さを、上記インナーリードの材質および厚さと同一にすることが望ましい。
【００２５】
上記構成によれば、上記ダミーパターンを上記配線パターンの形成と同時に形成することが可能となり、新たな上記ダミーパターンの形成工程と上記ダミーパターンの材料とが削除される。
【００２６】
また、第２の発明は、絶縁テープと，この絶縁テープ上に複数形成された配線パターンと，この配線パターンを部分的に覆うように塗布されて開口を有するソルダーレジストを含んで，後に半導体素子が搭載されて樹脂封止されるＣＯＦ用テープにおいて、上記半導体素子の搭載領域のコーナー部近傍における上記ソルダーレジストの開口縁を上記半導体素子の搭載領域近傍に位置させると共に、上記コーナー部近傍におけるソルダーレジストの開口部の輪郭形状を，上記半導体素子の搭載領域におけるコーナー部の輪郭に沿った形状にして、上記樹脂封止時における上記コーナー部から半導体素子表面と絶縁テープとの間への樹脂の流動を抑制することを特徴としている。
【００２７】
上記構成によれば、半導体素子の搭載領域のコーナー部近傍におけるソルダーレジストの開口縁が上記半導体素子の搭載領域近傍に位置しており、樹脂封止時における上記コーナー部から半導体素子表面と絶縁テープとの間への樹脂の流動が上記ソルダーレジストによって抑制される。したがって、上記コーナー部から上記半導体素子表面と絶縁テープとの間への樹脂の流動速度が低減され、樹脂流動に伴う空気の巻き込みが減少して気泡の発生が防止される。
【００２８】
また、第３の発明は、絶縁テープと，この絶縁テープ上に複数形成された配線パターンと，この配線パターンを部分的に覆うように塗布されて開口を有するソルダーレジストを含んで，後に半導体素子が搭載されて樹脂封止されるＣＯＦ用テープにおいて、上記半導体素子の搭載領域における特定辺上に位置すると共に，上記配線パターンにおける上記ソルダーレジストの開口部内でなるインナーリードに、当該インナーリードにおける上記半導体素子との電気的接続部の幅より拡大した幅広部を設けて、上記樹脂封止時における上記特定辺から半導体素子表面と絶縁テープとの間への樹脂の流動を抑制することを特徴としている。
【００２９】
上記構成によれば、半導体素子の搭載領域における特定辺上に位置するインナーリードに幅広部が設けられて、樹脂封止時における上記特定辺から半導体素子表面と絶縁テープとの間への樹脂の流動が上記幅広部によって抑制される。したがって、上記特定辺から上記半導体素子表面と絶縁テープとの間への樹脂の流動速度が低減され、樹脂流動に伴う空気の巻き込みが減少して気泡の発生が防止される。
【００３０】
また、上記第３の発明のＣＯＦ用テープは、上記半導体素子の搭載領域における特定辺を，封止樹脂を上記半導体素子の輪郭に沿って描画して注入する際における２辺目以降の辺とし、上記インナーリードの幅広部を，上記半導体素子の搭載領域における境界線の外側，内側あるいは外側から内側に掛けて設けることが望ましい。
【００３１】
上記構成によれば、上記半導体素子の搭載領域における特定辺が、封止樹脂を描画する際における２辺目以降の辺であるから、上記樹脂の注入を上記半導体素子の輪郭に沿って１辺目を長辺に２辺目および３辺目を短辺に行う際に、上記長辺の両側に位置する短辺からの樹脂の流動速度を遅くすることができる。したがって、１辺目と２辺目との間のコーナー部および１辺目と３辺目との間のコーナー部にある空気が樹脂に巻き込まれることが防止される。
【００３２】
また、上記第３の発明のＣＯＦ用テープは、上記半導体素子の搭載領域における特定辺を，封止樹脂を上記半導体素子の輪郭に沿って描画して注入する際における２辺目以降の辺とし、上記インナーリードの幅広部を，上記半導体素子の搭載領域における境界線の外側あるいは内側から上記ソルダーレジストの塗布領域内に掛けて設けることが望ましい。
【００３３】
上記構成によれば、上記特定辺上に位置するインナーリードにおける上記ソルダーレジストの開口縁の位置に、上記幅広部が形成されている。したがって、上記ソルダーレジストの開口縁における上記インナーリードの機械的強度が向上され、熱膨張・収縮の繰り返しによって上記ソルダーレジストの開口縁付近に応力が発生した場合における上記インナーリードの断線が抑制される。
【００３４】
また、上記第３の発明のＣＯＦ用テープは、上記第１の発明におけるダミーパターンを備えることが望ましい。
【００３５】
上記構成によれば、半導体素子表面と絶縁テープとの間への樹脂の流動を抑制するための上記インナーリードの幅広部に加えて、上記ダミーパターンが設けられている。したがって、上記樹脂封止時における上記半導体素子表面と絶縁テープとの間への樹脂の流動速度がより効果的に低減されて、気泡の発生が更に防止される。
【００３６】
また、第４の発明の半導体装置は、上記第１の発明乃至第３の発明の何れか一つのＣＯＦ用テープ上に半導体素子が搭載され、樹脂封止されていることを特徴としている。
【００３７】
上記構成によれば、上記第１の発明乃至第３の発明の何れか一つのＣＯＦ用テープを用いて形成されているので、半導体素子の樹脂封止に伴って発生する気泡は存在しない。したがって、上記気泡に付着した湿気等に起因する端子間リーク等の不具合の発生が防止される。
【００３８】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
＜第１実施の形態＞
図１は、本実施の形態の半導体装置としてのＣＯＦ半導体装置における平面図である。また、図２，図３および図４は、図１における異なる状態のＤ‐Ｄ’矢視断面図である。
【００３９】
本ＣＯＦ半導体装置に使用されるテープキャリアは、自由に折り曲げることが可能な柔軟性の高い１５μｍ，２０μｍ，２５μｍ，３８μｍ，４０μｍの何れか一つの厚さの薄膜のポリイミド系絶縁テープ１１を基材とし、ポリイミド系絶縁テープ（以下、単に絶縁テープと言う）１１の表面に、８μｍ，９μｍ，１２μｍ，１５μｍ，１８μｍの何れか一つの厚さの銅箔パターン１２が、接着剤を介在せずに（図２，図３）あるいは接着剤１３を介在して（図４）形成されているものである。銅箔パターン１２の表面には錫メッキや金メッキ（何れも図示せず）が施されており、銅箔パターン１２における半導体素子１４との接続部及び外部接続用コネクタ部以外のパターン露出部には、ソルダーレジスト１５が塗布されて絶縁状態が確保されている。
【００４０】
上記絶縁テープ１１には、上記半導体素子１４を搭載する位置に開口は形成されていない。半導体素子１４の各端子にはバンプ１６と呼ばれる突起電極が形成されており、絶縁テープ１１の表面上に搭載された半導体素子１４のバンプ１６と対応する銅箔パターン１２のソルダーレジスト１５内に位置するインナリード１７とが電気的に接続される。そして、半導体素子１４が接合・搭載された後に半導体素子１４と上記テープキャリアとの間にできる隙間には樹脂１８が注入されて半導体素子１４が封止される。尚、銅箔パターン１２の外部接続用コネクタ部（図示せず）には、液晶表示パネルやプリント基板等が接続される。
【００４１】
本実施の形態におけるＣＯＦ半導体装置においては、絶縁テープ１１上（図４の場合には接着剤１３を介在して）における樹脂封止領域のコーナー部に、銅箔パターン１２およびソルダーレジスト１５とは独立してダミーパターン１９を設けている。このダミーパターン１９は、半導体素子１４のコーナー部における外側に在って上記コーナーに沿った平面形状を有している。尚、ダミーパターン１９の設置箇所は、半導体素子１４のコーナー４箇所の全てである。
【００４２】
上記ダミーパターン１９の材質は、半導体素子１４と電気的に接続されたインナーリード１７の材質と同一であり、インナーリード１７を含む銅箔パターン１２作成時に同一の作成法によって形成される。また、ダミーパターン１９の厚さは、図２および図４に示すようにインナーリード１７と同じ厚さであっても、図３に示すダミーパターン２０ようにインナーリード１７とは異なる厚さであっても差し支えない。ダミーパターン１９の形状，厚さ，設置箇所の組み合わせによって効果は異なり、封止用の樹脂１８の描画（注入）方法や対象パターンによって適宜組み合わせを選択することは可能である。
【００４３】
上述のように、本実施の形態においては、上記絶縁テープ１１上に銅箔パターン１２が形成されたテープキャリア上における半導体素子１４のコーナー部に、ダミーパターン１９，２０を設けている。こうすることによって、封止用の樹脂１８が半導体素子１４のコーナー部から半導体素子１４表面と絶縁テープとの間へ流動する際の流動速度を低減して空気の巻き込みを抑制することができ、半導体素子１４の樹脂封止時に発生する気泡を防止することができる。したがって、従来のＣＯＦ半導体装置に比較して、気泡発生率を５０％以下に低減できるのである。
【００４４】
尚、上記ダミーパターン１９の設置範囲や設置個数は図１に限定されるものではない。図５においては、ダミーパターン２１は、半導体素子１４のコーナー部における内側で半導体素子１４のコーナーに沿った形状を有している。また、図６においては、ダミーパターン２２は、半導体素子１４のコーナー部における外側から内側にかけて設けられている。但し、図１に示すように、半導体素子１４の外側に設ける方が、ダミーパターン１９の厚さを半導体素子１４と絶縁テープ１１との隙間以上にすることができ、樹脂１８の半導体素子１４表面と絶縁テープとの間への流動をさらに効果的に抑制できる。また、図７に示すように、ダミーパターン２３の設置個数は、例えば半導体素子１４に沿って樹脂１８を１辺のみに描画（注入）する場合における描画辺の両端に位置するコーナー部の２箇所のみにしてもよい。この場合は、描画辺の両端部にある空気が樹脂１８に巻き込まれることを防止できるのである。
【００４５】
＜第２実施の形態＞
図８は、本実施の形態の半導体装置としてのＣＯＦ半導体装置における平面図である。銅箔パターン３１，半導体素子３２，ソルダーレジスト３３，バンプ３４，インナリード３５および樹脂３６は、上記第１実施の形態（図１および図２）における銅箔パターン１２，半導体素子１４，ソルダーレジスト１５，バンプ１６，インナリード１７および樹脂１８と同じ構成を有している。尚、上記第１実施の形態の場合と同様に、銅箔パターン３１はポリイミド系絶縁テープ上に形成されてテープキャリアを構成している。
【００４６】
本実施の形態におけるダミーパターン３７は、上記封止用の樹脂３６の領域内における半導体素子３２のコーナー部に、半導体素子３２の輪郭近傍からソルダーレジスト３３の形成領域内に掛けて設けられている。
【００４７】
従来のＣＯＦ半導体装置においては、温度サイクル下での熱膨張・収縮の繰り返しによってソルダーレジスト開口縁付近に応力が発生し、インナーリードの間隔が広い上記コーナーの部分でインナーリードに断線が発生し易い傾向にある。しかしながら、本実施の形態におけるＣＯＦ半導体装置においては、半導体素子３２のコーナー部におけるソルダーレジスト３３の開口縁にはダミーパターン３７が形成されている。したがって、熱膨張・収縮を繰り返すことによって上記コーナー部におけるソルダーレジス３３の開口縁付近に発生する応力の一部をダミーパターン３７で受けることができ、その分だけ上記コーナー部のインナーリード３５に掛る応力が低減される。したがって、結果的に半導体素子３２のコーナー部に位置するインナーリード３５の断線による不良発生までの温度サイクル数を、従来の１．５倍〜２倍程度にまで向上できるのである。尚、上記第１実施の形態の場合と同様に、半導体素子３２の樹脂封止時における気泡発生率を従来の５０％以下に低減できることは言うまでもない。
【００４８】
＜第３実施の形態＞
図９は、本実施の形態の半導体装置としてのＣＯＦ半導体装置における平面図である。銅箔パターン４１，半導体素子４２，ソルダーレジスト４３，バンプ４４，インナリード４５および樹脂４６は、上記第１実施の形態（図１および図２）における銅箔パターン１２，半導体素子１４，ソルダーレジスト１５，バンプ１６，インナリード１７および樹脂１８と同じ構成を有している。尚、上記第１実施の形態の場合と同様に、銅箔パターン４１はポリイミド系絶縁テープ上に形成されてテープキャリアを構成している。
【００４９】
本実施の形態におけるＣＯＦ半導体装置においては、半導体素子４２封止用の樹脂４６の領域内における半導体素子４２のコーナー部に設置されるダミーパターン４７を、独立してではなく、半導体素子４２のコーナー部に位置するインナーリード４５の幅を部分的に拡大して形成している。こうすることによって、特別にダミーパターン形成用の工程や材料を必要とせず製造コストを低減できる。この場合にも、従来のＣＯＦ半導体素子に比較して、半導体素子４２の樹脂封止時における気泡発生率を従来の５０％以下に低減できるのである。
【００５０】
＜第４実施の形態＞
図１０は、本実施の形態の半導体装置としてのＣＯＦ半導体装置における平面図である。銅箔パターン５１，半導体素子５２，バンプ５４，インナリード５５および樹脂５６は、上記第１実施の形態（図１および図２）における銅箔パターン１２，半導体素子１４，バンプ１６，インナリード１７および樹脂１８と同じ構成を有している。尚、上記第１実施の形態の場合と同様に、銅箔パターン５１はポリイミド系絶縁テープ上に形成されてテープキャリアを構成している。
【００５１】
本実施の形態のＣＯＦ半導体装置においては、上記各実施の形態におけるダミーパターン１９〜２３，３７，４７の代わりに、半導体素子５２のコーナー部におけるソルダーレジスト５３の開口部の輪郭を半導体素子５２の輪郭近傍に位置させると共に、その形状を半導体素子５２の輪郭に沿った形状にしている。こうすることによって、ダミーパターンを設置した場合と同様の効果を呈することができる。
【００５２】
したがって、本実施の形態のＣＯＦ半導体装置の場合にも、従来のＣＯＦ半導体装置に比較して、半導体素子５２の樹脂封止時における気泡発生率を従来の５０％以下に低減できるのである。
【００５３】
＜第５実施の形態＞
図１１は、本実施の形態の半導体装置としてのＣＯＦ半導体装置における平面図である。銅箔パターン６１，半導体素子６２，ソルダーレジスト６３，バンプ６４および樹脂６６は、上記第１実施の形態（図１および図２）における銅箔パターン１２，半導体素子１４，ソルダーレジスト１５，バンプ１６および樹脂１８と同じ構成を有している。尚、上記第１実施の形態の場合と同様に、銅箔パターン６１はポリイミド系絶縁テープ上に形成されてテープキャリアを構成している。
【００５４】
本実施の形態のＣＯＦ半導体装置においては、封止用の樹脂６６の形成領域内における半導体素子６２のコーナー部に独立したダミーパターン６７を設けると共に、半導体素子６２の特定辺におけるインナーリード６５に半導体素子６２内の領域において電気的接続部の幅より広くした幅広領域６８を設けている。その際に、幅広領域６８の幅は、インナーリードピッチの半分以上であることが望ましい。封止用の樹脂６６の描画（注入）方法や対象パターンの組み合わせによって効果は異なり、適宜組み合わせを選択することは可能である。
【００５５】
本実施の形態においては、上記半導体素子６２を樹脂封止する際に半導体素子６２に沿って描画して注入し、描画１辺目を長辺に、描画２辺目および３辺目を短辺に対して行った場合に、短辺側のインナーリード６５における半導体素子６２の内側に幅広領域６８を設けている。したがって、樹脂封止時における上記短辺から半導体素子６２表面と絶縁テープとの間への樹脂６６の流動が幅広領域６８によって抑制できる。したがって、上記二つの短辺から半導体素子６２表面と絶縁テープとの間への樹脂６６の流動速度を低減し、樹脂流動に伴う空気の巻き込みを減少させて気泡の発生を防止できるのである。
【００５６】
従来のＣＯＦ半導体装置においては、半導体素子の樹脂封止を半導体素子に沿って描画（注入）して行う際に、描画１辺目を長辺に、描画２辺目及び３辺目を短辺に対して行った場合に、描画２辺目以降の辺から半導体素子表面と絶縁テープとの間に流動する樹脂の流動速度が速いために空気が巻き込まれて気泡が発生し易い。ところが、本実施の形態におけるＣＯＦ半導体装置においては、描画２辺目以降の辺から半導体素子６２表面と絶縁テープとの間への樹脂６６の流動速度を低減することができ、従来のＣＯＦ半導体装置に比較して半導体素子の樹脂封止時における気泡発生率を５０％以下に低減できるのである。
【００５７】
尚、図１２は、上記半導体素子６２の短辺側のインナーリード６９における半導体素子６２の外側に、電気的接続部より幅を広くした幅広領域７０を設けた場合の平面図である。また、図１３は、半導体素子６２の短辺側のインナーリード７１における半導体素子６２の内側から外側にかけて、電気的接続部より幅を広くした幅広領域７２を設けた場合の平面図である。また、本実施の形態において幅広領域６８，７０，７２を設けるインナーリード６５，６９，７１が位置する特定辺は、上記短辺に限定されるものではなく、樹脂６６を半導体素子６２の輪郭に沿って描画して注入する場合の２辺目以降となる辺であれば長辺でも差し支えない。
【００５８】
＜第６実施の形態＞
図１４は、本実施の形態の半導体装置としてのＣＯＦ半導体装置における平面図である。銅箔パターン８１，半導体素子８２，ソルダーレジスト８３，バンプ８４および樹脂８６は、上記第１実施の形態（図１および図２）における銅箔パターン１２，半導体素子１４，ソルダーレジスト１５，バンプ１６および樹脂１８と同じ構成を有している。尚、上記第１実施の形態の場合と同様に、銅箔パターン８１はポリイミド系絶縁テープ上に形成されてテープキャリアを構成している。
【００５９】
本実施の形態におけるＣＯＦ半導体装置においては、封止用の樹脂８６の形成領域内における半導体素子８２のコーナー部に独立したダミーパターン８７を設けると共に、半導体素子８２の特定辺におけるインナーリード８５に半導体素子８２の形成領域内からソルダーレジスト８３の形成領域内にかけて電気的接続部の幅より広くした幅広領域８８を設けている。
【００６０】
従来のＣＯＦ半導体装置においては、温度サイクル下での熱膨張・収縮の繰り返しによってソルダーレジスト開口縁付近に応力が発生し、インナーリードの間隔が広い部分でインナーリードに断線が発生し易い傾向にある。しかしながら、本実施の形態におけるＣＯＦ半導体装置においては、半導体素子８２のコーナー部近傍に位置するインナーリード８５におけるソルダーレジスト８３の開口縁近傍での機械的強度が優れており、インナーリード８５の断線による不良発生までの温度サイクル数を、従来の１．５倍〜２倍程度に向上できるのである。尚、上記第１実施の形態の場合と同様に、半導体素子３２の樹脂封止時における気泡発生率を従来の５０％以下に低減できることは言うまでもない。
【００６１】
上記各実施の形態におけるＣＯＦ半導体装置は、上記半導体素子１４，３２，４２，５２，６２，８２のコーナー部にダミーパターン１９〜２３，３７，４７，６７，８７を設けた点、半導体素子６２，８２の特定辺に掛るインナーリード６５，６９，７１，８５に電気的接続部の幅より広い幅広領域６８，７０，７２，８８を設けた点、その両者を適宜組み合わせた点において、従来のＣＯＦ半導体装置とは異なる。その際における上記相違点は、何れもパターン設計の変更のみで実現可能であるため、従来のＣＯＦ半導体装置の製造設備および製造方法を大幅に変更することなく製造することが可能である。
【００６２】
【発明の効果】
以上より明らかなように、第１の発明のＣＯＦ用テープは、半導体素子の搭載領域におけるコーナー部にダミーパターンを設けて、樹脂封止時におけるコーナー部から半導体素子表面と絶縁テープとの間への樹脂の流動を抑制するので、上記コーナー部から上記半導体素子表面と絶縁テープとの間への樹脂の流動速度を低減することができる。したがって、上記樹脂流動に伴う空気の巻き込みを減少して気泡の発生を防止できる。
【００６３】
すなわち、この発明によれば、上記上記樹脂封止時における気泡発生率を、従来のＣＯＦ用テープの５０％以下に低減できるのである。
【００６４】
また、上記第１の発明のＣＯＦ用テープは、上記ダミーパターンを、上記ソルダーレジストの開口部内であって、且つ、上記半導体素子の搭載領域における境界線の外側に設けて、その形状を上記半導体素子の搭載領域におけるコーナー部の形状に沿った形状に成せば、上記ダミーパターンの厚さを上記半導体素子と絶縁テープとの間隔よりも厚くすることができる。したがって、上記樹脂封止時における封止用樹脂の上記半導体素子表面と絶縁テープとの間への流動をより効果的に低減できる。
【００６５】
また、上記第１の発明のＣＯＦ用テープは、上記ダミーパターンを、上記半導体素子の搭載領域における境界線の外側あるいは内側から上記ソルダーレジストの塗布領域内に掛けて設ければ、熱膨張・収縮を繰り返すことによって上記コーナー部におけるソルダーレジストの開口縁付近に発生する応力の一部を上記ダミーパターンで受けることができ、その分だけ上記コーナー部のインナーリードに掛る応力を低減できる。したがって、結果的に上記インナーリードの断線による不良発生までのサイクル数を、従来の１．５倍〜２倍程度に向上させることができるのである。
【００６６】
また、上記第１の発明のＣＯＦ用テープは、上記ダミーパターンを、上記配線パターンにおける上記ソルダーレジストの開口部内でなるインナーリードの幅を拡大した幅広部で構成すれば、上記ダミーパターンを上記配線パターンの形成と同時に形成できる。したがって、新たな上記ダミーパターンの形成工程と上記ダミーパターンの材料とを必要とせず、製造コストの増大を抑制できる。
【００６７】
また、上記第１の発明のＣＯＦ用テープは、上記半導体素子の搭載領域における少なくとも隣接する２箇所のコーナー部に上記ダミーパターンを設ければ、封止用の樹脂を上記半導体素子の輪郭に沿って１辺にのみ描画して注入する際における１辺目の両端２箇所、あるいは、上記半導体素子の輪郭に沿って連続した３辺に描画して注入する際における中央辺の両端２箇所に上記ダミーパターンを位置させることによって、上記１辺目あるいは中央辺の両端部にある空気が樹脂に巻き込まれることを防止できる。
【００６８】
また、上記第１の発明のＣＯＦ用テープは、上記ダミーパターンの材質および厚さを、上記インナーリードの材質及び厚さと同一にすれば、上記ダミーパターンを上記配線パターンの形成と同時に形成することが可能になる。したがって、新たな上記ダミーパターンの形成工程と上記ダミーパターンの材料とを必要とせず、製造コストの増大を抑制できる。
【００６９】
また、第２の発明のＣＯＦ用テープは、上記半導体素子の搭載領域のコーナー部近傍における上記ソルダーレジストの開口縁を上記半導体素子の搭載領域近傍に位置させ、その輪郭形状を上記半導体素子の搭載領域におけるコーナー部の輪郭に沿った形状にして、上記樹脂封止時における上記コーナー部から半導体素子表面と絶縁テープとの間への樹脂の流動を抑制するので、上記コーナー部から上記半導体素子表面と絶縁テープとの間への樹脂の流動速度を低減することができる。したがって、上記樹脂流動に伴う空気の巻き込みを減少して気泡の発生を防止できる。
【００７０】
すなわち、この発明によれば、上記上記樹脂封止時における気泡発生率を、従来のＣＯＦ用テープの５０％以下に低減できるのである。
【００７１】
また、第３の発明のＣＯＦ用テープは、半導体素子の搭載領域における特定辺上に位置するインナーリードに幅広部を設けて、上記樹脂封止時における上記特定辺から半導体素子表面と絶縁テープとの間への樹脂の流動を上記幅広部によって抑制するので、上記特定辺から上記半導体素子表面と絶縁テープとの間への樹脂の流動速度を低減することができる。したがって、上記樹脂流動に伴う空気の巻き込みを減少して気泡の発生を防止できる。
【００７２】
すなわち、この発明によれば、上記上記樹脂封止時における気泡発生率を、従来のＣＯＦ用テープの５０％以下に低減できるのである。
【００７３】
また、上記第３の発明のＣＯＦ用テープは、上記半導体素子の搭載領域における特定辺を、封止樹脂を上記半導体素子の輪郭に沿って描画して注入する際における２辺目以降の辺とすれば、例えば、上記描画の１辺目を上記半導体素子の長辺に２辺目および３辺目を短辺に行う際に、上記長辺の両側に位置する短辺からの樹脂の流動速度を遅くすることができる。したがって、１辺目と２辺目との間のコーナー部および１辺目と３辺目との間のコーナー部にある空気が樹脂に巻き込まれることを防止できる。
【００７４】
また、上記第３の発明のＣＯＦ用テープは、上記半導体素子の搭載領域における特定辺を、封止樹脂を上記半導体素子の輪郭に沿って１辺目を長辺に２辺目および３辺目を短辺に描画して注入する際における２辺目以降の辺とし、上記インナーリードの幅広部を、上記半導体素子の搭載領域における境界線の外側あるいは内側から上記ソルダーレジストの塗布領域内に掛けて設ければ、上記特定辺上に位置するインナーリードにおける上記ソルダーレジストの開口縁の位置に幅広部を形成することができる。
【００７５】
したがって、上記特定辺上に位置するインナーリードの機械的強度を向上させることができ、熱膨張・収縮の繰り返しによって上記ソルダーレジストの開口縁付近に応力が発生した場合における上記インナーリードの断線を抑制できる。すなわち、この発明によれば、温度サイクル時における上記インナーリードの断線による不良発生までのサイクル数を、従来の１．５倍〜２倍程度に向上させることが可能となる。
【００７６】
また、上記第３の発明のＣＯＦ用テープは、上記第１の発明におけるダミーパターンを備えれば、半導体素子表面と絶縁テープとの間への樹脂の流動を抑制するための上記インナーリードの幅広部に加えて、上記ダミーパターンを設けることができる。したがって、上記樹脂封止時における上記半導体素子表面と絶縁テープとの間への樹脂の流動速度をより効果的に低減でき、気泡の発生を更に防止できる。
【００７７】
また、第４の発明の半導体装置は、上記第１の発明乃至第３の発明の何れか一つのＣＯＦ用テープ上に半導体素子が搭載され、樹脂封止されているので、半導体素子の樹脂封止に伴って発生する気泡は存在しない。したがって、上記気泡に付着した湿気等に起因する端子間リーク等の不具合の発生を防止できる。
【図面の簡単な説明】
【図１】この発明の半導体装置としてのＣＯＦ半導体装置における平面図である。
【図２】図１のＤ‐Ｄ’矢視断面図である。
【図３】図２とは異なる状態における図１のＤ‐Ｄ’矢視断面図である。
【図４】図２および図３とは異なる状態における図１のＤ‐Ｄ’矢視断面図である。
【図５】図１に示すＣＯＦ半導体装置の変形例を示す平面図である。
【図６】図５とは異なる変形例を示す図である。
【図７】図５および図６とは異なる変形例を示す図である。
【図８】図１とは異なるＣＯＦ半導体装置の平面図である。
【図９】図１および図８とは異なるＣＯＦ半導体装置の平面図である。
【図１０】図１，図８および図９とは異なるＣＯＦ半導体装置の平面図である。
【図１１】図１，図８〜図１０とは異なるＣＯＦ半導体装置の平面図である。
【図１２】図１１に示すＣＯＦ半導体装置の変形例を示す平面図である。
【図１３】図１２とは異なる変形例を示す図である。
【図１４】図１，図８〜図１１とは異なるＣＯＦ半導体装置の平面図である。
【図１５】従来のＣＯＦ半導体装置における断面図である。
【図１６】図１５に示すＣＯＦ半導体装置における平面図である。
【符号の説明】
１１…ポリイミド系絶縁テープ、
１２，３１，４１，５１，６１，８１…銅箔パターン、
１３…接着剤、
１４，３２，４２，５２，６２，８２…半導体素子、
１５，３３，４３，５３，６３，８３…ソルダーレジストおよびソルダーレジスト開口部、
１６，３４，４４，５４，６４，８４…バンプ、
１７，３５，４５，５５，６５，６９，７１，８５…インナリード、
１８，３６，４６，５６，６６，８６…樹脂および樹脂領域（平面図）、
１９，２０，２１，２２，２３，３７，４７，６７，８７…ダミーパターン、
６８，７０，７２，８８…幅広領域。

Claims (16)

  1. 絶縁テープと、この絶縁テープ上に複数形成された配線パターンと、この配線パターンを部分的に覆うように塗布されて開口を有するソルダーレジストを含んで、後に半導体素子が搭載されて樹脂封止されるチップオンフィルム用テープにおいて、
    上記半導体素子の搭載領域におけるコーナー部にダミーパターンを設けて、上記樹脂封止時における上記コーナー部から半導体素子表面と絶縁テープとの間への樹脂の流動を抑制することを特徴とするチップオンフィルム用テープ。
  2. 請求項１に記載のチップオンフィルム用テープにおいて、
    上記ダミーパターンは、上記配線パターンおよびソルダーレジストとは独立して設けられていることを特徴とするチップオンフィルム用テープ。
  3. 請求項２に記載のチップオンフィルム用テープにおいて、
    上記ダミーパターンは、上記ソルダーレジストの開口部内であって、且つ、上記半導体素子の搭載領域における境界線の外側あるいは内側に設けられて、その形状は上記半導体素子の搭載領域におけるコーナー部の形状に沿った形状であることを特徴とするチップオンフィルム用テープ。
  4. 請求項２に記載のチップオンフィルム用テープにおいて、
    上記ダミーパターンは、上記ソルダーレジストの開口部内であって、且つ、上記半導体素子の搭載領域における境界線の外側から内側に掛けて設けられていることを特徴とするチップオンフィルム用テープ。
  5. 請求項２に記載のチップオンフィルム用テープにおいて、
    上記ダミーパターンは、上記半導体素子の搭載領域における境界線の外側あるいは内側から上記ソルダーレジストの塗布領域内に掛けて設けられていることを特徴とするチップオンフィルム用テープ。
  6. 請求項１に記載のチップオンフィルム用テープにおいて、
    上記ダミーパターンを、上記配線パターンにおける上記ソルダーレジストの開口部内でなるインナーリードの幅を拡大した幅広部で構成したことを特徴とするチップオンフィルム用テープ。
  7. 請求項１乃至請求項６の何れか一つに記載のチップオンフィルム用テープにおいて、
    上記ダミーパターンは、上記半導体素子の搭載領域における少なくとも隣接する２箇所のコーナー部に設けられていることを特徴とするチップオンフィルム用テープ。
  8. 請求項１乃至請求項５および請求項７の何れか一つに記載のチップオンフィルム用テープにおいて、
    上記ダミーパターンの材質および厚さが、上記インナーリードの材質および厚さと同一であることを特徴とするチップオンフィルム用テープ。
  9. 絶縁テープと、この絶縁テープ上に複数形成された配線パターンと、この配線パターンを部分的に覆うように塗布されて開口を有するソルダーレジストを含んで、後に半導体素子が搭載されて樹脂封止されるチップオンフィルム用テープにおいて、
    上記半導体素子の搭載領域のコーナー部近傍における上記ソルダーレジストの開口縁を上記半導体素子の搭載領域近傍に位置させると共に、
    上記コーナー部近傍におけるソルダーレジストの開口部の輪郭形状を、上記半導体素子の搭載領域におけるコーナー部の輪郭に沿った形状にして、
    上記樹脂封止時における上記コーナー部から半導体素子表面と絶縁テープとの間への樹脂の流動を抑制することを特徴とするチップオンフィルム用テープ。
  10. 絶縁テープと、この絶縁テープ上に複数形成された配線パターンと、この配線パターンを部分的に覆うように塗布されて開口を有するソルダーレジストを含んで、後に半導体素子が搭載されて樹脂封止されるチップオンフィルム用テープにおいて、
    上記半導体素子の搭載領域における特定辺上に位置すると共に、上記配線パターンにおける上記ソルダーレジストの開口部内でなるインナーリードに、当該インナーリードにおける上記半導体素子との電気的接続部の幅より拡大した幅広部を設けて、上記樹脂封止時における上記特定辺から半導体素子表面と絶縁テープとの間への樹脂の流動を抑制することを特徴とするチップオンフィルム用テープ。
  11. 請求項１０に記載のチップオンフィルム用テープにおいて、
    上記半導体素子の搭載領域における特定辺は、封止樹脂を上記半導体素子の輪郭に沿って描画して注入する際における２辺目以降の辺であり、
    上記インナーリードの幅広部は、上記半導体素子の搭載領域における境界線の外側,内側あるいは外側から内側に掛けて設けられていることを特徴とするチップオンフィルム用テープ。
  12. 請求項１０に記載のチップオンフィルム用テープにおいて、
    上記半導体素子の搭載領域における特定辺は、封止樹脂を上記半導体素子の輪郭に沿って描画して注入する際における２辺目以降の辺であり、
    上記インナーリードの幅広部は、上記半導体素子の搭載領域における境界線の外側あるいは内側から上記ソルダーレジストの塗布領域内に掛けて設けられていることを特徴とするチップオンフィルム用テープ。
  13. 請求項１０乃至請求項１２の何れか一つに記載のチップオンフィルム用テープにおいて、
    請求項１乃至請求項９の何れか一つに記載のダミーパターンを備えたことを特徴とするチップオンフィルム用テープ。
  14. 請求項１乃至請求項１３の何れか一つに記載のチップオンフィルム用テープにおいて、
    上記配線パターン,インナーリードおよびダミーパターンは、上記絶縁テープに接着剤を介在せずに固定されていることを特徴とするチップオンフィルム用テープ。
  15. 請求項１乃至請求項１３の何れか一つに記載のチップオンフィルム用テープにおいて、
    上記配線パターン,インナーリードおよびダミーパターンは、上記絶縁テープに接着剤を介して固定されていることを特徴とするチップオンフィルム用テープ。
  16. 請求項１乃至請求項１５の何れか一つに記載のチップオンフィルム用テープ上に半導体素子が搭載され、樹脂封止されていることを特徴とする半導体装置。
JP2000313485A 2000-10-13 2000-10-13 チップオンフィルム用テープおよび半導体装置 Expired - Lifetime JP3554533B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000313485A JP3554533B2 (ja) 2000-10-13 2000-10-13 チップオンフィルム用テープおよび半導体装置
US09/975,066 US6710458B2 (en) 2000-10-13 2001-10-12 Tape for chip on film and semiconductor therewith
TW090125221A TW565926B (en) 2000-10-13 2001-10-12 Tape for chip on film and semiconductor therewith
KR10-2001-0063204A KR100452903B1 (ko) 2000-10-13 2001-10-13 칩 온 필름용 테이프와 이것을 이용하는 반도체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000313485A JP3554533B2 (ja) 2000-10-13 2000-10-13 チップオンフィルム用テープおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2002124526A JP2002124526A (ja) 2002-04-26
JP3554533B2 true JP3554533B2 (ja) 2004-08-18

Family

ID=18792894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000313485A Expired - Lifetime JP3554533B2 (ja) 2000-10-13 2000-10-13 チップオンフィルム用テープおよび半導体装置

Country Status (4)

Country Link
US (1) US6710458B2 (ja)
JP (1) JP3554533B2 (ja)
KR (1) KR100452903B1 (ja)
TW (1) TW565926B (ja)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
WO2001068311A1 (en) 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
JP3544970B2 (ja) 2002-09-30 2004-07-21 沖電気工業株式会社 Ｃｏｆテープキャリア、半導体素子、半導体装置
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
FI20031341L (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TWI358776B (en) * 2003-11-08 2012-02-21 Chippac Inc Flip chip interconnection pad layout
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
TWI378516B (en) 2003-11-10 2012-12-01 Chippac Inc Bump-on-lead flip chip interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP2006216720A (ja) * 2005-02-02 2006-08-17 Sharp Corp 半導体装置及びその製造方法
JP4607612B2 (ja) * 2005-02-09 2011-01-05 日東電工株式会社 配線回路基板およびその製造方法
JP2006269496A (ja) * 2005-03-22 2006-10-05 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板、および半導体装置
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4708090B2 (ja) * 2005-05-20 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE112006001506T5 (de) * 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP4762749B2 (ja) * 2006-02-14 2011-08-31 日東電工株式会社 配線回路基板およびその製造方法
US20100164089A1 (en) * 2006-02-15 2010-07-01 Nxp B.V. Non-Conductive Planarization of Substrate Surface for Mold Cap
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
KR100788415B1 (ko) * 2006-03-31 2007-12-24 삼성전자주식회사 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
JP4773864B2 (ja) * 2006-04-12 2011-09-14 パナソニック株式会社 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP2007305881A (ja) * 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置
CN100442496C (zh) * 2006-08-01 2008-12-10 南茂科技股份有限公司 补强型薄膜覆晶封装构造
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
JP5511125B2 (ja) * 2006-12-27 2014-06-04 キヤノン株式会社 半導体モジュール及びその製造方法
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP5057043B2 (ja) * 2007-06-25 2012-10-24 ブラザー工業株式会社 電子部品が搭載されたフレキシブル基板及びそれを備えた記録装置
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
JP5107012B2 (ja) * 2007-12-12 2012-12-26 新光電気工業株式会社 配線基板及び電子部品の実装構造の製造方法
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US7742001B2 (en) * 2008-03-31 2010-06-22 Tdk Corporation Two-tier wide band antenna
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
DE102008042335A1 (de) * 2008-09-24 2010-03-25 Robert Bosch Gmbh Gehäuse für eine elektrische Schaltung
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) * 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
JP5463092B2 (ja) * 2009-07-07 2014-04-09 アルプス電気株式会社 電子回路ユニットおよびその製造方法
TWI412818B (zh) * 2009-09-15 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板及其走線結構
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
KR101641860B1 (ko) * 2010-05-12 2016-07-29 엘지이노텍 주식회사 발광소자 어레이, 조명장치 및 백라이트 장치
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
KR20150042362A (ko) * 2013-10-10 2015-04-21 삼성전자주식회사 발광다이오드 패키지 및 그 제조방법
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法
JP6520889B2 (ja) * 2016-11-01 2019-05-29 株式会社デンソー 電子装置
EP3612008A4 (en) * 2017-05-03 2020-05-06 Huawei Technologies Co., Ltd. BOARD, PACKING STRUCTURE, TERMINAL AND BOARD PROCESSING PROCESS
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11581261B2 (en) * 2018-06-12 2023-02-14 Novatek Microelectronics Corp. Chip on film package
US10761641B2 (en) * 2018-06-29 2020-09-01 Intel Corporation Dynamic on-demand joint processing of touch sensor data from multiple independent touch sensors at an electronic circuit
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법
TWI713166B (zh) * 2020-02-17 2020-12-11 頎邦科技股份有限公司 晶片封裝構造及其電路板
KR102728627B1 (ko) * 2022-12-19 2024-11-08 스테코 주식회사 Cof 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53103659U (ja) * 1977-01-25 1978-08-21
JPH09129686A (ja) 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
US5953814A (en) * 1998-02-27 1999-09-21 Delco Electronics Corp. Process for producing flip chip circuit board assembly exhibiting enhanced reliability
US6157085A (en) * 1998-04-07 2000-12-05 Citizen Watch Co., Ltd. Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate
JP2000223608A (ja) * 1999-01-29 2000-08-11 Nec Corp 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
US6710458B2 (en) 2004-03-23
TW565926B (en) 2003-12-11
KR20020029648A (ko) 2002-04-19
US20020043704A1 (en) 2002-04-18
KR100452903B1 (ko) 2004-10-15
JP2002124526A (ja) 2002-04-26

Similar Documents

Publication Publication Date Title
JP3554533B2 (ja) チップオンフィルム用テープおよび半導体装置
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
JP3866058B2 (ja) 半導体装置、配線基板及びテープキャリア
US7671454B2 (en) Tape carrier, semiconductor apparatus, and semiconductor module apparatus
TWI353046B (en) Land grid array semiconductor device packages, ass
KR20000076871A (ko) 반도체장치
JP2001015628A (ja) 半導体装置及び半導体装置用基板
JP2011176112A (ja) 半導体集積回路及びその製造方法
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP5353153B2 (ja) 実装構造体
US20040178501A1 (en) Tape circuit substrate having wavy beam leads and semiconductor chip package using the same
JPH11345900A (ja) 半導体装置
JP2007005452A (ja) 半導体装置
JP2003218163A (ja) 半導体装置及びその製造方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JP2004214255A (ja) 電子部品の接続構造
JP4045717B2 (ja) 半導体装置
JP3334958B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP3672885B2 (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JP2953939B2 (ja) 半導体装置用テープキャリア型パッケージ
JPH1092965A (ja) 面実装型半導体パッケージ
JPH11274233A (ja) 半導体装置およびその製造方法
JPH04291737A (ja) Ｔａｂフィルムキャリアテープ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040507

R150 Certificate of patent or registration of utility model

Ref document number: 3554533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080514

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 10