[go: up one dir, main page]

JP2006216720A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006216720A
JP2006216720A JP2005027056A JP2005027056A JP2006216720A JP 2006216720 A JP2006216720 A JP 2006216720A JP 2005027056 A JP2005027056 A JP 2005027056A JP 2005027056 A JP2005027056 A JP 2005027056A JP 2006216720 A JP2006216720 A JP 2006216720A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
semiconductor device
sealing resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005027056A
Other languages
English (en)
Inventor
Kazuhiko Fukuda
和彦 福田
Kenji Toyosawa
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005027056A priority Critical patent/JP2006216720A/ja
Priority to TW095103138A priority patent/TWI296428B/zh
Priority to US11/344,084 priority patent/US7768136B2/en
Priority to KR1020060009916A priority patent/KR100786047B1/ko
Priority to CNB2006100068353A priority patent/CN100530612C/zh
Publication of JP2006216720A publication Critical patent/JP2006216720A/ja
Priority to KR1020070065751A priority patent/KR100784743B1/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子の保護に用いる封止樹脂領域幅を低減し、半導体装置外形の小型化を図り得る半導体装置及びその製造方法を提供する。
【解決手段】ＣＯＦ等の半導体装置１０には、配線パターン２・３が形成されたフイルム状のフレキシブル配線基板１に半導体チップ４が搭載されている。フレキシブル配線基板１と半導体チップ４との隙間に半導体チップ４の保護用の封止樹脂６が充填されている。半導体チップ４の長辺側をノズルで描画して封止樹脂を充填するときにできる描画塗布跡６ｃの樹脂幅が０．１〜１．０ｍｍであり、かつ描画塗布跡６ｃの樹脂厚みが１０μｍ以下である。
【選択図】図１

Description

本発明は、フレキシブル配線基板上に半導体素子が搭載・接合されたＣＯＦ(Chip On Film)と呼ばれる半導体装置に関するものである。
近年、液晶ドライバを搭載するフレキシブル配線基板は、液晶ドライバの多出力化の進展に伴い、配線パターンのファインピッチ化が急速に進んでいる。また、半導体装置の軽薄短小化に伴い、半導体素子の保護樹脂部を含めた縮小化が進んでいる。
現在、液晶ドライバＩＣの実装には、ＴＣＰ（Tape Carrier Package）よりも配線パターンのファインピッチ化が可能でありかつフレキシブルに折り曲げ位置を取ることができるＣＯＦ(Chip On Film)が主流となっている。
上記ＣＯＦの実装方法は下記の通りである。
まず、図８（ａ）（ｂ）に示すように、ポリイミドからなるフレキシブルフィルム１０１ａ上に銅からなる配線パターン１０２・１０３を形成し、図９に示すように、突起電極１０５を形成した半導体チップ１０４を接合する。
次に、半導体チップ１０４の保護として、半導体チップ１０４とフレキシブル配線基板１０１との間にアンダーフィル１０６の封止樹脂を充填し、加熱処理にてその封止樹脂を硬化させる。
アンダーフィル１０６の封止樹脂を充填するときには、図１０（ａ）（ｂ）に示すように、一定量の封止樹脂をノズル１４１から吐出して、半導体チップ１０４の形状に合わせて決められた描画パターンにて半導体チップ１０４の４側面から半導体チップ１０４とフレキシブル配線基板との間に注入する。封止樹脂は、半導体チップ１０４とフレキシブル配線基板１０１との間を毛細管現象により隙間無く流れ込むことにより、半導体チップ１０４の側面に均一なフィレット部１０６ａ・１０６ｂを形成する。その後、図８（ａ）に示すように、フレキシブルフィルム１０１ａのユーザ外形１０９にて切断することにより、図８（ｂ）に示すように、個々のＣＯＦ半導体装置１１０が完成する。
なお、アンダーフィル１０６の封止樹脂を吐出する際に用いられる描画パターンは、使用する樹脂の流動性に依存している。このため、半導体チップ１０４とフレキシブル配線基板１０１との隙間にムラ無く樹脂を充填し、半導体チップ１０４の側面に均一なフィレット部１０６ａ・１０６ｂを形成するには、半導体チップ１０４の４側面から樹脂を充填するしかなかった。また、封止樹脂を描画塗布した際に残る、描画塗布跡１０６ｃの樹脂厚みは３０〜５０μｍ以上と厚く樹脂がくっきり残る問題があった。
特開２００３−１７４０４５号公報（２００３年６月２０日公開）
ところで、半導体装置の軽薄短小化に応えるには、半導体チップの縮小化だけなく、半導体チップの樹脂領域を含めた縮小化が必要不可欠である。
すなわち、ＣＯＦ半導体装置には、フレキシブルに折り曲げ位置を取ることができるという特長がある。この点、樹脂領域は折り曲げることができない領域となってしまうので、この樹脂領域はできるだけ小さい方がよい。すなわち、樹脂封止部を無理に折り曲げると、封止樹脂にクラックを生じたり、封止樹脂とフレキシブル基材との接着面で剥がれたりする。
しかしながら、上記従来の半導体装置及びその製造方法では、アンダーフィル１０６の形成に基くフィレット部１０６ａ・１０６ｂ及び描画塗布跡１０６ｃの領域が大きく、この大きい樹脂領域の存在は、折り曲げ領域に全くかからない機構設計になるので、製品を折り曲げて小型化を図る上での制約になっているという問題点を有している。具体的には、図１０（ｂ）に示すように、半導体チップ１０４の周りのフィレット部１０６ａ・１０６ｂは、半導体チップ１０４から同じ幅を有して存在するものとなっている。また、図９に示すように、描画塗布跡１０６ｃの樹脂厚みが３０〜５０μｍというように厚いので、この描画塗布跡１０６ｃも折り曲げができない部分となっていた。
一方、配線パターン１０２・１０３のファインピッチ化が進むフレキシブル配線基板１０１においては、隣り合う配線パターン１０２・１０２間及び配線パターン１０３・１０３間の電気絶縁抵抗が最も信頼性に影響を与える項目となっている。したがって、図１１に示すように、半導体チップ１０４の保護として半導体チップ１０４とフレキシブル配線基板１０１との間にアンダーフィル１０６の封止樹脂を充填する際に発生する巻き込み気泡１５１・１５２が、樹脂が流動して硬化するまでの間に封止樹脂外部へ抜け切らずに半導体チップ１０４上や突起電極１０５並びに配線パターン１０２・１０２間及び配線パターン１０３・１０３間にまたがって残留すると、突起電極１０５並びに配線パターン１０２・１０２間及び配線パターン１０３・１０３間に空隙を発生させることになる。この空隙に外部からの水分や樹脂中の残留イオン成分が進入して貯まると、この部分で容易にマイグレーションを発生させ、端子間の電気絶縁抵抗の低下を招くという問題点を有している。
また、従来の封止樹脂では、粘度が高いために流動性が悪く、半導体チップ１０４の４側面を描画塗布しないと、図１２に示すように、一方のフィレット部１０６ａのみ存在し、前記フィレット部１０６ｂが存在しないというように、フィレットが不均一になる。その結果、配線パターン１０２・１０３の露出等の未充填を発生させ、品質不具合を発生させるという問題点を有している。
なお、特許文献１では、上述した、アンダーフィルにおける空隙の発生を防止するために、２５℃で粘度約１０００ｃｐ（１０００ｍＰａ・ｓ）の封止樹脂を５０℃に加温して粘度約２５０ｃｐ（２５０ｍＰａ・ｓ）に下げて充填を行い、１２０秒放置する充填工程の後に、１４０〜２００℃に加温したツールをフレキシブル配線基板１の表面に当てて５秒間加熱する脱泡工程を設けている。しかし、封止樹脂の充填自体は、半導体チップの４角又は外周に線引きして行っている。また、２５℃における封止樹脂の粘度は１０００ｍＰａ・ｓと高いために流動性が悪く、封止樹脂を５０℃に加熱して粘度を下げる手だてをとっているが、封止樹脂は加熱時間が長くなると、硬化反応が進み樹脂粘度は上昇し流動性の低下及び樹脂のポットライフが短くなり、作業性を低下させるという問題がある。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、半導体素子の保護に用いる封止樹脂領域幅を低減し、半導体装置外形の小型化を図り得る半導体装置及びその製造方法を提供することにある。
本発明の半導体装置は、上記課題を解決するために、配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された例えばＣＯＦ等の半導体装置において、上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填されていると共に、上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の幅が０．１〜１．０ｍｍであり、かつ該描画塗布跡の樹脂厚みは１０μｍ以下であることを特徴としている。
また、本発明の半導体装置の製造方法は、上記課題を解決するために、配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された例えばＣＯＦ等の半導体装置の製造方法において、上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂を充填すると共に、上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の樹脂幅を０．１〜１．０ｍｍとし、かつ該描画塗布跡の樹脂厚みを１０μｍ以下とすることを特徴としている。なお、描画塗布跡とは、塗布された封止樹脂がフレキシブル配線基板と半導体素子との隙間に流動し、硬化後において封止樹脂が塗布した場所に残る樹脂をいう。
従来では、封止樹脂の粘度が高かったので、封止樹脂を充填するときにできる描画塗布跡の樹脂厚みは３０〜５０μｍ以上となり、この描画塗布跡は折り曲げの対象とはならなかった。
これに対して、本発明では、半導体素子の長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の樹脂幅を０．１〜１．０ｍｍとし、かつ該描画塗布跡の樹脂厚みを１０μｍ以下としている。
このように、樹脂の描画塗布跡の樹脂厚みを１０μｍ以下に抑えることによって、この部分での折り曲げストレスよる樹脂割れや樹脂剥離を防止することが可能となった。また、その結果、従来では折り曲げすることができなかったこの描画塗布跡が折り曲げ可能領域となり、折り曲げ不能樹脂領域を縮小することが可能となった。これにより、半導体装置の見かけの外形サイズつまりフレキシブルでない領域を従来に比べて小さくすることが可能となった。
したがって、半導体素子の保護に用いる封止樹脂領域幅を低減し、折り曲げ領域の拡大及び半導体装置外形の小型化を図り得る半導体装置及びその製造方法を提供することが可能となった。
また、本発明の半導体装置は、上記課題を解決するために、配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置において、上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填されていると共に、上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填するときにできる半導体素子周辺充填部の幅は、上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から１．０ｍｍ以下である一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から０．８ｍｍ以下であることを特徴としている。
また、本発明の半導体装置の製造方法は、上記課題を解決するために、配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置の製造方法において、上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂を充填すると共に、上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填するときにできる半導体素子周辺充填部の幅を、上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から１．０ｍｍ以下とする一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から０．８ｍｍ以下とすることを特徴としている。
従来では、封止樹脂の粘度が高かったので、半導体素子の４側面から封止樹脂を充填せざるを得なく、その結果、半導体素子周辺充填部の幅を、半導体素子から１．０ｍｍ以下とすることができなかった。
これに対して、本発明では、半導体素子周辺充填部の幅を、半導体素子の一つの長辺側のノズル塗布側では半導体素子から１．０ｍｍ以下とする一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から０．８ｍｍ以下としている。
これが可能となったのは、封止樹脂について従来にない低粘度化を図り、流動性を向上させた結果、樹脂の充填方法を半導体素子の４側面の描画塗布から長辺の１辺描画塗布に変更できたためである。したがって、特に、半導体素子の一つの長辺側に対向する長辺側では半導体素子から０．８ｍｍ以下となり、半導体素子周辺充填部の幅を、大幅に低減できるようになった。
これにより、従来では折り曲げすることができなかった折り曲げ不能樹脂領域を縮小し、半導体装置の見かけの外形サイズつまりフレキシブルでない領域を従来に比べて小さくすることが可能となった。
上記発明の半導体装置及びその製造方法では、前記封止樹脂は、充填時の粘度が２５℃において５０〜６００ｍＰａ・ｓであることが好ましい。
これにより、フレキシブル配線基板と半導体素子との隙間を埋めるために使用する封止樹脂について、従来にない低粘度化により流動性を上げることができる。このため、樹脂の充填方法を半導体素子の４側面の描画塗布から長辺の１辺描画塗布に変更できる。
また、この結果、半導体素子側面に形成する半導体素子周辺充填部の幅を均一化し、かつ他方の側面側の半導体素子周辺充填部の幅を低減することができる。
したがって、半導体素子の保護に用いる封止樹脂領域幅を低減し、折り曲げ領域の拡大及び小型化を図り得る半導体装置及びその製造方法を提供することができる。
さらに、半導体素子とレキシブル配線基板との隙間に封止樹脂を充填するときに発生する巻き込み気泡は、樹脂が流動し硬化するまでの間に封止樹脂外部に抜けやすくなるので、気泡が残留することを防止できる。したがって、封止樹脂上に発生する気泡を撲滅し、半導体装置の品質を向上することができる。
また、上記発明の半導体装置及びその製造方法では、前記封止樹脂は、充填時の温度が６０〜１２０℃であることが好ましい。また、封止樹脂の温度を上げるときには、半導体素子を加熱するのが好ましい。これは、封止樹脂側の加熱方法では、封止樹脂の硬化が進み、樹脂粘度の増粘化が進むことによって、ポットライフの低下や樹脂塗布ノズルが詰まるという問題により、作業性が悪化するためである。
この結果、樹脂の粘度をできるだけ下げて、封止樹脂の流動性を上げることができる。さらに、封止樹脂の温度を上げるときに、封止樹脂を加熱したのでは、ノズルからの液ダレが発生するおそれがあると共に、封止樹脂を充填した直後に低温に晒されることによって該樹脂の温度が下がり、粘度が増加するおそれがある。したがって、封止樹脂の温度を上げるときには、半導体素子を加熱するのが好ましい。
また、上記発明の半導体装置及びその製造方法では、前記半導体素子の保護用の封止樹脂には、０．１０〜０．３０重量％の着色料が添加されていることが好ましい。
これにより、樹脂の半導体素子周辺充填部と描画塗布跡との目視検査での識別を容易にすることができ、樹脂領域管理が容易となる。
また、上記発明の半導体装置では、前記描画塗布跡は、前記半導体素子の一つの長辺側にのみ存在することが好ましい。
また、上記発明の半導体装置の製造方法では、前記封止樹脂を、前記半導体素子の一つの長辺側からのみノズルで描画して充填することが好ましい。
これにより、樹脂描画塗布にかかるタクトタイムを短縮することが可能となり、樹脂塗布装置の処理能力の向上を図ることができる。
また、上記発明の半導体装置及びその製造方法では、前記フレキシブル配線基板は、フイルムキャリアテープに連続的に複数形成されていると共に、前記半導体素子は、上記フレキシブル配線基板にそれぞれ搭載されているが好ましい。
これにより、テープキャリア型の半導体装置を提供することができる。
また、上記発明の半導体装置及びその製造方法では、前記フレキシブル配線基板には、液晶表示素子及び周辺部品が搭載された液晶モジュールが接続されることが好ましい。
これにより、液晶表示素子や周辺部品が搭載された液晶モジュールの半導体装置に適用することができる。
本発明の半導体装置及びその製造方法は、以上のように、フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填されていると共に、上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の樹脂幅が０．１〜１．０ｍｍであり、かつ該描画塗布跡の樹脂厚みは１０μｍ以下である。
それゆえ、樹脂の描画塗布跡の樹脂厚みを１０μｍ以下に抑えることによって、この部分での折り曲げストレスよる樹脂割れや樹脂剥離を防止することが可能となった。また、その結果、従来では折り曲げすることができなかったこの描画塗布跡が折り曲げ可能領域となり、折り曲げ不能樹脂領域を縮小することが可能となった。これにより、半導体装置の見かけの外形サイズつまりフレキシブルでない領域を従来に比べて小さくすることが可能となった。
したがって、半導体素子の保護に用いる封止樹脂領域幅を低減し、折り曲げ領域の拡大及び半導体装置外形の小型化を図り得る半導体装置及びその製造方法を提供することができるという効果を奏する。
また、本発明の半導体装置及びその製造方法は、以上のように、フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填されていると共に、上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填するときにできる半導体素子周辺充填部の幅は、上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から１．０ｍｍ以下である一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から０．８ｍｍ以下である。
これが可能となったのは、封止樹脂について従来にない低粘度化を図り、流動性を向上させた結果、樹脂の充填方法を半導体素子の４側面の描画塗布から長辺の１辺描画塗布に変更できたためである。したがって、特に、半導体素子の一つの長辺側に対向する長辺側では半導体素子から０．８ｍｍ以下となり、半導体素子周辺充填部の幅を、大幅に低減できるようになった。
それゆえ、従来では折り曲げすることができなかった折り曲げ不能樹脂領域を縮小し、
半導体装置のフレキシブルでない領域を従来に比べて小さくすることができ、半導体装置の打ち抜き外形サイズをより小さくすることが可能となるという効果を奏する。
本発明の一実施形態について図１ないし図７に基づいて説明すれば、以下の通りである。
本実施の形態の半導体装置１０は、図２（ａ）（ｂ）に示すように、ＣＯＦ(chip on film)にてなっている。すなわち、上記ＣＯＦは、フレキシブルフィルムベースの構造を持ち、上記フレキシブルフィルム１ａ上に配線パターン２・３を形成してフレキシブル配線基板１とした後、半導体素子としての半導体チップ４を搭載した半導体装置１０であり、このＣＯＦでは、フレキシブルフィルム１ａ上に、直接、半導体チップ４が実装されている。
上記配線パターン２・３は、例えば、銅（Ｃｕ）に錫（Ｓｎ）メッキされたものからなっている。ただし、これに限らず例えば銅（Ｃｕ）に金（Ａｕ）メッキしたものや、単に、銅（Ｃｕ）だけでもよい。
上記半導体チップ４には、図１（ａ）に示すように、金（Ａｕ）にてなるバンプ電極５が設けられている。そして、このバンプ電極５と上記配線パターン２・３とが接続されることにより、両者が電気的に接続されるようになっている。
また、半導体装置１０は、フレキシブル配線基板１上における配線パターン２・３と半導体チップ４とを除く部分に、絶縁性材料からなるソルダーレジスト７が塗布されており、これにより、導電性異物が、直接、配線パターン２・３上に付着することによるショートを防止することができる。
さらに、半導体装置１０は、例えば、バンプ電極５とフレキシブル配線基板１上の配線パターン２・３とを接合した後、半導体チップ４とフレキシブル配線基板１との間にできる隙間及び半導体チップ４の周辺に、樹脂からなるアンダーフィル６が充填される。これにより、半導体装置１０の耐湿性及び機械的強度の向上を図ることができる。このアンダーフィル６の充填に際して、半導体チップ４とフレキシブル配線基板１との間にできる隙間にアンダーフィル６を充填していくと、このアンダーフィル６が半導体チップ４の周辺にまで毛細管現象によって滲み出す。この半導体チップ４の周辺に滲み出したアンダーフィル６は特にフィレット部６ａ・６ｂと呼ばれる。また、図１（ｂ）にも示すように、このアンダーフィル６の充填に際して、後述するノズル４１にて樹脂を注入する領域に塗布跡が残る。この塗布跡は、描画塗布跡６ｃと呼ばれる。
上述の半導体装置１０は、図２（ａ）に示すように、フレキシブルフィルム１ａにおいて、連続して複数個が設けられている。したがって、同図（ａ）に示すように、この絶縁フィルムにおけるユーザ外形９にて切り出すことにより、同図（ｂ）に示すように、フレキシブル配線基板１に半導体チップ４が搭載された１個の半導体装置１０となる。
なお、フレキシブルフィルム１ａには、同図（ａ）に示すように、両側に搬送用送り穴部であるスプロケットホール８が設けられている。したがって、このスプロケットホール８に図示しない突起物を通すことにより、フレキシブルフィルム１ａを搬送することができるようになっている。これにより、流れ作業にて半導体装置１０が製造されるようになっている。
完成した半導体装置１０は、本実施の形態では、例えば、図３（ａ）（ｂ）に示すように、表示モジュールとしての液晶モジュール２０に実装され、液晶表示パネル２１を駆動するために利用される。
すなわち、液晶モジュール２０は、図３（ａ）（ｂ）に示すように、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２１ａ及びカラーフィルタ基板２１ｂからなる液晶表示パネル２１に、半導体装置１０が実装されてなっている。また、上記半導体装置１０における液晶表示パネル２１と反対側には、回路基板としてのＰＷ（Printed Wiring)基板３０が取り付けられている。上記半導体装置１０をこれら液晶表示パネル２１及びＰＷ基板３０に取り付けるときには、上記半導体装置１０は、液晶表示パネル２１及びＰＷ基板３０に対して異方性導電接着剤（ＡＣＦ：Anisotropic Conductive Film)１１を用いて接着することにより、電気的に接続される。この異方性導電接着剤１１は、厚さ１５〜４５μｍの接着性フィルムの中に、直径３〜１５μｍの導電粒子を分散させたものである。したがって、導電粒子がフィルム中に分散しているために、異方性導電接着剤１１自体は絶縁物である。しかし、この異方性導電接着剤１１を回路パターンの間に挟み、加熱・加圧することにより、上下の電極間の導通をとり、隣り合う電極間を絶縁し、上下の接着を同時に行うことができる。
ここで、上記構成のＣＯＦからなる半導体装置１０について、本実施の形態の特徴的な製造方法及びこの製造方法によって製造される特徴的な構成について詳述する。
まず、半導体装置１０を製造するときには、図１（ａ）及び図２（ａ）（ｂ）に示すように、ポリイミドからなるフレキシブルフィルム１ａ上にバリアメタル層２ａ・３ａ及び銅（Ｃｕ）膜２ｂ・３ｂを形成し、この銅（Ｃｕ）からなる膜をエッチングにてパターニングする。さらに、その上に錫（Ｓｎ）メッキ２ｃ・３ｃを施すことにより配線パターン２・３とする。次いで、半導体チップ搭載部や液晶パネル２１やＰＷ基板３０と接続する端子部を除いて、配線パターン２・３の保護用としてソルダーレジスト７を印刷塗布し、乾燥硬化させて、テープキャリアフィルムを作製する。次に、このテープキャリアフィルムにバンプ電極５を形成した半導体チップ４を接合する。この接合する工程をインナーリードボンディング（ＩＬＢ）という。
次に、インナーリードボンディング後に、半導体チップ４の保護として、半導体チップ４とフレキシブル配線基板１との間にアンダーフィル６の封止樹脂を充填し、加熱処理にてその封止樹脂を硬化させる。アンダーフィル６の封止樹脂を充填するときには、図４（ａ）（ｂ）に示すように、一定量の封止樹脂をノズル４１から吐出して、半導体チップ４の形状に合わせて決められた描画パターンにて半導体チップ４の長辺側から半導体チップ４とフレキシブル配線基板１との間に注入する。封止樹脂は、半導体チップ４とフレキシブル配線基板１との間を毛細管現象により隙間無く流れ込むことにより、半導体チップ４の側面に均一なフィレット部６ａ・６ｂを形成する。その後、ファイナルテストを行って、ＣＯＦ半導体装置１０の実装が完了する。
ところで、アンダーフィル６の封止樹脂を吐出する際に用いられる描画パターンは、使用する樹脂の流動性に依存している。このため、半導体チップ４とフレキシブル配線基板１との隙間にムラ無く樹脂を充填し、半導体チップ４の側面に均一なフィレット部６ａ・６ｂを形成するには、従来では、半導体チップ４の４側面から樹脂を充填するしかなかった。
また、封止樹脂を描画塗布した際に残る、描画塗布跡６ｃの樹脂厚みは３０〜５０μｍ以上と厚く、樹脂が明瞭に残るという問題があった。
そこで、本実施の形態では、まず、アンダーフィル６に使用する樹脂の充填時の粘度を低粘度の５０〜６００ｍＰａ・ｓとすることにより、流動性を向上させている。
すなわち、表１に示すように、封止樹脂粘度を２５℃において５０〜６００ｍＰａ・ｓとすることによって、封止樹脂の充填性が良好となる。なお、封止樹脂粘度が８００ｍＰａ・ｓ以上になると気泡や未充填が発生し易くなる。また、上記封止樹脂粘度５０〜６００ｍＰａ・ｓの範囲のうち、５０〜２００ｍＰａ・ｓの範囲では、ノズル４１からの液ダレが発生する傾向があり、塗布装置側に液ダレ防止の機構が必要となる。この点、２５℃において樹脂粘度３００〜９００ｍＰａ・ｓの範囲としておけば作業性面で扱い易く、また半導体チップ４を加熱する方法により、さらなる粘度低下が図れ、流動性を向上させることができる。このことから、本実施の形態では、総合評価としては、封止樹脂粘度が２５℃において３００〜６００ｍＰａ・ｓの範囲が最も好ましい。
Figure 2006216720
また、本実施の形態では、ノズル４１で樹脂を塗布するときに、半導体チップ４側を予備加熱（プリヒート）し、樹脂を６０〜１２０℃程度にヒートアップさせた状態で樹脂の充填を行う。なお、半導体チップ４とフレキシブル配線基板１との隙間は狭くてアンダーフィル６は少量であるので、アンダーフィル６の樹脂温度は、樹脂塗布後速やかに半導体チップ４の温度に昇温すると考えられる。
ここで、半導体チップ４をプリヒートするのは、図５及び図６に示すように、樹脂の加熱による該樹脂の粘度低下により、樹脂の流動性が向上するためである。本実施の形態では、半導体チップ４をプリヒート温度は、流動性効果が最も高い６０〜１２０℃の範囲を使用するのが好ましい。なお、樹脂温度を１２０℃よりもさらに高温にすることは、封止樹脂の急激な熱硬化の進行や増粘化により、樹脂の流動性は向上し難いという観点により好ましくない。
ここで、本実施の形態において、樹脂温度を高くする理由として、もう一つある。すなわち、封止樹脂として一般的に使用されるエポキシ系の樹脂は、常温常圧（２５℃、１気圧）においては、粘度７００ｍＰａ・ｓ以上が一般的である。したがって、常温常圧（２５℃、１気圧）において充填性の良い製品を得ることは困難であることから、常温常圧（２５℃、１気圧）においては粘度が高くても、温度を高めることにより粘度を低くして容易に充填性を高めることができる。
一方、従来では、図１０（ａ）に示すように、半導体チップ１０４の保護として半導体チップ１０４とフレキシブル配線基板１０１の間を半導体チップ１０４の形状に合わせて４側面に一定量の封止樹脂をノズル１４１にて吐出するしかなかった。しかし、本実施の形態では、使用する樹脂の低粘度化による流動性向上により、図４（ａ）に示すように、一定量の封止樹脂を半導体チップ４の長辺側１辺側のみの描画塗布へ変更する。
この１辺描画塗布により、半導体チップ４とフレキシブル配線基板１との隙間にアンダーフィル６の封止樹脂を充填するときに発生する巻き込み気泡は、樹脂が流動し硬化するまでの間において、従来の４側面での樹脂の充填に比べて、内部に発生した気泡が抜け易くなる。つまり、ノズル４１で樹脂塗布をしない側面から外部に気泡が抜けるので、気泡が残留することを防止することができる。
また、封止樹脂を半導体チップ４の長辺側１辺側のみの描画塗布へ変更したことによって、図１（ｂ）に示すように、描画塗布跡６ｃ幅Ａは例えば０．４３ｍｍとなり、０．１〜１．０ｍｍとすることができた。さらに、フィレット部６ａの半導体チップ４からの幅Ｂは例えば０．９２ｍｍとなり、１．０ｍｍ以下とすることができた。また、フィレット部６ｂの半導体チップ４からの幅Ｃは例えば０．５５ｍｍとなり、０．８ｍｍ以下とすることができた。さらに、半導体チップ４の短辺側のフィレット部は、半導体チップ４から例えば０．５９ｍｍの幅となった。また、描画塗布跡６ｃの樹脂厚みは、３μｍとなった。
この結果、図４（ｂ）に示す〔横方向樹脂領域（フィレット部６ａ・６ｂ＋描画塗布跡６ｃ）＋半導体チップ幅〕Ｗｂ１は、従来の図１０（ｂ）に示す〔横方向樹脂領域＋半導体チップ幅〕Ｗａ１よりも小さくなった。また、図４（ｂ）に示す〔縦方向樹脂領域〕Ｗｂ２は、従来の図１０（ｂ）に示す〔縦方向樹脂領域〕Ｗａ２よりも小さくなった。
また、本実施の形態では、特に、封止樹脂の流動性を向上させたことにより、描画塗布跡６ｃの樹脂厚みを薄く仕上げている。すなわち、図７（ａ）（ｂ）に示すように、従来の封止樹脂では粘度が９００ｍＰａ・ｓ以上と高いために、描画塗布跡１０６ｃの樹脂厚みは２０μｍ厚以上と厚いものであった。しかし、本実施の形態では、樹脂粘度を２５℃において５０〜６００ｍＰａ・ｓに抑える共に、樹脂の充填時に半導体チップ４を６０℃〜１２０℃にプリヒート加熱して２５℃の時よりもさらに粘度を低下させることにより、容易に描画塗布跡６ｃの樹脂厚みが１０μｍ以下に薄く仕上がる。
これにより、表２に示すように、従来の封止樹脂では描画塗布跡１０６ｃを折り曲げると樹脂クラックが発生するという問題があったが、本実施の形態では、樹脂厚みが１０μｍ以下と極薄いものとなったので、折り曲げてもクラックが発生しない特性に変化した。これにより、従来、折り曲げストレスをかけることができなかった領域を狭めることが可能になった。
Figure 2006216720
ところで、従来では、描画塗布跡１０６ｃにて折り曲げることができなかったために、この描画塗布跡１０６ｃの封止樹脂領域の視認性を上げる必要性があった。このため、従来では、封止樹脂内に添加する着色料（染料）として、表３の従来例に示すように、０．３〜０．５重量％の範囲で添加して色目を濃くして描画塗布跡１０６ｃを明瞭にする必要があった。すなわち、表３に示すように、従来の樹脂における着色剤の配合比は、例えば０．５重量％であった。
Figure 2006216720
これに対して、本実施の形態では、描画塗布跡６ｃの厚みが小さいので、描画塗布跡６ｃでも折り曲げが可能となった。しかし、樹脂厚みが３０μｍ以上の厚いフィレット部６ａ・６ｂと、樹脂厚みが１０μｍ以下の薄い描画塗布跡６ｃとについての差異を明確にするために視認性を上げる必要がある。
そこで、本実施の形態では、表３に示すように、樹脂における着色剤の配合比として、例えば０．１５重量％として、従来に比べて色目を淡くしている。
この添加量は、表４に示すように、封止樹脂内に添加する着色料（染料）を０．１〜０．３重量％の範囲とすることが、実験により、フィレット部６ａ・６ｂと描画塗布跡６ｃとの境界の視認性を向上し得ることが確認できたためである。なお、着色料（染料）の添加量は、表４に示すように、０．１５〜０．２０重量％の範囲とすることがより好ましい。
Figure 2006216720
なお、本実施の形態では、表３に示すように、その他の添加剤の量が、従来例の０.２重量％に比べて、３.１重量％と多くなっている。この理由は、本実施の形態では、封止樹脂の粘度増加抑制策として、封止樹脂の熱硬化反応開始剤の働きをする硬化促進剤に、粘度増加抑制効果のあるものを用いているためである。なお、硬化促進剤の粘度増加抑制手法としては、硬化促進剤の成分をカプセルにしみ込ませて低温反応性を抑制化するタイプや、硬化促進剤の分子構造の調整により低温時において反応を抑えたタイプを用いることが好ましい。
このように、本実施の形態の半導体装置１０及びその製造方法では、ＣＯＦに使用する封止樹脂材料について、従来にない低粘度化により流動性を向上させる。これにより、以下のことが可能となる。
すなわち、樹脂の充填方法を、従来の半導体チップ４の４側面の描画塗布から、長辺の１辺描画塗布に変更ができる。この結果、樹脂塗布側についてはフィレット部６ａを従来の１．５ｍｍから１．０ｍｍ以下に抑えることができると共に、樹脂塗布をしない側についてはフィレット部６ｂを０．８ｍｍ以下に抑えることができる。
また、樹脂の描画塗布を４側面の描画塗布から１側面の描画塗布にすることによって、樹脂描画塗布にかかるタクトタイムを短縮することが可能となり、その結果、樹脂塗布装置の処理能力のアップが可能となる。
また、樹脂の充填方法を半導体チップ４の４側面の描画塗布から長辺の１辺描画塗布に変更することによって、半導体チップ４とフレキシブル配線基板１との隙間にアンダーフィル６の封止樹脂を充填するときに発生する巻き込み気泡は、樹脂が流動し硬化するまでの間に封止樹脂外部に抜け易くなる。この結果、気泡が残留することを防止でき、チップ上に発生する気泡を撲滅することが可能となる。
また、樹脂の描画塗布跡６ｃの樹脂厚みを１０μｍ以下に抑えることによって、この部分での折り曲げストレスよる樹脂割れや樹脂剥離を防止することが可能となる。この結果、従来では折り曲げることができなかった描画塗布跡６ｃも折り曲げ可能領域となり、折り曲げ不可能な樹脂領域を縮小することが可能となる。また、これにより、半導体装置１０の外形サイズは従来に比べてより小さくすることが可能となる。
また、半導体チップ４の封止樹脂に添加する着色剤の適正化によって、フィレット部６ａ・６ｂと描画塗布跡６ｃとの視認性が向上し、樹脂領域管理が容易となる。
前記の半導体装置１０を製造するために、封止樹脂として、表３に示すように、着色材を０．１５重量％を含有させ、かつ２５℃において粘度４００ｍＰａ・ｓのものを用いて、図４（ａ）に示すように、半導体チップ４の１辺側からノズル４１にて一定量の塗布を行った。なお、樹脂を塗布するときには、半導体チップ４とフレキシブル配線基板１との隙間にアンダーフィル６の樹脂の流動性を良くするために、半導体チップ４をヒータにて９０℃に予備加熱（プリヒート）を行ったところに樹脂を塗布した。
次に、フィレット部６ａ・６ｂ及び描画塗布跡６ｃの形状を安定化させ、樹脂を硬化させるべく、熱風循環炉又は遠赤外ヒータにて所定の温度に昇温させた硬化炉に、樹脂が硬化する所定時間滞留させて、硬化を完了させた。
この製造方法により製造した半導体装置１０の仕上がり寸法値は、図１（ｂ）に示すように、描画塗布跡６ｃ幅Ａは０．４３ｍｍ、フィレット部６ａの半導体チップ４からの幅Ｂは０．９２ｍｍ、フィレット部６ｂの半導体チップ４からの幅Ｃは０．５５ｍｍ、半導体チップ４の短辺側のフィレット部は、半導体チップ４から０．５９ｍｍの幅となった。また、描画塗布跡６ｃの樹脂厚みは、３μｍ厚であった。
本発明は、ＣＯＦ(Chip On Film) と呼ばれる、フレキシブルフィルム上に形成された配線パターンと、少なくとも１つ実装された半導体素子に形成された、外部回路との接続のための電極とを接続してなるテープキャリアパッケージタイプの半導体装置及びその製造方法に適用できる。このＣＯＦの用途として、半導体素子としての液晶ドライバＩＣがフレキシブル配線基板上に搭載された液晶ドライバがある。
また、その他、表示用モジュールとしては、アクティブマトリクス型等の上述の液晶表示モジュールの他、電気泳動型ディスプレイ、ツイストボール型ディスプレイ、微細なプリズムフィルムを用いた反射型ディスプレイ、デジタルミラーデバイス等の光変調素子を用いたディスプレイに利用できる。さらに、発光素子として、有機ＥＬ発光素子、無機ＥＬ発光素子、ＬＥＤ（Light Emitting Diode) 等の発光輝度が可変の素子を用いたディスプレイ、フィールドエミッションディスプレイ（ＦＥＤ）、プラズマディスプレイにも利用することができる。
（ａ）は本発明における半導体装置の実施の一形態を示すものであって図２（ｂ）のＸ−Ｘ線断面図であり、（ｂ）は上記半導体装置の封止樹脂におけるフィレット部及び描画塗布跡の樹脂の平面図である。 （ａ）はフレキシブルフィルムに連続して複数形成された半導体装置を示す平面図であり、（ｂ）は上記フレキシブルフィルムから切り出された単独の半導体装置を示す平面図である。 （ａ）は上記半導体装置に液晶表示パネルとＰＷ基板とが接続された液晶モジュールを示す平面図であり、（ｂ）は（ａ）のＹ−Ｙ線断面図である。 （ａ）は上記半導体装置の製造工程において、封止樹脂を充填する方法を示す平面図であり、（ｂ）は充填された封止樹脂のフィレット部及び描画塗布跡を示す平面図である。 上記封止樹脂の加熱温度（プリヒート）と流れ性との関係を示すグラフである。 上記封止樹脂の加熱温度（プリヒート）と樹脂粘度との関係を示すグラフである。 （ａ）は上記封止樹脂の樹脂粘度と描画塗布跡の樹脂厚みとの関係を示すグラフであり、（ｂ）は描画塗布跡を示す断面図である。 （ａ）は従来のフレキシブルフィルムに連続して複数形成された半導体装置を示す平面図であり、（ｂ）は上記フレキシブルフィルムから切り出された単独の半導体装置を示す平面図である。 図８（ｂ）のＸ−Ｘ線断面図である。 （ａ）は上記半導体装置の製造工程において、封止樹脂を充填する方法を示す平面図であり、（ｂ）は充填された封止樹脂のフィレット部及び描画塗布跡を示す平面図である。 充填された封止樹脂に気泡が発生している半導体装置を示す断面図である。 充填された封止樹脂において、一方のフィレット部が内部配線パターンが露出した欠損している半導体装置を示す断面図である。
符号の説明
１ フレキシブル配線基板
２ 配線パターン
３ 配線パターン
４ 半導体チップ（半導体素子）
５ バンプ電極）
６ フィレット部
６ａ フィレット部
６ｂ フィレット部
６ｃ 描画塗布跡
８ スプロケットホール
１０ 半導体装置
１１ 異方性導電接着剤
２０ 液晶モジュール
２１ 液晶表示パネル
２１ａ ＴＦＴ基板
２１ｂ カラーフィルタ基板
３０ ＰＷ基板（回路基板）
４１ ノズル

Claims (17)

  1. 配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置において、
    上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填されていると共に、
    上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の樹脂幅が０．１〜１．０ｍｍであり、かつ該描画塗布跡の樹脂厚みは１０μｍ以下であることを特徴とする半導体装置。
  2. 配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置において、
    上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填されていると共に、
    上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填するときにできる半導体素子周辺充填部の幅は、
    上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から１．０ｍｍ以下である一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から０．８ｍｍ以下であることを特徴とする半導体装置。
  3. 前記封止樹脂は、充填時の粘度が２５℃において５０〜６００ｍＰａ・ｓであることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記封止樹脂は、充填時の温度が６０〜１２０℃であることを特徴とする請求項１、２又は３記載の半導体装置。
  5. 前記半導体素子の保護用の封止樹脂には、０．１０〜０．３０重量％の着色料が添加されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記描画塗布跡は、前記半導体素子の一つの長辺側にのみ存在することを特徴とする請求項１及び３〜５のいずれか１項に記載の半導体装置。
  7. 前記フレキシブル配線基板は、フイルムキャリアテープに連続的に複数形成されていると共に、
    前記半導体素子は、上記フレキシブル配線基板にそれぞれ搭載されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記フレキシブル配線基板には、液晶表示素子及び周辺部品が搭載された液晶モジュールが接続されることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  9. 配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置の製造方法において、
    上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂を充填すると共に、
    上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の樹脂幅を０．１〜１．０ｍｍとし、かつ該描画塗布跡の樹脂厚みを１０μｍ以下とすることを特徴とする半導体装置の製造方法。
  10. 配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置の製造方法において、
    上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂を充填すると共に、
    上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填するときにできる半導体素子周辺充填部の幅を、
    上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から１．０ｍｍ以下とする一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から０．８ｍｍ以下とすることを特徴とする半導体装置の製造方法。
  11. 前記封止樹脂を充填するときに、樹脂粘度を２５℃において５０〜６００ｍＰａ・ｓとすることを特徴とする請求項９又は１０記載の半導体装置の製造方法。
  12. 前記封止樹脂の充填時における樹脂温度を６０〜１２０℃とすることを特徴とする請求項９、１０又は１１記載の半導体装置の製造方法。
  13. 前記封止樹脂の充填時における樹脂温度を上げるときに、半導体素子を加熱することを特徴とする請求項１２記載の半導体装置の製造方法。
  14. 前記封止樹脂に、０．１０〜０．３０重量％の着色料を添加することを特徴とする請求項９〜１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記封止樹脂を、前記半導体素子の一つの長辺側からのみノズルで描画して充填することを特徴とする請求項９〜１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記フレキシブル配線基板を、フイルムキャリアテープに連続的に複数形成すると共に、
    前記半導体素子を、上記フレキシブル配線基板にそれぞれ搭載することを特徴とする請求項９〜１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記フレキシブル配線基板に、液晶表示素子及び周辺部品が搭載された液晶モジュールが接続されることを特徴とする請求項９〜１５のいずれか１項に記載の半導体装置の製造方法。
JP2005027056A 2005-02-02 2005-02-02 半導体装置及びその製造方法 Pending JP2006216720A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005027056A JP2006216720A (ja) 2005-02-02 2005-02-02 半導体装置及びその製造方法
TW095103138A TWI296428B (en) 2005-02-02 2006-01-26 Semiconductor device and manufacturing method thereof
US11/344,084 US7768136B2 (en) 2005-02-02 2006-02-01 Sealed-by-resin type semiconductor device
KR1020060009916A KR100786047B1 (ko) 2005-02-02 2006-02-02 반도체 장치 및 그 제조 방법
CNB2006100068353A CN100530612C (zh) 2005-02-02 2006-02-05 半导体装置及其制造方法
KR1020070065751A KR100784743B1 (ko) 2005-02-02 2007-06-29 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027056A JP2006216720A (ja) 2005-02-02 2005-02-02 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008101849A Division JP2008177617A (ja) 2008-04-09 2008-04-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006216720A true JP2006216720A (ja) 2006-08-17

Family

ID=36755650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027056A Pending JP2006216720A (ja) 2005-02-02 2005-02-02 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7768136B2 (ja)
JP (1) JP2006216720A (ja)
KR (2) KR100786047B1 (ja)
CN (1) CN100530612C (ja)
TW (1) TWI296428B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687321B2 (en) 2006-09-13 2010-03-30 Seiko Epson Corporation Method for manufacturing semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
JP2007227558A (ja) * 2006-02-22 2007-09-06 Nec Electronics Corp 半導体装置の製造装置及び半導体装置の製造方法
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
US8701267B2 (en) 2010-11-05 2014-04-22 Authentec, Inc. Method of making a finger sensor package
CN102738014B (zh) * 2011-04-14 2013-08-28 颀中科技（苏州）有限公司 覆晶封装方法
TWI692108B (zh) * 2013-04-10 2020-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20160022603A (ko) * 2014-08-20 2016-03-02 삼성전기주식회사 플립칩 패키지 및 그 제조 방법
CN107567186B (zh) * 2017-08-28 2020-04-24 维沃移动通信有限公司 一种贴装方法和电路板
CN111370322B (zh) * 2020-03-24 2022-04-01 江苏海莱新创医疗科技有限公司 将片或板状电子元器件密封的固定于基体上的方法
KR102761365B1 (ko) * 2023-08-29 2025-01-31 스테코 주식회사 레이저 리플로우를 이용한 cof 패키지 포팅 방법 및 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
JP3332555B2 (ja) 1993-12-17 2002-10-07 株式会社東芝 半導体装置およびその製造方法
EP0644587B1 (en) 1993-09-01 2002-07-24 Kabushiki Kaisha Toshiba Semiconductor package and fabrication method
JP3246826B2 (ja) 1994-03-30 2002-01-15 株式会社東芝 半導体パッケージ
KR100194130B1 (ko) 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JPH08153830A (ja) 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JP3569025B2 (ja) 1995-04-24 2004-09-22 東芝電子エンジニアリング株式会社 半導体装置、およびそれを用いた電子装置
CN1197893C (zh) 1997-07-24 2005-04-20 洛克泰特公司 用作充填密封材料的热固性树脂组合物
TW565728B (en) 1997-10-15 2003-12-11 Sharp Kk Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof
JPH11345834A (ja) 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd 半導体素子とそれを用いた半導体装置の製造方法および半導体装置
JP2000260790A (ja) 1999-03-08 2000-09-22 Citizen Watch Co Ltd 半導体装置の製造方法
US6372839B1 (en) 1999-03-17 2002-04-16 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device underfill
JP3674675B2 (ja) 1999-03-17 2005-07-20 信越化学工業株式会社 フリップチップ型半導体装置用アンダーフィル材
US6211320B1 (en) * 1999-07-28 2001-04-03 Dexter Corporation Low viscosity acrylate monomers formulations containing same and uses therefor
US6632893B2 (en) 1999-05-28 2003-10-14 Henkel Loctite Corporation Composition of epoxy resin, cyanate ester, imidazole and polysulfide tougheners
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
JP3441412B2 (ja) 1999-10-29 2003-09-02 シャープ株式会社 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
JP2001220428A (ja) 2000-02-08 2001-08-14 Nitto Denko Corp 半導体装置および半導体装置実装体ならびに修復方法
JP3554533B2 (ja) 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
KR100928124B1 (ko) 2001-01-29 2009-11-24 우베 고산 가부시키가이샤 Ｃｏｆ 실장용 언더필재 및 전자부품
JP3858705B2 (ja) 2001-01-29 2006-12-20 宇部興産株式会社 Ｃｏｆ実装用アンダ−フィル材および電子部品
JP4730501B2 (ja) 2001-08-16 2011-07-20 信越化学工業株式会社 液状エポキシ樹脂組成物及びこれを用いた半導体装置
JP3730166B2 (ja) 2001-12-07 2005-12-21 セイコーインスツル株式会社 半導体素子の実装方法、及び、表示装置の製造方法
JP2004221319A (ja) 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004349343A (ja) 2003-05-20 2004-12-09 Seiko Epson Corp 半導体装置の製造方法および電子デバイスの製造方法
JP2005026447A (ja) 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687321B2 (en) 2006-09-13 2010-03-30 Seiko Epson Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TWI296428B (en) 2008-05-01
KR100786047B1 (ko) 2007-12-17
CN1862792A (zh) 2006-11-15
US7768136B2 (en) 2010-08-03
US20060170085A1 (en) 2006-08-03
TW200636883A (en) 2006-10-16
KR100784743B1 (ko) 2007-12-13
CN100530612C (zh) 2009-08-19
KR20060088844A (ko) 2006-08-07
KR20070082073A (ko) 2007-08-20

Similar Documents

Publication Publication Date Title
CN100530612C (zh) 半导体装置及其制造方法
CN1182579C (zh) 基板、显示装置、基板与ic芯片的安装及安装键合方法
US20080135279A1 (en) Printed wiring board having plural solder resist layers and method for production thereof
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
TW540256B (en) Circuit board and method of manufacturing the same, and display apparatus
JP4443324B2 (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
JP2002271014A (ja) 電子部品の実装方法
WO2019179062A1 (zh) 一种解决双面电路晶元焊料短路的载板制作及封装方法
US20050266668A1 (en) Semiconductor device and method of manufacturing the same
JP2022003688A (ja) 半導体装置の製造方法
JP2008177617A (ja) 半導体装置及びその製造方法
US6708871B2 (en) Method for forming solder connections on a circuitized substrate
JP4752717B2 (ja) モジュールの製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
CN101996974B (zh) 球栅阵列印刷电路板、其封装结构及其工艺
JP4648294B2 (ja) 電極接合方法及び電極接合構造体
JP3730166B2 (ja) 半導体素子の実装方法、及び、表示装置の製造方法
JP2008244277A (ja) 半導体装置及びその製造方法
JP2000315855A (ja) フェイスダウン実装基板及びフェイスダウン実装方法
TWI641299B (zh) Method of manufacturing electronic component mounting body
KR100986294B1 (ko) 인쇄회로기판의 제조방법
TWI683844B (zh) 共晶式異方性導電膜及製作方法
JP4484750B2 (ja) 配線基板およびそれを備えた電子回路素子ならびに表示装置
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JP6888572B2 (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080430

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080523