JP3500032B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法Info
- Publication number
- JP3500032B2 JP3500032B2 JP05961297A JP5961297A JP3500032B2 JP 3500032 B2 JP3500032 B2 JP 3500032B2 JP 05961297 A JP05961297 A JP 05961297A JP 5961297 A JP5961297 A JP 5961297A JP 3500032 B2 JP3500032 B2 JP 3500032B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- board
- wiring board
- bump
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H05K3/346—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- H10W72/01204—
-
- H10W72/01225—
-
- H10W72/01255—
-
- H10W72/01257—
-
- H10W72/072—
-
- H10W72/07253—
-
- H10W72/234—
-
- H10W72/241—
-
- H10W72/242—
-
- H10W90/724—
Landscapes
- Wire Bonding (AREA)
Description
て半導体素子と配線基板とが接合された半導体素子付き
配線基板に用いられる配線基板及びその製造方法に関す
るものである。
よって、半導体素子(以下フリップチップと記す)をフ
リップチップ搭載用基板(以下単に基板とも記す)に実
装する場合には、下記の手順が採用されている。
チップP1のパッドP2上に、高温半田からなるバンプ
P3を形成し、一方、フリップチップ搭載用基板P4の
パッドP5上に、高温半田より融点の低い共晶半田から
なるバンプP6を形成し、お互いのバンプP3,P6を
接触させて約210℃に加熱して、共晶半田のみを溶融
させることで接合を行っている。
(チップ側パッド)P2は、主としてCuスパッタによ
り形成されたCu層を備えたものであり、一方、フリッ
プチップ搭載用基板P4のパッド(基板側パッド)P5
は、Cuメッキにより形成されたCu層の上に、Niメ
ッキ及びAuメッキを施したものである。
のバンプP6を形成する方法としては、例えば下記〜
の各種の方法が知られている。 半田ペースト印刷法 基板上に形成した下地導電性パッドの上に、印刷によっ
て半田ペーストを配置し、その後、加熱して半田ペース
トを溶融させることよって、パッド上に半球状又は球状
の半田バンプを形成する方法。
熱して半田プリフォームを溶融させることによって半田
バンプを形成する方法。 半田ボンディング法 半田をボンディングで基板のパッド上に付着させた後
に、加熱して半田を溶融させることによって半田バンプ
を形成する方法。
の上にボールを搭載した後に、加熱して共晶半田ペース
トを溶融させることによってボールをパッドに固着して
半田バンプを形成する方法。
接触させて、パッド上に半田バンプを形成する方法。 無電解半田メッキ法 パッド上に、無電解メッキにて半田を供給して、半田バ
ンプを形成する方法。
のような方法で半田バンプを形成する場合には、下記の
ような問題があり、一層の改善が求められている。つま
り、図16(b)に示す様に、フリップチップP1とフ
リップチップ搭載用基板P4を接合する場合には、フリ
ップチップ搭載用基板4上のバンプP6の共晶半田が溶
融によってチップ側パッドP2部分まで這上がるが、共
晶半田はその約60%がSnであるため、Snとチップ
側パッドP2中のCuが反応して、固くてもろい金属間
化合物P7が大量に形成されてしまう。
2に形成されると、フリップチップP1とフリップチッ
プ搭載用基板P4の熱膨張差による応力などで、長期間
使用しているうちにその部分にクラックが生じて、チッ
プ側パッドP2とバンプP3の接合部分が破断するとい
う問題があった。
かも生産性、品質、コストの点で優れた配線基板及びそ
の製造方法を提供することを目的とする。
明は、Cuを含む素子側パッド上に、Snを含まないか
あるいは多くとも20wt%以下含む素子側半田材料か
らなる素子側半田バンプを有する半導体素子と、前記素
子側半田バンプより融点が低く、かつ20wt%以上の
Snを含む基板側半田材料からなる基板側半田バンプを
有する配線基板とを備え、溶融していない(但し半溶融
の状態を除く)前記素子側半田バンプの側面に溶融した
前記基板側半田材料が這い上がって融着して前記素子側
半田バンプと前記基板側半田バンプとが接合することに
より、前記半導体素子と前記配線基板とが接合してなる
とともに、前記基板側半田材料が、前記素子側パッドか
ら離隔している半導体素子付き配線基板に用いる配線基
板であって、前記素子側半田バンプの高さが70μm以
上である場合に、前記基板側半田バンプの高さが、前記
融着時に前記基板側半田材料が前記素子側パッドから離
隔する高さであって、10〜40μmの高さに設定され
ている。尚、この半田バンプの高さとは、半田バンプ自
身の高さ、即ち各半田バンプの底面(パッドの上面)か
ら半田バンプの頂部までの高さをいう。
板側半田バンプを融着して接合する場合に、Cuを含む
素子側パッドに20wt%以上のSnを含む基板側半田
材料が這上がって到達すると、CuとSnとが反応して
脆い金属間化合物が多量に形成され、その部分にクラッ
ク等が生じることがある。
材料が素子側パッドから離隔し接していないので、当然
ながら、CuとSnとの反応による脆い金属間化合物が
形成されることはない。そのため、半導体素子と配線基
板との熱膨張差によって接合部分に応力がかかっても、
クラックが生じにくく、長期間にわたって接合部分の破
断を効果的に防止できる。また、本発明では、基板側半
田バンプの高さを、上述した融着の際に、溶融していな
い(但し半溶融の状態を除く)素子側半田バンプの側面
に溶融した基板側半田材料が這い上がっても、その基板
側半田材料が素子側パッドに到達しない高さ、具体的に
は従来より低い高さにしている。そのため、この様な高
さに設定された基板側半田バンプを有する配線基板に、
半導体素子を接合すると、融着の際に基板側半田材料が
素子側パッドに到達しないので、当然ながら、CuとS
nとの反応による脆い金属間化合物が形成されない。こ
れは、基板側半田材料が、素子側半田バンプ上に濡れ広
がるが、その濡れ広がりの程度は、基板側半田バンプの
高さの影響を受けるからである。よって、半導体素子と
配線基板との熱膨張差によって接合部分に応力がかかっ
ても、クラックが生じにくく、長期間にわたって接合部
分の破断を効果的に防止できる。更に、本発明では、素
子側半田バンプの高さが70μm以上である場合に、基
板側半田バンプの高さが、10〜40μmに設定されて
いる。実際に半導体素子に設けられる素子側半田バンプ
の高さは、通常、約70μmであるので、この素子側半
田バンプに基板側半田材料が融着する際に、基板側半田
材料が素子側パッドに到達しない様にし、かつ十分な接
合を行うためには、基板側半田バンプの高さを10〜4
0μmの高さに設定するのがよい。従って、基板側半田
バンプの高さが10μm以上であると、基板側半田材料
の体積が十分で接合力が確保でき、高さが40μm以下
であると、溶融時に基板側半田材料が素子側パッドに至
らないので好適である。
も20wt%以下含む半田材料としては、例えば、Pb
単体、Pb基半田(97.5Pb−2.5Ag、95P
b−5Ag、90Pb−5Ag−5Sb、90Pb−5
Ag−5Sn等)、Pb−Sn半田のうち、Snを20
wt%以下含むもの(97Pb−3Sn、95Pb−5
Sn、90Pb−10Sn)、更に他の成分(Ag、S
b、Cu、In等)を添加したものなどが挙げられる。
料としては、例えばPb−Sn系半田においては、Pb
−Sn共晶半田(37Pb−63Sn)や、その近傍の
組成(33Pb−67Sn、35Pb−65Sn、40
Pb−60Sn、45Pb−55Sn等、概略20〜4
5wt%、Sn80〜55wt%)のものが挙げられ
る。これらは、融点が200℃程度以下であり、素子側
半田材料との融点の違いが大きくなるので、取扱が容易
になる。なお、その他の成分(Ag、Sb、Cu、I
n、Bi、Cd等)を添加したもの(例えば36Pb−
60Sn−4Ag、40Pb−57Sn−3Bi等)を
用いてもよい。
は、基板側半田バンプや素子側半田バンプの酸化防止の
ため表面に形成されていたAuが、溶食により含まれて
いることもある。請求項2の配線基板の発明では、素子
側半田材料がPbを主成分とする高温半田からなり、基
板側半田材料がPb−Sn共晶半田からなる。
融温度が基板側半田材料の溶融温度より高く設定されて
いるので、その両溶融温度の間の温度(即ち素子側半田
材料が溶融せず且つ基板側半田材料が溶融する温度)に
て加熱して、基板側半田材料のみを溶融させ、その後冷
却することにより、基板側半田材料を素子側半田バンプ
に融着させて、半導体素子を配線基板に接合することが
できる。
は、例えば、Pb基半田やPb−Sn半田のうち、97
Pb−3Sn、95Pb−5Sn、90Pb−10Sn
等を挙げることができる。一方、基板側半田材料のPb
−Sn共晶半田は、入手し易く融点も低く、高温半田と
も濡れ易く好ましいが、その他、素子側半田材料の融点
を勘案しつつ組成を決めれば良い。例えば、更に低融点
化するために、InやBi、Ag等を添加したものを用
いてもよい。
る層を素子側半田バンプとの界面に有する構成とするこ
とができる。この場合には、Cuを含む層に、素子側半
田材料がよく濡れるので、安定した形状の素子側半田バ
ンプが形成できる。しかも、本発明によれば、その層に
おける金属間化合物の形成を防止できるので、前記請求
項1と同様に、長期間にわたって接合部分の破断を効果
的に防止できる。
%以上のSnを含む基板側半田材料からなる基板側半田
バンプを有し、素子側パッド上に素子側半田バンプを有
する半導体素子を、溶融していない(但し半溶融の状態
を除く)前記素子側半田バンプの側面に溶融した前記基
板側半田材料が這い上がって融着することにより接合す
るための配線基板であって、前記素子側半田バンプの高
さが70μm以上である場合に、前記基板側半田バンプ
の高さが、前記融着時に前記基板側半田材料が前記素子
側パッドから離隔する高さであって、10〜40μmの
高さに設定されている。尚、この半田バンプの高さと
は、半田バンプ自身の高さ、即ち各半田バンプの底面
(パッドの上面)から半田バンプの頂部までの高さをい
う。Snは、金属間化合物を形成し易い性質を有し、素
子側パッドに用いられるCu、Ni、Au、Ag、Pt
等と金属間化合物を形成する。しかし、本発明では、S
nを含む基板側半田材料が素子側パッドから離隔するよ
うにされているので、金属間化合物を形成することがな
い。従って、前記請求項1と同様に、半導体素子と配線
基板との熱膨張差によって接合部分に応力がかかって
も、クラックが生じにくく、長期間にわたって接合部分
の破断を効果的に防止できる。
高さを、上述した融着の際に、溶融していない(但し半
溶融の状態を除く)素子側半田バンプの側面に溶融した
基板側半田材料が這い上がっても、その基板側半田材料
が素子側パッドに到達しない高さ、具体的には従来より
低い高さにしている。そのため、この様な高さに設定さ
れた基板側半田バンプを有する配線基板に、半導体素子
を接合すると、融着の際に基板側半田材料が素子側パッ
ドに到達しないので、当然ながら、CuとSnとの反応
による脆い金属間化合物が形成されない。更に、本発明
では、素子側半田バンプの高さが70μm以上である場
合に、基板側半田バンプの高さが、前記融着の際に基板
側半田バンプを構成する基板側半田材料が素子側パッド
から離隔する高さに設定されるとともに、基板側半田バ
ンプの高さが、10〜40μmに設定されている。つま
り、上述した様に、基板側半田バンプの高さが10μm
以上であると、基板側半田材料の体積が十分で接合力が
確保でき、高さが40μm以下であると、溶融時に基板
側半田材料が素子側パッドに至らない。従って、金属間
化合物を形成し易いSnを基板側半田材料に用いても、
素子側半田バンプに基板側半田材料が融着する際に、基
板側半田材料が素子側パッドに到達しないので、脆い金
属間化合物が形成されず、よって、クラックが生じにく
く、長期間にわたって接合部分の破断を効果的に防止で
きる。
半田バンプの高さが、素子側半田バンプの高さの60%
以下である。
と、融着の際に、基板側半田材料が素子側パッドに到達
しないので、脆い金属間化合物が形成されず、よって、
クラックが生じにくく、接合部分の破断を効果的に防止
できる。この60%の規定は、以下に述べる様に、幾何
学的な理由により設定されるものである。
た状態を考える。この状態において半導体素子と配線基
板とが最も近接した場合では、図1(a)に示す様に、
素子側半田バンプの頂部が基板側パッドに当接する。こ
の場合において、基板側半田材料が素子側パッドに這上
がらないで、かつ基板側半田材料の体積が最も多い状態
が図1(a)に示す状態であり、基板側半田材料の図中
上端が素子側パッドの図中下方外周に至る直前の状態で
ある。
ッド径は、通常ほぼ同じであることから、接合部の半田
体積(素子側半田バンプと基板側半田バンプの体積の合
計)を、図1(b)に示す様に、素子側パッドを底面と
し素子側半田バンプのバンプ高さを高さとする円柱の体
積として近似する。更に、例えば通常の高温半田からな
る素子側半田バンプは、パッド径とバンプ高さがほぼ等
しい略半球状とみなせるので、素子側半田バンプの半径
(=素子側半田バンプ高さ=基板側半田バンプの半径)
をrとすると、素子側半田バンプの体積a及び接合部の
体積bは、下記式(1)及び(2)から求まる。
体積)Vは、接合部(円柱)の体積bから素子側半田バ
ンプの体積aを除いたものと見なせるので、下記式
(3)から求まる。
以下にすれば、基板側半田材料が素子側パッドにまで届
くことはない。
表面張力によって概略球を切断した形状になるため、そ
の体積Vは、基板側パッドのパッド径rとバンプ高さT
から、以下、の様に場合分けして計算できる。尚、
以下の計算では、バンプ形状を構成する切断された球の
半径をL、球の半径Lとバンプ高さTとの差をtとす
る。
より小さい場合 L2=r2+t2、 T=L−t から L =(r2/T+T)/2 …(4) t =(r2/T−T)/2 …(5)
より大きい場合 L2=r2+t2、 T=L+t から L =(r2/T+T)/2 t =(T−r2/T)/2
晶半田からなる基板側半田バンプの体積Vは、半球状の
高温半田からなる素子側半田バンプの体積b(=(2/
3)πr3)の半分(V=(1/3)πr3)以下である
ので、前記図2(a)に示すの場合の様に、半球状よ
り小さいバンプとなる。
記式(6)から算出できる。例えば前記図1(a)に示
す許容限界状態における基板側半田バンプの体積Vは、
前記式(3)よりV=0.33πr3であるので、下記
式(7)を満たすLとtを求めれば、バンプ高さTが求
まることになる。
果、V=0.33πr3を満たせば、そのバンプ高さT
が求める値であることになる。従って、ここで、T=
0.6×rとすると、即ち、本発明の様に、基板側半田
バンプのバンプ高さTは、基板側パッドのパッド径r
(=パッド径が同じで且つ半球状である素子側パッドの
高さ)の60%とすると、 前記式(4)より、L=(r2/0.6r+0.6r)
/2=1.13×r 前記式(5)より、t=(r2/0.6r−0.6r)
/2=0.53×r となる。よって、前記式(6)より、 V=π[(1.13×r)3×2/3−(1.13×
r)2×0.53r+(0.53r)3/3]=0.33
πr3 となり、この体積Vは、前記図1(a)及び前記式
(3)で示した様に、接合時に素子側パッドに基板側半
田材料が達しない限界状態における半田体積と一致す
る。
高さが、素子側半田バンプのバンプ高さの60%以下で
あれば、接合時に、基板側半田材料が素子側パッドに達
せず、従って、基板側半田材料の成分が素子側パッドの
成分と反応して金属間化合物を形成しないことが分か
る。
は、板厚20〜30μmで透孔径100μm以下の透孔
を有するメタルマスクを用いて、主として半田粒径10
〜20μmの半田粒とフラックスからなる半田ペースト
を、基板側パッド上に塗布する工程と、塗布した半田ペ
ーストを加熱により溶融させ、その後冷却して基板側パ
ッド上に基板側半田バンプを形成する工程とを有してい
る。
田材料が素子側パッドに到達しない様にするには、基板
側半田バンプの高さを低く、即ち基板側半田バンプの体
積を小さく必要があるが、実際には、その様な小さな基
板側半田バンプを能率よく形成することは容易ではな
い。
で透孔径100μm以下の透孔を有するメタルマスクを
用いて、主として半田粒径10〜20μmの半田粒とフ
ラックスからなる半田ペーストを、基板側パッド上に塗
布するという方法により、小さな基板側半田バンプを能
率よく形成することを可能にした。
さえすれば、小さな基板側半田バンプを形成できるはず
であるが、従来半田バンプの形成に使用されている半田
粒の径(15〜38μm)では大き過ぎて、うまくメタ
ルマスクを用いて印刷できない。そこで、半田粒径を1
0〜20μmとし、しかもメタルマスクの板厚を20〜
30μmと薄くすることにより、小さな透孔でも好適に
印刷でき、それにより、小さな基板側半田バンプを容易
に形成することができる。
半田粒の表面の酸化膜が少なく溶融性を確保でき、半田
粒径が20μm以下で、メタルマスクの板厚を20〜3
0μmにすると、メタルマスクの透孔径が小さくても版
抜け性(半田ペーストがメタルマスクの透孔に詰まらず
通過する印刷性)に優れ、安定した量の半田ペーストを
充填することができ好適である。
により充填するので、多数の基板側半田バンプの形成の
ための半田ペーストの充填作業を一度に容易に行うこと
ができ、作業能率が高く、低コストであるという利点が
ある。ここで、半田ペースト印刷法による印刷ボリュー
ム(メタルマスクの透孔内やソルダーレジストの開口部
等の開口部分に充填される半田ペーストの体積)の計算
方法について説明する。尚、通常、基板表面には、基板
用パッドの周囲に(絶縁用の)ソルダーレジストが形成
されているので、ソルダーレジストを有する場合を例に
挙げて説明する。
う場合には、予め配線基板上の基板用パッドの周囲にソ
ルダーレジストを形成し、ソルダーレジスト上にメタル
マスクを配置する。このとき、ソルダーレジストの開口
部とメタルマスクの透孔とが、図の上下方向に連通する
様にメタルマスクを配置する。
部分に半田ペーストが充填されるので、開口部分の容積
が、充填される半田ペーストの体積、ひいては、半田ペ
ースト中の半田粒から形成される基板側半田バンプの体
積を決める。即ち、半田ペースト中の半田の割合は決め
られているので、開口部分の容積を決めることにより、
基板側半田バンプの体積、ひいては、その体積から決ま
る基板側半田バンプの高さを設定することができるので
ある。
を設定した場合には、充填される半田ペーストの体積V
Sは、下記式(8)にて算出される。 メタルマスクの透孔径 ;DMMO メタルマスクの厚み ;TMM ソルダーレジストの開口径;DSRO ソルダーレジストの厚み ;TSR パッド径 ;DP パッドの厚み ;TP VS=π(DSRO/2)2×TSR+π(DMMO/2)2×TM
M−π(DP/2)2×TP …(8) 請求項6の配線基板の製造方法では、基板側パッドの周
縁部をソルダーレジストで覆い、基板側パッドの略中央
部が露出する開口部を形成する工程と、メタルマスクを
用いて少なくとも開口部に半田ペーストを塗布する工程
と、塗布した半田ペーストを加熱により溶融させ、その
後冷却して基板側パッド上に基板側半田バンプを形成す
る工程とを有する。
ルマスクを用い印刷により半田ペーストを充填する方法
であるが、ソルダーレジストでパッドの周縁部を覆う点
が異なる。つまり、本発明では、基板側パッドの略中央
の開口部を残して周縁部をソルダーレジストで覆うの
で、基板側半田バンプはこの開口部に形成される。
に、能率よくかつ低コストにて多くの基板側半田バンプ
を一度に形成することができる。請求項7の配線基板の
製造方法では、基板側パッドの周縁部をソルダーレジス
トで覆い、該基板側パッドの略中央部が露出する開口部
を形成する工程と、ソルダーレジスト上を直接スキージ
ングし、ソルダーレジストの開口部に半田ペーストを充
填する工程と、充填した半田ペーストを加熱して半田を
溶融させ、その後冷却して基板側半田バンプを形成する
工程とを有する。
な、個々の基板側パッドに対応した透孔を有するメタル
マスクは不要で、ソルダーレジスト上を直接にスキージ
ングするものである。従って、充填される半田ペースト
の体積を規定するものとして、メタルマスクの透孔径や
厚みを考える必要はない。
有するメタルマスクを用いる必要がなく、メタルマスク
の精密な(各パッドの対応する)位置合わせが不要であ
るので、製造が容易でコストも低減することができる。
請求頃8の配線基板の製造方法では、半田ペーストを充
填する工程が、基板側パッド及びソルダーレジストを有
する配線基板を、配線基板の外形寸法に対応する凹部で
あって、配線基板を嵌め込んだときにソルダーレジスト
の表面と凹部の周囲表面との高さが揃う深さの凹部を有
する凹版に嵌め込む工程と、この凹版に配線基板を嵌め
込んだ状態で、スキージングを行い開口部に半田ペース
トを充填し、余剰半田ペーストを凹版の凹部周囲表面ま
で移動させる工程と、凹版から配線基板を取り外す工程
とを有する。
板を嵌め込み、それによって、ソルダーレジストの表面
と凹部の周囲表面との高さが揃うので、この状態でスキ
ージングを行うことにより、半田ペーストをソルダーレ
ジストの複数の開口部、即ち、基板側半田バンプの形成
位置に各々充填することができる。
しなくて済むので、精密なメタルマスクを製造する必要
がなく、コストを低減することができる。また、スキー
ジングを行うためには、凹部に配線基板を嵌め込むだけ
でよく、メタルマスクの位置合わせの様な精密な位置合
わせが不要という利点がある。
田ペーストを充填する工程が、基板側パッド及びソルダ
ーレジストを有する配線基板のソルダーレジスト上に、
1つの透孔の中に複数のソルダーレジストの開口部を見
込む透孔を有するメタルマスクを載置する工程と、この
メタルマスクを配置した状態で、スキージングを行いソ
ルダーレジストの開口部に半田ペーストを充填し、余剰
半田ペーストをメタルマスクの透孔周囲表面まで移動さ
せる工程と、メタルマスクを除去する工程とを有する。
に、複数のソルダーレジストの開口部を見込む大きな透
孔を有するメタルマスクを載置して、スキージングを行
うことにより、半田ペーストをソルダーレジストの複数
の開口部の各々に充填することができる。
様に、精密な透孔径の透孔を有するメタルマスクを製造
する必要がないので、製造工程やコストを低減すること
ができる。また、メタルマスクの精密な位置合わせが不
要という利点がある。請求項10の配線基板の製造方法
では、半田に対して濡れ性の低い材料からなる基材表面
のうち基板側パッドに対応した位置に半田材料を分離可
能に固着してなる半田バンプ形成用シートを、半田材料
が基板側パッドに近接又は接触するように配置する工程
と、半田バンプ形成用シートを配置した状態で、半田材
料を加熱して半田を溶融させ、基板側パッドに半田を移
転させ、その後冷却して基板側パッド上に基板側半田バ
ンプを形成する工程とを有する。
及び半田バンプ形成用シートを用いて基板側半田バンプ
を形成する方法に関しては、既に出願した特願平8−3
25473号に詳述してある。つまり、本発明では、半
田バンプ形成用シートに使用される基材は、半田に対し
て濡れ性の低い(即ち半田と反応して接着し難い)材料
から構成されているので、半田材料を加熱溶融して基板
側パッド上に半田バンプを形成した後に、半田バンプか
ら基材を(基材に半田バンプが付着して基板から脱落す
ることなく)容易に分離することができる。
田材料を、基板側パッドの位置に合わせて配置して(例
えば半田材料を基板側パッドの接触又は近接させて)、
加熱溶融することにより、基板側パッド上に体積の小さ
な基板側半田バンプを容易に形成することができる。
の基板側半田バンプを形成する場合には、半田バンプ形
成用シート上にそのパターンに合わせて半田材料を配置
することにより、一度の加熱溶融により、パターン状に
多数の基板側半田バンプを形成することが可能である。
する場合には、半田バンプ形成用シート上に体積の小さ
な半田材料を配置する必要があるが、この配置方法とし
ては、下記の方法を採用できる。 基材の表面に、半田薄板を圧着し、その後、エッチン
グ等により不要部分を除去する方法。
m以下)の小さなメタルマスク及び半田粒径(例えば1
0〜30μm)の小さな半田粒を含む半田ペーストを用
い、半田ペースト印刷法により半田材料を配置する方
法。
(実施例)について説明する。ここでは、半導体素子で
ある集積回路チップ(以下フリップチップと称す)を、
フェースダウンで実装する樹脂積層基板(フリップチッ
プ搭載用配線基板、以下単に配線基板と称す)を例を挙
げる。 (実施例1)本実施例では、個々の半田バンプに対応す
る多数の透孔を有するメタルマスクを用い、半田ペース
ト印刷法によって基板側半田バンプを形成した配線基
板、その配線基板にフリップチップを実装したフリップ
チップ付き配線基板及びその製造方法について説明す
る。
プ及び配線基板について説明する。図4(a)に示す様
に、フリップチップ1は、外径12.5×18mm、板
厚0.4mmのSi製のLSI素子であり、その板状の
基材2の(接合側の)片面には、素子側半田バンプ3
が、所定の配置パターンにて多数設けられている。
基材2上(図では下方)には、パッド径(=2r)14
0μm×厚み1μmのパッド(素子側パッド)4が、所
定の配置パターンにて多数設けられ、その素子側パッド
4上に、高さ70μmの95Pb−5Sn(融点314
℃)の高温半田からなる略半球状の素子側半田バンプ4
が形成されている。この素子側半田バンプ3の半田体積
aは、式(1)より、a=(2/3)・πr3=7.2
×10-4mm3である。尚、素子側パッド4は、Cr蒸
着膜4aの上にCu蒸着膜4bが形成されたものであ
る。
ップ1を搭載する配線基板6は、特願平8−76960
号の実施例1に示したものと同様なものであり、外径2
5×25mm、板厚約1mmの板状の基材7の(接合側
の)片面には、基板側半田バンプ8が所定の配置パター
ンにて多数設けられている。
基材7上(図では上方)には、パッド径DP=100μ
m×厚みTP=15μmのパッド(基板側パッド)9
が、所定の配置パターンにて多数設けられ、その基板側
パッド9上に、高さT=40μmの37Pb−63Sn
(融点183℃)の共晶半田からなる球を切断した形状
の基板側半田バンプ8が形成されている。
メッキを施したものであり、この基板側パッド9の周囲
に、厚さTSR=25μmのソルダーレジスト11が形成
されている。このソルダーレジスト11は、共晶半田の
溶融時に共晶半田が他の場所に付着することを防止する
絶縁層として設けられており、基板側パッド9の周囲を
所定の間隔を保って囲む様に、直径DSRO=200μm
の開口部12を備えている。
田バンプ8の形成方法について説明する。尚、チップ側
バンプ3は、従来と同様な半田スパッタ法や半田メッキ
法により形成できるので、ここでは説明しない。本実施
例における基板側半田バンプ8の形成方法は、従来より
粒径の小さな半田粒を用いた半田ペーストを使用すると
ともに、メタルマスク13の透孔径を縮小し、それによ
って半田体積の少ない基板側半田バンプ8を形成する点
に特徴がある。
基板6は、図6(a)に示す様に、内部に導通部(図示
せず)を有する樹脂積層基板である基材7の表面に、基
板側パッド9とソルダーレジスト11が設けられたもの
である。ソルダーレジスト11は、一般のフォトリソグ
ラフィ技術により、基板側パッド9及びその周囲を除い
た箇所に形成する。具体的には、ネガ型紫外線硬化のエ
ポキシドライフィルムを基材7の表面に貼り付け、ソル
ダーレジスト11を形成したいところに紫外線を照射し
て、ドライフィルムを硬化させ、その後、炭酸ナトリウ
ム溶液で不要部分のドライフィルムを溶解除去して、ソ
ルダーレジスト11を形成する。
レジスト11上にメタルマスク13を載置する。このと
き、ソルダーレジスト11の各開口部12上にメタルマ
スク13の各透孔14が位置する様にして載置する。前
記メタルマスク13の厚みTMMは0.03mmとごく薄
くされており、透孔径DMMOは、高さの低い基板側半田
バンプ8を形成するために、0.074mmと従来より
かなり小さく設定してある。このメタルマスク13とし
ては、電鋳(アディティブ)マスク、レーザ穴空けマス
ク、エッチングマスクのどれでも使用可能である。
レジスト11の開口部12の寸法、及びメタルマスク1
3の透孔14の寸法により規定される半田ペーストの充
填量について説明する。既に、図3にて説明した様に、
ソルダーレジスト11の開口部12やメタルマスク13
の透孔14等により形成される開口部分16に充填され
る半田ペーストの体積VSは、前記式(8)にて算出す
ることができるので、この式(8)を用いて、本実施例
における半田ペーストの体積VSを算出する。
レジスト11の開口部12の寸法に応じて、メタルマス
ク13の透孔14の寸法(板厚、透孔径)を設定する。
この体積VSの半田ペーストを充填すれば、後述する様
に、所望の体積及び高さの基板側半田バンプ8が得られ
る。
スト17として、半田粒径10〜20μmの共晶半田粒
17aとフラックス17bからなる半田ペースト17を
使用し、前記メタルマスク13を用いてスキージ印刷を
行う。これにより、前記開口部分16に、所定の体積V
Sに相当する半田ペースト17が充填される。
半田粒7aを用いるのは、メタルマスク13の開口径を
小さく設定した場合の版抜け性を確保するためである。
尚、本実施例の場合、半田粒径が小さく、体積当りの表
面積が大きく、よって半田表面の酸化膜が多く、そのた
め溶融性(リフロー性)が悪いので、フラックスとして
は、還元力の強いRAタイプを用いるのがよい。
スク13を除去する。 次に、図6(e)に示す様に、この半田ペースト17
を充填した状態で、最高温度210℃の遠赤外線リフロ
ー炉に入れて、共晶半田粒17aを溶融させ、その後冷
却して基板側半田バンプ8を形成する。
ス17bを除去し、表面に基板側半田バンプ8を備えた
配線基板6を完成する。この基板側半田バンプ8の体積
Vは、約3.4×10-4mm3である。これは、半田ペ
ースト17中の共晶半田粒17aの割合は、通常半田ペ
ースト17の半分であるので、基板側半田バンプ8の体
積Vも前記充填された半田ペースト17の体積VS(=
6.84×10-4)の半分となるからである。
0μmとなった。既に前記図2(a)及び式(4)〜
(6)(以下に再掲する。)の導出部にて説明した様
に、半田バンプの高さTは、基板側半田バンプ8の体積
V及びパッドの半径r(=1/2DP)により決まるか
らである。
り、T=0.04mmとして、これらを前記式(4)〜
(6)に代入してみると、 L=0.081 t=0.041 V=3.414×10-4[mm3] となり、これは、前記基板側半田バンプ8の体積V(=
3.4×10-4mm3)と略一致することからも確かめ
られる。
田体積の少ない基板側半田バンプ8、即ち素子側半田バ
ンプ3の高さ(70μm)の60%以下の高さである低
い基板側半田バンプ(高さ40μm)8を形成すること
ができる。c)次に、フリップチップ1と(基板側半田
バンプ8を備えた)配線基板6との接合方法について説
明する。
6の基板側半田バンプ8上に、フラックス18を塗布す
る。 次に、図7(b)に示す様に、基板側半田バンプ8と
素子側半田バンプ3とが相対する様に位置合わせして、
配線基板6上にフリップチップ1を載置する。
ップチップ1を最高温度210℃の遠赤外線リフロー炉
に入れ、基板側半田バンプ8の共晶半田のみを溶融させ
て、図7(c)に示す様に、共晶半田8aを素子側半田
バンプ3に融着させる。このとき、共晶半田8aは完全
に溶融するが、高温半田からなる素子側半田バンプ3は
溶融しないので、フリップチップ1は、その素子側半田
バンプ3が基板側パッド9の上面に当接するまで自重に
より降下する。そして、共晶半田8aは、高さ70μm
の素子側半田バンプ3の側面を這上がるが、その体積V
が少ない、即ち、具体的には、素子側半田バンプの体積
a=7.2×10-4mm3に対して、体積Vは、その半
分以下のV=3.4×10-4mm3であるので、素子側
パッド4にまでは至らない。
晶半田粒7a及び小さな開口径のメタルマスク13を使
用してスキージ印刷することにより、従来より半田体積
の少ない基板側半田バンプ8を形成することができる。
この基板側半田バンプ8の高さは、基板側半田バンプ8
の溶融時に共晶半田8aが素子側パッド4に至る許容限
界である素子側半田バンプ3の高さの60%以下の40
μmであるので、溶融時に、共晶半田8aは素子側パッ
ド4まで這上がることはない。そのため、共晶半田8a
中のSnと素子側パッド4中のCuとが反応して脆い金
属間化合物をつくることがない。よって、フリップチッ
プ1と配線基板6との熱膨張差による応力が半田による
接合部分に加わったとしても、その部分にクラックが生
じ難く破断し難く、耐久性に富むという顕著な効果を奏
する。
り、一度に多数の開口部分16に半田ペースト17を充
填できるので、生産性に優れており、また、品質及びコ
ストの点でも有利である。 <実験例>次に、本実施例の効果を確認するために行っ
た実験例について説明する。
る耐久性を調べるための温度サイクル試験である。実験
に使用する試料として、上述した実施例と同様な方法に
より製造したフリップチップ付き配線基板を製造し、比
較例として、従来と同様な半田ペースト印刷法により、
フリップチップ付き配線基板を製造した。
を、下記表1に記す。 <実験条件> (1) 素子側半田バンプの高さ70μmのフリップチップ
を使用した。 (2) 基板側半田バンプの高さを38、40、39μmと
した配線基板を各1個、55、52、54μmとした配
線基板を各1個、合計6個製作した。
フリップチップ付配線基板とし、外周部分の半田バンプ
の接合状態を観察し、共晶半田(基板側半田材料)が這
上がる高さを拡大鏡で測定した。ここで、70μm未満
となっていれば、素子側パッドには接していない。一
方、素子側パッドまで共晶半田が這上がっている場合に
は、70μmとなる。
Cord B(−55〜120℃)に、接合したフリッ
プチップ付配線基板を投入し、外周部の半田バンプの接
合部分におけるクラックの有無を拡大鏡でチェックし
た。なお、上記(3)、(4)で、外周に位置する半田バンプ
のみ観察したのは、内部に位置するバンプは観察できな
いからであり、また、クラックは、外周に位置するバン
プで最も生じ易いと考えられるからである。
は、いわゆるアンダーフィル(樹脂の注入)は行なって
いない。
は耐久性に優れているが、比較例のものは少ないサイク
ル数でクラックが発生しており耐久性が低いことが分か
る。共晶半田の這上がりによって、もろい金属間化合物
が生成したためである。 (実施例2)次に、実施例2について説明するが、前記
実施例1と同様な部分の説明は省略又は簡略化する。
口径を、基板側パッドのパッド径より小さく(又は同じ
に)した点に特徴がある。本実施例における基板側半田
バンプ形成前の配線基板では、図8(a)に示す様に、
その基材31の上に、パッド径200μm×厚さ15μ
mの基板側パッド32と、開口径140μmでパッド3
2の中央部が露出する開口部33を有する厚さ25μm
(パッド32を覆っている部分は厚さ10μm)のソル
ダーレジスト34を備えている。
は基板側パッド32のパッド径より小さいので、図示す
る様に、ソルダーレジスト34の開口部33の内周縁部
が、基板側パッド32の外周縁部の上部を覆う配置とな
る。そして、半田ペースト42によるスキージ印刷の際
には、ソルダーレジスト34上に、透孔径140μmの
透孔37を有する厚さ30μmのメタルマスク38を載
置する。これにより、基板側パッド32上に、ソルダー
レジスト34の開口部33及びメタルマスク38の透孔
37からなる下方に凸の開口部分39が形成される。
粒41を有する半田ペースト42を用いて、前記実施例
1と同様にしてスキージ印刷を行い、前記開口部分39
に半田ペーストを充填する。この半田ペースト42中の
フラックス43としては、還元力弱い順に、R、RA
M、RAの各タイプや、水溶性フラックスなど、どれで
も使用できる。尚、半田ペースト42中のフラックス4
3の含有量は、約半分である。
は、上述した寸法の設定により、約6.2×10-4mm
3となるので、その後前記実施例1と同様な加熱によ
り、共晶半田の体積が約3.1×10-4mm3、高さ3
7μmの基板側半田バンプ40(図8(b)参照)が形
成される。この高さは、前記実施例1に記載した素子側
半田バンプ(図4参照)の高さの53%である。
ソルダーレジスト34の開口部33の位置との位置ずれ
が起こりうる(例えば±30μm)ので、この位置ずれ
を勘案して、パッド32の径を開口部33の径よりも大
きく(例えば本実施例のように+60μm)するとよ
い。
な作用効果を奏するとともに、特に本実施例の場合に
は、パッド32の上方にのみ半田ペーストが充填される
ので、実施例1と同等な大きさの半田バンプ40を形成
するのに、実施例1と比較して、メタルマスク38の開
口径を大きくすることができるので、版抜け性がよく、
よって使用する半田ペースト42の共晶半田粒41の粒
径を大きくできるという利点がある。つまり、共晶半田
粒41の粒径を大きくできると、共晶半田粒41の表面
の酸化膜の影響が低減されて溶融性が向上するととも
に、コスト低減にも寄与する。 (実施例3)次に、実施例3について説明するが、前記
実施例2と同様な部分の説明は省略又は簡略化する。
て直接に半田ペースト印刷を行うとともに、その際に、
配線基板の基材を下治具に嵌め込む点に特徴がある。本
実施例における基板側半田バンプ形成前の配線基板で
は、図9(a)に示す様に、外径25×25mm、厚さ
1mmの基材51の上に、パッド径140μm×厚さ1
5μmの基板側パッド52と、開口径200μmの開口
部53を有する厚さ25μmのソルダーレジスト54を
備えている。
のソルダーレジスト54上を直接スキージングする。 まず、図10(a)に示す様に、表面に基板側パッド
52及びソルダーレジスト54を備えた基材51を、下
治具56の凹部57に嵌め込む。この凹部57の寸法
は、その内寸が基材51の外寸と略同じであり、その深
さは基材51を嵌め込んだ時に、ソルダーレジスト54
の表面と下治具56の表面とが略同じ高さとなる様に、
1mmに設定されている。
1を下治具56に嵌め込んだ状態で、半田粒径15〜3
8μmの共晶半田粒を有する半田ペースト58を用い
て、ソルダーレジスト54の表面にて直接にスキージン
グを行なう。 これにより、図10(c)に示す様に、ソルダーレジ
スト54の開口部53に、半田ペースト58が充填され
る。
上表面からソルダーレジスト54の表面を経由して、下
治具56の右上表面まで行うようにする。開口部53に
充填されなかった余剰半田ペースト58を下治具56上
に退避させ、ソルダーレジスト54等の上に残さないよ
うにするためである。
具56から、充填された半田ペースト58を有する基材
51を取り出す。 本実施例では、前記開口部分39の容積は、上述した寸
法の設定により、約5.5×10-4mm3となるので、
その後前記実施例2と同様な加熱により、共晶半田の体
積が約2.8×10-4mm3、高さ34μmの基板側半
田バンプ50(図9(b)参照)が形成される。
しないパッド(アライメントマークなど)がある場合に
は、スキージングの前に、半田バンプを形成しないパッ
ド上に、ポリイミド等の耐熱性のマスキングテープを貼
り、その後スキージングを行うとよい。
な作用効果を奏するとともに、特に本実施例の場合に
は、メタルマスクを使用しないで直接にスキージングを
行うので、基板側半田バンプ50の半田体積を一層少な
くすることができるという利点がある。 (実施例4)次に、実施例4について説明するが、前記
実施例3と同様な部分の説明は省略又は簡略化する。
て直接に半田ペースト印刷を行うとともに、その際に、
枠状のメタルマスクを使用する点に特徴がある。本実施
例における基板側半田バンプ形成前の配線基板では、図
11(a)に示す様に、外径25×25mm、厚さ1m
mの基材61の上に、パッド径140μm×厚さ15μ
mの基板側パッド62と、開口径200μmの開口部6
3を有する厚さ20μmのソルダーレジスト64を備え
ている。
のソルダーレジスト64に直接にスキージングを行う。 まず、図12(a)に示す様に、ソルダーレジスト6
4上に、厚さ30μmの枠状のメタルマスク66を配置
する。
に、略四角形の透孔67を有する略四角形の枠状のメタ
ルマスク66である。つまり、このメタルマスク66の
透孔67は、後に基板側半田バンプ60(図11(c)
参照)がその上に形成される基板側パッド62をすべて
透孔67内に見込むように形成されている。なお、本実
施例では、その上にバンプを形成しないパッド(非バン
プ形成パッド)68が基材61の四隅に配置されている
ので、このパッド68はマスク66で覆われるように、
透孔67が形成されている。
ムのヘラを用いてスキージングを行う場合には、メタル
マスク66の開口部67の内縁部にヘラが届かないで半
田ペーストが残留する部分ができるので、メタルマスク
66の開口67の内縁部は基板側パッド62の外周端部
から所定の間隔(本実施例では2mm程度)離すのが望
ましい。尚、ヘラが届かない部分に残留した半田ペース
トは、加熱溶融させるとボール状になるので容易に除去
できる。
ーレジスト64上にメタルマスク66を載置した状態
で、半田粒径15〜35μmの共晶半田粒を有する半田
ペースト69を用いて、ソルダーレジスト64の表面に
て直接にスキージングを行なう。
ソルダーレジスト64の開口部63に、半田ペースト6
9が充填される。なお、メタルマスク66の透孔67内
では、スキージが変形してソルダーレジスト64に直接
接触するので、半田ペーストが透孔67の内縁部以外の
ソルダーレジスト64上に残ることはない。
ダーレジスト64上からメタルマスク66を取り外す。 本実施例では、ソルダーレジスト64の開口部63の
(基板側パッド62分を除いた)容積は、上述した寸法
の設定により、約5.5×10-4mm3となるので、そ
の後の前記実施例4と同様な加熱により、共晶半田の体
積が約2.8×10-4mm3、高さ34μmの基板側半
田バンプ60が形成される。この高さは、前記実施例1
に記載した素子側半田バンプ(図4参照)の高さの49
%である。
な作用効果を奏するとともに、特に本実施例では、従来
の様に多数の透孔を有するメタルマスクを用いるのでは
なく、簡単な枠形状のメタルマスク66を用いて直接に
スキージングを行うので、その作業が極めて容易であ
る。
は、従来の様に、個々の基板側パッド62とメタルマス
クの個々の透孔の位置を合わせる様な精密な位置合わせ
の必要がないので、その点からも作業が簡易化される。
更に、このメタルマスク66を用いれば、アライメント
マーク等の非バンプ形成パッド68上には、半田ペース
ト69が塗布されないので、前記実施例3で挙げたテー
プを用いたマスキングが不要となるという利点もある。 (実施例5)次に、実施例5について説明するが、前記
実施例4と同様な部分の説明は省略又は簡略化する。
トを用いて基板側半田バンプを形成する点に特徴があ
る。 a)まず、半田バンプ形成用シートについて説明する。
本実施例に使用する半田バンプ形成用シートは、既に出
願した特願平8−325473号に記載のものと同様な
ものである。
板側半田バンプ71(図14(b)参照)の形成に使用
される半田バンプ形成用シート72は、ポリテトラフル
オロエチレン(テフロン;商標)からなる耐熱性を有す
るシート基材73の一方の表面に、共晶半田(37Pb
−63Sn)からなる円板形の多数の半田プリフォーム
74が固着されたものである。
5×18mm、厚さ100μmであり、図14(b)に
示す様に、基板側半田バンプ71を備えた配線基板76
に搭載するフリップチップ77の外径寸法と同じとされ
ている。一方、各半田プリフォーム74は、直径100
μm、厚み30μmの半田箔からなり、形成する基板側
半田バンプ71の位置と対応する位置に配置されてい
る。つまり、半田バンプ形成用シート72を配線基板7
6上に向かい合わせることにより基板側半田バンプ71
を形成するので、半田プリフォーム74の配置パターン
は、基板側半田バンプ71の配置パターンとは対称なパ
ターンとなっている。
の体積は、基板側半田バンプ71の形成に必要な体積を
確保するために、約2.4×10-4mm3とされてい
る。 b)上述した半田バンプ形成用シート72を製造するに
は、前記特願平8−325473号に記載したものと同
様な方法を採用できる。例えば、 シート基材73上に、厚さ30μmの半田箔を圧着す
る。
ト塗布及び露光現像によって、半田プリフォーム74形
成部分に、エッチングエジストを形成する。 半田箔をエッチングして、不要部分を除去し、半田プ
リフォーム74を形成する。
共晶半田の半田プリフォーム74が所定の配置パターン
で圧着された半田バンプ形成用シート72が製造され
る。
製造方法に関しては、上述した内容以外に、前記特願平
8−325473号に記載した各種の部材及びその製造
方法を採用できる。 c)次に、半田バンプ形成用シート72を使用して基板
側半田バンプ71を形成する方法について説明する。
ンプ形成用シート72を、シート基材73上の半田プリ
フォーム74が配線基板76側(即ち基板側パッド78
側)に向くように配置する。このとき、基板側パッド7
8を覆うようにフラックス(図示せず)を塗布してお
く。
田プリフォーム74の位置と各基板側パッド78の位置
が一致する様に位置合わせてして、半田バンプ形成用シ
ート72と配線基板76とを重ね合わせる。特に、本実
施例では、シート基材73の平面寸法はフリップチップ
77と同じにしてあるので、フリップチップ77の搭載
に使用する周知のチップマウンターを使用して、半田バ
ンプ形成用シート72の位置合わせを行なうことができ
る。
線基板76を重ね合わせた状態で、図示しない遠赤外線
半田リフロー炉に通し、半田プリフォーム74を約21
0℃加熱して溶融する。これにより、図15(c)に示
す様に、溶融した半田は、半田の濡れ性の低いシート基
材73側から落下して半田の濡れ性の高い基板側パッド
78上に移転する。
して基板側半田バンプ71を完成した後に、シート基材
73を剥し、最後にフラックスを溶剤で除去する。この
様にして形成された基板側半田バンプ71は、半田プリ
フォーム74が溶融した後に凝固したものであるので、
その体積は約2.4×10-4mm3と変化しないが、そ
の高さは約30μmとなる。この高さは、前記実施例1
に記載した素子側半田バンプ(図4参照)の高さの43
%である。
な作用効果を奏するとともに、特に半田ペーストを用い
るのでなく、エッチングによって形成した半田プリフォ
ーム74を用いて基板側半田バンプ71を形成するの
で、半田体積の少ない基板側半田バンプ71を容易に形
成することができる。
グレジストは、露光現像により形成するので、半田プリ
フォーム74の径及び半田体積を精密に設定できるとい
う利点がある。尚、本発明は前記実施例になんら限定さ
れるものではなく、本発明の要旨を逸脱しない範囲にお
いて種々の態様で実施しうることはいうまでもない。
を組み合わせることにより、即ち、半田ペーストの半田
粒径を小さくするとともに、メタルマスクの開口径を小
さくする手法と、ソルダーレジストの開口径をパッド径
と同じかそれより小さくする手法とを組み合わせること
により、一層半田体積の少ない基板側半田バンプを形成
することができる。
は実施例4)とを組み合わせることにより、即ち、ソル
ダーレジストの開口径をパッド径と同じかそれより小さ
くする手法と、メタルマスク上ではなく(或は枠状のメ
タルマスクを用いて)、ソルダーレジスト上で直接半田
ペーストをスキージングする手法とを組み合わせること
により、一層半田体積の少ない基板側半田バンプを形成
することができる。
板の発明では、基板側半田材料が素子側パッドから離隔
しているので、素子側パッドに含まれるCuとSnとの
反応による脆い金属間化合物が形成されることはない。
そのため、半導体素子と配線基板との熱膨張差によって
接合部分に応力がかかっても、クラックが生じにくく、
長期間にわたって接合部分の破断を効果的に防止でき
る。また、本発明では、素子側半田バンプの高さが70
μm以上である場合に、基板側半田バンプの高さが、前
記融着の際に基板側半田材料が素子側パッドから離隔す
る高さに設定されるとともに、10〜40μmの高さに
設定されている。従って、十分な接合力を確保できると
ともに、金属間化合物を形成し易いSnを基板側半田材
料に用いても、素子側パッドの成分との間でもろい金属
間化合物を生成しないので、接合部分に応力がかかって
も、クラックが生じにくく、長期間にわたって接合部分
の破断を効果的に防止できる。
では、素子側半田材料の溶融温度が基板側半田材料の溶
融温度より高く設定されているので、基板側半田材料の
みを溶融させることにより、基板側半田材料を素子側半
田バンプに融着させて、半導体素子を配線基板に接合す
ることができる。
半田バンプの高さが70μm以上である場合に、基板側
半田バンプの高さが、前記融着の際に基板側半田バンプ
を構成する基板側半田材料が素子側パッドから離隔する
高さに設定されるとともに、10〜40μmの高さに設
定されている。従って、十分な接合力を確保できるとと
もに、金属間化合物を形成し易いSnを基板側半田材料
に用いても、素子側パッドの成分との間でもろい金属間
化合物を生成しないので、接合部分に応力がかかって
も、クラックが生じにくく、長期間にわたって接合部分
の破断を効果的に防止できる。
半田バンプの高さが、素子側半田バンプの高さの60%
以下である。そのため、融着の際に、基板側半田材料が
素子側パッドに到達しないので、脆い金属間化合物が形
成されず、よって、クラックが生じにくく、接合部分の
破断を効果的に防止できる。
は、板厚20〜30μmで透孔径100μm以下の透孔
を有するメタルマスクを用いて、主として半田粒径10
〜20μmの半田粒とフラックスからなる半田ペースト
を、基板側パッド上に塗布するという方法により、小さ
な基板側半田バンプを能率よく形成することできる。
を採用できるので、多数の基板側半田バンプの形成のた
めの半田ペーストの充填作業を一度に容易に行うことが
でき、作業能率が高く、低コストであるという利点があ
る。請求項6の配線基板の製造方法では、基板側パッド
の周縁部をソルダーレジストで覆い、基板側パッドの略
中央部が露出する開口部を形成するので、この開口部の
径や厚みを設定することにより、請求項5と同様に、能
率よくかつ低コストにて多くの基板側半田バンプを一度
に形成することができる。
接にスキージングを行うので、従来より容易に半田ペー
ストの充填を行なうことができる。つまり、精密な透孔
径を有する高価なメタルマスクを使用しないので、製造
容易でコストを低減することができる。
版の凹部に配線基板を嵌め込んで、ソルダーレジストの
表面と凹部の周囲表面との高さを揃え、この状態でスキ
ージングを行なうので、メタルマスクを使用しなくて済
む。よって、精密なメタルマスクを製造する必要がな
く、コストを低減することができる。また、スキージン
グを行うためには、凹部に配線基板を嵌め込むだけでよ
く、メタルマスクの位置合わせの様な精密な位置合わせ
が不要という利点がある。
ルダーレジスト上に、複数のソルダーレジストの開口部
を見込む大きな透孔を有するメタルマスクを載置して、
スキージングを行なう。よって、請求項7と同様に、精
密な透孔径の透孔を有する高価なメタルマスクを使用す
る必要がないので、製造容易でコストを低減することが
できる。また、メタルマスクの精密な位置合わせが不要
という利点がある。
半田バンプ形成用シートを用いて基板側半田バンプを形
成するので、基板側パッド上に体積の小さな基板側半田
バンプを容易に形成することができる。特に、配線基板
に所定のパターン状に多数の基板側半田バンプを形成す
る場合には、半田バンプ形成用シート上にそのパターン
に合わせて半田材料を配置することにより、一度の加熱
溶融により、パターン状に多数の基板側半田バンプを形
成することができる。
明図である。
説明図である。
示す説明図である。
(a)はその平面図、(b)は素子側半田バンプ近傍を
拡大して示す断面図である。
その平面図、(b)は基板側半田バンプ近傍を拡大して
示す断面図である。
法を示す説明図である。す断面図である。
の接合方法を示す説明図である。
プの形成方法を示す説明図、(b)は基板側半田バンプ
近傍を拡大して示す断面図である。
プの形成方法を示す説明図、(b)は基板側半田バンプ
近傍を拡大して示す断面図である。
する手順を下治具とともに示す説明図である。
ンプ形成前の配線基板を示す断面図、(b)はスキージ
ングの際の要部を示す説明図、(c)は基板側半田バン
プ近傍を拡大して示す断面図である。
する手順をメタルマスクとともに示す説明図である。
に使用するメタルマスク等を示す説明図である。
ンプの形成に使用する半田バンプ形成用シートを示す斜
視図、(b)は配線基板及びフリップチップを示す説明
図である。
方法を示す説明図である。
Claims (10)
- 【請求項1】 Cuを含む素子側パッド上に、Snを含
まないかあるいは多くとも20wt%以下含む素子側半
田材料からなる素子側半田バンプを有する半導体素子
と、 前記素子側半田バンプより融点が低く、かつ20wt%
以上のSnを含む基板側半田材料からなる基板側半田バ
ンプを有する配線基板とを備え、 溶融していない(但し半溶融の状態を除く)前記素子側
半田バンプの側面に溶融した前記基板側半田材料が這い
上がって融着して前記素子側半田バンプと前記基板側半
田バンプとが接合することにより、前記半導体素子と前
記配線基板とが接合してなるとともに、前記基板側半田
材料が、前記素子側パッドから離隔している半導体素子
付き配線基板に用いる配線基板であって、前記素子側半田バンプの高さが70μm以上である場合
に、 前記基板側半田バンプの高さが、前記融着時に前記
基板側半田材料が前記素子側パッドから離隔する高さで
あって、10〜40μmの高さに設定されていることを
特徴とする配線基板。 - 【請求項2】 前記素子側半田材料が、Pbを主成分と
する高温半田からなり、前記基板側半田材料が、Pb−
Sn共晶半田からなることを特徴とする前記請求項1に
記載の配線基板。 - 【請求項3】 20wt%以上のSnを含む基板側半田
材料からなる基板側半田バンプを有し、素子側パッド上
に素子側半田バンプを有する半導体素子を、溶融してい
ない(但し半溶融の状態を除く)前記素子側半田バンプ
の側面に溶融した前記基板側半田材料が這い上がって融
着することにより接合するための配線基板であって、前記素子側半田バンプの高さが70μm以上である場合
に、 前記基板側半田バンプの高さが、前記融着時に前記
基板側半田材料が前記素子側パッドから離隔する高さで
あって、10〜40μmの高さに設定されていることを
特徴とする配線基板。 - 【請求項4】 前記基板側半田バンプの高さが、前記素
子側半田バンプの高さの60%以下であることを特徴と
する前記請求項1〜3のいずれかに記載の配線基板。 - 【請求項5】 前記請求項1〜4のいずれかに記載の配
線基板の製造方法であって、 板厚20〜30μmで、透孔径100μm以下の透孔を
有するメタルマスクを用いて、主として半田粒径10〜
20μmの半田粒とフラックスからなる半田ペースト
を、基板側パッド上に塗布する工程と、 前記塗布した半田ペーストを加熱により溶融させ、その
後冷却して前記基板側パッド上に前記基板側半田バンプ
を形成する工程と、 を有することを特徴とする配線基板の製造方法。 - 【請求項6】 前記請求項1〜4のいずれかに記載の配
線基板の製造方法であって、 基板側パッドの周縁部をソルダーレジストで覆い、該基
板側パッドの略中央部が露出する開口部を形成する工程
と、 メタルマスクを用いて少なくとも前記開口部に半田ペー
ストを塗布する工程と、 前記塗布した半田ペーストを
加熱により溶融させ、その後冷却して前記基板側パッド
上に前記基板側半田バンプを形成する工程と、 を有することを特徴とする配線基板の製造方法。 - 【請求項7】 前記請求項1〜4のいずれかに記載の配
線基板の製造方法であって、 基板側パッドの周縁部をソルダーレジストで覆い、該基
板側パッドの略中央部が露出する開口部を形成する工程
と、 前記ソルダーレジスト上を直接スキージングし、該ソル
ダーレジストの開口部に半田ペーストを充填する工程
と、 前記充填した半田ペーストを加熱して半田を溶融させ、
その後冷却して前記基板側半田バンプを形成する工程
と、 を有することを特徴とする配線基板の製造方法。 - 【請求項8】 前記半田ペーストを充填する工程が、 前記基板側パッド及び前記ソルダーレジストを有する配
線基板を、該配線基板の外形寸法に対応する凹部であっ
て、該配線基板を嵌め込んだときに前記ソルダーレジス
トの表面と該凹部の周囲表面との高さが揃う深さの凹部
を有する凹版に嵌め込む工程と、 この凹版に前記配線基板を嵌め込んだ状態で、前記スキ
ージングを行い前記開口部に半田ペーストを充填し、余
剰半田ペーストを前記凹版の凹部周囲表面まで移動させ
る工程と、 前記凹版から配線基板を取り外す工程と、 を有することを特徴とする前記請求項7に記載の配線基
板の製造方法。 - 【請求項9】 前記半田ペーストを充填する工程が、 前記基板側パッド及び前記ソルダーレジストを有する配
線基板の該ソルダーレジスト上に、1つの透孔の中に複
数の前記ソルダーレジストの開口部を見込む透孔を有す
るメタルマスクを載置する工程と、 このメタルマスクを配置した状態で、前記スキージング
を行い前記ソルダーレジストの開口部に半田ペーストを
充填し、余剰半田ペーストを該メタルマスクの透孔周囲
表面まで移動させる工程と、 該メタルマスクを除去する工程と、 を有することを特徴とする前記請求項7に記載の配線基
板の製造方法。 - 【請求項10】 前記請求項1〜4のいずれかに記載の
配線基板の製造方法であって、 半田に対して濡れ性の低い材料からなる基材表面のうち
基板側パッドに対応した位置に半田材料を分離可能に固
着してなる半田バンプ形成用シートを、前記半田材料が
前記基板側パッドに近接又は接触するように配置する工
程と、 前記半田バンプ形成用シートを配置した状態で、前記半
田材料を加熱して半田を溶融させ、前記基板側パッドに
該半田を移転させ、その後冷却して該基板側パッド上に
前記基板側半田バンプを形成する工程と、 を有することを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05961297A JP3500032B2 (ja) | 1997-03-13 | 1997-03-13 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05961297A JP3500032B2 (ja) | 1997-03-13 | 1997-03-13 | 配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256307A JPH10256307A (ja) | 1998-09-25 |
| JP3500032B2 true JP3500032B2 (ja) | 2004-02-23 |
Family
ID=13118256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05961297A Expired - Lifetime JP3500032B2 (ja) | 1997-03-13 | 1997-03-13 | 配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500032B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
| US20240343055A1 (en) * | 2023-03-29 | 2024-10-17 | STATS ChipPAC Pte. Ltd. | Selective stencil mask and a stencil printing method |
| US12552192B2 (en) * | 2023-03-29 | 2026-02-17 | STATS ChipPAC Pte. Ltd. | Selective stencil mask and a stencil printing method |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3314741B2 (ja) * | 1998-11-27 | 2002-08-12 | 日本電気株式会社 | 半導体パッケージ組立体及びその組立方法 |
| US10388626B2 (en) | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
| DE60141391D1 (de) | 2000-03-10 | 2010-04-08 | Chippac Inc | Flipchip-Verbindungsstruktur und dessen Herstellungsverfahren |
| WO2005048307A2 (en) | 2003-11-08 | 2005-05-26 | Chippac, Inc. | Flip chip interconnection pad layout |
| US8853001B2 (en) | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| WO2005048311A2 (en) | 2003-11-10 | 2005-05-26 | Chippac, Inc. | Bump-on-lead flip chip interconnection |
| US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US20060216860A1 (en) | 2005-03-25 | 2006-09-28 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
| US7659633B2 (en) | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| US20070105277A1 (en) | 2004-11-10 | 2007-05-10 | Stats Chippac Ltd. | Solder joint flip chip interconnection |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| WO2005093817A1 (ja) * | 2004-03-29 | 2005-10-06 | Nec Corporation | 半導体装置及びその製造方法 |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| US9258904B2 (en) | 2005-05-16 | 2016-02-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings |
| US20060255473A1 (en) | 2005-05-16 | 2006-11-16 | Stats Chippac Ltd. | Flip chip interconnect solder mask |
| US7713782B2 (en) | 2006-09-22 | 2010-05-11 | Stats Chippac, Inc. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps |
| US9847309B2 (en) | 2006-09-22 | 2017-12-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate |
| JP4963998B2 (ja) * | 2007-03-28 | 2012-06-27 | ローム株式会社 | 回路基板、半導体装置、及び半田バンプの形成方法 |
| US8349721B2 (en) | 2008-03-19 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding |
| US7759137B2 (en) | 2008-03-25 | 2010-07-20 | Stats Chippac, Ltd. | Flip chip interconnection structure with bump on partial pad and method thereof |
| US9345148B2 (en) | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
| US7897502B2 (en) | 2008-09-10 | 2011-03-01 | Stats Chippac, Ltd. | Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers |
| US8198186B2 (en) | 2008-12-31 | 2012-06-12 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
| US8659172B2 (en) | 2008-12-31 | 2014-02-25 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material with solder mask patch |
| US8039384B2 (en) | 2010-03-09 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces |
| US8409978B2 (en) | 2010-06-24 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe |
| US8492197B2 (en) | 2010-08-17 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate |
| US8435834B2 (en) | 2010-09-13 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP |
| JP5709326B2 (ja) * | 2013-05-02 | 2015-04-30 | ローム株式会社 | 半導体装置 |
| CN112185928A (zh) * | 2020-10-22 | 2021-01-05 | 上海艾为电子技术股份有限公司 | 一种芯片封装结构及其制备方法、封装芯片 |
| CN118073276B (zh) * | 2024-03-01 | 2024-10-15 | 无锡中微高科电子有限公司 | 一种改善倒扣焊器件凸点焊接强度的后处理方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187638A (ja) * | 1987-01-30 | 1988-08-03 | Hitachi Ltd | 半導体チツプ接続方法 |
| JP2891427B2 (ja) * | 1990-02-02 | 1999-05-17 | 田中電子工業株式会社 | 半導体素子のAl電極パッド構造 |
| JPH06112212A (ja) * | 1992-09-25 | 1994-04-22 | Rohm Co Ltd | 電子部品におけるバンプ電極の形成方法 |
| JP3121464B2 (ja) * | 1992-12-28 | 2000-12-25 | ローム株式会社 | バンプ形成法およびバンプ製造装置 |
| JPH06252152A (ja) * | 1993-02-22 | 1994-09-09 | Ibiden Co Ltd | セラミックス配線板のはんだバンプ形成方法 |
| JPH06267963A (ja) * | 1993-03-17 | 1994-09-22 | Rohm Co Ltd | 半導体部品におけるバンプ電極の形成方法 |
| JPH07273439A (ja) * | 1994-03-31 | 1995-10-20 | Du Pont Kk | 半田バンプ形成方法 |
| JPH07321113A (ja) * | 1994-05-23 | 1995-12-08 | Sony Corp | 半田バンプの形成方法 |
| JPH08203953A (ja) * | 1995-01-25 | 1996-08-09 | Nissan Motor Co Ltd | 半導体装置のボンディングパッド部の構造 |
| JPH08204322A (ja) * | 1995-01-26 | 1996-08-09 | Ibiden Co Ltd | バンプの形成方法 |
| JPH08264932A (ja) * | 1995-03-23 | 1996-10-11 | Hitachi Techno Eng Co Ltd | はんだバンプ形成法 |
| JP3311215B2 (ja) * | 1995-09-28 | 2002-08-05 | 株式会社東芝 | 半導体装置 |
| JPH1041351A (ja) * | 1996-07-24 | 1998-02-13 | Shinko Electric Ind Co Ltd | バンプ付きセラミックパッケージ |
-
1997
- 1997-03-13 JP JP05961297A patent/JP3500032B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
| US20240343055A1 (en) * | 2023-03-29 | 2024-10-17 | STATS ChipPAC Pte. Ltd. | Selective stencil mask and a stencil printing method |
| US12552192B2 (en) * | 2023-03-29 | 2026-02-17 | STATS ChipPAC Pte. Ltd. | Selective stencil mask and a stencil printing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256307A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3500032B2 (ja) | 配線基板及びその製造方法 | |
| US6454159B1 (en) | Method for forming electrical connecting structure | |
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| JP3554695B2 (ja) | 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法 | |
| US5873512A (en) | Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier | |
| TWI549204B (zh) | Manufacturing method of semiconductor device | |
| US7842599B2 (en) | Bumping electronic components using transfer substrates | |
| JP3116130B2 (ja) | Bga接続構造の形成方法 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
| JPH04273453A (ja) | 直接チップ取り付け方法 | |
| JP2000357853A (ja) | 電気構造およびその形成方法 | |
| JP2004193334A (ja) | バンプ形成用シートおよびその製造方法 | |
| CN108198794A (zh) | 一种芯片封装体及其制备方法 | |
| JP2003243448A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| CN108231717A (zh) | 一种封装元件及其制备方法 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JP4326105B2 (ja) | フリップチップ実装方法 | |
| KR101050567B1 (ko) | 반도체 연결패드 상의 금속범프 형성방법 | |
| JPH08139427A (ja) | 球状電極の形成方法 | |
| JP3001053B2 (ja) | バンプの形成方法及び電子装置 | |
| JPH10173001A (ja) | 半田バンプ形成用部材、その製造方法、半田バンプ付基板の製造方法及び半田バンプ付基板の損傷半田バンプの再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |