JP2870497B2 - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JP2870497B2 JP2870497B2 JP8203891A JP20389196A JP2870497B2 JP 2870497 B2 JP2870497 B2 JP 2870497B2 JP 8203891 A JP8203891 A JP 8203891A JP 20389196 A JP20389196 A JP 20389196A JP 2870497 B2 JP2870497 B2 JP 2870497B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor element
- circuit board
- sealing resin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H10W74/012—
-
- H10W74/15—
-
- H10W90/701—
-
- H10W72/01257—
-
- H10W72/072—
-
- H10W72/07211—
-
- H10W72/07236—
-
- H10W72/07253—
-
- H10W72/073—
-
- H10W72/07337—
-
- H10W72/234—
-
- H10W72/241—
-
- H10W72/354—
-
- H10W72/856—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Wire Bonding (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
【発明の属する技術分野】本発明は、半導体素子を実装
する方法および半導体装置に関し、特に、フリップチッ
プ方式による半導体素子を基板に実装する方法および半
導体装置に関する。
する方法および半導体装置に関し、特に、フリップチッ
プ方式による半導体素子を基板に実装する方法および半
導体装置に関する。
【0001】
【従来の技術】近年、電子機器の小型化、低価格化に伴
い、半導体素子を基板に高密度で実装するための構造が
簡略化されてきている。このような簡略化された構造を
有する半導体素子の高密度実装構造としてフリップチッ
プ方式が提案されている。
い、半導体素子を基板に高密度で実装するための構造が
簡略化されてきている。このような簡略化された構造を
有する半導体素子の高密度実装構造としてフリップチッ
プ方式が提案されている。
【0002】フリップチップ方式の実装方法は、複数の
バンプ電極が少なくとも一つの面に実装された半導体素
子を、その面をフェイスダウンさせて回路基板に接続す
るものであり、特開平4−82241号公報に開示され
ている。
バンプ電極が少なくとも一つの面に実装された半導体素
子を、その面をフェイスダウンさせて回路基板に接続す
るものであり、特開平4−82241号公報に開示され
ている。
【0003】図3(a)および(b)を参照して、従来
のフリップチップ実装構造について説明する。
のフリップチップ実装構造について説明する。
【0004】回路基板31上に、ゴム等の弾性回復力を
有する物質からなる絶縁性樹脂層32が形成されてい
る。さらに、絶縁性樹脂層32上にスパッタリング法あ
るいは蒸着法により実装用パッド33が形成されてい
る。絶縁性樹脂層32上の半導体素子34が基板31に
固定されるべき領域に封止樹脂35が塗布されている。
一方、半導体素子34の基板31側の面には、複数のバ
ンプ電極36が形成されている。
有する物質からなる絶縁性樹脂層32が形成されてい
る。さらに、絶縁性樹脂層32上にスパッタリング法あ
るいは蒸着法により実装用パッド33が形成されてい
る。絶縁性樹脂層32上の半導体素子34が基板31に
固定されるべき領域に封止樹脂35が塗布されている。
一方、半導体素子34の基板31側の面には、複数のバ
ンプ電極36が形成されている。
【0005】まず、半導体素子34の下面に設けられる
複数のバンプ電極36と基板31上の実装用パッド33
との位置合わせを行い、次いで、半導体素子34が基板
31上に加圧圧接される。この際、半導体素子34のバ
ンプ電極36と基板31上の実装用パッド33との間に
存在していた封止樹脂35が押し出されるため、バンプ
電極36と実装用パッド33とが電気的に接続される。
この従来のフリップチップ実装構造では、基板31と実
装用パッド33との間に弾性回復力を有する絶縁性樹脂
層32が形成されているために、絶縁性樹脂層32の弾
性回復力と封止樹脂35の収縮力によってバンプ電極3
6と実装用パッド33との電気的接続が安定して保持さ
れる。
複数のバンプ電極36と基板31上の実装用パッド33
との位置合わせを行い、次いで、半導体素子34が基板
31上に加圧圧接される。この際、半導体素子34のバ
ンプ電極36と基板31上の実装用パッド33との間に
存在していた封止樹脂35が押し出されるため、バンプ
電極36と実装用パッド33とが電気的に接続される。
この従来のフリップチップ実装構造では、基板31と実
装用パッド33との間に弾性回復力を有する絶縁性樹脂
層32が形成されているために、絶縁性樹脂層32の弾
性回復力と封止樹脂35の収縮力によってバンプ電極3
6と実装用パッド33との電気的接続が安定して保持さ
れる。
【0006】
【発明が解決しようとする課題】しかしながら、この従
来のフリップチップ実装構造では、温度サイクル試験等
の加速試験において絶縁性樹脂層の弾性回復力および封
止樹脂の収縮力が劣化しやすく、結果として、封止樹脂
の熱膨張量がその収縮力および絶縁性樹脂層の弾性回復
力を上回り、バンプ電極と実装用パッドの間に隙間が形
成される。したがって、バンプ電極と実装用パッドとの
間に形成された隙間が原因で、半導体素子と基板とが接
続不良を起こす。
来のフリップチップ実装構造では、温度サイクル試験等
の加速試験において絶縁性樹脂層の弾性回復力および封
止樹脂の収縮力が劣化しやすく、結果として、封止樹脂
の熱膨張量がその収縮力および絶縁性樹脂層の弾性回復
力を上回り、バンプ電極と実装用パッドの間に隙間が形
成される。したがって、バンプ電極と実装用パッドとの
間に形成された隙間が原因で、半導体素子と基板とが接
続不良を起こす。
【0007】さらに、この従来のフリップチップ実装構
造では、実装用パッドおよび絶縁性樹脂層を弾性変形さ
せた状態で、半導体素子と基板とを接続させている。そ
のため、温度変化により封止樹脂の収縮力と絶縁性樹脂
層の弾性回復力とのバランスが変化した場合、それに伴
って実装用パッドの変形状態も変化する。このように、
温度変化により、実装用パッドにかなりのストレスが加
わることになり、その結果、実装用パッドが損傷して、
断線等が生じるケースもある。
造では、実装用パッドおよび絶縁性樹脂層を弾性変形さ
せた状態で、半導体素子と基板とを接続させている。そ
のため、温度変化により封止樹脂の収縮力と絶縁性樹脂
層の弾性回復力とのバランスが変化した場合、それに伴
って実装用パッドの変形状態も変化する。このように、
温度変化により、実装用パッドにかなりのストレスが加
わることになり、その結果、実装用パッドが損傷して、
断線等が生じるケースもある。
【0008】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の半導体素子の実装方法は、基板上に配置
された実装用パッドの表面に金属粉を散布して固着し、
該表面に凹凸部を形成するステップと、凹凸部が形成さ
れた前記実装用パッドを該凹凸部の深さよりも薄い厚さ
の物質で覆うステップと、前記基板上に封止樹脂を供給
するステップと、前記半導体素子に形成されたバンプ電
極を前記実装用パッドに形成された前記凹凸部に食い込
ませるステップと、前記封止樹脂を硬化するステップと
を含むことを特徴とする。
めに、本発明の半導体素子の実装方法は、基板上に配置
された実装用パッドの表面に金属粉を散布して固着し、
該表面に凹凸部を形成するステップと、凹凸部が形成さ
れた前記実装用パッドを該凹凸部の深さよりも薄い厚さ
の物質で覆うステップと、前記基板上に封止樹脂を供給
するステップと、前記半導体素子に形成されたバンプ電
極を前記実装用パッドに形成された前記凹凸部に食い込
ませるステップと、前記封止樹脂を硬化するステップと
を含むことを特徴とする。
【0009】
【0010】
【発明の実施の形態】次に、本発明の実装方法および半
導体装置の第1の実施形態について図面を参照して詳細
に説明する。
導体装置の第1の実施形態について図面を参照して詳細
に説明する。
【0011】図1(a)〜(h)は、本実施形態の実装
方法に関連する参考例の手順を示す断面図およびその手
順によって形成される半導体装置の構成を示す断面図で
ある。
方法に関連する参考例の手順を示す断面図およびその手
順によって形成される半導体装置の構成を示す断面図で
ある。
【0012】図1(a)を参照すると、半導体素子が未
実装である回路基板1上に実装用パッド2が配置され
る。回路基板1の基材の種類は特に限定されるものでは
ないが、例えば、エポキシ材を基材としたプリント配線
基板を用いることができる。また、実装用パッド2は、
例えば、銅により形成される。
実装である回路基板1上に実装用パッド2が配置され
る。回路基板1の基材の種類は特に限定されるものでは
ないが、例えば、エポキシ材を基材としたプリント配線
基板を用いることができる。また、実装用パッド2は、
例えば、銅により形成される。
【0013】図1(b)を参照すると、回路基板1上に
形成された実装用パッド2に対し、無電解ニッケルめっ
き3が施される。めっき3の厚さは、特に限定されるも
のではないが、例えば、5μm程度とする。
形成された実装用パッド2に対し、無電解ニッケルめっ
き3が施される。めっき3の厚さは、特に限定されるも
のではないが、例えば、5μm程度とする。
【0014】次に、図1(c)に示されるように、回路
基板1上のニッケルめっき3が施された実装用パッド2
以外の領域に保護レジスト4が形成される。この保護レ
ジスト4は、次工程で実施されるニッケルめっき3に対
するサンドブラスト処理の際に、ニッケルめっき3以外
の領域が損傷を受けないように、その領域を保護するも
のであり、その材質、厚さ等は特に限定されないが、保
護レジスト4として、厚さ40μmのエポキシ系の樹脂
膜が採用される。
基板1上のニッケルめっき3が施された実装用パッド2
以外の領域に保護レジスト4が形成される。この保護レ
ジスト4は、次工程で実施されるニッケルめっき3に対
するサンドブラスト処理の際に、ニッケルめっき3以外
の領域が損傷を受けないように、その領域を保護するも
のであり、その材質、厚さ等は特に限定されないが、保
護レジスト4として、厚さ40μmのエポキシ系の樹脂
膜が採用される。
【0015】次に、図1(d)に示されるように、保護
レジスト4が形成された回路基板1の全面にサンドブラ
スト5が施され、実装用パッド2の表面が粗化される。
つまり、回路基板1の全面に砂を吹き付けて、その全面
を粗い面にする。ここで、サンドブラスト5に使用され
る砂として、粗化された面の凹凸の深さが3〜4μmと
なるような粒度のものを使用することができる。
レジスト4が形成された回路基板1の全面にサンドブラ
スト5が施され、実装用パッド2の表面が粗化される。
つまり、回路基板1の全面に砂を吹き付けて、その全面
を粗い面にする。ここで、サンドブラスト5に使用され
る砂として、粗化された面の凹凸の深さが3〜4μmと
なるような粒度のものを使用することができる。
【0016】次に、サンドブラスト処理が施された回路
基板1は、超音波洗浄が施された後、その回路基板1上
に形成された保護レジストが剥離される。ここで、前工
程で、回路基板1の全面に吹き付けられた砂が、ニッケ
ルめっき3が施された実装用パッド2に埋まる可能性が
あるため、その埋まった砂を除去するために、超音波洗
浄は必要である。また、保護レジスト4を剥離する方法
は、公知の技術で行われる。本工程が施されると、図1
(e)に示されるように、回路基板1上には、表面が粗
化されたニッケルめっき3が施された実装用パッド2の
みが残留する。
基板1は、超音波洗浄が施された後、その回路基板1上
に形成された保護レジストが剥離される。ここで、前工
程で、回路基板1の全面に吹き付けられた砂が、ニッケ
ルめっき3が施された実装用パッド2に埋まる可能性が
あるため、その埋まった砂を除去するために、超音波洗
浄は必要である。また、保護レジスト4を剥離する方法
は、公知の技術で行われる。本工程が施されると、図1
(e)に示されるように、回路基板1上には、表面が粗
化されたニッケルめっき3が施された実装用パッド2の
みが残留する。
【0017】次に、図1(f)に示されるように、粗化
されたニッケルめっき3上に公知の技術により薄付け無
電解金めっき6が施され、実装用パッド2を金パッドと
する。ここで、本実施形態では、金めっきの厚さは、ニ
ッケルめっき3上に形成された粗化面がつぶされないよ
うに、粗化面の凹凸の深さよりも薄くする必要があり、
例えば、0.03μmとする。したがって、回路基板1
上に凹凸の粗化面を有する実装用金パッドを形成するこ
とができる。
されたニッケルめっき3上に公知の技術により薄付け無
電解金めっき6が施され、実装用パッド2を金パッドと
する。ここで、本実施形態では、金めっきの厚さは、ニ
ッケルめっき3上に形成された粗化面がつぶされないよ
うに、粗化面の凹凸の深さよりも薄くする必要があり、
例えば、0.03μmとする。したがって、回路基板1
上に凹凸の粗化面を有する実装用金パッドを形成するこ
とができる。
【0018】次に、図1(g)に示されるように、回路
基板1上の搭載部に封止樹脂7が供給される。ここで、
封止樹脂7の供給方法として、スクリーン印刷工法やデ
ィスペンサーを利用した供給方法等、公知の技術を適用
することができる。また、封止樹脂7としては、エポキ
シ系の熱硬化型即硬化性樹脂であって、硬化収縮率の値
が熱膨張率の値よりも大きい樹脂が使用される。例え
ば、本実施形態では、270度で30秒ほどの加熱で硬
化が完了する樹脂を封止樹脂7として用いる。
基板1上の搭載部に封止樹脂7が供給される。ここで、
封止樹脂7の供給方法として、スクリーン印刷工法やデ
ィスペンサーを利用した供給方法等、公知の技術を適用
することができる。また、封止樹脂7としては、エポキ
シ系の熱硬化型即硬化性樹脂であって、硬化収縮率の値
が熱膨張率の値よりも大きい樹脂が使用される。例え
ば、本実施形態では、270度で30秒ほどの加熱で硬
化が完了する樹脂を封止樹脂7として用いる。
【0019】また、回路基板1に実装すべき半導体素子
8には、その回路基板1側の表面に、バンプ電極9が形
成されている。そして、封止樹脂7が回路基板1上に供
給された状態で、半導体素子8のバンプ電極9と回路基
板上1上の実装用パッド2を位置合わせし、図1(h)
に示されるように、加圧・加熱によって半導体素子8を
回路基板1に接続する。その際、封止樹脂7は加熱によ
り硬化される。加圧量はバンプ電極9が実装用パッド2
の粗化面の凹凸に食い込むのに充分な量とし、例えば、
バンプ電極9当たり30gとする。また、加熱量は、例
えば、半導体素子8側を270度、回路基板1側を80
度とし、保持時間を30秒とする。
8には、その回路基板1側の表面に、バンプ電極9が形
成されている。そして、封止樹脂7が回路基板1上に供
給された状態で、半導体素子8のバンプ電極9と回路基
板上1上の実装用パッド2を位置合わせし、図1(h)
に示されるように、加圧・加熱によって半導体素子8を
回路基板1に接続する。その際、封止樹脂7は加熱によ
り硬化される。加圧量はバンプ電極9が実装用パッド2
の粗化面の凹凸に食い込むのに充分な量とし、例えば、
バンプ電極9当たり30gとする。また、加熱量は、例
えば、半導体素子8側を270度、回路基板1側を80
度とし、保持時間を30秒とする。
【0020】本参考例の半導体素子の実装方法によれ
ば、半導体素子8と回路基板1との間に介在する封止樹
脂7の収縮率による両者の接続力だけでなく、バンプ電
極9が実装用パッド2の粗化面の凹凸に食い込むことに
よる機械的な接続力が働くため、常に、安定した接続状
態を維持することができる。
ば、半導体素子8と回路基板1との間に介在する封止樹
脂7の収縮率による両者の接続力だけでなく、バンプ電
極9が実装用パッド2の粗化面の凹凸に食い込むことに
よる機械的な接続力が働くため、常に、安定した接続状
態を維持することができる。
【0021】次に、本発明の第1の実施形態について図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
【0022】図2(a)〜(g)は、本発明の第1の実
施形態の半導体素子の実装方法の手順を示す断面図およ
びその手順によって形成される半導体装置の構成を示す
断面図である。
施形態の半導体素子の実装方法の手順を示す断面図およ
びその手順によって形成される半導体装置の構成を示す
断面図である。
【0023】図2(a)を参照すると、回路基板1上に
は、実装用パッド2が形成されている。回路基板1およ
び実装用パッド2は、前述の第1の実施形態の構成と同
様のものが使用され得る。
は、実装用パッド2が形成されている。回路基板1およ
び実装用パッド2は、前述の第1の実施形態の構成と同
様のものが使用され得る。
【0024】図2(b)を参照すると、回路基板1上に
形成された実装用パッド2に印刷法により銅ペースト1
0が塗布される。銅ペースト10の種類としては、硬化
後の導電率ができるだけ低いものが望ましい。また、銅
ペースト10内の銅粒子の径は、できるだけ小径のもの
とし、例えば、平均5μm径とする。銅ペーストの塗布
厚は15μm以下が好ましく、例えば、厚さ20μmの
メタルマスクを用いて形成される13μmの塗布厚の銅
ペーストが用いられる。
形成された実装用パッド2に印刷法により銅ペースト1
0が塗布される。銅ペースト10の種類としては、硬化
後の導電率ができるだけ低いものが望ましい。また、銅
ペースト10内の銅粒子の径は、できるだけ小径のもの
とし、例えば、平均5μm径とする。銅ペーストの塗布
厚は15μm以下が好ましく、例えば、厚さ20μmの
メタルマスクを用いて形成される13μmの塗布厚の銅
ペーストが用いられる。
【0025】次に、図2(c)に示されるように、実装
用パッド2に塗布された銅ペースト10上に金属粉11
が吹き付けられる。吹き付けられる金属粉として、例え
ば、銅製の粉砕タイプの金属粉であって粒径が平均15
μm程度のものが用いられる。
用パッド2に塗布された銅ペースト10上に金属粉11
が吹き付けられる。吹き付けられる金属粉として、例え
ば、銅製の粉砕タイプの金属粉であって粒径が平均15
μm程度のものが用いられる。
【0026】次に、図2(d)に示されるように、回路
基板1を加熱し、銅ペースト10を硬化し、金属粉11
を銅ペースト10内に固着する。銅ペースト10の硬化
は、オーブンにより銅ペーストの特性に応じた条件で行
われる。回路基板1上で銅ペースト10が塗布されてい
ない領域には、金属粉11が付着しないため、その金属
粉11は、銅ペースト10の硬化後に行われる超音波洗
浄等の処理により、回路基板1上から除去される。
基板1を加熱し、銅ペースト10を硬化し、金属粉11
を銅ペースト10内に固着する。銅ペースト10の硬化
は、オーブンにより銅ペーストの特性に応じた条件で行
われる。回路基板1上で銅ペースト10が塗布されてい
ない領域には、金属粉11が付着しないため、その金属
粉11は、銅ペースト10の硬化後に行われる超音波洗
浄等の処理により、回路基板1上から除去される。
【0027】次に、図2(e)に示されるように、金属
粉11が表面に固着した実装用パッド2上に薄付けの無
電解ニッケル−金めっき12が施される。めっき厚は、
実装用パッド2上に固着された金属粉による突起をつぶ
さないために、例えば、ニッケル3μm、金0.03μ
mと非常に薄くする。これにより、回路基板1上に、凹
凸の表面を有する実装用金パッドを形成することができ
る。
粉11が表面に固着した実装用パッド2上に薄付けの無
電解ニッケル−金めっき12が施される。めっき厚は、
実装用パッド2上に固着された金属粉による突起をつぶ
さないために、例えば、ニッケル3μm、金0.03μ
mと非常に薄くする。これにより、回路基板1上に、凹
凸の表面を有する実装用金パッドを形成することができ
る。
【0028】次に、図2(f)に示されるように、回路
基板1上の搭載部に封止樹脂7を供給する。封止樹脂7
の供給方法は、前述のスクリーン印刷工法等が採用され
る。また、封止樹脂7は、前述の第1の実施形態で用い
られた樹脂と同様のものが用いられる。
基板1上の搭載部に封止樹脂7を供給する。封止樹脂7
の供給方法は、前述のスクリーン印刷工法等が採用され
る。また、封止樹脂7は、前述の第1の実施形態で用い
られた樹脂と同様のものが用いられる。
【0029】回路基板1上に封止樹脂7が供給された状
態で、半導体素子8のバンプ電極9と回路基板1上の実
装用パッド2とが位置合わせされ、図2(g)に示され
るように、加圧・加熱により半導体素子8が回路基板1
に接続される。その際、封止樹脂7は、加熱により硬化
される。ここで、この加圧量および加熱量は、前述の第
1の実施形態で例示された値を適用することができる。
態で、半導体素子8のバンプ電極9と回路基板1上の実
装用パッド2とが位置合わせされ、図2(g)に示され
るように、加圧・加熱により半導体素子8が回路基板1
に接続される。その際、封止樹脂7は、加熱により硬化
される。ここで、この加圧量および加熱量は、前述の第
1の実施形態で例示された値を適用することができる。
【0030】このように、本実施形態によれば、半導体
素子8と回路基板1との間に介在する樹脂の収縮率によ
る両者の接続力だけでなく、半導体素子8のバンプ電極
9が実装用パッド2の粗化面の凹凸に食い込むことによ
る機械的な接続力が作用するため、安定した接続状態を
維持することができる。
素子8と回路基板1との間に介在する樹脂の収縮率によ
る両者の接続力だけでなく、半導体素子8のバンプ電極
9が実装用パッド2の粗化面の凹凸に食い込むことによ
る機械的な接続力が作用するため、安定した接続状態を
維持することができる。
【0031】
【発明の効果】以上説明したように、本発明によれば、
実装用パッドの表面に形成された凹凸部にバンプ電極を
食い込ませることによって、半導体素子と基板とを接続
しているために、半導体素子と基板との間に介在する封
止樹脂の収縮率による接続力だけでなく、機械的な接続
力を得ることができる。したがって、接続強度および接
続信頼性を大幅に向上することができる。
実装用パッドの表面に形成された凹凸部にバンプ電極を
食い込ませることによって、半導体素子と基板とを接続
しているために、半導体素子と基板との間に介在する封
止樹脂の収縮率による接続力だけでなく、機械的な接続
力を得ることができる。したがって、接続強度および接
続信頼性を大幅に向上することができる。
【0032】また、封止樹脂として硬化収縮率の値が熱
膨張率の値より大きい樹脂を用いているために、高温環
境下においても安定した接続を維持することができる。
膨張率の値より大きい樹脂を用いているために、高温環
境下においても安定した接続を維持することができる。
【0033】また、実装用パッド等を変形させることな
く、高い接続強度を得ているために、実装用パッドの損
傷を防ぐことができる。
く、高い接続強度を得ているために、実装用パッドの損
傷を防ぐことができる。
【図1】本発明の半導体素子の実装方法および半導体装
置に関係する参考例の構造を示す断面図である。
置に関係する参考例の構造を示す断面図である。
【図2】本発明の第1の実施形態の半導体素子の実装方
法および半導体装置の構造を示す断面図である。
法および半導体装置の構造を示す断面図である。
【図3】従来の半導体素子の実装方法を示す断面図であ
る。
る。
1 回路基板 2 実装用パッド 3 無電解ニッケルめっき 4 保護レジスト 5 サンドブラスト 6 薄付無電解金めっき 7 封止樹脂 8 半導体素子 9 バンプ電極 10 銅ペースト 11 金属粉 12 無電解ニッケル−金めっき
Claims (1)
- 【請求項1】 半導体素子を基板に実装する方法であっ
て、 前記基板上に配置された実装用パッドの表面に金属粉を
散布して固着し、該表面に凹凸部を形成するステップ
と、 凹凸部が形成された前記実装用パッドを該凹凸部の深さ
よりも薄い厚さの物質で覆うステップと、 前記基板上に封止樹脂を供給するステップと、 前記半導体素子に形成されたバンプ電極を前記実装用パ
ッドに形成された前記凹凸部に食い込ませるステップ
と、 前記封止樹脂を硬化するステップとを含むことを特徴と
する半導体素子の実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8203891A JP2870497B2 (ja) | 1996-08-01 | 1996-08-01 | 半導体素子の実装方法 |
| US09/299,906 US6133066A (en) | 1996-08-01 | 1999-04-28 | Semiconductor element mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8203891A JP2870497B2 (ja) | 1996-08-01 | 1996-08-01 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050765A JPH1050765A (ja) | 1998-02-20 |
| JP2870497B2 true JP2870497B2 (ja) | 1999-03-17 |
Family
ID=16481436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8203891A Expired - Lifetime JP2870497B2 (ja) | 1996-08-01 | 1996-08-01 | 半導体素子の実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6133066A (ja) |
| JP (1) | JP2870497B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG92685A1 (en) * | 1999-03-10 | 2002-11-19 | Towa Corp | Method of coating semiconductor wafer with resin and mold used therefor |
| US10388626B2 (en) | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
| DE60141391D1 (de) * | 2000-03-10 | 2010-04-08 | Chippac Inc | Flipchip-Verbindungsstruktur und dessen Herstellungsverfahren |
| JP2001358442A (ja) * | 2000-06-14 | 2001-12-26 | Nec Corp | 半導体パッケージの実装構造 |
| US6546620B1 (en) * | 2000-06-29 | 2003-04-15 | Amkor Technology, Inc. | Flip chip integrated circuit and passive chip component package fabrication method |
| US6576495B1 (en) * | 2000-08-30 | 2003-06-10 | Micron Technology, Inc. | Microelectronic assembly with pre-disposed fill material and associated method of manufacture |
| TW473955B (en) * | 2000-12-04 | 2002-01-21 | Questech Solutions Pte Ltd | Method for producing a flip chip package |
| US6866741B2 (en) * | 2001-01-08 | 2005-03-15 | Fujitsu Limited | Method for joining large substrates |
| US6800169B2 (en) * | 2001-01-08 | 2004-10-05 | Fujitsu Limited | Method for joining conductive structures and an electrical conductive article |
| JP2002222832A (ja) | 2001-01-29 | 2002-08-09 | Nec Corp | 半導体装置及び半導体素子の実装方法 |
| KR100379562B1 (ko) * | 2001-02-15 | 2003-04-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지의 플립칩 본딩방법 |
| US20030183416A1 (en) * | 2002-03-29 | 2003-10-02 | White Jerry L. | Method of electrically coupling an electronic component to a substrate |
| US6844618B2 (en) * | 2002-04-04 | 2005-01-18 | Micron Technology, Inc. | Microelectronic package with reduced underfill and methods for forming such packages |
| US7109588B2 (en) | 2002-04-04 | 2006-09-19 | Micron Technology, Inc. | Method and apparatus for attaching microelectronic substrates and support members |
| EP1525630A2 (de) * | 2002-07-29 | 2005-04-27 | Siemens Aktiengesellschaft | Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu |
| JP4274013B2 (ja) | 2004-03-18 | 2009-06-03 | セイコーエプソン株式会社 | 基板接合体の製造方法、基板接合体 |
| JP4426900B2 (ja) * | 2004-05-10 | 2010-03-03 | 三井金属鉱業株式会社 | プリント配線基板、その製造方法および半導体装置 |
| JP4661122B2 (ja) * | 2004-05-18 | 2011-03-30 | ソニー株式会社 | 部品実装配線基板および配線基板への部品の実装方法 |
| US20050260789A1 (en) * | 2004-05-21 | 2005-11-24 | Texas Instruments Incorporated | Method and system for applying an adhesive substance on an electronic device |
| DE102004047522B3 (de) * | 2004-09-28 | 2006-04-06 | Infineon Technologies Ag | Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben |
| US8278751B2 (en) | 2005-02-08 | 2012-10-02 | Micron Technology, Inc. | Methods of adhering microfeature workpieces, including a chip, to a support member |
| DE102005013323A1 (de) * | 2005-03-22 | 2006-10-05 | Infineon Technologies Ag | Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren |
| JP2007305799A (ja) * | 2006-05-11 | 2007-11-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2008071576A2 (de) * | 2006-12-11 | 2008-06-19 | Continental Automotive Gmbh | Schaltungsanordnung und verfahren zum herstellen einer schaltungsanordnung |
| US8240036B2 (en) | 2008-04-30 | 2012-08-14 | Panasonic Corporation | Method of producing a circuit board |
| DE102009013826A1 (de) * | 2009-03-18 | 2011-03-10 | Michalk, Manfred, Dr. | Schaltungsanordnung, Verfahren zum elektrischen und/oder mechanischen Verbinden und Vorrichtung zum Aufbringen von Verbindungselementen |
| EP2496061A4 (en) * | 2009-10-30 | 2014-01-08 | Panasonic Corp | CIRCUIT BOARD AND SEMICONDUCTOR DEVICE WITH A COMPONENT MOUNTED ON A PCB |
| US9332642B2 (en) | 2009-10-30 | 2016-05-03 | Panasonic Corporation | Circuit board |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US35119A (en) * | 1862-04-29 | Improvement in corn-sh ellers | ||
| JPS52124865A (en) * | 1976-04-13 | 1977-10-20 | Sharp Corp | Semiconductor device |
| US4786545A (en) * | 1986-02-28 | 1988-11-22 | Seiko Epson Corporation | Circuit substrate and method for forming bumps on the circuit substrate |
| US4937653A (en) | 1988-07-21 | 1990-06-26 | American Telephone And Telegraph Company | Semiconductor integrated circuit chip-to-chip interconnection scheme |
| JP2502794B2 (ja) * | 1990-07-24 | 1996-05-29 | 松下電器産業株式会社 | 半導体装置 |
-
1996
- 1996-08-01 JP JP8203891A patent/JP2870497B2/ja not_active Expired - Lifetime
-
1999
- 1999-04-28 US US09/299,906 patent/US6133066A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6133066A (en) | 2000-10-17 |
| JPH1050765A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2870497B2 (ja) | 半導体素子の実装方法 | |
| US6372547B2 (en) | Method for manufacturing electronic device with resin layer between chip carrier and circuit wiring board | |
| EP0042693B1 (en) | Semi-conductor power device assembly and method of manufacture thereof | |
| US6774315B1 (en) | Floating interposer | |
| JP2002026072A5 (ja) | ||
| JP2001085560A (ja) | 半導体装置およびその製造方法 | |
| US6058021A (en) | Structure of mounting a semiconductor element onto a substrate | |
| JPH1145954A (ja) | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 | |
| US6538335B2 (en) | Semiconductor apparatus and a semiconductor device mounting method | |
| KR20010029800A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2850894B2 (ja) | 半導体実装方法 | |
| KR20010083235A (ko) | 베어칩의 장착 방법 및 장치 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| US6008072A (en) | Tape automated bonding method | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP3468103B2 (ja) | 電子部品の実装方法 | |
| JP2001230267A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JPH1116946A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981201 |