[go: up one dir, main page]

KR20150121244A - 무선 주파수 멀티-칩 집적 회로 패키지들을 위한 전자기 간섭 인클로저 - Google Patents

무선 주파수 멀티-칩 집적 회로 패키지들을 위한 전자기 간섭 인클로저 Download PDF

Info

Publication number
KR20150121244A
KR20150121244A KR1020157028226A KR20157028226A KR20150121244A KR 20150121244 A KR20150121244 A KR 20150121244A KR 1020157028226 A KR1020157028226 A KR 1020157028226A KR 20157028226 A KR20157028226 A KR 20157028226A KR 20150121244 A KR20150121244 A KR 20150121244A
Authority
KR
South Korea
Prior art keywords
circuit component
package
substrate
metal casing
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020157028226A
Other languages
English (en)
Other versions
KR101657622B1 (ko
Inventor
규평 황
영규 송
동욱 김
창한 윤
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150121244A publication Critical patent/KR20150121244A/ko
Application granted granted Critical
Publication of KR101657622B1 publication Critical patent/KR101657622B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L21/82—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

일 특징은, 기판 및 기판에 커플링된 전자기 간섭(EMI) 쉴드를 포함하는 멀티-칩 패키지에 관한 것이다. 적어도 하나의 집적 회로가 기판의 제 1 표면에 커플링된다. EMI 쉴드는, 무선 주파수 방사선으로부터 패키지를 쉴딩하도록 구성된 금속 케이싱, 금속 케이싱의 내부 표면의 적어도 일부에 커플링된 유전체 층, 및 복수의 신호 라인들을 포함한다. 신호 라인들은 유전체 층에 커플링되고 그리고 유전체 층에 의해 금속 케이싱으로부터 전기적으로 절연된다. 적어도 하나의 다른 집적 회로는 EMI 쉴드의 내부 표면에 커플링되고, EMI 쉴드의 내부 표면의 적어도 일부는 기판의 제 1 표면에 대면한다. 신호 라인들은 제 2 회로 컴포넌트에 전기 신호들을 제공하도록 구성된다.

Description

무선 주파수 멀티-칩 집적 회로 패키지들을 위한 전자기 간섭 인클로저{ELECTROMAGNETIC INTERFERENCE ENCLOSURE FOR RADIO FREQUENCY MULTI-CHIP INTEGRATED CIRCUIT PACKAGES}
[0001] 다양한 특징들은, 전자기 간섭(EMI; electromagnetic interference) 인클로저의 방법들, 특히 패키지 온 패키지(PoP; package on package) 무선 주파수(RF; radio frequency) 집적 회로 디바이스들에 대한 EMI 인클로저들에 관한 것이다.
[0002] PoP(package on package)는 수직 분리 로직(vertically discrete logic) 및 메모리 볼 그리드 어레이(BGA; ball grid array) 패키지들을 하나의 유닛으로 결합시키는 집적 회로 패키징 방법이다. 2 또는 그 초과의 패키지들은, 그들 사이에서 신호들을 라우팅하기 위해 표준 인터페이스를 통해 서로의 위에 설치(즉, 적층)된다. 이는, 모바일 폰들, 랩탑 컴퓨터들, 및 디지털 카메라들과 같은 디바이스들에서의 더 높은 컴포넌트 밀도를 허용한다.
[0003] RF 증폭기들 및 다른 RF 액티브 및/또는 패시브 컴포넌트들(예를 들어, 필터들, 듀플렉서들 등)과 같은 무선 주파수(RF) 컴포넌트들을 포함하는 PoP는, 주변 환경으로부터 RF 컴포넌트들을 격리시키기 위해 전자기 간섭(EMI) 쉴딩(또한, 통상적으로는 RF 쉴딩으로도 지칭됨)을 요구할 수 있다. 이러한 쉴딩은, PoP의 RF 컴포넌트들이 주변 환경으로 RF 에너지를 누출하는 것을 방지하고, 그리고 또한 그 주변 환경의 원치않는, 관계없는 RF 신호 잡음이 RF PoP 내부로 주입되는 것을 방지한다.
[0004] 도 1 및 도 2는 종래 기술에서 발견되는 EMI 쉴드(100)를 도시한다. 구체적으로, 도 1은 EMI 쉴드(100)의 상부 사시도를 도시하고, 도 2는 쉴드(100)의 저부 사시도를 도시한다. EMI 쉴드(100)는 통상적으로 알루미늄, 구리 등과 같은 금속으로 이루어진다. 쉴드(100)는 RF PoP 회로들과 같은 하나 또는 그 초과의 RF 집적 회로들 위에 맞춰지도록 사이징된다. 일단 자리를 잡으면, 쉴드(100)는 패러데이 케이지(Faraday cage)로서 작용하고, 보호된 회로 내부로 또는 외부로 RF 방사선을 누출하는 것으로부터 내부의 RF 회로를 격리시킨다. EMI 쉴드(100)는 홀들의 직경보다 상당히 더 큰 파장들을 갖는 RF 방사선을 여전히 차단하기에 충분히 작은 크기인 복수의 홀들(102)을 특징으로 할 수 있다.
[0005] 도 3은, EMI 쉴드(302)로 커버된, 종래 기술에서 발견된 PoP 회로(300)의 개략적인 블록도를 도시한다. PoP 회로(300)는 제 1 패키지 기판(304) 및 제 2 패키지 기판(306)을 포함한다. 제 2 패키지 기판(306)은 제 1 패키지 기판(304)의 최상단 위에 적층된다. 제 1 기판(304)은 RF 전력 증폭기 IC(308)와 같은 적어도 하나의 집적 회로(IC)를 포함할 수 있다. 제 2 기판(306)은 하나 또는 그 초과의 패시브 듀플렉서들 및/또는 필터들(예를 들어, 표면 탄성파(SAW; surface acoustic wave) 필터들)과 같은 복수의 IC들(310)을 포함할 수 있다. IC들(308, 310)은 각각 복수의 솔더링 범프들(312)을 통해 그들 각각의 기판들(304, 306)에 전기적으로 그리고 물리적으로 커플링된다. 제 2 기판(306)은 하나 또는 그 초과의 솔더링 볼들(314) 또는 도전성 기둥들을 통해 제 1 기판(304)에 전기적으로 그리고 물리적으로 커플링된다.
[0006] PoP 회로(300)는 몇몇 상당한 단점들을 갖는다. 먼저, 제 2 기판(306)에 커플링된 복수의 IC들(310)은 불량한 열 도전성 경로들을 가지며, 이는 IC들(310)에 의해 발생된 열이 PoP 회로(300) 내에 많아지게 하고 그리고 성능을 저하시키도록 야기한다. 예를 들어, 제 2 기판의 IC들(310)에 의해 발생된 대부분의 열은 오직, 제 2 기판(306)의 엣지들 가까이에 위치되고 그리고 그 수가 상대적으로 적은 솔더링 볼들/기둥들(314)을 통해서만 소멸된다. 따라서, 제 2 기판의 IC들(310)이 높은 전력의, 액티브 RF 전력 증폭기 IC(308)의 열의 일부(예를 들어, 1/8)를 발생시키는 패시브 IC들(예를 들어, 패시브 필터들)일 수 있으며, 제 2 기판의 IC들(310)에 커플링된 불량한 열 도전성 경로들(314)은 이러한 IC들(310)이 바람직하지 않게 높은 온도들에 도달하도록 야기한다. 대조적으로, 제 1 기판의 IC(308)는 RF 전력 증폭기(308)에 의해 발생된 비교적 많은 양의 열 에너지가 소멸되도록 허용하는 비교적 양호한 열 도전성 경로들을 갖는다. 이러한 열 도전성 경로들은, 열을 소멸시키도록 돕는 솔더링 볼들(318) 및/또는 열 스프레더(heat spreader)들에 RF 전력 증폭기(308)를 전기적으로 그리고 열적으로 커플링하는, 제 1 기판(304) 내에 위치된 열 비아들(316)을 포함한다.
[0007] 두 번째로, 제 1 기판(304)(예를 들어, 접지 및 전력 망들)에 제 2 기판의 IC들(310)을 전기적으로 커플링하는 솔더링 볼들(314)의 위치 및 제한된 수는 또한 PoP 회로(300)의 전기적 성능을 제한한다. 솔더링 볼들(314)은 제 2 기판의 IC들(310)과 접지/전력 망들 사이의 기생 인덕턴스를 특히 증가시키는 병목현상(bottleneck)을 야기한다. 이 인덕턴스는 IC들(310)(예를 들어, SAW 필터들)의 전기적 성능을 감소시킨다.
[0008] EMI 쉴드(302)는, 금속으로 이루어져 있고, 복수의 RF 디바이스들(308, 310) 위에 맞춰진 패러데이 케이지로서 작용하도록 하는 방식으로 설계된다. EMI 쉴드(302)가 상당한 양의 바람직하지 않은 RF 방사선이 PoP 회로로부터 또는 PoP 회로 내부로 누출하는 것을 방지하지만, 앞서 2개의 전술된 문제들을 완화시키기 위해서는 아무것도 하지 않는다. 따라서, 패키지-온-패키지 디바이스들 내에서 하부에 놓인 집적 회로들의 열적 및 전기적 성능을 개선시키도록 돕는 - 뿐만 아니라, RF 방사선에 대한 보호를 제공하는 - EMI 쉴드들을 특징으로 하는 개선된 패키지-온-패키지 설계들에 대한 필요성이 존재한다.
[0009] 일 특징은, 기판 ― 기판은 기판의 제 1 표면에 커플링된 적어도 하나의 제 1 회로 컴포넌트를 가짐 ―, 및 기판에 커플링된 전자기 간섭(EMI) 쉴드를 포함하는 패키지를 제공하는데, 여기서 EMI 쉴드는 무선 주파수 방사선으로부터 패키지를 쉴딩시키도록 구성된 금속 케이싱, 금속 케이싱의 내부 표면의 적어도 일부에 커플링된 유전체 층, 유전체 층에 커플링되고 그리고 유전체 층에 의해 금속 케이싱으로부터 전기적으로 격리된 복수의 신호 라인들, 및 EMI 쉴드의 내부 표면에 커플링된 적어도 하나의 제 2 회로 컴포넌트를 포함하고, 상기 EMI 쉴드의 내부 표면의 적어도 일부는 기판의 제 1 표면에 대면하고, 그리고 복수의 신호 라인들은 제 2 회로 컴포넌트에 전기 신호들을 제공하도록 구성된다. 일 양상에 따르면, 금속 케이싱은 제 2 회로 컴포넌트에 전기 접지를 제공하도록 더 구성된다. 다른 양상에 따르면, 제 2 회로 컴포넌트는 금속 케이싱의 내부 표면에 더 커플링된다. 또 다른 양상에 따르면, 금속 케이싱은 제 2 회로 컴포넌트에 열적으로 커플링되고 그리고 제 2 회로 컴포넌트에 의해 발생된 열 에너지를 소멸시키도록 구성된다. 다른 양상에 따르면, 제 1 및 제 2 회로 컴포넌트들은 각각 액티브 RF 회로 컴포넌트 및/또는 패시브 RF 회로 컴포넌트 중 적어도 하나이다.
[0010] 일 양상에 따르면, 금속 케이싱은 기판에 EMI 쉴드를 커플링하는 복수의 측벽들을 포함한다. 다른 양상에 따르면, 복수의 측벽들을 갖는 금속 케이싱 및 기판에 의해 형성된 캐비티를 통해 공기 흐름을 허용하는 하나 또는 그 초과의 슬롯들이 복수의 측벽들 사이에 형성된다. 또 다른 양상에 따르면, 복수의 측벽들은 유전체 층 및 복수의 신호 라인들의 적어도 일부를 포함하는 내부 측벽 표면을 포함한다.
[0011] 일 양상에 따르면, 내부 측벽 표면은 복수의 신호 라인들의 일부를 이용하여 기판에 제 2 회로 컴포넌트를 전기적으로 커플링한다. 다른 양상에 따르면, EMI 쉴드 및 기판은 제 1 및 제 2 회로 컴포넌트들을 포함하는 캐비티를 형성한다. 또 다른 양상에 따르면, 패키지는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트폰, 개인용 디지털 보조기구, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나로 통합된다.
[0012] 다른 특징은, 패키지를 제조하는 방법을 제공하는데, 여기서 이 방법은, 기판 및 적어도 하나의 제 1 회로 컴포넌트를 제공하는 단계, 기판의 제 1 표면에 제 1 회로 컴포넌트를 커플링하는 단계, 패키지를 무선 주파수 방사선으로부터 쉴딩하도록 구성된 금속 케이싱을 갖는 전자기 간섭(EMI) 쉴드를 제공하는 단계, 금속 케이싱의 내부 표면의 적어도 일부 위에 유전체 층을 증착하는 단계, 복수의 신호 라인들이 유전체 층에 의해 금속 케이싱으로부터 전기적으로 절연되도록 유전체 층에 복수의 신호 라인들을 형성하는 단계, EMI 쉴드의 내부 표면에 적어도 제 2 회로 컴포넌트를 커플링하는 단계 ― 상기 복수의 신호 라인들은 제 2 회로 컴포넌트에 전기 신호들을 제공하도록 구성됨 ―, 및 EMI 쉴드의 내부 표면의 적어도 일부가 기판의 제 1 표면에 대면하도록 기판에 EMI 쉴드를 커플링하는 단계를 포함한다. 일 양상에 따르면, 방법은 금속 케이싱의 내부 표면에 제 2 회로 컴포넌트를 커플링하는 단계를 더 포함한다. 다른 양상에 따르면, 방법은, 금속 케이싱이 제 2 회로 컴포넌트에 의해 발생된 열 에너지를 소멸시키도록 구성되도록, 제 2 회로 컴포넌트에 금속 케이싱을 열적으로 커플링하는 단계를 더 포함한다.
[0013] 일 양상에 따르면, 방법은 제 1 회로 컴포넌트 및 제 2 회로 컴포넌트를 포함하는 기판과 EMI 쉴드 사이에 캐비티를 형성하는 단계를 더 포함한다. 다른 양상에 따르면, 금속 케이싱은 복수의 측벽들을 포함하고, 이 방법은 기판에 EMI 쉴드의 복수의 측벽들을 커플링하는 단계를 더 포함한다. 또 다른 양상에 따르면, 방법은 금속 케이싱, 복수의 측벽들 및 기판에 의해 경계가 정해진(bounded) 캐비티를 형성하는 단계, 및 캐비티를 통해 공기 흐름을 허용하는 하나 또는 그 초과의 슬롯들을 복수의 측벽들 사이에 형성하는 단계를 더 포함한다. 다른 양상에 따르면, 방법은 내부 측벽 표면상에 포함된 복수의 신호 라인들의 일부를 이용하여 기판에 제 2 회로 컴포넌트를 전기적으로 커플링하는 단계를 더 포함한다.
[0014] 다른 특징은, 기판의 제 1 표면에 커플링된 적어도 하나의 제 1 회로 컴포넌트를 갖는 기판 및 기판의 적어도 일부를 커버하기 위한 수단을 포함하는 패키지를 제공하는데, 상기 커버하기 위한 수단은, 무선 주파수 방사선으로부터 패키지를 쉴딩하기 위한 수단, 쉴딩하기 위한 수단의 내부 표면의 적어도 일부에 커플링된 절연하기 위한 수단, 절연하기 위한 수단에 커플링되고 그리고 절연하기 위한 수단에 의해 쉴딩하기 위한 수단으로부터 전기적으로 절연된, 전기 신호들을 반송하기 위한 복수의 수단들, 및 커버하기 위한 수단의 내부 표면에 커플링된 적어도 하나의 제 2 회로 컴포넌트를 포함하고, 상기 커버하기 위한 수단의 내부 표면의 적어도 일부는 기판의 제 1 표면에 대면하고, 전기 신호들을 반송하기 위한 복수의 수단들은 제 2 회로 컴포넌트에 전기 신호들을 제공하도록 구성된다. 일 양상에 따르면, 쉴딩하기 위한 수단은 제 2 회로 컴포넌트에 전기 접지를 제공하도록 더 구성된다. 다른 양상에 따르면, 제 2 회로 컴포넌트는 쉴딩하기 위한 수단의 내부 표면에 더 커플링된다.
[0015] 일 양상에 따르면, 쉴딩하기 위한 수단은 제 2 회로 컴포넌트에 열적으로 커플링되고 그리고 제 2 회로 컴포넌트에 의해 발생된 열 에너지를 소멸시키도록 구성된다. 다른 양상에 따르면, 쉴딩하기 위한 수단은 커버링하기 위한 수단을 기판에 커플링하는 복수의 측벽들을 포함한다. 또 다른 양상에 따르면, 환기(ventilation)를 위한 하나 또는 그 초과의 수단들이, 복수의 측벽들을 갖는 쉴딩하기 위한 수단 및 기판에 의해 형성된 캐비티를 통한 공기 흐름을 허용하는 복수의 측벽들 사이에 형성된다.
[0016] 일 양상에 따르면, 복수의 측벽들은, 전기 신호들을 반송하기 위한 복수의 수단들의 적어도 일부 및 절연시키기 위한 수단을 포함하는 내부 측벽 표면을 포함한다. 다른 양상에 따르면, 내부 측벽 표면은 전기 신호들을 반송하기 위한 복수의 수단들 중 일부를 이용하여 기판에 제 2 회로 컴포넌트를 전기적으로 커플링한다. 또 다른 양상에 따르면, 커버하기 위한 수단 및 기판은 제 1 및 제 2 회로 컴포넌트들을 포함하는 캐비티를 형성한다.
[0017] 도 1 및 도 2는 종래 기술에서 발견되는 EMI 쉴드를 도시한다.
[0018] 도 3은 EMI 쉴드로 커버된, 종래 기술에서 발견된 PoP 회로의 개략적인 블록도를 도시한다.
[0019] 도 4는 EMI 쉴드의 저부 사시도를 도시한다.
[0020] 도 5는 쉴드의 상부 사시도를 도시한다.
[0021] 도 6은 쉴드의 일부의 평면도를 도시한다.
[0022] 도 7은 EMI 쉴드의 단면도를 도시한다.
[0023] 도 8은 모듈 기판(예를 들어, 제 1 기판)을 도시한다.
[0024] 도 9는 멀티-칩 패키지를 도시한다.
[0025] 도 10은 멀티-칩 패키지의 단면, 개략 블록도를 도시한다.
[0026] 도 11 내지 도 15는 EMI 쉴드의 제조 프로세스 흐름을 도시한다.
[0027] 도 16은 멀티-칩 패키지를 제조하기 위한 방법의 흐름도를 도시한다.
[0028] 도 17은 멀티-칩 패키지와 집적될 수 있는 다양한 전자 디바이스들을 도시한다.
[0029] 이하의 설명에서, 본 개시물의 다양한 양상들의 전반적인 이해를 제공하기 위해 특정 세부사항들이 제공된다. 그러나, 양상들이 이러한 특정 세부사항들 없이도 실행될 수 있다는 것이 당업자에 의해 이해될 것이다. 예를 들어, 회로들은 양상들을 불필요한 세부사항으로 모호하게 하는 것을 회피하기 위해 블록도들로 나타낼 수 있다. 다른 경우들에서, 잘-알려진 회로들, 구조들 및 기법들은 본 개시물의 양상들을 모호하게하지 않기 위해 상세하게 나타내지 않을 수 있다.
[0030] 단어 "예시적인"은 본원에서 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하도록 사용된다. "예시적인"으로서 본원에 설명된 임의의 구현 또는 양상은 반드시 본 개시물의 다른 양상들보다 바람직하거나 유리한 것으로서 해석되지는 않는다.
개관
[0031] 일 구현은, 기판 및 기판에 커플링된 전자기 간섭(EMI) 쉴드를 포함하는 멀티-칩 패키지를 제공한다. 적어도 하나의 집적 회로는 기판의 제 1 표면에 커플링된다. EMI 쉴드는, 무선 주파수 방사선으로부터 패키지를 쉴딩하도록 구성된 금속 케이싱, 금속 케이싱의 내부 표면의 적어도 일부에 커플링된 유전체 층, 및 복수의 신호 라인들을 포함한다. 신호 라인들은 유전체 층에 커플링되고 유전체 층에 의해 금속 케이싱으로부터 전기적으로 절연된다. 적어도 하나의 다른 집적 회로는, EMI 쉴드의 내부 표면에 커플링되고, EMI 쉴드의 내부 표면의 적어도 일부는 기판의 제 1 표면에 대면한다. 신호 라인들은 제 2 회로 컴포넌트에 전기 신호들을 제공하도록 구성된다.
예시적인 EMI 쉴드
[0032] 도 4 내지 도 7은 본 개시물의 일 양상에 따른 EMI 쉴드(400)의 다양한 도면들을 도시한다. 구체적으로, 도 4는 EMI 쉴드(400)의 저부 사시도를 도시하고, 도 5는 쉴드(400)의 상부 사시도를 도시한다. 도 6은 쉴드(400)의 일부의 평면도이고, 도 7은 라인 7'-7'를 따라 취해진 EMI 쉴드(400)의 단면도를 도시한다. 이하 더욱 상세하게 설명되는 바와 같이, EMI 쉴드(400)는 이에 커플링된 회로 컴포넌트들로부터 열을 소멸시키기 위한 열적으로 도전성인 경로를 제공한다. 또한, 기생 인덕턴스 및 저항을 감소시키도록 작용하며, 이에 따라 이에 커플링된 회로 컴포넌트들의 전기적 성능을 개선시킨다.
[0033] 도 4, 도 5, 및 도 6을 참조하면, EMI 쉴드(400)는 내부 표면(402) 및 외부 표면(502)을 포함한다. 하나 또는 그 초과의 회로 컴포넌트들(410)(예를 들어, 제 2 회로 컴포넌트들)은 EMI 쉴드(400)의 내부 표면(402) 상에 커플링 및/또는 탑재될 수 있다. 이러한 회로 컴포넌트들(410)은 패시브 및/또는 액티브 RF 회로 컴포넌트들과 같은 패시브 및/또는 액티브 회로 컴포넌트들을 포함할 수 있다. 이러한 컴포넌트들의 예시들은, 저항기들, 커패시터들, 인덕터들, 패시브 RF 필터들, 액티브 RF 필터들, 표면 탄성파(SAW) 필터들, 프로세싱 회로들, RF 증폭기 회로들, 듀플렉서들, 업-컨버터들, 다운-컨버터들 등을 포함한다(그러나, 이에 제한되지 않는다). 일 양상에 따르면, 회로 컴포넌트들(410)은 볼 그리드 어레이(BGA)를 이용하여 플립 칩 방식으로 EMI 쉴드(400)의 내부 표면(402)에 커플링될 수 있다.
[0034] 도 7은 라인 7'-7'을 따라 취해진 EMI 쉴드(400)의 단면도를 도시한다. 도시된 예시에서, 쉴드(400)는, 금속 케이싱(702), 유전체 층(704), 및 복수의 신호 라인들(706)을 포함한다. 금속 케이싱(702)은 알루미늄, 구리, 금, 팔라듐, 아연 등과 같은(그러나, 이에 제한되지 않음) 금속 또는 금속 합금으로 구성될 수 있다. 금속 케이싱(702)은 RF 방사선으로부터 EMI 쉴드(400)의 캐비티(708) 내에 회로 컴포넌트들을 쉴딩하도록 적응된다. 일 양상에 따르면, 금속 케이싱(702)의 외부 금속 표면(710)은 EMI 쉴드(400)의 외부 표면(502)(도 5 참조)이다. 도 7을 참조하면, 금속 케이싱(702)은 또한 EMI 쉴드(400)의 캐비티(708) 내에 있는 내부 금속 표면(712)을 포함한다.
[0035] 유전체 층(704)은 실질적으로 전기 절연체들인 하나 또는 그 초과의 재료들로 형성된다. 유전체 층(704)은 금속 케이싱(702)의 내부 금속 표면(712)에 커플링된다. 복수의 신호 라인들(706)은, 유전체 층(704)에 커플링되고 유전체 층(704)에 의해 금속 케이싱(702)으로부터 전기적으로 절연된다. 신호 라인들(706)은 EMI 쉴드(400)에 커플링된 하나 또는 그 초과의 회로 컴포넌트들(410)(도 4 및 도 6 참조)에 전기 신호들을 제공하는 전기 컨덕터들이다. 유전체 층(704)은 절연시키기 위한 수단일 수 있고, 신호 라인들(706)은 전기 신호를 반송시키기 위한 수단일 수 있다.
[0036] 도 4 및 도 7을 참조하면, 금속 케이싱(702)은 백 플레이트(714) 및 복수의 측벽들(404)을 포함한다. 측벽들(404)은, 유전체 층(704) 및 또한 복수의 신호 라인들(706)의 일부를 포함하는 내부 측벽 표면(406)을 포함한다. 복수의 신호 라인들(706)의 일부는 내부 측벽 표면들(406)을 따라 나란히 계속해서 연장한다. 일 양상에 따르면, 복수의 신호 라인들(706)은 측벽들(404)의 엣지들(408)까지 연장할 수 있다. 내부 측벽 표면들(406)은 복수의 신호 라인들(706)의 일부를 이용하여 모듈 기판(도 8에 도시됨)에 회로 컴포넌트들(410)을 전기적으로 커플링한다. 측벽들(404)은 캐비티(708)를 통해 공기흐름을 제공하는 슬롯들(412)을 더 포함한다. 슬롯들(412)은 또한 몰딩 화합물(미도시)이 캐비티(708) 내부로 주입되도록 허용한다. 슬롯들은 환기를 위한 수단일 수 있다.
예시적인 모듈 기판
[0037] 도 8은 본 개시물의 일 양상에 따른 모듈 기판(800)(예를 들어, 제 1 기판)을 도시한다. 모듈 기판(800)은 제 1 표면(802)을 갖는 멀티-층 라미네이트 기판일 수 있다. 하나 또는 그 초과의 회로 컴포넌트들(804)(예를 들어, 제 1 회로 컴포넌트들)은 모듈 기판(800)의 제 1 표면(802)에 커플링될 수 있다. 이러한 회로 컴포넌트들은, 저항기들, 커패시터들, 인덕터들, 패시브 RF 필터들, 액티브 RF 필터들, 표면 탄성파(SAW) 필터들, 프로세싱 회로들, RF 증폭기 회로들, 듀플렉서들, 업-컨버터들, 다운-컨버터들, 등을 포함할 수 있다(그러나, 이에 제한되지 않는다). 일 양상에 따르면, 회로 컴포넌트들(804)은 (예를 들어, 솔더링 범프들(806)을 이용하여) 플립 칩 BGA 방식으로 모듈 기판(800)의 제 1 표면(802)에 커플링될 수 있다. 다른 양상들에서, 회로 컴포넌트들(804)은 배선 본딩을 이용하여 커플링될 수 있다. 모듈 기판(800)은 또한 제 1 표면(802)에 대향하는 제 2 표면을 가질 수 있다. 일 예시에 따르면, 제 2 표면은, 인쇄 회로 보드(미도시) 상의 대응하는 전기 접촉점들에 본딩하는, 제 2 표면에 커플링된 복수의 솔더링 볼들(808)을 가질 수 있다. 다른 예시에 따르면, 솔더링 볼들(808) 대신에, 제 2 표면은 그 형상이 평평한 금속 패드들을 가질 수 있다. 평평한 금속 패드들은 인쇄 회로 보드(미도시) 상에 위치된 대응하는 금속 랜드 패드들에 커플링한다. 전기적으로 그리고 열적으로 도전성인 페이스트는 또한 열 소멸을 최대화하기 위해 평평한 금속 패드들과 금속 랜드 패드들 사이에 적용될 수 있다.
EMI 쉴드를 특징으로 하는 예시적인 멀티-칩 패키지
[0038] 도 9는 본 개시물의 일 양상에 따른 멀티-칩 패키지(MCP)(900)를 도시한다. 현저하게, MCP(900)는 EMI 쉴드(400) 및 모듈 기판(800)을 포함한다. 구체적으로, MCP(900)는, EMI 쉴드(400)의 내부 표면(402)이 모듈 기판의 제 1 표면(802)(도 4, 도 8, 및 도 9를 참조)에 대면하도록, 모듈 기판(800)에 EMI 쉴드(400)를 커플링함으로써 형성된다. 도 7 및 도 9를 참조하면, 캐비티(708)는 모듈 기판(800)과 EMI 쉴드(400)의 조합에 의해, 더욱 구체적으로는 모듈 기판(800), 금속 케이싱의 측벽들(404) 및 백플레이트(714)에 의해 형성될 수 있다. EMI 쉴드(400)는 모듈 기판(800)을 커버하기 위한 수단일 수 있고, 금속 케이싱(702)(도 7 참조)은 RF 방사선으로부터 멀티-칩 패키지(900)를 쉴딩하기 위한 수단일 수 있다.
[0039] 도 10은 본 개시물의 일 양상에 따른 멀티-칩 패키지(MCP)(900)의 단면의 개략적인 블록도를 도시한다. 앞서 설명된 바와 같이, MCP(900)는 EMI 쉴드(400) 및 모듈 기판(800)을 포함한다. 모듈 기판(800)은 모듈 기판(800)의 제 1 표면(802)에 커플링된 제 1 회로 컴포넌트(804)를 포함한다. 제 1 회로 컴포넌트(804)는, 예를 들어, RF 신호 증폭기 회로일 수 있다. 제 1 회로 컴포넌트(804)는 복수의 전기적 커넥션들(1004)(예를 들어, 솔더링 범프들)을 통해 모듈 기판(800) 상에 위치된 신호 라인들(1002)에 전기적으로 커플링될 수 있다. 유사하게, 제 1 회로 컴포넌트(804)는 복수의 다른 전기적 커넥션들(1008)(예를 들어, 솔더링 범프들)을 통해 모듈 기판(800) 상에 위치된 신호 접지(1006)에 전기적으로 커플링될 수 있다. 신호 접지(1006)는 또한 인쇄 회로 보드(미도시) 상의 대응하는 금속 접촉점들에 전기적으로 그리고 열적으로 커플링된 솔더링 볼들(808)에 커플링될 수 있고, 이는 제 1 회로 컴포넌트(804)에 의해 발생된 열을 소멸시키도록 돕는다. 일 예시에 따르면, 솔더링 볼들(808) 대신에, 신호 접지(1006)는 형상이 평평한 금속 패드들에 커플링될 수 있다. 평평한 금속 패드들은 인쇄 회로 보드(미도시) 상에 위치된 대응하는 금속 랜드 패드들에 커플링한다. 전기적으로 그리고 열적으로 도전성인 페이스트는 또한 제 1 회로 컴포넌트(804)의 열 소멸을 최대화하기 위해 평평한 금속 패드들과 금속 랜드 패드들 사이에 적용될 수 있다.
[0040] EMI 쉴드(400)는 금속 케이싱(702), 유전체 층(704), 및 복수의 신호 라인들(706)을 포함한다. EMI 쉴드(400)는 또한, EMI 쉴드(400)의 내부 표면(402)에 커플링된 하나 또는 그 초과의 제 2 회로 컴포넌트들(410)(예를 들어, RF 필터들, 듀플렉서들 등)을 포함한다. 제 2 회로 컴포넌트들(410)은 복수의 전기적 커넥션들(1012)(예를 들어, 솔더링 범프들)을 통해 EMI 쉴드(400) 상에 위치된 복수의 신호 라인들(706)에 전기적으로 커플링될 수 있다. 유사하게, 제 2 회로 컴포넌트들(410)은 복수의 전기 커넥션들(1014)(예를 들어, 솔더링 범프들)을 통해 금속 케이싱(702)에 전기적으로 커플링될 수 있다. 복수의 신호 라인들(706)은 유전체 층(704)에 의해 금속 케이싱(702)으로부터 전기적으로 절연된다.
[0041] EMI 쉴드(400) 및/또는 금속 케이싱(702)은 또한 모듈 기판(800)에 EMI 쉴드(400)를 전기적으로 그리고 물리적으로 커플링하는 측벽들(404)을 포함한다. 구체적으로, 금속 케이싱의 측벽들(404)은 모듈 기판(800)의 신호 접지(1002)에 전기적으로 커플링되고, 이에 따라 전체 금속 케이싱(702)은 제 2 회로 컴포넌트들(410)에 대한 신호 접지로서 작용한다. 제 2 회로 컴포넌트들(410)이 전기 커넥션들(1014)을 통해 다수의 위치들에서 금속 케이싱(702)에 커플링되기 때문에, 금속 케이싱(702)은 제 2 회로 컴포넌트들(410)에 대한 강한 전기적 접지 접촉 표면을 제공하며, 이는 제 2 회로 컴포넌트들(410)과 연관된 기생 인덕턴스 및 저항을 저하시킨다. 더욱이, 열 스프레더와 같이, 금속 케이싱(702)은 제 2 회로 컴포넌트들(410)과 금속 케이싱(702) 사이의 직접적인, 열적으로-도전성인 물리적 접촉으로 인해 제 2 회로 컴포넌트들에 의해 발생된 열 에너지를 흡수 및 소멸시킨다.
[0042] 측벽들(404)은 또한 모듈 기판(800)에 EMI 쉴드(400)를 전기적으로 그리고 물리적으로 커플링하는데, 이는 내부 측벽 표면들(404)을 따라 나란히 구동하는 복수의 신호 라인들(706) 중 일부가 모듈 기판(800)의 신호 라인들(1002)에 전기적으로 커플링되기 때문이다. EMI 쉴드(400)의 유전체 층(704)은 모듈 기판(800)의 절연 재료(1016)에 커플링할 수 있다.
예시적인 방법들
[0043] 도 11 내지 도 15는 일 양상에 따른 EMI 쉴드(400)의 제조 프로세스 흐름을 도시한다.
[0044] 도 11은, 금속 케이싱(702)이 제공되는 제 1 단계(1100)를 도시한다. 앞서 설명된 바와 같이, 금속 케이싱(702)은 EMI 쉴드(400)DP 대한 외부 금속 층 및 전기 접지로서 작용한다. 이는, 측벽들(404), 백 플레이트(714), 및 내부 금속 표면(712)을 포함한다.
[0045] 도 12는, 유전체 층(704)이 금속 케이싱(702)의 내부 금속 표면(712) 상으로 증착되는 제 2 단계(1200)를 도시한다. 유전체 층(704)은 절연 재료로 형성된다. 유전체 층(704)은 내부 유전체 표면(1202) 및 내부 측벽 표면들(406)을 갖는다.
[0046] 도 13은, 유전체 층(704)의 부분들은 제거되고(예를 들어, 에칭되고) 수직 인터커넥트 액세스들(비아들)(1302)이 남겨지는 공간에 충진함으로써 형성되는 제 3 단계(1300)를 도시한다. 비아들(1302)은 구리, 알루미늄 등과 같은 전기적으로 그리고 열적으로 도전성인 재료로 형성된다. 이에 따라, 비아들(1302)은 전기적으로 접지된다.
[0047] 도 14는, 신호 라인들(706)이 유전체 층(704)의 상단에 및/또는 유전체 층(704) 내부에 형성되고 접지 라인들(1402)이 비아들(1302) 위에 형성되는 제 4 단계(1400)를 도시한다. 접지 라인들(1402) 및 신호 라인들(706)은, 알루미늄, 구리, 금 등을 포함하는(그러나, 이에 제한되지 않음) 금속과 같은 전기적으로 도전성 재료로 형성된다. 접지 라인들(1402)이 비아들(1302)에 커플링되기 때문에, 이들은 너무 전기적으로 접지되어 있다. 반대로, 신호 라인들(706)은 접지된 금속 케이싱(702)으로부터 전기적으로 그리고 물리적으로 절연되고 신호들(예를 들어, RF 신호들)을 반송한다.
[0048] 도 15는, RF IC(예를 들어, 필터, 듀플렉서, 증폭기 등)와 같은 회로 컴포넌트(410)가 접지 라인들(1402) 및 신호 라인들(706)에 물리적으로, 전기적으로 그리고 열적으로 커플링되는 제 5 단계(1500)를 도시한다. 일 예시에 따르면, 솔더링 범프들(1012, 1014)(도 10 참조)은 접지 및 신호 라인들(1402, 706)에 컴포넌트(410)를 커플링하는데 이용될 수 있다. 신호 라인들(706)은 회로 컴포넌트(410)에 전기 RF 신호들을 제공하는 반면, 접지 라인들(1402)은 컴포넌트(410)에 전기 접지를 제공한다. 특히, 회로 컴포넌트(410)는 접지 라인들(1402), 비아들(1302), 및 금속 케이싱(702)을 통해 열을 소멸시킬 수 있다.
[0049] 도 11 내지 도 15와 관련하여 전술된 단계들(1100, 1200, 1300, 1400, 1500)은 EMI 쉴드(400)를 제조하는 단지 하나의 일반적인 방법을 설명 및 도시한다. 실제로, EMI 쉴드(400)는 단계들(1100, 1200, 1300, 1400, 및/또는 1500)와 관련된 다양한 서브-단계들 및 서브-프로세스들을 이용하여 제조될 수 있다. 예를 들어, 이러한 단계들(1100, 1200, 1300, 1400, 1500) 중 하나 또는 그 초과를 수행하는 것은, 이하의 프로세스들(임의의 특정 순서로 열거되지 않음): 접지 라인 및/또는 신호 라인 에칭; 비아 플레이팅; 시드 층 증착; 포토레지스트 증착; 금속 층 증착; 포토레지스트 제거; 시드 층 제거; 시드 층 에칭; 및/또는 유전체 층 에칭 중 하나 또는 그 초과를 포함할 수 있다. 예를 들어, 도 13 및 도 14의 단계들(1300, 1400)은: 비아 홀들을 형성하기 위해 유전체 층(704)의 부분들을 에칭하고; 비아 홀들을 플레이팅하고; 유전체 층(704) 및/또는 플레이팅된 비아들 위에 시드 층을 증착시키고; 신호 라인들 및 접지 라인들을 정의하기 위해 마스크 및 포토레지스트를 도포하고; 금속 층을 증착하고(예를 들어, 플레이팅); 포토레지스트 층을 제거하고; 그리고 시드 층을 에칭함으로써 수행될 수 있다.
[0050] 일 양상에 따르면, 접지 라인들은, 신호 라인들이 형성되기 전에 이에 독립적으로 형성될 수 있다. 다른 양상에 따르면, 신호 라인들은 접지 라인들이 형성되기 전에 이에 독립적으로 형성될 수 있다. 예를 들어, 일 양상에 따르면, 유전체 층(704)이 금속 케이싱(702)의 내부 금속 표면(1202) 및 내부 측벽 표면들(406) 상으로 증착된 후, 금속 케이싱(702)의 내부 금속 표면(1202)을 노출시키기 위해 유전체 층(704)의 부분들을 선택적으로 에칭하도록 마스크 및 포토레지스트 프로세스가 적용될 수 있다. 노출된 내부 금속 표면(1202) 부분들은 접지 라인들로서 작용할 것이다. 그후, 시드 층이 신호 라인 증착을 위해 증착되고 그후 신호 라인 금속 층 증착 단계가 후속될 수 있다. 다음으로, 시드층의 부분들이 에칭될 수 있다.
[0051] 다른 예시로서, 유전체 층(704)이 금속 케이싱(702)의 내부 금속 표면(1202) 및 내부 측벽 표면들(406) 상으로 증착된 후, 신호 라인 증착을 위해 시드층이 증착될 수 있다. 그후, 마스크 및 포토레지스트 프로세스가 신호 라인들을 정의하기 위해 적용될 수 있고 그후 신호 라인 금속 층 증착이 후속된다. 다음으로, 시드층의 부분들이 에칭될 수 있다. 그후, 접지 라인들을 정의하기 우해 다른 마스크 및 포토레지스트 프로세스가 적용될 수 있다. 다음으로, 접지 라인들이 되는 유전체 층(704)의 부분들은 금속 케이싱(702)의 내부 금속 표면(1202)을 노출시키기 위해 에칭되며, 이는 접지로서 작용할 것이다.
[0052] 도 16은 본 개시물의 일 양상에 따른 멀티-칩 패키지를 제조하기 위한 방법의 흐름도(1600)를 도시한다. 먼저, 모듈 기판 및 적어도 하나의 제 1 회로 컴포넌트가 제공된다(1602). 다음으로, 제 1 회로 컴포넌트가 모듈 기판의 제 1 표면에 커플링된다(1604). 그후, 무선 주파수 방사선으로부터 멀티-칩 패키지를 쉴딩하도록 적응된 금속 케이싱을 갖는 전자기 간섭(EMI) 쉴드가 제공된다(1606). 다음으로, 금속 케이싱의 내부 표면의 적어도 일부 위에 유전체 층이 증착된다(1608). 그후, 복수의 신호 라인들이 유전체 층에 의해 금속 케이싱으로부터 전기적으로 절연되도록, 복수의 신호 라인들이 유전체 층에 형성된다(1610). 다음으로, 적어도 하나의 제 2 회로 컴포넌트는 EMI 쉴드의 내부 표면에 커플링되고, 여기서 복수의 신호 라인들은 제 2 회로 컴포넌트에 전기 신호들을 제공하도록 적응된다(1612). 마지막으로, EMI 쉴드는, EMI 쉴드의 내부 표면의 적어도 일부가 모듈 기판의 제 1 표면에 대면하도록, 모듈 기판에 커플링된다(1614).
예시적인 디바이스들
[0053] 도 17은 앞서 언급된 MCP(900)와 집적될 수 있는 다양한 전자 디바이스들을 도시한다. 예를 들어, 모바일 전화기(1702), 랩탑 컴퓨터(1704), 및 고정 위치 단말(1706)은 EMI 쉴드(400)를 특징으로 하는 MCP(900)를 포함할 수 있다. 도 17에 도시된 디바이스들(1702, 1704, 1706)은 단지 예시적이다. 다른 전자 디바이스들은 또한, 핸드-헬드 개인용 통신 시스템들(PCS) 유닛들, 휴대용 데이터 유닛들, 예컨대, 개인용 데이터 보조기구들, GPS 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정 위치 데이터 유닛들, 예컨대, 검침 장비, 또는 데이터 또는 컴퓨터 명령들을 저장하거나 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는(그러나, 이에 제한되지 않음) MCP(900)를 특징으로 할 수 있다.
[0054] 도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 도 15, 도 16, 및/또는 도 17에 도시된 컴포넌트들, 단계들, 특징들 및/또는 기능들 중 하나 또는 그 초과는, 단일 컴포넌트, 단계, 특징 또는 기능으로 재배열 및/또는 조합될 수 있거나 또는 몇몇 컴포넌트들, 단계들, 또는 기능들로 구현될 수 있다. 본 발명으로부터 벗어나지 않고 추가적인 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들이 또한 부가될 수 있다. 도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 도 15, 도 16, 및/또는 도 17에 도시된 장치, 디바이스들, 및/또는 컴포넌트들은, 도 16에 설명된 방법들, 특징들, 또는 단계들 중 하나 또는 그 초과를 수행하도록 구성될 수 있다.
[0055] 또한, 본 개시물의 양상들이 플로우차트, 흐름도, 구조도, 또는 블록도로 도시된 프로세스로서 설명될 수 있음이 주목된다. 플로우차트가 순차적 프로세스로서 동작들을 설명할 수 있지만, 수많은 동작들이 병행하여 또는 동시에 수행될 수 있다. 이에 더해, 동작들의 순서는 재-배열될 수 있다.
[0056] 본원에 설명된 본 발명의 다양한 특징들은, 본 발명으로부터 벗어나지 않고 상이한 시스템들로 구현될 수 있다. 본 개시물의 전술한 양상들은 단지 예시들이며 본 발명을 제한하는 것으로서 해석되어서는 안된다는 점에 주의해야 한다. 본 개시물의 양상들의 설명은 예시적이며 청구항들의 범위를 제한하지 않는 것으로 의도된다. 이와 같이, 본 교시들은 다른 유형들의 장치들에 쉽게 적용될 수 있으며, 수많은 대안들, 변형들, 및 변화들이 당업자들에게는 명백하게 될 것이다.

Claims (32)

  1. 패키지로서,
    기판 ― 상기 기판은 상기 기판의 제 1 표면에 커플링된 적어도 하나의 제 1 회로 컴포넌트를 가짐 ―; 및
    상기 기판에 커플링된 전자기 간섭(EMI; electromagnetic interference) 쉴드를 포함하고,
    상기 EMI 쉴드는:
    무선 주파수 방사선(radio frequency radiation)으로부터 상기 패키지를 쉴딩하도록 구성된 금속 케이싱,
    상기 금속 케이싱의 내부 표면의 적어도 일부에 커플링된 유전체 층,
    상기 유전체 층에 커플링되고 그리고 상기 유전체 층에 의해 상기 금속 케이싱으로부터 전기적으로 절연된 복수의 신호 라인들, 및
    상기 EMI 쉴드의 내부 표면에 커플링된 적어도 하나의 제 2 회로 컴포넌트를 포함하고,
    상기 EMI 쉴드의 상기 내부 표면의 적어도 일부는 상기 기판의 상기 제 1 표면에 대면하고,
    상기 복수의 신호 라인들은 상기 제 2 회로 컴포넌트에 전기 신호들을 제공하도록 구성되는,
    패키지.
  2. 제 1 항에 있어서,
    상기 금속 케이싱은 상기 제 2 회로 컴포넌트에 전기 접지를 제공하도록 더 구성되는,
    패키지.
  3. 제 2 항에 있어서,
    상기 제 2 회로 컴포넌트는 상기 금속 케이싱의 상기 내부 표면에 더 커플링되는,
    패키지.
  4. 제 1 항에 있어서,
    상기 금속 케이싱은, 상기 제 2 회로 컴포넌트에 열적으로 커플링되고 그리고 상기 제 2 회로 컴포넌트에 의해 생성된 열 에너지를 소멸시키도록 구성되는,
    패키지.
  5. 제 1 항에 있어서,
    상기 제 1 회로 컴포넌트 및 상기 제 2 회로 컴포넌트는 각각 액티브 RF 회로 컴포넌트 및/또는 패시브 RF 회로 컴포넌트 중 적어도 하나인,
    패키지.
  6. 제 1 항에 있어서,
    상기 금속 케이싱은 상기 기판에 상기 EMI 쉴드를 커플링하는 복수의 측벽들을 포함하는,
    패키지.
  7. 제 6 항에 있어서,
    상기 복수의 측벽들을 갖는 상기 금속 케이싱 및 상기 기판에 의해 형성된 캐비티를 통해 공기 흐름을 허용하는 하나 또는 그 초과의 슬롯들이 복수의 측벽들 사이에 형성되는,
    패키지.
  8. 제 6 항에 있어서,
    상기 복수의 측벽들은 상기 유전체 층 및 상기 복수의 신호 라인들의 적어도 일부를 포함하는 내부 측벽 표면을 포함하는,
    패키지.
  9. 제 8 항에 있어서,
    상기 내부 측벽 표면은 상기 복수의 신호 라인들의 상기 일부를 이용하여 상기 기판에 상기 제 2 회로 컴포넌트를 전기적으로 커플링하는,
    패키지.
  10. 제 1 항에 있어서,
    상기 EMI 쉴드 및 상기 기판은 상기 제 1 회로 컴포넌트 및 상기 제 2 회로 컴포넌트를 포함하는 캐비티를 형성하는,
    패키지.
  11. 제 1 항에 있어서,
    상기 패키지는, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트 폰, 개인용 디지털 보조기구, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 통합되는,
    패키지.
  12. 패키지를 제조하는 방법으로서,
    상기 방법은:
    기판 및 적어도 하나의 제 1 회로 컴포넌트를 제공하는 단계;
    상기 기판의 제 1 표면에 상기 제 1 회로 컴포넌트를 커플링하는 단계;
    무선 주파수 방사선으로부터 상기 패키지를 쉴딩하도록 구성된 금속 케이싱을 갖는 전자기 간섭(EMI) 쉴드를 제공하는 단계;
    상기 금속 케이싱의 내부 표면의 적어도 일부 위에 유전체 층을 증착시키는 단계;
    복수의 신호 라인들이 상기 유전체 층에 의해 상기 금속 케이싱으로부터 전기적으로 절연되도록, 상기 유전체 층에 복수의 신호 라인들을 형성하는 단계;
    상기 EMI 쉴드의 내부 표면에 적어도 하나의 제 2 회로 컴포넌트를 커플링하는 단계 ― 상기 복수의 신호 라인들은 상기 제 2 회로 컴포넌트에 전기 신호들을 제공하도록 구성됨 ―; 및
    상기 EMI 쉴드의 상기 내부 표면의 적어도 일부가 상기 기판의 상기 제 1 표면에 대면하도록, 상기 기판에 상기 EMI 쉴드를 커플링하는 단계를 포함하는,
    패키지를 제조하는 방법.
  13. 제 12 항에 있어서,
    상기 금속 케이싱은 상기 제 2 회로 컴포넌트에 전기 접지를 제공하도록 구성되는,
    패키지를 제조하는 방법.
  14. 제 13 항에 있어서,
    상기 금속 케이싱의 상기 내부 표면에 상기 제 2 회로 컴포넌트를 커플링하는 단계를 더 포함하는,
    패키지를 제조하는 방법.
  15. 제 12 항에 있어서,
    상기 금속 케이싱이 상기 제 2 회로 컴포넌트에 의해 발생된 열 에너지를 소멸시키기 위해 구성되도록, 상기 제 2 회로 컴포넌트에 상기 금속 케이싱을 열적으로 커플링하는 단계를 더 포함하는,
    패키지를 제조하는 방법.
  16. 제 12 항에 있어서,
    상기 제 1 회로 컴포넌트 및 상기 제 2 회로 컴포넌트는 각각 액티브 RF 회로 컴포넌트 및/또는 패시브 RF 회로 컴포넌트 중 적어도 하나인,
    패키지를 제조하는 방법.
  17. 제 12 항에 있어서,
    상기 제 1 회로 컴포넌트 및 상기 제 2 회로 컴포넌트를 포함하는 상기 기판과 상기 EMI 쉴드 사이에 캐비티를 형성하는 단계를 더 포함하는,
    패키지를 제조하는 방법.
  18. 제 12 항에 있어서,
    상기 금속 케이싱은 복수의 측벽들을 포함하고,
    상기 방법은:
    상기 기판에 상기 EMI 쉴드의 상기 복수의 측벽들을 커플링하는 단계를 더 포함하는,
    패키지를 제조하는 방법.
  19. 제 18 항에 있어서,
    상기 금속 케이싱, 상기 복수의 측벽들, 및 상기 기판에 의해 경계가 정해진(bounded) 캐비티를 형성하는 단계; 및
    상기 캐비티를 통해 공기 흐름을 허용하는 하나 또는 그 초과의 슬롯들을 상기 복수의 측벽들 사이에 형성하는 단계를 더 포함하는,
    패키지를 제조하는 방법.
  20. 제 18 항에 있어서,
    상기 복수의 측벽들은 상기 유전체 층 및 상기 복수의 신호 라인들의 적어도 일부를 포함하는 내부 측벽 표면을 포함하는,
    패키지를 제조하는 방법.
  21. 제 20 항에 있어서,
    상기 내부 측벽 표면상에 포함된 상기 복수의 신호 라인들의 상기 일부를 이용하여 상기 기판에 상기 제 2 회로 컴포넌트를 전기적으로 커플링하는 단계를 더 포함하는,
    패키지를 제조하는 방법.
  22. 패키지로서,
    기판 ― 상기 기판은 상기 기판의 제 1 표면에 커플링된 적어도 하나의 제 1 회로 컴포넌트를 가짐 ―; 및
    상기 기판의 적어도 일부를 커버하기 위한 수단을 포함하고,
    상기 커버하기 위한 수단은:
    무선 주파수 방사선(radio frequency radiation)으로부터 상기 패키지를 쉴딩하기 위한 수단,
    상기 쉴딩하기 위한 수단의 내부 표면의 적어도 일부에 커플링된 절연하기 위한 수단,
    상기 절연하기 위한 수단에 커플링되고 그리고 상기 절연하기 위한 수단에 의해 상기 쉴딩하기 위한 수단으로부터 전기적으로 절연된, 전기 신호들을 반송하기 위한 복수의 수단들, 및
    상기 커버하기 위한 수단의 내부 표면에 커플링된 적어도 하나의 제 2 회로 컴포넌트를 포함하고,
    상기 커버하기 위한 수단의 상기 내부 표면의 적어도 일부는 상기 기판의 상기 제 1 표면에 대면하고,
    상기 전기 신호들을 반송하기 위한 복수의 수단들은 상기 제 2 회로 컴포넌트에 전기 신호들을 제공하도록 구성되는,
    패키지.
  23. 제 22 항에 있어서,
    상기 쉴딩하기 위한 수단은 상기 제 2 회로 컴포넌트에 전기 접지를 제공하도록 더 구성되는,
    패키지.
  24. 제 23 항에 있어서,
    상기 제 2 회로 컴포넌트는 상기 쉴딩하기 위한 수단의 상기 내부 표면에 더 커플링되는,
    패키지.
  25. 제 22 항에 있어서,
    상기 쉴딩하기 위한 수단은, 상기 제 2 회로 컴포넌트에 열적으로 커플링되고 그리고 상기 제 2 회로 컴포넌트에 의해 발생된 열 에너지를 소멸시키도록 구성되는,
    패키지.
  26. 제 22 항에 있어서,
    상기 제 1 회로 컴포넌트 및 상기 제 2 회로 컴포넌트는 각각 액티브 RF 회로 컴포넌트 및/또는 패시브 RF 회로 컴포넌트 중 적어도 하나인,
    패키지.
  27. 제 22 항에 있어서,
    상기 쉴딩하기 위한 수단은 상기 기판에 상기 커버하기 위한 수단을 커플링하는 복수의 측벽들을 포함하는,
    패키지.
  28. 제 27 항에 있어서,
    상기 복수의 측벽들을 갖는 상기 쉴딩하기 위한 수단 및 상기 기판에 의해 형성된 캐비티를 통해 공기 흐름을 허용하는 상기 복수의 측벽들 사이에 환기를 위한 하나 또는 그 초과의 수단들이 형성되는,
    패키지.
  29. 제 27 항에 있어서,
    상기 복수의 측벽들은, 상기 절연하기 위한 수단 및 상기 전기 신호들을 반송하기 위한 복수의 수단들 중 적어도 일부를 포함하는 내부 측벽 표면을 포함하는,
    패키지.
  30. 제 29 항에 있어서,
    상기 내부 측벽 표면은, 상기 전기 신호들을 반송하기 위한 복수의 수단들 중 상기 일부를 이용하여 상기 기판에 상기 제 2 회로 컴포넌트를 전기적으로 커플링하는,
    패키지.
  31. 제 22 항에 있어서,
    상기 커버하기 위한 수단 및 상기 기판은, 상기 제 1 회로 컴포넌트 및 상기 제 2 회로 컴포넌트를 포함하는 캐비티를 형성하는,
    패키지.
  32. 제 22 항에 있어서,
    상기 패키지는, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 폰, 스마트 폰, 개인용 디지털 보조기구, 고정 위치 단말, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 통합되는,
    패키지.
KR1020157028226A 2013-03-11 2014-03-06 전자기 간섭 인클로저를 갖는 무선 주파수 멀티-칩 집적 회로 패키지 및 패키지를 제조하기 위한 방법 Expired - Fee Related KR101657622B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/794,487 2013-03-11
US13/794,487 US8987872B2 (en) 2013-03-11 2013-03-11 Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
PCT/US2014/021078 WO2014164186A1 (en) 2013-03-11 2014-03-06 Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages

Publications (2)

Publication Number Publication Date
KR20150121244A true KR20150121244A (ko) 2015-10-28
KR101657622B1 KR101657622B1 (ko) 2016-09-30

Family

ID=50434272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157028226A Expired - Fee Related KR101657622B1 (ko) 2013-03-11 2014-03-06 전자기 간섭 인클로저를 갖는 무선 주파수 멀티-칩 집적 회로 패키지 및 패키지를 제조하기 위한 방법

Country Status (7)

Country Link
US (1) US8987872B2 (ko)
EP (1) EP2973696B1 (ko)
JP (2) JP2016514368A (ko)
KR (1) KR101657622B1 (ko)
CN (1) CN105074917A (ko)
TW (1) TWI534979B (ko)
WO (1) WO2014164186A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
JP6273182B2 (ja) * 2014-08-25 2018-01-31 株式会社東芝 電子機器
US9437576B1 (en) * 2015-03-23 2016-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10368442B2 (en) 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming
US10594355B2 (en) 2015-06-30 2020-03-17 Skyworks Solutions, Inc. Devices and methods related to radio-frequency filters on silicon-on-insulator substrate
CN105070699B (zh) * 2015-07-31 2018-03-27 中国电子科技集团公司第二十六研究所 一种异构集成无源射频滤波器的射频前端模拟集成芯片
US9781819B2 (en) * 2015-07-31 2017-10-03 Laird Technologies, Inc. Multifunctional components for electronic devices and related methods of providing thermal management and board level shielding
WO2017033564A1 (ja) * 2015-08-27 2017-03-02 株式会社村田製作所 高周波モジュール
CN106816431B (zh) * 2015-11-30 2019-08-30 讯芯电子科技（中山）有限公司 一种电磁屏蔽封装结构及其制造方法
WO2017171807A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Semiconductor package with electromagnetic interference shielding using metal layers and vias
US11178768B2 (en) * 2016-04-01 2021-11-16 Intel Corporation Flexible printed circuit EMI enclosure
CN106298741A (zh) * 2016-08-11 2017-01-04 国网辽宁省电力有限公司电力科学研究院 一种射频多芯片电路电磁屏蔽结构
CN106252339B (zh) * 2016-08-11 2019-01-25 国网辽宁省电力有限公司电力科学研究院 一种高密度射频多芯片封装结构
US10389966B2 (en) * 2016-09-02 2019-08-20 Funai Electric Co., Ltd. Display device
US10271421B2 (en) * 2016-09-30 2019-04-23 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) shielding between inductors of a radio frequency (RF) module
CN106783805A (zh) * 2017-03-13 2017-05-31 中国科学院微电子研究所 射频多芯片封装及屏蔽电路
CN107342279A (zh) * 2017-06-08 2017-11-10 唯捷创芯(天津)电子技术股份有限公司 一种防电磁干扰的射频模块及其实现方法
US20210175635A1 (en) * 2017-12-29 2021-06-10 Commscope Technologies Llc Compact phased array millimeter wave communications systems suitable for fixed wireless access applications
KR102488875B1 (ko) 2018-01-30 2023-01-17 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
KR20190119819A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치
US10701796B2 (en) * 2018-06-25 2020-06-30 Intel Corporation Electromagnetic interference (EMI) shield
TW202104656A (zh) * 2019-03-28 2021-02-01 美商蘭姆研究公司 噴淋頭護罩
WO2021192429A1 (ja) * 2020-03-26 2021-09-30 株式会社村田製作所 高周波モジュール及び通信装置
US11646715B2 (en) * 2020-06-22 2023-05-09 Shenzhen Sunway Communication Co., Ltd. Filter device, RF front-end device and wireless communication device
CN111740715A (zh) * 2020-06-22 2020-10-02 深圳市信维通信股份有限公司 一种滤波装置、一种射频前端装置及一种无线通信装置
US11721639B2 (en) 2020-06-29 2023-08-08 Qualcomm Incorporated Multi-component modules (MCMs) including configurable electro-magnetic isolation (EMI) shield structures, and related methods
CN111710668A (zh) * 2020-08-24 2020-09-25 甬矽电子(宁波)股份有限公司 半导体封装结构、其制作方法和电子设备
CN112151509B (zh) * 2020-09-24 2022-11-25 维沃移动通信有限公司 封装器件、电子设备及器件封装方法
JP7533197B2 (ja) * 2020-12-18 2024-08-14 株式会社村田製作所 半導体装置、及び半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657749A2 (fr) * 2004-10-29 2006-05-17 Thales Boitier microelectroniques multiplans avec blindage interne
WO2008059643A1 (fr) * 2006-11-16 2008-05-22 Panasonic Corporation Appareil de circuit électronique tridimensionnel
US20090260872A1 (en) * 2008-04-21 2009-10-22 Advanced Semiconductor Engineering, Inc. Module for packaging electronic components by using a cap
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0361393U (ko) * 1989-10-20 1991-06-17
JP2598344B2 (ja) * 1991-03-27 1997-04-09 国際電気株式会社 両面実装基板用リードレスパッケージケース
JPH05243775A (ja) * 1992-02-27 1993-09-21 Fujitsu Ltd 電子回路モジュールの電磁シールド構造及びその組立方法
JPH1167947A (ja) * 1997-08-20 1999-03-09 Sony Corp ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体
JPH1197820A (ja) 1997-09-17 1999-04-09 Toyota Autom Loom Works Ltd 電磁シールド用導体パターンが形成された回路基板
JP2001237586A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
JP2005183410A (ja) * 2003-12-15 2005-07-07 Nec Saitama Ltd 無線回路モジュールおよび無線回路基板
US7071556B2 (en) 2004-09-10 2006-07-04 Jinghui Mu Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
EP1818979B1 (en) 2004-12-02 2012-07-04 Murata Manufacturing Co., Ltd. Electronic component and fabrication method thereof
JP2006202870A (ja) * 2005-01-19 2006-08-03 Matsushita Electric Ind Co Ltd 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP4889359B2 (ja) * 2006-04-14 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
US7514774B2 (en) 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US7709915B2 (en) 2008-05-07 2010-05-04 Aptina Imaging Corporation Microelectronic devices having an EMI shield and associated systems and methods
JP2009290141A (ja) * 2008-05-30 2009-12-10 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP5375311B2 (ja) * 2009-04-28 2013-12-25 オムロン株式会社 電子部品実装装置及びその製造方法
US8362598B2 (en) 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
JP4947169B2 (ja) * 2010-03-10 2012-06-06 オムロン株式会社 半導体装置及びマイクロフォン
US9484279B2 (en) 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
JP2012060019A (ja) * 2010-09-10 2012-03-22 Alps Electric Co Ltd 電子回路モジュール
JP5581933B2 (ja) * 2010-09-22 2014-09-03 ソニー株式会社 パッケージ基板及びこれを用いたモジュール並びに電気・電子機器
US8279625B2 (en) * 2010-12-14 2012-10-02 Apple Inc. Printed circuit board radio-frequency shielding structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657749A2 (fr) * 2004-10-29 2006-05-17 Thales Boitier microelectroniques multiplans avec blindage interne
WO2008059643A1 (fr) * 2006-11-16 2008-05-22 Panasonic Corporation Appareil de circuit électronique tridimensionnel
US20090260872A1 (en) * 2008-04-21 2009-10-22 Advanced Semiconductor Engineering, Inc. Module for packaging electronic components by using a cap
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
JP2016514368A (ja) 2016-05-19
CN105074917A (zh) 2015-11-18
US20140252568A1 (en) 2014-09-11
EP2973696B1 (en) 2019-11-13
JP2017143313A (ja) 2017-08-17
KR101657622B1 (ko) 2016-09-30
WO2014164186A1 (en) 2014-10-09
TWI534979B (zh) 2016-05-21
TW201448157A (zh) 2014-12-16
US8987872B2 (en) 2015-03-24
EP2973696A1 (en) 2016-01-20

Similar Documents

Publication Publication Date Title
KR101657622B1 (ko) 전자기 간섭 인클로저를 갖는 무선 주파수 멀티-칩 집적 회로 패키지 및 패키지를 제조하기 위한 방법
US10522475B2 (en) Vertical interconnects for self shielded system in package (SiP) modules
CN108987378B (zh) 微电子装置
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
US8525313B2 (en) Chip assembly with frequency extending device
EP2548225B1 (en) System-in-package using embedded-die coreless substrates, and processes of forming same
US8368200B2 (en) Shielded stacked integrated circuit packaging system and method of manufacture thereof
US7098080B2 (en) Method of making a semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
CN108701680B (zh) 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
US20200075501A1 (en) Electromagnetic interference shielding for semiconductor packages using bond wires
US9236355B2 (en) EMI shielded wafer level fan-out pop package
CN101317268A (zh) 具有emi屏蔽的叠层多芯片封装
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR102038602B1 (ko) 고방열 팬아웃 패키지 및 그 제조방법
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
US12046545B2 (en) Hybrid reconstituted substrate for electronic packaging
US20210104447A1 (en) Silicon on diamond thermal and shielding mitigation
US20240178154A1 (en) Electronic device package emi shielding with grounded mold interconnect
TW202245204A (zh) 用於模組內之電磁干擾(emi)屏蔽之導電通孔或溝槽之應用
TW202247545A (zh) 用於板和基板的多線介面

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
PA0105 International application

Patent event date: 20151008

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151008

Comment text: Request for Examination of Application

PA0302 Request for accelerated examination

Patent event date: 20151008

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160202

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160613

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160908

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160909

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200619