CN106298741A - 一种射频多芯片电路电磁屏蔽结构 - Google Patents
一种射频多芯片电路电磁屏蔽结构 Download PDFInfo
- Publication number
- CN106298741A CN106298741A CN201610652575.0A CN201610652575A CN106298741A CN 106298741 A CN106298741 A CN 106298741A CN 201610652575 A CN201610652575 A CN 201610652575A CN 106298741 A CN106298741 A CN 106298741A
- Authority
- CN
- China
- Prior art keywords
- substrate
- radio frequency
- circuit
- electromagnetic
- described substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 239000011358 absorbing material Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明涉及一种射频多芯片电路电磁屏蔽结构，包括基板(1)与基板(2)连接，基板电磁干扰屏蔽层(3)附着于基板(2)的下表面，基板(1)、基板(2)与基板电磁干扰屏蔽层(3)构成底面第一电路组件电磁屏蔽结构；外壳(4)设置于基板(1)上，外壳电磁干扰屏蔽层(5)附着于外壳(4)的内表面，基板(2)设置于外壳(4)之内，基板(2)、外壳(4)与外壳电磁干扰屏蔽层(5)构成上面第二电路组件电磁屏蔽结构。由此，本发明提供的一种射频多芯片电路电磁屏蔽结构能够实现多芯片高密度封装内部的电磁屏蔽，并同时实现多芯片高密度封装对外部的电磁屏蔽。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种射频多芯片电路电磁屏蔽结构。
背景技术
多芯片封装(英文：Multi Chip Package，缩写：MCP)中的层叠封装(英文：Package-on-Package,缩写：PoP)，旨在垂直地集成分立的逻辑和存储球栅阵列(英文：BallGrid Array，缩写：BGA)封装。将原分立结构的芯片堆叠到同一封装中，两个或者更多的芯片堆叠到同一封装中，为通信设备、导航设备、移动电话、个人数字终端、台式计算机、便携式计算机、平板计算机等应用提供了理想的高密度封装解决方案。
基于此，本发明的发明人发现，高密度封装中包含RF组件，需要电磁干扰(英文：Electromagnetic Interference，缩写：EMI)屏蔽，将RF组件与周围环境隔离开来，减少外界对其干扰，同时防止RF组件泄露到周围环境中。现有技术中EMI屏蔽，是将整颗芯片在外部使用法拉第笼进行屏蔽，将整个封装中的芯片整体屏蔽，不利于进一步进行高密度封装。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
技术问题
有鉴于此，本发明要解决的技术问题是，如何提供一种射频多芯片电路电磁屏蔽结构，能够实现多芯片高密度封装内部的电磁屏蔽，并同时实现多芯片高密度封装对外部的电磁屏蔽。
解决方案
为解决以上技术问题，本发明提供一种射频多芯片电路电磁屏蔽结构，包括基板1、基板2、基板电磁干扰屏蔽层3、外壳4、外壳电磁干扰屏蔽层5第一电路组件6、第二电路组件7，其中：基板1与基板2连接，基板电磁干扰屏蔽层3附着于基板2的下表面，基板1、基板2与基板电磁干扰屏蔽层3构成底面第一电路组件电磁屏蔽结构；以及外壳4设置于基板1上，外壳电磁干扰屏蔽层5附着于外壳4的内表面，基板2设置于外壳4与基板1构成的空间之内，基板2、外壳4与外壳电磁干扰屏蔽层5构成上面第二电路组件电磁屏蔽结构。
在一种可能的实现方式中，基板电磁干扰屏蔽层3包括薄膜吸波材料31和金属层32。
在一种可能的实现方式中，外壳电磁干扰屏蔽层5包括薄膜吸波材料51和金属层52。
在一种可能的实现方式中，第一电路组件6设置于基板1上，第二电路组件7设置于基板2上；并且第一电路组件6、第二电路组件7是有源射频电路或无源射频电路组件中的至少一者。
在一种可能的实现方式中，基板1、基板2中接地部分提供整个芯片内热量耗散通道。
在一种可能的实现方式中，外壳4为塑料材料、陶瓷材料、金属材料中的一种或多种。
在一种可能的实现方式中，射频多芯片电路电磁屏蔽结构设置于通信设备、导航设备、移动电话、个人数字终端、台式计算机、便携式计算机、平板计算机中的至少一者中。
有益效果
本发明提供的一种射频多芯片电路电磁屏蔽结构，通过基板1与基板2连接，基板电磁干扰屏蔽层3附着于基板2的下表面，基板1、基板2与基板电磁干扰屏蔽层3构成底面第一电路组件电磁屏蔽结构；以及外壳4设置于基板1上，外壳电磁干扰屏蔽层5附着于外壳4的内表面，基板2设置于外壳4与基板1构成的空间之内，基板2、外壳4与外壳电磁干扰屏蔽层5构成上面第二电路组件电磁屏蔽结构，能够实现多芯片高密度封装内部的电磁屏蔽，并同时实现多芯片高密度封装对外部的电磁屏蔽。
根据下面参考附图对示例性实施例的详细说明，本发明的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本发明的示例性实施例、特征和方面，并且用于解释本发明的原理。
图1示出本发明实施例提供的一种射频多芯片电路电磁屏蔽结构的结构示意图；
图2示出本发明实施例提供的基板电磁干扰屏蔽层的结构示意图；
图3示出本发明实施例提供的外壳电磁干扰屏蔽层的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，以便于凸显本发明的主旨。
图1示出本发明实施例提供的一种射频多芯片电路电磁屏蔽结构的结构示意图，本发明实施例提供的射频多芯片电路电磁屏蔽结构，可以适用于高压强电磁环境，应用于输电线路在线监测设备，如图1所示，该装置包括：基板1、基板2、基板电磁干扰屏蔽层3、外壳4、外壳电磁干扰屏蔽层5、第一电路组件6、第二电路组件7，其中，基板1与基板2连接，基板电磁干扰屏蔽层3附着于基板2的下表面，例如，基板电磁干扰屏蔽层3可以通过涂覆、粘接等工艺附着于基板2的下表面，基板1、基板2与基板电磁干扰屏蔽层3构成底面第一电路组件电磁屏蔽结构，对位于基板1和基板2之间的底面芯片，例如本实施例中的第一电路组件6，起屏蔽作用。
在一种可能的实现方式中，基板电磁干扰屏蔽层3包括薄膜吸波材料31和金属层32，可以对底面芯片起屏蔽作用。
外壳4设置于基板1上，与基板1围成空间，外壳电磁干扰屏蔽层5附着于外壳4的内表面，例如，外壳电磁干扰屏蔽层5可以通过涂覆、粘接等工艺附着于外壳4的内表面。
基板2设置于外壳4与基板1围成的空间之内，基板2、外壳4与外壳电磁干扰屏蔽层5构成上面第二电路组件电磁屏蔽结构，对位于外壳4和基板2之间的上层芯片，例如本实施例中的第二电路组件7，起屏蔽作用。同时，实现与外部的电磁屏蔽以提升整体屏蔽功能。
在一种可能的实现方式中，外壳电磁干扰屏蔽层5包括薄膜吸波材料51和金属层52，可以对位于外壳4和基板2之间的上层芯片，例如本实施例中的第二电路组件7，起屏蔽作用。同时，实现与外部的电磁屏蔽以提升整体屏蔽功能。
基板1和基板2接地，在一种可能的实现方式中，基板1和基板2可以在两侧及中心位置接地，在另一种可能的实现方式中，其它位置可以按电器连接需求确定是否接地。基板1、基板2中接地部分提供电磁屏蔽功能的同时，还作为芯片或电路组件的热量耗散通道。
图2示出本发明实施例提供的基板电磁干扰屏蔽层3的结构示意图，如图2所示，基板2加附导电材料31，该导电材料31包括但不限于金、银、铝等金属，加附导电材料31完成后，加附薄膜微波吸附材料32构成基板电磁干扰屏蔽层3。基板电磁干扰屏蔽层3通过基板1上的通孔接地。
图3示出本发明实施例提供的外壳电磁干扰屏蔽层5的结构示意图，如图3所示，壳体4的内表面加附导电材料51，该导电材料51包括但不限于金、银、铝等金属，加附导电材料51后，再加附薄膜微波吸附材料52构成外壳电磁干扰屏蔽层5。将已加附导电材料51和薄膜微波吸附材料52的壳体4装配至基板1之上。外壳电磁干扰屏蔽层5由基板1上通孔接地。
结合图1所示，芯片组件6装配在基板1之上。芯片组件7装配在基板2之上。芯片组件6和芯片组件7按所需进行内部电器连接，并通过基板1与外部连接。
由此，本发明实施例提供的射频多芯片电路电磁屏蔽结构，能够实现多芯片高密度封装内部的电磁屏蔽，并同时实现多芯片高密度封装对外部的电磁屏蔽。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
Claims (7)
1.一种射频多芯片电路电磁屏蔽结构，其特征在于，包括基板(1)、基板(2)、基板电磁干扰屏蔽层(3)、外壳(4)、外壳电磁干扰屏蔽层(5)第一电路组件(6)、第二电路组件(7)，其中：
所述基板(1)与所述基板(2)连接，所述基板电磁干扰屏蔽层(3)附着于所述基板(2)的下表面，所述基板(1)、所述基板(2)与所述基板电磁干扰屏蔽层(3)构成底面第一电路组件电磁屏蔽结构；以及
所述外壳(4)设置于所述基板(1)上，所述外壳电磁干扰屏蔽层(5)附着于所述外壳(4)的内表面，所述基板(2)设置于所述外壳(4)与所述基板(1)构成的空间之内，所述基板(2)、所述外壳(4)与所述外壳电磁干扰屏蔽层(5)构成上面第二电路组件电磁屏蔽结构。
2.根据权利要求1所述的射频多芯片电路电磁屏蔽结构，其特征在于，所述基板电磁干扰屏蔽层(3)包括薄膜吸波材料(31)和金属层(32)。
3.根据权利要求1所述的射频多芯片电路电磁屏蔽结构，其特征在于，所述外壳电磁干扰屏蔽层(5)包括薄膜吸波材料(51)和金属层(52)。
4.根据权利要求1所述的射频多芯片电路电磁屏蔽结构，其特征在于，所述第一电路组件(6)设置于所述基板(1)上，所述第二电路组件(7)设置于所述基板(2)上；并且
所述第一电路组件(6)、第二电路组件(7)是有源射频电路或无源射频电路组件中的至少一者。
5.根据权利要求1所述的射频多芯片电路电磁屏蔽结构，其特征在于，所述基板(1)、所述基板(2)中接地部分为所述第一电路组件(6)和所述第二电路组件(7)提供热量耗散通道。
6.根据权利要求1所述的射频多芯片电路电磁屏蔽结构，其特征在于，所述外壳(4)为塑料材料、陶瓷材料、金属材料中的一种或多种。
7.根据权利要求1所述的射频多芯片电路电磁屏蔽结构，其特征在于，所述射频多芯片电路电磁屏蔽结构设置于通信设备、导航设备、移动电话、个人数字终端、台式计算机、便携式计算机、平板计算机中的至少一者中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610652575.0A CN106298741A (zh) | 2016-08-11 | 2016-08-11 | 一种射频多芯片电路电磁屏蔽结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610652575.0A CN106298741A (zh) | 2016-08-11 | 2016-08-11 | 一种射频多芯片电路电磁屏蔽结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298741A true CN106298741A (zh) | 2017-01-04 |
Family
ID=57667852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610652575.0A Pending CN106298741A (zh) | 2016-08-11 | 2016-08-11 | 一种射频多芯片电路电磁屏蔽结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298741A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783805A (zh) * | 2017-03-13 | 2017-05-31 | 中国科学院微电子研究所 | 射频多芯片封装及屏蔽电路 |
| CN109273418A (zh) * | 2018-11-08 | 2019-01-25 | 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 | 一种芯片封装结构及方法 |
| CN110808240A (zh) * | 2019-10-31 | 2020-02-18 | 北京燕东微电子有限公司 | 层叠封装结构及其制造方法 |
| CN111343782A (zh) * | 2020-04-14 | 2020-06-26 | 京东方科技集团股份有限公司 | 柔性线路板组件、显示组件及显示装置 |
| CN112242386A (zh) * | 2019-07-16 | 2021-01-19 | 江苏长电科技股份有限公司 | Sip封装结构 |
| CN115642148A (zh) * | 2022-12-22 | 2023-01-24 | 北京智芯微电子科技有限公司 | 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004093505A2 (en) * | 2003-04-15 | 2004-10-28 | Wavezero, Inc. | Emi shielding for electronic component packaging |
| CN102487059A (zh) * | 2010-12-02 | 2012-06-06 | 三星电子株式会社 | 堆叠式封装结构 |
| CN104039121A (zh) * | 2013-03-08 | 2014-09-10 | 祝琼 | 一种吸波导磁屏蔽膜及其制作方法 |
| CN105074917A (zh) * | 2013-03-11 | 2015-11-18 | 高通股份有限公司 | 用于射频多芯片集成电路封装的电磁干扰外壳 |
-
2016
- 2016-08-11 CN CN201610652575.0A patent/CN106298741A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004093505A2 (en) * | 2003-04-15 | 2004-10-28 | Wavezero, Inc. | Emi shielding for electronic component packaging |
| CN102487059A (zh) * | 2010-12-02 | 2012-06-06 | 三星电子株式会社 | 堆叠式封装结构 |
| CN104039121A (zh) * | 2013-03-08 | 2014-09-10 | 祝琼 | 一种吸波导磁屏蔽膜及其制作方法 |
| CN105074917A (zh) * | 2013-03-11 | 2015-11-18 | 高通股份有限公司 | 用于射频多芯片集成电路封装的电磁干扰外壳 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783805A (zh) * | 2017-03-13 | 2017-05-31 | 中国科学院微电子研究所 | 射频多芯片封装及屏蔽电路 |
| CN109273418A (zh) * | 2018-11-08 | 2019-01-25 | 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 | 一种芯片封装结构及方法 |
| CN112242386A (zh) * | 2019-07-16 | 2021-01-19 | 江苏长电科技股份有限公司 | Sip封装结构 |
| WO2021008228A1 (zh) * | 2019-07-16 | 2021-01-21 | 江苏长电科技股份有限公司 | Sip封装结构 |
| US12249582B2 (en) | 2019-07-16 | 2025-03-11 | Jcet Group Co., Ltd. | SIP package structure |
| CN110808240A (zh) * | 2019-10-31 | 2020-02-18 | 北京燕东微电子有限公司 | 层叠封装结构及其制造方法 |
| CN111343782A (zh) * | 2020-04-14 | 2020-06-26 | 京东方科技集团股份有限公司 | 柔性线路板组件、显示组件及显示装置 |
| CN111343782B (zh) * | 2020-04-14 | 2021-04-27 | 京东方科技集团股份有限公司 | 柔性线路板组件、显示组件及显示装置 |
| US11991830B2 (en) | 2020-04-14 | 2024-05-21 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Flexible circuit board assembly, display assembly and display device |
| CN115642148A (zh) * | 2022-12-22 | 2023-01-24 | 北京智芯微电子科技有限公司 | 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片 |
| CN115642148B (zh) * | 2022-12-22 | 2024-04-12 | 北京智芯微电子科技有限公司 | 磁屏蔽装置、磁屏蔽装置的制备方法以及mram芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210281286A1 (en) | Radio frequency shielding within a semiconductor package | |
| CN106298741A (zh) | 一种射频多芯片电路电磁屏蔽结构 | |
| US8987872B2 (en) | Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages | |
| RU2504863C2 (ru) | Корпусы с многослойной укладкой кристаллов в устройстве типа корпус на корпусе, способы их сборки и системы, содержащие их | |
| US8921993B2 (en) | Semiconductor package having EMI shielding function and heat dissipation function | |
| US9419339B2 (en) | Package structures including discrete antennas assembled on a device | |
| US20190206839A1 (en) | Electronic device package | |
| CN103681551B (zh) | 半导体芯片和具有半导体芯片的半导体封装体 | |
| US10980134B2 (en) | Method for orienting solder balls on a BGA device | |
| US20220068750A1 (en) | Semiconductor device and method of forming the same | |
| CN106783805A (zh) | 射频多芯片封装及屏蔽电路 | |
| JP6196396B2 (ja) | ダイトゥーワイヤコネクタを備えるダイパッケージ、およびダイパッケージに結合するように構成されたワイヤトゥーダイコネクタ | |
| CN106847793B (zh) | 包括屏蔽部件的半导体封装及其制造方法 | |
| US20240145450A1 (en) | Package edge passive component array for improved power integrity | |
| US10658198B2 (en) | Solder resist layer structures for terminating de-featured components and methods of making the same | |
| CN106252339A (zh) | 一种高密度射频多芯片封装结构 | |
| WO2019066902A1 (en) | PILLAR NETWORK PLATE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |