[go: up one dir, main page]

CN108987378B - 微电子装置 - Google Patents

微电子装置 Download PDF

Info

Publication number
CN108987378B
CN108987378B CN201810525117.XA CN201810525117A CN108987378B CN 108987378 B CN108987378 B CN 108987378B CN 201810525117 A CN201810525117 A CN 201810525117A CN 108987378 B CN108987378 B CN 108987378B
Authority
CN
China
Prior art keywords
microelectronic
substrate
microelectronic assembly
noise suppression
suppression structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810525117.XA
Other languages
English (en)
Other versions
CN108987378A (zh
Inventor
孙瑞伯
吴文洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN108987378A publication Critical patent/CN108987378A/zh
Application granted granted Critical
Publication of CN108987378B publication Critical patent/CN108987378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/20445—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
    • H05K7/20454—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff with a conformable or flexible structure compensating for irregularities, e.g. cushion bags, thermal paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供了一种微电子装置。微电子装置包括基板和安装在该基板上的第一微电子组件和第二微电子组件。该第一微电子组件包括数字/模拟IP模块和RF IP模块，第一微电子组件和第二微电子组件以并排方式安装在该基板上。屏蔽壳被安装在该板上。该屏蔽壳包括多个侧壁、一个中间壁和盖子。散热介质材料(TIM)层位于该盖子和该第一微电子组件之间。噪声抑制结构位于该散热介质材料(TIM)层和该第一微电子组件之间。本发明能够有效地抑制噪声及改善灵敏度恶化问题。

Description

微电子装置
技术领域
本发明涉及一种有关于电子器件的领域，以及更特别地，涉及一种具有电磁屏蔽体(electromagnetic shielding)和噪声抑制(noise suppressing)结构的微电子装置。
背景技术
灵敏度恶化(desense)是指接收器的灵敏度因外部噪声源的降低。当其它组件(如内存接口)变得活跃时，接收器的灵敏度可能会突然受到影响。
通常，高速信号(例如，像内存总线或显示信道传送的信号)会通过传输线路发送电脉冲。理想的传输线路自身能够将这种高速信号的能量保持在其自身结构中。然而，像连接器或不完善的柔性线路(flex line)那样的不连续体(discontinuities)会将这些能量的一部分辐射到周围，从而表现为噪声源。在智能手机和车载的娱乐系统的使用中，移动记忆数据(memory data)速率已进入数千兆赫兹级的范围，直接干扰无线通信所使用的频段。
对于当今的无线技术来说，灵敏度恶化问题已变得特别麻烦。因此，迫切需要提供一种改进的微电子装置来解决这些问题。
发明内容
有鉴于此，本发明的目的之一在于提供一种改进的微电子装置，以解决上述问题。
在一实施例中，本发明提供了一种微电子装置，其包括基板、第一微电子组件、第二微电子组件、屏蔽壳、散热介质材料层以及噪声抑制结构。其中，该第一微电子组件包括数字/模拟IP模块和RF IP模块，该第一微电子组件和该第二微电子组件以并排方式安装在该基板上，该屏蔽壳安装在该基板上，以及，该屏蔽壳包括盖子、多个侧壁以及一个中间壁，该第一微电子组件和该第二微电子组件分别位于该屏蔽壳内的两个分开的隔室中，以及，该中间壁位于该第一微电子组件和该第二微电子组件之间。此外，该散热介质材料层位于该盖子和该第一微电子组件之间，以及，该噪声抑制结构位于该散热介质材料层和该第一微电子组件之间。
在另一实施例中，本发明提供了一种微电子装置，其包括基板、第一微电子组件、第二微电子组件、屏蔽壳、散热介质材料层以及噪声抑制结构。其中，该第一微电子组件包括数字/模拟IP模块和RF IP模块，该第一微电子组件和该第二微电子组件以并排方式安装在该基板上，该屏蔽壳安装在该基板上，以及，该屏蔽壳包括盖子和多个侧壁，该第一微电子组件和该第二微电子组件位于该屏蔽壳内。此外，该散热介质材料层位于该盖子和该第一微电子组件之间，以及，该噪声抑制结构位于该散热介质材料层和该第一微电子组件之间，其中，该噪声抑制结构通过该基板上的导电焊垫电连接至该基板中的接地层。
在又一实施例中，本发明提供了一种微电子装置，其包括基板、第一微电子组件、第二微电子组件、屏蔽壳以及噪声抑制结构。其中，该第一微电子组件包括数字/模拟IP模块和RF IP模块，该第一微电子组件和该第二微电子组件以并排方式安装在该基板上，该屏蔽壳安装在该基板上，以及，该屏蔽壳包括盖子和多个侧壁，该第一微电子组件和该第二微电子组件位于该屏蔽壳内。此外，该噪声抑制结构被直接设置在该第一微电子组件上。
在上述技术方案中，微电子装置能够有效地抑制噪声及改善灵敏度恶化问题。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明一实施例的具有电磁屏蔽体的微电子装置的示意性顶部透视图。
图2是沿着图1中的线I-I'截取的具有电磁屏蔽体的微电子装置的示意性横截面图。
图3是根据本发明一实施例的具有电磁屏蔽体的微电子装置的透视图。
图4是根据本发明另一实施例的具有电磁屏蔽体的微电子装置的示意性截面图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
本发明涉及一种具有噪声抑制结构的微电子装置，其中，该噪声抑制结构能够在组件级的基板(board)上消除或改善灵敏度恶化问题，例如，该组件级的基板上安装有第一微电子组件和第二微电子组件。所提出的方法具有成本低且易于组装的优点。能够保持电磁干扰(ElectroMagnetic Interference，EMI)屏蔽罩(cover)或盖(lid)的一体化结构(structure integration)，使得发射辐射(emitted radiation)能够最小化，以符合各种EMI标准，如联邦通信委员会(Federal Communications Commission，FCC)规则。在本发明实施例中，无需在EMI屏蔽罩或盖中形成任何槽(slots)、开孔(apertures)、沟槽(trenches)或开口(openings)。此外，噪声抑制结构的引入不会降低微电子装置的散热效率。在本发明实施例中，噪声抑制结构连接到微电子装置的直接接地部分，优选的，该直接接地部分相较于第一微电子组件内的RF IP模块更靠近第一微电子组件内的数字/模拟IP模块，从而使得噪声抑制路径较短且偏离RF IP模块进而具有更好的噪声抑制效果。在本发明实施例中，直接接地部分是指能够被直接连接到接地电位且用于与外界接触的接地部分，例如，该直接接地部分包括基板上的接地焊垫，其中，该接地焊垫通过基板中的导线直接连接到基板中的接地层，从而，外界(如第一微电子组件、中间壁、侧壁等)通过基板上的接地焊垫能够直接电连接到接地层，进而通过直接接地部分连接到接地电位的路径更短。再例如，该直接接地部分包括第一微电子组件所在封装内的接地部分。在一实施例中，该噪声抑制结构通过柔性材料连接到中间壁，其中，中间壁接地(例如，中间壁通过基板上的接地焊垫接地，其中，该接地焊垫位于该中间壁的下方)。在另一实施例中，噪声抑制结构直接连接到基板上的接地焊垫，或者，连接到第一微电子组件所在封装内的接地部分(例如，第一微电子组件的接地引脚)，例如，透过第一微电子组件所在封装的表面(其中，第一微电子组件所在封装的至少一表面的至少一部分镀铜或其它导电材料)、封装内的通孔等方式连接到封装内的接地部分，在一些实施例中，该封装内的接地部分可以通过该封装的导电端子(例如，接地锡球)连接到基板上的接地焊垫。
请参考图1至图3。图1是根据本发明一实施例的一种具有电磁屏蔽体(即以下实施例中描述的屏蔽壳或EMI屏蔽壳)的微电子装置的示意性顶部透视图。图2是沿着图1中的线I-I'截取的具有电磁屏蔽体的微电子装置的示意性横截面图。图3是根据本发明一实施例的具有电磁屏蔽体的微电子装置的透视图。
如图1至图3所示，微电子装置1包括基板(substrate)10，如印刷电路板(PrintedCircuit Board，PCB)、印刷线路板(Printed Wiring Board，PWB)或主板(Mother Board)，但并不限于此。根据该说明性实施例，基板10包括接地导体(ground conductor)，如接地层(ground plane)，但并不限于此。基板10可以包括绝缘芯(insulating core)101以及在通孔(via)与通孔之间进行互连或金属化孔(plated through hole)与金属化孔之间进行互连的至少一层(如多层)迹线(或导体、导线)102。应该理解的是，基板中的迹线(或导体、导线)的层数仅用于说明的目的，而不是对本发明的限制。
举例来说，基板10可以由双马来酰亚胺三嗪(Bismaleimide Triazine，BT)树脂、FR-4(由编织玻璃纤维布和具有阻燃性的环氧树脂粘合剂组成的复合材料)、陶瓷(ceramic)、玻璃(glass)、塑料(plastic)、胶带(tape)，或可以承载迹线102和导电焊垫(pad)(或焊垫(land))103(用于接收导电端子)的其它支撑材料组成。迹线102的最顶层(topmost layer)覆盖有阻焊层(solder mask)(或阻焊膜(solder resist))104。阻焊层104中形成有阻焊层开口104a，以分别至少部分地暴露出导电焊垫103、103a，以通过导电焊垫进行进一步连接。
根据该说明性实施例，微电子装置1还包括第一微电子组件(microelectroniccomponent)20，第一微电子组件20安装在基板10上。根据该说明性实施例，第一微电子组件20可以是具有至少一个半导体集成电路晶粒(未明确示出)的半导体晶粒封装(semiconductor die package)，该至少一个半导体集成电路晶粒被封装在工程模塑料中，但本发明并不限于此。
根据该说明性实施例，例如，第一微电子组件20可以是射频(RF)系统级芯片(System-on-Chip，SoC)或RF系统级封装(System-in-Package，SiP)，例如，包括RF收发器的系统级芯片或封装，但不限于此。根据本发明的实施例，第一微电子组件20可以包括中央处理单元(Central Processing Unit，CPU)、图形处理单元(Ggraphical Processing Unit、GPU)和/或现场可编程门数组(Field-Programmable Gate Array，FPGA)，但并不限于此。
根据该说明性实施例，第一微电子组件20包括位于单个封装内的数字/模拟IP模块201和RF IP模块202，如数字/模拟电路模块和RF电路模块。在第一微电子组件20中，数字/模拟IP模块201会因时钟、晶体管或其它开关逻辑组件产生的瞬态电流或电压而产生噪声或电磁干扰。根据该说明性实施例，数字/模拟IP模块201可以具有各种各样的功能，以及，数字/模拟IP模块201是干扰源(aggressor)和耦合噪声(coupled noise)的来源(source)。数字/模拟IP模块201会干扰RF IP模块202并导致灵敏度恶化问题。本发明能够解决这个问题。例如，在本发明实施例中，数字/模拟IP模块201与第二微电子组件30之间的通信会对RF IP模块202的无线通信造成干扰，本发明的设计可以减少该干扰。
根据该说明性实施例，RF IP模块202具有至少一个射频(RF)路径，该RF路径是噪声耦合的受害者(victim)，以及，通过一些无源PCB组件，包括但不限于电感器、电容器、平衡-不平衡变换器(balun)、双工器(diplexer)、薄膜体声波谐振器(film bulk acousticresonator，FBAR)等，RF IP模块202可以包括封装以及位于RF IP模块202的晶粒焊盘/凸块(bump)和天线之间的PCB级布线。
根据该说明性实施例，如图2所示，第一微电子组件20通过多个导电端子211(例如，凸块或焊球)安装在基板10上，该多个导电端子211被布置在第一微电子组件20的底面(bottom surface)上。举例来说，导电端子211可以是球栅阵列(ball grid array，BGA)，但并不限于此。
根据该说明性实施例，微电子装置1还包括第二微电子组件30，第二微电子组件30安装在基板10上。根据该说明性实施例，第一微电子组件20和第二微电子组件30以并排方式(in a side-by-side manner)安装在基板10上。根据该说明性实施例，第二微电子组件30可以是具有至少一个半导体集成电路晶粒(未明确示出)的半导体晶粒封装，该至少一个半导体集成电路晶粒被封装在工程模塑料中，但本发明并不限于此。
根据该说明性实施例，举例来说，第二微电子组件30可以是以太网电路或内存封装，诸如DDR3DRAM或DDR4DRAM，但并不限于此。第二微电子组件30可以通过基板10中的迹线(例如，高速总线)102b电连接到第一微电子组件20。
根据该说明性实施例，微电子装置1还包括安装在基板10上的EMI屏蔽壳(shielding case)40(亦可称为屏蔽壳)。根据该说明性实施例，EMI屏蔽壳40包括多个侧壁(sidewall)401(例如，四个侧壁)、一个中间壁(intermediate wall)402以及盖子(lid)403，其中，中间壁402将该屏蔽壳40分割成两个隔室40a和40b。然而，在一些实施例中，中间壁402可以被省略，在这种情形中，第一微电子组件20和第二微电子组件30位于屏蔽壳40内。如图1所示，在EMI屏蔽壳40内，第一微电子组件20和第二微电子组件30被分别设置在两个分开的隔室(compartment)40a和40b中。中间壁402位于(is interposed between)第一微电子组件20和第二微电子组件30之间。
根据该说明性实施例，中间壁402具有预定高度，该预定高度高于第二微电子组件30的厚度，以提供足够的屏蔽。根据该说明性实施例，多个侧壁401和中间壁402具有基本相同的高度。
根据该说明性实施例，第一微电子组件20的数字/模拟IP模块201比RF IP模块202更靠近中间壁402。RF IP模块202与中间壁402之间的距离大于数字/模拟IP模块201与中间壁402之间的距离。可以理解地，在没有中间壁402的变型实施例中，第一微电子组件20的数字/模拟IP模块201比RF IP模块202更靠近第二微电子组件30，换句话说，RF IP模块202与第二微电子组件30之间的距离大于数字/模拟IP模块201与第二微电子组件30之间的距离。从而能够更好地改善灵敏度恶化问题。
根据该说明性实施例，EMI屏蔽壳40可以全部由均质材料(homogeneousmaterial)形成，这意味着EMI屏蔽壳40的所有部分(壁和盖子)由相同材料形成。在一实施例中，EMI屏蔽壳40是金属屏蔽壳。例如，EMI屏蔽壳40可以由铜和镍制程，例如，由具有镍(Ni)薄层的铜(Cu)制成，但是，也可以使用其它金属或金属合金，例如铝或铝合金，具体地，本发明实施例不做任何限制。在另一实施例中，EMI屏蔽壳40上可以被涂上EMI吸收材料层(absorbing material layer)。
根据该说明性实施例，盖子403完全覆盖第一微电子组件20所处的隔室。根据该说明性实施例，没有槽、开孔、沟槽或开口形成在盖子403中，以保持一体化结构。盖子403的一体化结构能够有助于最小化发射辐射。
根据该说明性实施例，EMI屏蔽壳40接地，优选地，通过基板上的导电焊垫电连接到接地层120而直接接地，如，利用焊料(soldering)通过焊接方式将EMI屏蔽壳40电连接到导电焊垫，进而，经由较短路径电连接到接地层120，以具有更好的噪声抑制效果。值得注意的是，一些导电焊垫(例如，图1中示出的接地焊垫103a)被直接设置在中间壁402的下方，以便利用焊料或类似物将中间壁402电连接到接地层120。
根据该说明性实施例，微电子装置1还包括散热介质材料(thermal interfacematerial，TIM)层50，位于盖子403和第一微电子组件20之间。TIM层50具有高热导率(thermal conductivity)且与盖子403直接接触。举例来说，TIM层50可以由硅树脂(silicones)制成，硅树脂为包括但不限于硅、碳、氢、氧或其它元素的聚合物。TIM层50可以包括导电材料，诸如与硅树脂混合的氧化铝(Al2O3)或氧化锌(ZnO2)。根据该说明性实施例，TIM层50的厚度可以在约10μm与约300μm之间的范围内，但并不限于此。第一微电子组件20产生的热量可以通过TIM层50消散到盖子403，然后至外部环境。
根据该说明性实施例，微电子装置1还包括噪声抑制结构60，该噪声抑制结构60位于TIM层50和第一微电子组件20之间。根据该说明性实施例，噪声抑制结构60与第一微电子组件20直接接触。根据该说明性实施例，噪声抑制结构60覆盖第一微电子组件20的整个顶面或上表面(top surface)，以及，在这种情形中，TIM层50不直接接触第一微电子组件20。根据另一实施例，噪声抑制结构60部分地覆盖第一微电子组件20的顶面或上表面，例如，覆盖有噪声的(noisy)数字/模拟IP模块201的区域，以及，在这种情形中，TIM层50直接接触第一微电子组件20(图2中未示出)。
根据该说明性实施例，噪声抑制结构60可以由柔性或可折叠材料组成，能够抑制有噪声的数字/模拟IP模块201产生的噪声并阻断穿过TIM层50和盖子403的噪声耦合。根据该说明性实施例，例如，噪声抑制结构60可以包括具有导电粘合剂(electricallyconductive adhesive)的导电织物(conductive fabric)、铜箔(copper foil)、金属薄膜(metal film)或镀铜聚酯布(copper-plated polyester cloth)，但并不限于此。根据该说明性实施例，噪声抑制结构60被粘附到或位于第一微电子组件20的顶面或上表面，以至少覆盖噪声源(如第一微电子组件20中的数字/模拟IP模块201)的区域。
根据该说明性实施例，噪声抑制结构60包括连接部分601，连接部分601的末端(distal end)延伸并粘附到中间壁402，使得噪声抑制结构60通过连接部分601和中间壁402(例如，中间壁402的下方电连接至耦接于接地层120的导电焊垫)电耦接到基板10的接地层120(即形成较短的噪声抑制路径，以具有更好的噪声抑制效果)。举例来说，连接部分601的末端可以粘附到中间壁402的顶面或上表面，但并不限于此。根据各种变型实施例，噪声抑制结构60可以电耦接到芯片上和/或芯片外的接地。
根据另一实施例，屏蔽壳40可以由盖子和多个侧壁组成。根据另一实施例，图1至图3中的中间壁402可以被省略，在该另一实施例中，噪声抑制结构60的连接部分601电连接到屏蔽壳40的多个侧壁的直接接地部分(directly grounded part)，其中，该直接接地部分(例如，与导电或接地焊垫连接的地方，其中，该导电或接地焊垫电连接到基板的接地层)被布置得更靠近有噪声的数字/模拟IP模块201以及被布置得离易受干扰的RF IP模块202更远，换句话说，数字/模拟IP模块201相较于RF IP模块202离该直接接地部分更近。屏蔽壳40的多个侧壁的上述直接接地部分是屏蔽壳40的多个侧壁的一部分，该一部分直接连接到导电焊垫(如图1中示出的103)并通过导电焊垫(亦可称作接地焊垫)电连接到基板10的接地层120，使得较短的噪声抑制路径被建立。
根据另一实施例，噪声抑制结构60的连接部分601直接电连接到基板10上的任意导电焊垫(或导电迹线)，并通过导电焊垫(例如，利用焊料进行焊接)电连接到基板10的接地层120，使得较短的噪声抑制路径被建立，而不与屏蔽壳40的任何部分接触，从而，噪声抑制效果更佳。同时，噪声抑制结构60电连接到基板10的直接接地部分，基板10的该直接接地部分也被布置得更靠近有噪声的数字/模拟IP模块201以及被布置得离易受干扰的RF IP模块202更远。根据本发明的优选实施例，噪声抑制结构60直接电连接至(如通过连接部分601)基板上的导电焊垫，其中，该导电焊垫电连接到基板的接地层，以及，该导电焊垫离数字/模拟IP模块201相对更近些，而离RF IP模块202相对较远些，以更好地避免RF IP模块202受噪声干扰。
请参考图4。图4是根据本发明另一实施例的具有电磁屏蔽体的微电子装置的示意性截面图，其中，与图1至图3类似，相同的标号表示相同的区域、层或组件。
如图4所示，图4中的微电子装置2与图1至图3中的微电子装置1之间的不同之处在于：图4中的微电子装置2不包括TIM层50。噪声抑制结构60直接接触第一微电子组件20。第一微电子组件20和盖子403之间为空气间隙(air gap)70，而不是散热介质材料层50。
类似地，噪声抑制结构60可以由柔性或可折叠材料构成，该材料能够抑制有噪声的数字/模拟IP模块201产生的噪声并阻断噪声耦合。根据该说明性实施例，例如，噪声抑制结构60可以包括具有导电粘合剂的导电织物、铜箔、金属薄膜和镀铜聚酯布中的至少一种，但并不限于此。根据该说明性实施例，噪声抑制结构60被粘附到第一微电子组件20的顶面或上表面。
噪声抑制结构60包括连接部分601，连接部分601的末端延伸并粘附到中间壁402，使得噪声抑制结构60通过连接部分601和中间壁402电耦接到基板10的接地层120(形成较短的噪声抑制路径)。根据本发明实施例，噪声抑制结构60可以电耦接到芯片上和/或芯片外的接地。
根据又一实施例，屏蔽壳40可以由盖子和多个侧壁组成，换言之，图4中的中间壁402被省略。根据该另一实施例，噪声抑制结构60的连接部分601电连接到屏蔽壳40的多个侧壁的直接接地部分，该直接接地部分被布置为更靠近有噪声的数字/模拟IP模块201以及被布置为离易受干扰的RF IP模块202更远。屏蔽壳40的多个侧壁的上述直接接地部分是屏蔽壳40的多个侧壁的一部分，该一部分直接连接到导电焊垫(例如，导电焊垫103)，并通过导电焊垫103电连接到基板10的接地层120，使得较短的噪声抑制路径被建立。
根据另一实施例，噪声抑制结构60的连接部分601直接连接到基板10上的任意导电焊垫(或导电迹线)，并且通过导电焊垫电连接到基板10的接地层120，使得较短的噪声抑制路径被建立，而噪声抑制结构60不与屏蔽壳40的任何部分进行任何接触。从而，噪声抑制结构60电连接到基板10的直接接地部分，基板10的该直接接地部分也被布置得更靠近有杂散的数字/模拟IP模块201以及被布置得离易受干扰的RF IP模块202更远。为简洁起见，与图1至图3类似的描述此处不再一一赘述。本领域技术人员应当理解，当前附图的某些特征也可以应用在其它附图中，而不仅限于当前附图。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)，例如，不同实施例中的不同特征的组合或替换。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (15)

1.一种微电子装置，其特征在于，包括：
基板；
第一微电子组件，安装在该基板上，其中，该第一微电子组件包括数字/模拟IP模块和RF IP模块；
第二微电子组件，安装在该基板上，其中，该第一微电子组件和该第二微电子组件以并排方式安装在该基板上；
屏蔽壳，安装在该基板上，其中，该屏蔽壳包括盖子、多个侧壁以及一个中间壁，该第一微电子组件和该第二微电子组件分别位于该屏蔽壳内的两个分开的隔室中，以及，该中间壁位于该第一微电子组件和该第二微电子组件之间；
散热介质材料层，位于该盖子和该第一微电子组件之间；以及
噪声抑制结构，位于该散热介质材料层和该第一微电子组件之间；
其中，该噪声抑制结构由柔性材料构成，该柔性材料能够抑制该数字/模拟IP模块产生的噪声并阻断穿过该散热介质材料层和该盖子的噪声耦合；
或者，
该噪声抑制结构包括具有导电粘合剂的导电织物、铜箔、金属薄膜和镀铜聚酯布中的至少一种。
2.根据权利要求1所述的微电子装置，其特征在于，该第一微电子组件是RF系统级芯片或RF系统级封装。
3.根据权利要求1所述的微电子装置，其特征在于，该第一微电子组件的该数字/模拟IP模块比该RF IP模块更靠近该中间壁。
4.根据权利要求1所述的微电子装置，其特征在于，该中间壁直接通过焊料和位于该中间壁下方的导电焊垫电连接到该基板的接地层。
5.根据权利要求1所述的微电子装置，其特征在于，该散热介质材料层直接接触该盖子和该噪声抑制结构。
6.根据权利要求1所述的微电子装置，其特征在于，该噪声抑制结构与该第一微电子组件直接接触。
7.根据权利要求1所述的微电子装置，其特征在于，该噪声抑制结构覆盖该第一微电子组件的整个上表面，以及，该散热介质材料层与该第一微电子组件不直接接触。
8.根据权利要求1所述的微电子装置，其特征在于，该噪声抑制结构部分地覆盖该第一微电子组件的上表面，以及，该散热介质材料层与该第一微电子组件直接接触。
9.根据权利要求1所述的微电子装置，其特征在于，该噪声抑制结构连接到该微电子装置的直接接地部分，以及，该直接接地部分相较于该RF IP模块更靠近有噪声的该数字/模拟IP模块。
10.根据权利要求1所述的微电子装置，其特征在于，该柔性材料连接至该中间壁，以及，该中间壁接地。
11.根据权利要求4所述的微电子装置，其特征在于，该噪声抑制结构包括连接部分，该连接部分的末端被粘附到该中间壁，使得该噪声抑制结构通过该连接部分和该中间壁电耦接到该基板的该接地层。
12.根据权利要求1所述的微电子装置，其特征在于，该噪声抑制结构直接连接到该基板上的接地焊垫，或者，该噪声抑制结构电连接到该第一微电子组件的接地。
13.一种微电子装置，包括：
基板；
第一微电子组件，安装在该基板上，其中，该第一微电子组件包括数字/模拟IP模块和RF IP模块；
第二微电子组件，安装在该基板上，其中，该第一微电子组件和该第二微电子组件以并排方式安装在该基板上；
屏蔽壳，安装在该基板上，其中，该屏蔽壳包括盖子和多个侧壁，该第一微电子组件和该第二微电子组件位于该屏蔽壳内；
散热介质材料层，位于该盖子和该第一微电子组件之间；以及
噪声抑制结构，介于该散热介质材料层和该第一微电子组件之间，其中，该噪声抑制结构通过导电焊垫电连接至该基板的接地层；
其中，该噪声抑制结构由柔性材料构成，该柔性材料能够抑制该数字/模拟IP模块产生的噪声并阻断穿过该散热介质材料层和该盖子的噪声耦合；
或者，
该噪声抑制结构包括具有导电粘合剂的导电织物、铜箔、金属薄膜和镀铜聚酯布中的至少一种。
14.根据权利要求13所述的微电子装置，其特征在于，该噪声抑制结构电连接到该屏蔽壳的该多个侧壁的直接接地部分，以及，该直接接地部分相较于该RF IP模块更靠近有噪声的该数字/模拟IP模块。
15.一种微电子装置，包括：
基板；
第一微电子组件，安装在该基板上，其中，该第一微电子组件包括数字/模拟IP模块和RF IP模块；
第二微电子组件，安装在该基板上，其中，该第一微电子组件和该第二微电子组件以并排方式安装在该基板上；
屏蔽壳，安装在该基板上，其中，该屏蔽壳包括盖子和多个侧壁，该第一微电子组件和该第二微电子组件位于该屏蔽壳内；以及
噪声抑制结构，被直接设置在该第一微电子组件上；
其中，该噪声抑制结构由柔性材料构成，该柔性材料能够抑制该数字/模拟IP模块产生的噪声并阻断穿过该盖子的噪声耦合；
或者，
该噪声抑制结构包括具有导电粘合剂的导电织物、铜箔、金属薄膜和镀铜聚酯布中的至少一种。
CN201810525117.XA 2017-06-01 2018-05-28 微电子装置 Active CN108987378B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762513496P 2017-06-01 2017-06-01
US62/513,496 2017-06-01
US15/973,541 US10490511B2 (en) 2017-06-01 2018-05-08 Microelectronic assembly with electromagnetic shielding
US15/973,541 2018-05-08

Publications (2)

Publication Number Publication Date
CN108987378A CN108987378A (zh) 2018-12-11
CN108987378B true CN108987378B (zh) 2020-11-06

Family

ID=62528244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810525117.XA Active CN108987378B (zh) 2017-06-01 2018-05-28 微电子装置

Country Status (4)

Country Link
US (1) US10490511B2 (zh)
EP (1) EP3410474B1 (zh)
CN (1) CN108987378B (zh)
TW (1) TWI659503B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL250253B (en) 2017-01-24 2021-10-31 Arbe Robotics Ltd A method for separating targets and echoes from noise, in radar signals
IL255982A (en) 2017-11-29 2018-01-31 Arbe Robotics Ltd Detection, mitigation and prevention of mutual interference between fixed water radars in vehicles
IL259190A (en) 2018-05-07 2018-06-28 Arbe Robotics Ltd System and method for frequency hopping MIMO FMCW imaging radar
IL260695A (en) 2018-07-19 2019-01-31 Arbe Robotics Ltd Method and device for eliminating waiting times in a radar system
IL260694A (en) 2018-07-19 2019-01-31 Arbe Robotics Ltd Method and device for two-stage signal processing in a radar system
IL260696A (en) 2018-07-19 2019-01-31 Arbe Robotics Ltd Method and device for structured self-testing of radio frequencies in a radar system
IL261636A (en) 2018-09-05 2018-10-31 Arbe Robotics Ltd Deflected MIMO antenna array for vehicle imaging radars
US10681832B1 (en) * 2019-06-06 2020-06-09 Hewlett Packard Enterprise Development Lp High-density universally-configurable system board architecture with dual-use modular mid-board optics (MBOs)
KR20210007217A (ko) * 2019-07-10 2021-01-20 삼성전자주식회사 인터포저를 포함하는 전자 장치
IL271269A (en) 2019-12-09 2021-06-30 Arbe Robotics Ltd Radom for a planar antenna for car radar
WO2021193622A1 (ja) 2020-03-27 2021-09-30 株式会社ソニー・インタラクティブエンタテインメント 電子機器
TWI768322B (zh) * 2020-04-15 2022-06-21 矽品精密工業股份有限公司 電子裝置及其製法
US11277902B2 (en) * 2020-05-25 2022-03-15 Arbe Robotics Ltd. Single layer radio frequency integrated circuit package and related low loss grounded coplanar transmission line
US11894354B2 (en) * 2021-05-13 2024-02-06 Advanced Semiconductor Engineering, Inc. Optoelectronic device package and method of manufacturing the same
CN117254242A (zh) * 2022-06-12 2023-12-19 神基科技股份有限公司 毫米波通信设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077596A1 (en) * 2003-07-14 2005-04-14 Michael Bauer Semiconductor component with electromagnetic shielding device
TW201208033A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package and manufacturing method thereof
CN102364683A (zh) * 2011-10-21 2012-02-29 华为终端有限公司 封装结构、方法、及电子设备
CN104838737A (zh) * 2012-12-11 2015-08-12 高通股份有限公司 用于适形屏蔽的方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
US7052939B2 (en) * 2002-11-26 2006-05-30 Freescale Semiconductor, Inc. Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications
JPWO2008114517A1 (ja) * 2007-03-19 2010-07-01 日本電気株式会社 半導体デバイス及びそれにおける信号処理方法
CN105793837B (zh) 2013-12-27 2020-10-20 英特尔公司 具有用于处理数据的两个处理器的电子设备
US9530762B2 (en) * 2014-01-10 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package, semiconductor device and method of forming the same
US9633158B1 (en) 2014-11-11 2017-04-25 Altera Corporation Selectable reconfiguration for dynamically reconfigurable IP cores
KR102301639B1 (ko) * 2015-01-23 2021-09-14 삼성전자주식회사 SoC(System-on Chip), 그의 전력 관리 방법 및 전자 장치
US9929139B2 (en) * 2015-03-09 2018-03-27 Apple Inc. Modular electrostatic discharge (ESD) protection
US10553548B2 (en) * 2017-06-28 2020-02-04 Intel Corporation Methods of forming multi-chip package structures
KR102400748B1 (ko) * 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077596A1 (en) * 2003-07-14 2005-04-14 Michael Bauer Semiconductor component with electromagnetic shielding device
TW201208033A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package and manufacturing method thereof
CN102364683A (zh) * 2011-10-21 2012-02-29 华为终端有限公司 封装结构、方法、及电子设备
CN104838737A (zh) * 2012-12-11 2015-08-12 高通股份有限公司 用于适形屏蔽的方法和装置

Also Published As

Publication number Publication date
US10490511B2 (en) 2019-11-26
US20180350751A1 (en) 2018-12-06
EP3410474A1 (en) 2018-12-05
TWI659503B (zh) 2019-05-11
CN108987378A (zh) 2018-12-11
TW201909344A (zh) 2019-03-01
EP3410474B1 (en) 2022-08-24

Similar Documents

Publication Publication Date Title
CN108987378B (zh) 微电子装置
EP2973696B1 (en) Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
US20200075501A1 (en) Electromagnetic interference shielding for semiconductor packages using bond wires
CN108701680B (zh) 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
CN101317268A (zh) 具有emi屏蔽的叠层多芯片封装
US20090091888A1 (en) Emi shielding and heat dissipating structure
CN111698827A (zh) 电路板组件、电子设备、电路板组件的加工方法
TW201731063A (zh) 封裝結構及其製法
JP2005026263A (ja) 混成集積回路
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
JP2005136272A (ja) 高周波部品搭載用半導体装置
US8280318B2 (en) Core modem assembly for mobile communication device
EP4515599A1 (en) Design techniques for high-frequency and high-speed signals in a package with thin build-up layers
US20240234334A9 (en) Electronic Device and Chip Packaging Method
JP2015201538A (ja) 高周波モジュール
JP2940478B2 (ja) シールド付き表面実装部品
WO2022227063A1 (zh) Lga焊盘结构及制作方法、芯片模块、印刷电路板及装置
US7838777B2 (en) Signal transmission structure, package structure and bonding method thereof
KR101535914B1 (ko) 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
JP2010205797A (ja) 電子回路のシールド構造
JP2024544691A (ja) チップシステムおよび通信デバイス
CN110828423A (zh) 半导体器件
JP2010219131A (ja) スペーサ基板及び高周波モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant