[go: up one dir, main page]

KR101963482B1 - 자기 터널 접합 소자 및 자기 메모리 소자 - Google Patents

자기 터널 접합 소자 및 자기 메모리 소자 Download PDF

Info

Publication number
KR101963482B1
KR101963482B1 KR1020160136757A KR20160136757A KR101963482B1 KR 101963482 B1 KR101963482 B1 KR 101963482B1 KR 1020160136757 A KR1020160136757 A KR 1020160136757A KR 20160136757 A KR20160136757 A KR 20160136757A KR 101963482 B1 KR101963482 B1 KR 101963482B1
Authority
KR
South Korea
Prior art keywords
magnetic
free magnetic
layer
conductive pattern
free
Prior art date
Application number
KR1020160136757A
Other languages
English (en)
Other versions
KR20180043696A (ko
Inventor
이경진
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020160136757A priority Critical patent/KR101963482B1/ko
Priority to JP2016251215A priority patent/JP6393735B2/ja
Priority to EP17000496.4A priority patent/EP3312841B1/en
Priority to US15/474,221 priority patent/US10693058B2/en
Publication of KR20180043696A publication Critical patent/KR20180043696A/ko
Application granted granted Critical
Publication of KR101963482B1 publication Critical patent/KR101963482B1/ko
Priority to US16/859,567 priority patent/US10879452B2/en

Links

Images

Classifications

    • H01L43/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H01L43/08—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

본 발명은 자기 터널 접합 소자 및 자기 메모리 소자를 제공한다. 상기 자기 터널 접합 소자는 차례로 적층된 고정 자성체, 절연체, 및 자유 자성체를 구비하는 자기 터널 접합 및 상기 자기 터널 접합의 상기 자유 자성체에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선을 포함한다. 상기 자기 터널 접합 소자는 상기 고정 자성체는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이고, 상기 자유 자성체는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이며, N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층 및 상기 보조 자유 자성층은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이며, 상기 메인 자유 자성층은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선과 인접하여 배치된다. 상기 자유 자성체를 구성하는 자성층들 중 서로 가장 가까운 두 자성층의 자화방향은 RKKY 교환 상호작용에 의해 서로 반대 방향이다.

Description

자기 터널 접합 소자 및 자기 메모리 소자 {Magnetic Tunnel Junction Device And Magnetic Memory Device}
본 발명은 자기 메모리 소자, 자기 논리 소자, 및 자기 센서 등 다양한 용도로 사용될 수 있는 자기 터널 접합에 관한 것으로, 더욱 상세하게는 도선에 면내 전류를 인가하여 스핀 홀 혹은 라쉬바 효과에 의한 스핀궤도 스핀토크를 발생시키는 스핀 궤도 토크 자기 터널 접합에 관한 것이다.
강자성체는 외부에서 강한 자기장을 인가하지 않더라도 자발적으로 자화가 되어 있는 물질을 말한다. 두 강자성체 사이에 절연체를 삽입한 자기 터널 접합 구조(제1 자성체/절연체/제2 자성체)에서 두 자성체의 상대적인 자화 방향에 따라 전기 저항이 달라지는 터널 자기 저항 효과가 발생한다. 터널 자기 저항 효과는 자기 터널 접합 구조에서 업 스핀과 다운 스핀의 전자가 절연체를 터널링하여 흐르는 정도가 다르기 때문에 발생한다.
한편, 뉴턴의 제3 법칙인 작용-반작용 법칙에 따라, 상대적 자화 방향이 전류의 흐름을 제어할 수 있다면, 그 반작용으로 전류를 인가하여 두 자성체의 상대적 자화 방향을 제어하는 것 역시 가능하다. 자기 터널 접합 구조에 막 면의 수직 방향으로 전류를 인가하면, 제1 자성체(고정 자성체)에 의해 스핀 분극된 전류가 제2 자성체(자유 자성체)를 통과하면서 자신의 스핀 각운동량을 전달하게 된다. 이러한 스핀 각운동량의 전달에 의해 자화가 느끼는 토크를 스핀전달토크(Spin-transfer torque)라고 한다. 스핀전달토크를 이용하여 자유 자성체의 자화를 반전시키거나 지속적으로 회전시키는 소자 혹은 자유 자성체의 자구벽을 이동시키는 소자의 제작이 가능하다.
또한 자기 터널 접합은 자유 자성체에 인접한 도선 내에 흐르는 면내 전류에 의해 발생한 스핀궤도 스핀토크를 이용하여 자유 자성체의 자화 반전 혹은 자구 구조의 이동을 유도할 수 있다.
스핀 궤도 스핀 토크를 이용한 자화 반전 소자는 US 8416618 B2에 개시되어 있다.
도 1은 종래의 스핀궤도 스핀토크를 이용한 자기 터널 접합의 구조를 나타낸 단면도이다.
도 1을 참조하면, 자기터널 접합 소자(10)는 면내 전류가 흐르는 스핀홀 물질층(11), 및 상기 스핀홀 물질층에 연결된 자기터널 접합을 구비한다. 상기 자기 터널 접합은 차례로 적층된 고정 자성층(14), 터널 절연층(13), 및 자유 자성층(12)을 포함한다. 상기 자유 자성층(12)은 상기 스핀홀 물질층으로부터 스핀 전류를 제공받아 자화반전을 수행한다.
본 발명의 해결하고자 하는 일 기술적 과제는 종래 스핀궤도 스핀토크를 이용하여 자화방향을 반전하거나 조작하는 자기 터널 접합 구조에서 임계 전류 Ic와 열적 안정성 계수 Δ가 모두 자유 자성체의 두께 d에 비례하는 문제로 인해 낮은 임계 전류와 높은 열적 안정성을 동시에 얻을 수 없다는 문제를 해결하기 위한 새로운 구조의 자유 자성체를 포함하는 자기 터널 접합을 제공하는 것이다.
본 발명의 해결하고자 하는 일 기술적 과제는 외부 자기장 없이 동작하는 스핀궤도 스핀토크를 이용한 자기 터널 접합을 제공하는 것이다.
본 발명의 해결하고자 하는 일 기술적 과제는 스핀궤도 스핀토크를 이용한 자기 메모리 소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 자기 터널 접합 소자는 차례로 적층된 고정 자성체, 절연체, 및 자유 자성체를 구비하는 자기 터널 접합 및 상기 자기 터널 접합의 상기 자유 자성체에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선을 포함한다. 상기 자기 터널 접합 소자는 상기 고정 자성체는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이고, 상기 자유 자성체는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이며, N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층 및 상기 보조 자유 자성층은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이며, 상기 메인 자유 자성층은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선과 인접하여 배치된다.
본 발명의 일 실시예에 따른 자기 터널 접합 소자는 전류가 자유 자성체에 인접한 도선을 따라 면내 방향으로 흐를 때 스핀 홀 혹은 라쉬바 효과에 의해 발생한 스핀 전류가 자유 자성체의 표면에서 다 흡수되는 것이 아니라 자유 자성체의 두께 전체에서 상대적으로 균일하게 흡수되는 특성을 이용하여, 스핀궤도 스핀토크의 효율이 자유 자성체의 두께에 반비례하지 않고 상대적으로 무관한 특성을 제공할 수 있다. 따라서 [자성층/비자성층]N/자성층 구조의 N을 증가시켜 자유 자성체 전체의 두께를 증가시키면, 열적 안정성이 증가하는 반면, 임계 전류 Ic가 자유 자성체의 전체 두께 d와 상대적으로 무관하게 된다. 그 결과 매우 작은 크기의 단면적을 갖는 자기 터널 접합을 이용하더라도 비휘발성의 확보 (예를 들어 Δ > 50)가 가능하며 동시에 낮은 임계전류를 통해 소자를 구동할 수 있다. 따라서 저전력에서 구동되는 초고집적 비휘발성 소자가 가능해지는 자기 터널 접합 구조이다.
도 1은 종래의 스핀궤도 스핀토크를 이용한 자기 터널 접합의 구조를 나타낸 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 자기 터널 접합 및 자유 자성층의 자화 방향을 설명하는 개념도들이다.
도 3은 종래의 자기 터널 접합과 본 발명의 일 실시예에 따른 자기 터널 접합의 스핀 전류의 x 방향 성분(sx)을 나타내는 도면이다.
도 4는 도 3의 스핀 x 방향 성분의 두께 평균 값을 나타내는 그래프이다.
도 5는 기존 자기 터널 접합과 본 발명에 따른 자기 터널 접합에서 자유 자성체의 두께 d에 따른 자화 반전을 위한 임계 전류 Ic의 변화를 보여준다.
도 6은 본 발명에 따른 자기 터널 접합에서 자유 자성체의 두께 d에 따른 열적 안정성 계수 Δ의 변화를 보여준다.
도 7 내지 도 14는 본 발명의 일 실시예들에 따른 자기터널 접합 소자를 설명하는 도면들이다.
도 15 내지 도 22는 본 발명의 또 다른 실시예들에 따른 자기 메모리 소자의 구동 방법 및 배열을 설명하는 도면들이다.
본 발명의 일 실시예에 따르면, 도선에 면내 전류를 인가하여 스핀 홀 혹은 라쉬바 효과에 의한 막 면에 수직방향으로 자화된 자유 자성체에 인접한 도선에 면내 전류를 인가하여 스핀 홀 혹은 라쉬바 효과에 의한 스핀궤도 스핀토크를 발생시킨다. 이 스핀궤도 스핀토크가 자기 터널 접합에서 자유 자성체의 자화를 반전시키거나 자구벽 (magnetic domain wall) 등의 자구를 이동시킨다. 자유 자성체가 [자성층/비자성층]N/자성층 구조이다. 이때 N은 [자성층/비자성층] 구조가 N번 반복 적층된 구조임을 나타내며, 전체 자유 자성체 구조 내에서 서로 가장 가까운 임의의 두 자성층 들은 Ruderman-Kittel-Kasuya-Yosida (RKKY) 교환 상호작용에 의해 서로 반대방향의 자화를 갖는다. [자성층/비자성층]N/자성층 구조의 한 쪽 끝에 위치한 자성층은 스핀전류를 발생시키는 도선과 인접하여 배치되고, 다른 쪽 끝에 위치한 자성층은 절연체와 인접해 배치된다.
본 발명에 따른 자기 터널 접합은 자유 자성체에 인접한 도선 내에 흐르는 전류에 의해 발생한 스핀궤도 스핀토크를 이용하여 자유 자성체의 자화 반전 혹은 자구 구조의 이동을 유도한다. 도선에 면내 방향으로 흐르는 전하 전류는 도선의 스핀궤도 결합에 의해 스핀 전류로 전환된다. 이 스핀 전류가 도선에 인접한 자유 자성체에 스핀궤도 스핀토크를 인가한다. 그 결과, 스핀궤도 스핀토크는 자유 자성체의 자화를 반전시키거나 지속적으로 회전시키는 소자 혹은 자유 자성체의 자구 구조를 이동시키는 소자를 제공할 수 있다.
수직 자기이방성을 갖는 자유 자성체에 대해, 도선에 흐르는 면내 전류에 의해 발생하는 스핀궤도 스핀토크에 의한 자유 자성체의 자화 반전을 위해 필요한 임계전류 Ic는 다음 [수학식 1]과 같다 [K.-S. Lee, S.-W. Lee, B.-C. Min, K.-J. Lee, Applied Physics Letters 102, 112410 (2013)].
[수학식 1]
Figure 112016102138769-pat00001
상기 [수학식 1]에서, ħ(=1.05×10-34 Jㆍs)는 Planck 상수를 2π로 나눈 값이고, е(=1.6×10-19 C)는 전자의 전하량, θSH는 도선 물질 및 자유 자성체에 의해 결정되는 유효 스핀 홀 각도이며, MS는 자성체의 포화자화양, d는 자유 자성체의 두께, A는 면내 전류가 흐르는 면적, HK,eff는 자유 자성체의 수직방향 자기이방성 자계, Hx는 자유 자성체에 인가된 면내 방향 (전류의 흐름과 동일 선상)의 자기장이다.
한편, 고집적 소자를 위해 메모리 단위 셀의 크기를 줄이면, 상온에서의 열에너지에 의해 기록된 자화방향이 임의적으로 바뀌는 초상자성 한계(super-paramagnetic limit)가 발생한다. 초상자성 한계는 기록된 자기정보가 원하지 않게 지워지는 문제를 야기한다. 열에너지에 저항하여 평균적으로 자화방향이 유지되는 시간(τ)은 하기 [수학식 2]와 같다.
[수학식 2]
Figure 112016102138769-pat00002
상기 [수학식 2]에서, τ0는 시도 주파수의 역수로 1 ns 정도이며, Keff는 유효 수직 자기이방성 에너지 밀도 (Keff = HK,effMS/2), V는 자유 자성체의 부피, AF는 자유 자성체의 단면적, kB는 볼쯔만 상수(=1.381×10-16 erg/K), T는 캘빈 온도이다. 여기서, KeffV/kBT는 자기 메모리 소자의 열적 안정성 계수(Δ)로 정의된다. 비휘발성 메모리로서의 상용화를 위해서는 일반적으로 상온에서 열적 안정성 계수 Δ > 50의 조건이 만족되어야 한다.
상기 [수학식 1]과 [수학식 2]로부터 스핀궤도 스핀토크를 이용하는 자기 터널 접합의 임계 전류 Ic와 열적 안정성 계수 Δ가 모두 자유 자성체의 두께 d가 커짐에 따라 증가함을 알 수 있다. 즉, 높은 열적 안정성을 확보하기 위해 자유 자성체를 두껍게 만들면, 자화 반전에 필요한 전류가 더 많이 필요하다. 그 결과, 소자 구동을 위한 전력 소모가 커진다는 문제가 있다. 이와 같이 종래의 자기 터널 접합 및 자기 메모리 소자는 임계 전류 Ic와 열적 안정성 계수 Δ가 모두 자유 자성체의 두께 d에 비례하는 문제점을 가진다. 따라서, 임계전류 Ic를 감소시킨 저전력 구동과 자유 자성체의 두께 d를 증가시켜 열적 안정성 향상을 동시에 만족시키는 소자의 구현이 어렵게 된다.
본 발명의 목적은 종래 스핀궤도 스핀토크를 이용하여 자화방향을 반전하거나 조작하는 자기 터널 접합 구조에서 임계 전류 Ic와 열적 안정성 계수 Δ가 모두 자유 자성체의 두께 d에 비례하는 문제로 인해 낮은 임계 전류와 높은 열적 안정성을 동시에 얻을 수 없다는 문제를 해결하기 위한 새로운 구조의 자유 자성체를 포함하는 자기 터널 접합을 제공하는 것이다.
종래의 자기 터널 접합 구조에서 임계 전류 Ic가 자유 자성체의 두께 d에 비례하는 이유는, 스핀궤도 스핀토크를 발생시키는 스핀전류가 모두 자유 자성체의 표면에서 흡수되기 때문이다. 이러한 스핀토크의 특성을 "surface-torque 특성"이라 부른다. 표면 토크(Surface-torque) 특성은 자유 자성체 내에서 양자역학적인 스핀의 공간적 세차운동에 의해 설명될 수 있다 [M. D. Stiles and A. Zangwill, Physical Review B 66, 014407 (2002)]. 자유 자성체에 인접한 도선에 흐르는 면내 전류는 스핀 홀 혹은 라쉬바 효과에 의해 수직 방향으로 흐르는 스핀 전류를 만든다. 이 스핀 전류는 자유 자성체에 입사한다. 자성체는 업 스핀과 다운 스핀의 페르미 파 벡터 (Fermi wave vector)가 다르기 때문에, 자유 자성체의 자기 모멘트 방향과 다른 방향을 갖는 스핀이 자유 자성체에 입사하면, 이 스핀은 자기 모멘트 주위를 빠르게 세차 운동하면서 공간적으로 진행한다. 이때 스핀 세차 운동의 공간적 파장 (spatial wavelength)은 입사하는 전자의 방향에 따라 달라진다. 고체 내에서 특정 방향으로 전류가 흐르는 경우에도, 전류를 구성하고 있는 각 전자의 방향은 전자 밴드의 페르미 표면 상 모든 방향을 갖는다. 다른 방향으로 이동하는 스핀들은 각각 서로 다른 파장을 갖고 세차운동을 하기 때문에 공간적으로 매우 빠른 스핀 위상차 (dephasing)가 발생한다. 이를 모두 고려하면, 자기 모멘트와 다른 방향을 갖는 스핀 성분은 자유 자성체의 표면으로부터 일정한 거리 내에서만 존재한다. 이 거리 이상에서는 자기 모멘트 방향과 동일하게 된다. 이 거리를 강자성 결맞음 길이 (ferromagnetic coherence length) λc라고 하며 다음과 같이 주어진다 [A. A. Kovalev, G. E. W. Bauer, A. Brataas, Physical Review B 73, 054407 (2006)].
[수학식 3]
Figure 112016102138769-pat00003
여기서,
Figure 112016102138769-pat00004
는 자유 자성체의 업 스핀 페르미 파 벡터의 크기이고,
Figure 112016102138769-pat00005
는 자유 자성체의 다운 스핀 페르미 파 벡터의 크기이다.
Figure 112016102138769-pat00006
는 자유 자성체의 교환 상호작용의 크기 (= 업 스핀과 다운 스핀의 에너지 차이)가 클수록 크다. 코발트, 철 등 강자성 금속의 경우 λc는 1nm 이하로 매우 짧다 [X. Waintal, E. B. Myers, P. W. Brouwer, D. C. Ralph, Physical Review B 62, 12317 (2000)]. 자유 자성체의 자기 모멘트 방향을
Figure 112016102138769-pat00007
, 자유 자성체 내의 스핀 전류의 스핀 방향을
Figure 112016102138769-pat00008
라고 할 때, 스핀토크는
Figure 112016102138769-pat00009
에 비례한다. 이때
Figure 112016102138769-pat00010
는
Figure 112016102138769-pat00011
성분과
Figure 112016102138769-pat00012
성분으로 구성되며, 이중
Figure 112016102138769-pat00013
성분이 자화 반전을 결정한다. 즉, 스핀토크 성분 중
Figure 112016102138769-pat00014
성분이 자화 반전을 결정한다. 위에 설명한 이유로 인해, 강자성체에서 스핀 전류의 스핀 방향
Figure 112016102138769-pat00015
는 자유 자성체의 표면으로부터 λc 이내의 거리에서만
Figure 112016102138769-pat00016
과 다른 방향을 가지므로, 강자성 금속으로 구성된 자유 자성체에서 스핀궤도 스핀토크는 자유 자성체의 표면에서만 0이 아닌 값을 갖게 되고 따라서 표면에만 걸리는 표면 토크(surface torque)이다. 이러한 표면 토크 특성으로 인해 자유 자성체의 두께 d를 늘리더라도 스핀궤도 스핀토크의 크기는 변하지 않는다. 대신에 스핀토크에 의해 자화방향이 움직여야 하는 자성체의 부피가 커지게 되므로, 임계 전류 Ic가 자유 자성체의 두께 d에 비례하게 된다.
이와 같이 임계 전류 Ic가 자유 자성체의 두께 d에 비례하는 문제를 해결하기 위해, 자유 자성체가 복수의 자성층으로 구성되어 있고, 각 자성층의 자기 모멘트가 전류가 흐르는 방향을 따라 반복적으로 반전되는 구조를 제안한다. 보다 구체적으로, 제안하는 자유 자성체는 [자성층/비자성층]이 반복된 구조를 포함하며, 비자성층을 통한 RKKY 교환 상호작용에 의해 가장 가까운 두 자성층의 자화 방향이 서로 반대 방향을 갖는다. 이와 같이 서로 반대 방향의 자화가 반복적으로 배열된 구조로 인해, 자유 자성체 내에서 업 스핀과 다운 스핀의 효과적 (effective) 에너지 차이가 줄어든다. 효과적 에너지 차이의 감소는 자유 자성체 전체의 효과적
Figure 112016102138769-pat00017
가 줄어드는 결과를 만든다. 강자성 결맞음 길이 λc가 1/
Figure 112016102138769-pat00018
에 비례하므로, 이와 같이 서로 반대방향의 자화가 반복적으로 배열된 구조에서의 강자성 결맞음 길이 λc는, 모두 한 방향의 자화를 갖는 기존 자유 자성체의 강자성 결맞음 길이 λc에 비해, 훨씬 길어지게 된다. 그 결과 표면 토크특성이 사라지고 벌크 토크(bulk-torque) 특성이 발현된다. 이러한 벌크(bulk-torque) 특성으로 인해 자유 자성체의 두께 d를 늘리면, 스핀궤도 스핀토크의 크기가 비슷한 비율로 증가한다. 따라서, 임계 전류 Ic가 자유 자성체의 두께 d가 증가하더라도 그 증가폭이 크지 않거나 이상적인 경우에는 임계 전류 Ic가 d와 무관하게 된다.
제안한 새로운 자유 자성체 구조에서 벌크-토크(bulk-torque) 특성이 실제로 발현되는 것을 시뮬레이션을 통하여 확인되었다.
본 발명에 따른 자기 터널 접합은 전류가 자유 자성체에 인접한 도선을 따라 면내 방향으로 흐를 때 스핀 홀 혹은 라쉬바 효과에 의해 발생한 스핀 전류가 자유 자성체의 표면에서 다 흡수되는 것이 아니라 자유 자성체의 두께 전체에서 상대적으로 균일하게 흡수되는 특성을 이용한다. 이에 따라, 스핀궤도 스핀토크의 효율은 자유 자성체의 두께에 반비례하지 않고 상대적으로 두께에 무관한 특성을 갖는다. 이를 위해 자유 자성체는 [자성층/비자성층]N/자성층 구조로 구성된다. [자성층/비자성층] 단위 구조의 반복횟수를 나타내는 N을 증가시켜 자유 자성체 전체의 두께를 증가시키면, 전체 자기 부피가 증가하여 열적 안정성이 증가한다. 따라서 높은 열적 안정성과 낮은 임계 전류를 동시와 확보할 수 있다. 그 결과 매우 작은 크기의 단면적을 갖는 자기 터널 접합을 이용하더라도, 자유 자성체 전체의 두께를 증가시켜 비휘발성의 확보 (예를 들어 열적 안정성 계수 Δ > 50)가 가능하며, 동시에 두께 전체에 대해 균일하게 스핀 토크가 흡수되는 특성을 이용하여 낮은 임계전류를 확보할 수 있다. 따라서 저전력 구동과 높은 열적 안정성을 구비한 초고집적 비휘발성 소자가 가능하다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 실험 조건, 물질 종류 등에 의하여 본 발명이 제한되거나 한정되지는 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다. 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 자기 터널 접합 및 자유 자성층의 자화 방향을 설명하는 개념도들이다.
도 2a 및 도 2b를 참조하면, 자기 터널 접합 소자(100)는 고정 자성체(140), 자유 자성체(120), 및 상기 고정 자성체(140)와 상기 자유 자성체(120) 사이에 개재된 절연체(130)를 구비하는 자기 터널 접합(101) 및 상기 자기 터널 접합(101)의 상기 자유 자성체(120)에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선(110)을 포함한다.
상기 자유 자성체(120)의 외부로부터 발생되는 자기장이 자유 자성체에 인가되거나 상기 외부 자기장을 대체할 수 있도록 자기터널 접합 소자의 구조가 변경될 수 있다.
상기 고정 자성체(140)는 고정된 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층(122a~122n)/자유 비자성층(124a~124n)]N/메인 자유 자성층(126) 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층(122a~122n)/자유 비자성층(124a~124n)] 구조(120a~120n)가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층(126) 및 상기 보조 자유 자성층(122a~122n)은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 메인 자유 자성층(126)은 면내 전류로 인해 스핀 전류를 발생시키는 도선(110)과 인접하여 배치된다.
상기 도선(110)은 면내 방향으로 흐른 면내 전류에 의하여 스핀 홀(spin Hall) 혹은 라쉬바(Rashiba) 효과에 의해 스핀궤도 스핀토크(spin orbit spin torque)를 발현한다. 스핀궤도 스핀토크는 자유 자성층(120)의 자화를 반전시키거나 자구 구조를 이동시킨다. 상기 도선(110)은 단층 구조 또는 다른 물질로 형성된 복층 구조일 수 있다. 상기 도선(110)은 스핀홀 효과 또는 라쉬바 효과를 발생시키는 중금속 물질일 수 있다. 상기 도선(110)은 Cu, Ta, Pt, W, Bi, Ir, Mn, Ti, Cr, 및 이들의 혼합물 중에서 적어도 하나의 물질을 포함할 수 있다. 상기 도선(110)은 β-Ta, Pt, β-W, Pd, 또는 Cr 같은 중금속일 수 있다. 상기 도선(110)은 산소와 같은 불순물로 도핑될 수 있다.
자기 터널 접합(101)은 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)을 포함할 수 있다. 상기 자기 터널 접합(101)은 자유 자성체를 포함하는 한 다양하게 변형될 수 있다. 상기 자기 터널 접합 소자(100)는 전체적으로 뒤집힐 수 있다.
상기 절연체(110)는 터널 절연층을 포함할 수 있다. 상기 절연체(110)는 AlOx, MgO, TaOx, ZrOx 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어지는 박막일 수 있다.
상기 고정 자성체(140)는 강자성 물질을 포함하고, 상기 고정 자성체(140)는 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함할 수 있다. 구체적으로, 상기 고정 자성체(140)는 Co, CoFe, CoFeB, CoNi, 또는 NiFe일 수 있다.
상기 고정 자성체(140)는 차례로 적층된 제1 고정 자성층, 고정 비자성층, 및 제2 고정 자성층으로 이루어진 반자성체 (Synthetic Antiferromagnet) 구조일 수 있다. 상기 제1 고정 자성층 및 제2 고정 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함하고, 상기 고정 비자성층은 Ru, Ta, Cu 및 이들의 혼합물 중에서 적어도 하나를 포함할 수 있다.
상기 고정 자성체(140)는 차례로 적층된 반강자성층, 제1 고정 자성층, 고정 비자성층, 및 제2 고정 자성층으로 이루어진 교환바이어스된 반자성체구조일 수 있다. 상기 반강자성층은 Ir, Pt, Mn 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어질 수 있다. 상기 제1 고정 자성층 및 제2 고정 자성층 각각은 강자성체 물질을 포함하고, 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어질 수 있다. 상기 고정 비자성층은 Ru, Ta, Cu, 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어질 수 있다.
상기 자유 자성체(120)는 [보조 자유 자성층(122a)/자유 비자성층(124a)]으로 구성된 단위 구조(120a)가 N회 반복된 구조를 포함하며, 가장 가까운 두 보조 자유 자성층들 (예를 들어, 122a,122b)은 자유 비자성층(124a)을 통한 RKKY(Ruderman-Kittel-Kasuya-Yosida) 교환 상호작용에 의해 서로 반대 방향의 자기 모멘트(또는 자화)를 갖는다. 동일한 이유에 의해, 상기 메인 자유 자성층(126)의 자화 방향은 가장 인접한 보조 자유 자성층(122n)의 자화 방향과 반대 방향을 가진다.
상기 보조 자유 자성층(122a~122n)은 모두 수직 자기 이방성을 가지고 면에 수직한 자화 방향을 가지며, 서로 이웃한 보조 자성층은 서로 반대 방향의 자화 방향을 가진다. 또한, 상기 메인 자유 자성층(126)과 상기 메인 자유 자성층에 가장 인접한 보조 자유 자성층(122n)은 서로 다른 자화 방향을 가진다. 상기 보조 자유 자성층(122a~122n) 및 상기 메인 자유 자성층(126)은 상기 스핀 전류에 의하여 동시에 자화반전될 수 있다.
상기 자유 자성체(120)가 2회 이상 반복하여 적층되는 [보조 자유 자성층(122a~122n)/자유 비자성층(124a~122n)]을 가질 수 있다.
상기 보조 자유 자성층(122a~122n) 및 상기 메인 자유 자성층(126) 각각은 서로 다른 물질로 이루어지거나 서로 다른 두께로 이루어질 수 있다. 예를 들어 상기 터널 절연층(130)에 인접한 상기 보조 자유 자성층(122a)는 상기 자기 터널 접합(101)의 터널 자기 저항을 결정한다. 터널 자기 저항은 상기 자기 터널 접합(101)을 포함하는 자기 소자의 재생신호의 크기를 결정하므로, 클수록 소자 구동에 유리하다. 따라서 높은 터널 자기 저항을 갖기 위해 상기 보조 자유 자성층(122a)의 물질 및 두께는 다른 보조 자유 자성층(122b~122n, 126)과 다를 수 있다. 또한 상기 도선(110)에 인접한 상기 메인 자유 자성층(126)은 계면 효과에 의해 상기 자유 자성체(120)에 입사하는 스핀전류의 크기에 영향을 줄 수 있다. 따라서 큰 스핀토크를 확보하기 위해 상기 메인 자유 자성층(126)의 물질 및 두께는 다른 보조 자유 자성층(122a~122n)과 다를 수 있다. 또한 서로 가장 가까운 두 자성층 (예를 들어 122a와 122b, 혹은 122c와 122d, 혹은 122n과 126)의 물질 혹은 두께를 다르게 하여 자화 반전 혹은 자구 구동 효율을 증가시킬 수 있다.
구체적으로, 상기 터널 절연층(130)에 인접한 상기 보조 자유 자성층(122a)은 CoFeB를 포함하고, 이외의 자유 자성체(120) 내의 다른 자성층들은 CoFe, Co 등으로 구성될 수 있다. 또는, 상기 터널 절연층(130)에 인접한 상기 보조 자유 자성층(122a)의 두께는 높은 터널 자기 저항 확보를 위해 1nm 보다 클 수 있다. 또는, 상기 보조 자유 자성층(122a) 이외의 자유 자성체(120) 내의 다른 자성층들은 벌크 토크(bulk-torque) 특성을 발현하기 위해 강자성 결맞음 길이 λc 보다 작은 1nm 이하일 수 있다.
상기 도선(110) 내에 x축 방향으로 흐르는 면내 전하 전류를 구성하는 업 스핀과 다운 스핀의 전자는 스핀궤도 상호작용에 의해 각기 다른 방향으로 편향된다(예를 들어, y축 방향). 상기 면내 전하 전류 방향에 수직인 모든 방향으로 스핀 전류가 발생한다. 이때 각 방향으로 발생한 스핀전류는 그 방향에 수직으로 편향된 스핀 성분을 갖는다.
상기 도선(110) 내의 면내 전류가 x 방향으로 흐르는 경우, 발생한 스핀전류 중 -z 방향 성분(자유 자성체에 입사하는 스핀 전류)은 상기 도선(110) 및 이에 인접한 메인 자유 자성층(126)의 물질의 종류에 따라 y 방향 또는 -y 방향의 스핀 성분
Figure 112016102138769-pat00019
을 가지며 상기 자유 자성체(120)로 흘러 들어간다. 이렇게 흘러 들어간 스핀 전류에 의해 자유 자성체는 스핀궤도 스핀토크를 받게 된다.
상기 자유 자성체(120)에 입사한 스핀 전류가 만드는 스핀궤도 스핀토크의 방향은
Figure 112016102138769-pat00020
이다. 여기서
Figure 112016102138769-pat00021
은 자유 자성체의 자화 방향이고,
Figure 112016102138769-pat00022
는
Figure 112016102138769-pat00023
성분과
Figure 112016102138769-pat00024
성분으로 구성되며, 이중
Figure 112016102138769-pat00025
성분이 자화 반전을 결정한다.
Figure 112016102138769-pat00026
은 수직 자기 이방성을 가지고 있어 z축 방향이므로
Figure 112016102138769-pat00027
성분은 x축 방향이다. 따라서
Figure 112016102138769-pat00028
중 x축 방향 성분이 상기 자유 자성층의 자화를 반전시키거나 자구 구조를 이동시킬 수 있다. 상기 면내 전류의 방향에 따라 상기 스핀 성분
Figure 112016102138769-pat00029
의 방향이 변경되어, 상기 자유 자성층의 자화는 반전될 수 있다.
도 3은 종래의 자기 터널 접합과 본 발명의 일 실시예에 따른 자기 터널 접합의 스핀 전류의 x 방향 성분(sx)을 나타내는 도면이다.
도 2a 및 도 2b를 참조하면, 본 발명의 일 실시예에 따른 자기 터널 접합(101)은 자유 자성체(120)는 [보조 자유 자성층(122a)/자유 비자성층(124a)]으로 구성된 단위 구조(120a)가 N회 반복된 구조를 포함한다.
도 3은 본 발명의 자기 터널 접합에 대해 비평형 그린 함수 방법 (NEGF: Non-Equilibrium Green Function technique)에 기반하여 양자역학적으로 계산된 스핀 전류의 x 방향 성분(sx)을 자유 자성체의 두께 방향 축 (z)에 대해 도시하고 있다. 이때 sx는 특정 z에서 계산된 국부적 값이며, 자유 자성체(120)과 도선(110)의 계면은 z = 0에 위치한다.
도 1을 참조하면, 기존 자기 터널 접합(10)의 경우, 강자성 결맞음 길이 λc가 매우 짧기 때문에 스핀 성분(sx)이 자유 자성체의 표면 (z = 0)으로부터 1nm 보다 짧은 구간 내에서 거의 0이 된다. 이는 기존 자기 터널 접합(100)에서 스핀궤도 스핀토크가 표면 토크임을 보여준다.
도 2를 참조하면, 본 발명에 따른 자기 터널 접합(100)의 경우, 스핀궤도 스핀토크를 결정하는 스핀 성분(sx)이 자유 자성체의 표면 (z = 0)에서 훨씬 먼 거리까지 0이 아닌 상태를 유지함을 알 수 있다. 이는 본 발명에 따른 자기 터널 접합(100)에서 스핀궤도 스핀토크가 벌크 토크임을 보여준다.
도 4는 도 3의 스핀 성분의 자유 자성체 두께 평균 값을 각 두께에 따라 나타내는 그래프이다.
도 4를 참조하면, 도 3에 도시된 국부적 스핀 성분 sx를 서로 다른 두께를 갖는 자유 자성체의 전체 두께에 대해 평균낸 값(= <sx>)을 도시하고 있다. 이때 <sx>는 다음과 같이 정의된다.
[수학식 4]
Figure 112016102138769-pat00030
여기서 <sx>는 d의 두께를 갖는 자유 자성체가 실제로 느끼는 전체 스핀궤도 스핀토크와 비례한다.
도 1을 참조하면, 기존 자기 터널 접합(10)의 경우, 강자성 결맞음 길이 λc가 매우 짧기 때문에 <sx>가 1/d의 의존성을 갖는다. 즉, 자유 자성체의 두께 d가 증가하면 스핀토크 효율이 1/d로 줄어든다.
도 2a와 2b를 참조하면, 본 발명에 따른 자기 터널 접합(100)의 경우, <sx>의 d에 대한 의존성이 거의 없으며, 이는 자유 자성체의 두께 d가 증가하더라도 스핀토크 효율이 유지됨을 보여준다.
이하, 비평형 그린 함수 방법에 기반하여 양자역학적인 모델링이 설명된다.
본 발명에 따른 자기 터널 접합에서의 스핀궤도 스핀토크의 특성을 비평형 그린 함수 방법 (NEGF: Non-Equilibrium Green Function technique) [S. Datta, Superlattice and Microstructures 28, 4 (2000); S. Datta, Quantum transport: atom to transistor. Cambridge University Press (2005)]에 기반하여 양자역학적인 모델링을 통해서 확인하였다. 기존 자기 터널 접합 구조 [스핀 분극층(SP)/비자성체(NM)/자유 자성체(자성층(FM))]와 본 발명에 따른 자기 터널 접합 구조 [스핀 분극층(SP)/비자성체(NM)/자유 자성체([자성층(FM)/비자성층(NM)]의 반복 구조)에 대해 사용된 Tight-Binding 해밀토니안 H는 [수학식 5 내지 7]와 같다.
[수학식 5]
Figure 112016102138769-pat00031
[수학식 6]
Figure 112016102138769-pat00032
[수학식 7]
Figure 112016102138769-pat00033
여기서 HSP, HNM, HFM은 각 층의 해밀토니안이며, t는 홉핑 상수(hopping constant)이며, i와 j는 site index이며,
Figure 112016102138769-pat00034
는 생성 연산자이며,
Figure 112016102138769-pat00035
는 소멸 연산자이며,
Figure 112016102138769-pat00036
은 스핀 분극층의 교환 상호작용에너지이며,
Figure 112016102138769-pat00037
는 자유 자성체를 구성하는 자성층의 교환 상호작용에너지이며,
Figure 112016102138769-pat00038
는 파울리 스핀 행렬 (Pauli spin matrix)이며,
Figure 112016102138769-pat00039
은 자화 방향의 단위 벡터이다. 이때
Figure 112016102138769-pat00040
는 i 층의 JS이며, J는 자화의 각운동량
Figure 112016102138769-pat00041
와 전류에 의한 비평형 스핀 밀도
Figure 112016102138769-pat00042
간 교환 상호작용의 크기이며, S는
Figure 112016102138769-pat00043
이다.
모델링에서는 표면 그린 함수 (surface Green function) [T. Ozaki, K. Nishio, H. Kino, Physical Review B 81, 035116 (2010)]를 자체 에너지 행렬
Figure 112016102138769-pat00044
에 적용하여 각각 한쪽으로 무한한 스핀 분극층과 자유 자성체를 고려하였다. 상기 기술한 해밀토니안과 자체 에너지 행렬로부터, 스핀 밀도는 [수학식 8 내지 10]에 의해 주어진다.
[수학식 8]
Figure 112016102138769-pat00045
[수학식 9]
Figure 112016102138769-pat00046
[수학식 10]
Figure 112016102138769-pat00047
여기서 G는 그린 함수이며, E는 에너지이며, I는 단위 행렬이며, Gn은 correlation 함수이며,
Figure 112016102138769-pat00048
는 전자밀도이며,
Figure 112016102138769-pat00049
는 전압 인가에 따른 비평형 전자 밀도이다.
도선의 스핀 홀 혹은 라쉬바 효과에 따른 스핀 전류가 y 방향의 스핀을 갖는 것을 모사하기 위해, 스핀 분극층의 자화를 y 방향으로 설정했다. 기존 자기 터널 접합(10)의 경우 자유 자성체의 모든 사이트(site)에서의 자화방향을 +z 방향으로 설정하였다. 본 발명의 일 실시예에 따른 자기 터널 접합(100)의 경우, 자유 자성체를 구성하는 자성층 중 홀수 번째 자성층의 자화는 +z 방향으로 설정하였고, 짝수 번째 자성층의 자화는 -z 방향으로 설정하였다.
실험예 1. 본 발명에 따른 자기 터널 접합의 자유 자성체에서 x 성분 비평형 스핀 밀도의 공간적 변화
(1) 도 3은 기존 자기 터널 접합(10)과 본 발명에 따른 자기 터널 접합(100)에 대해 비평형 그린 함수 방법에 기반하여 양자역학적으로 계산된 스핀 전류의 x 방향 성분(sx)을 자유 자성체의 두께 방향 축(z축)에 대해 도시하고 있다. 이때 스핀 성분 sx는 특정 z에서 계산된 국부적 값이며, 자유 자성체의 표면은 z = 0에 위치한다.
(2) 사용된 물성 값은 다음과 같다.
격자 간격 = 0.25nm, 자유 자성체를 구성하는 자성층의 두께 = 0.25nm, 자유 자성체를 구성하는 비자성층의 두께 = 0.25nm, 자유 자성체 바깥에 존재하는 비자성층의 두께 = 2.5nm, Hopping constant t = 1.0 eV, 전자 질량 = 9.1×10-31 kg, 스핀 분극층의 교환 에너지 = 0.8 eV, 자유 자성체를 구성하는 자성층의 교환 에너지 = 0.8 eV, 페르미 에너지 = 4.1 eV.
(3) 도 3을 참조하면, 기존 자기 터널 접합(100)의 경우 강자성 결맞음 길이 λc가 매우 짧기 때문에 스핀 성분이 자유 자성체의 표면 (z = 0)으로부터 1nm 보다 짧은 구간 내에서 거의 0이 된다. 이는 기존 자기 터널 접합(100)에서 스핀궤도 스핀토크가 표면 토크임을 보여준다.
이에 반해 본 발명에 따른 자기 터널 접합(100)의 경우, 스핀궤도 스핀토크를 결정하는 sx가 자유 자성체의 표면 (z = 0)에서 훨씬 먼 거리까지 0이 아닌 상태를 유지함을 알 수 있다. 이는 본 발명에 따른 자기 터널 접합(200)에서 스핀궤도 스핀토크가 벌크 토크임을 보여준다.
실험예 2. 본 발명에 따른 자기 터널 접합의 자유 자성체에 인가되는 전체 스핀궤도 스핀토크와 자유 자성체 두께의 관계
(1) 도 4는 도 3에 도시된 국부적 sx를 서로 다른 두께를 갖는 자유 자성체의 전체 두께에 대해 평균낸 값(= <sx>)을 도시하고 있다. 이때 <sx>는 상기 [수학식 4]로 정의되며, <sx>는 d의 두께를 갖는 자유 자성체가 실제로 느끼는 전체 스핀궤도 스핀토크와 비례한다.
(2) 사용된 물성 값은 실험예 1과 같다.
(3) 도 4를 참조하면, 기존 자기 터널 접합(10)의 경우 <sx>가 1/d의 의존성을 갖는다. 즉, 자유 자성체의 두께 d가 증가하면 스핀토크 효율이 약 1/d로 줄어든다.
이에 반해 본 발명에 따른 자기 터널 접합(100)의 경우, <sx>의 d에 대한 의존성이 거의 없으며, 이는 자유 자성체의 두께 d가 증가하더라도 스핀토크 효율이 유지됨을 보여준다.
본 발명에 따른 자기 터널 접합에서의 임계전류 Ic의 자유 자성체 두께에 따른 의존성을 미소자기학을 통해 확인하였다. 자화의 운동방정식은 [수학식 11]과 같다.
[수학식 11]
Figure 112016102138769-pat00050
[수학식 11]에서, γ는 자기회전상수, Heff는 자유 자성체(120)의 모든 유효 자기장 벡터, α는 Gilbert 감쇠상수이며, NSOT는 스핀궤도 스핀토크이다.
실험예 3. 본 발명에 따른 자기 터널 접합에 대해 자유 자성체의 두께 d에 따른 임계 전류 Ic의 변화
도 5는 기존 자기 터널 접합과 본 발명에 따른 자기 터널 접합에서 자유 자성체의 두께 d에 따른 자화 반전을 위한 임계 전류 Ic의 변화를 보여준다.
도 5를 참조하면, 기존 자기 터널 접합(10)의 경우 임계 전류 Ic가 d에 비례하는 결과가 얻어지며, 이는 스핀토크 효율이 1/d의 의존성을 가지기 때문이다. 이는 [수학식 1]에 의해 예측되는 결과와 같다.
이에 반해 본 발명에 따른 자기 터널 접합(100)의 경우 임계 전류 Ic가 d와 거의 무관하게 일정한 결과가 얻어지며, 이는 자유 자성체의 두께를 키우더라도 자화 반전 혹은 자구 구조 이동에 필요한 전류의 크기가 거의 변하지 않음을 보여준다.
(1) 도 5는 기존 자기 터널 접합(10)과 본 발명에 따른 자기 터널 접합(100)에서 자유 자성체의 두께 d에 따른 자화 반전을 위한 임계 전류 Ic의 변화를 보여준다. 이때 임계 전류 Ic 를 d=0.6nm에서의 임계 전류로 정상화하여 도시하였다. 기존 자기 터널 접합의 경우, 표면 토크 특성 (비형평 스핀밀도가 자유 자성체의 표면에서만 0이 아니고 다른 곳에서는 0임)을 가정하였다. 본 발명에 따른 자기 터널 접합의 경우 벌크 토크 특성 (비평형 스핀밀도가 공간적으로 균일함)을 가정하였다.
(2) 소자의 구조와 물성 값은 다음과 같다.
자유 자성체의 단면적 = 30×30 nm2,
기존 자기 터널 접합과 본 발명에 따른 자기 터널 접합의 자유 자성체를 구성하는 자성층의 공통 물성: "포화자화값 (MS) = 1000 emu/cm3, Gilbert감쇠상수 (α) = 0.02, 수직 자기이방성 에너지 (K) = 7.2×106 erg/cm3, 유효 스핀 홀 각도 절대값 (|θSH|) = 0.1"
본 발명에 따른 자기 터널 접합의 자유 자성체를 구성하는 자성층에만 적용된 물성: "각 자성층의 두께 = 0.3nm, 서로 가장 가까운 자성층들 간의 RKKY 교환 에너지 = 2.5×10-7 erg/cm"
(3) 도 5를 참조하면, 기존 자기 터널 접합(10)의 경우 임계전류 Ic가 d에 비례하는 결과가 얻어지며, 이는 스핀토크 효율이 1/d의 의존성을 가지기 때문으로, 이는 [수학식 1]에 의해 예측되는 결과와 같다.
이에 반해 본 발명에 따른 자기 터널 접합(100)의 경우 임계전류 Ic가 d와 거의 무관하게 일정한 결과가 얻어지며, 이는 자유 자성체의 두께를 키우더라도 자화 반전 혹은 자구 구조 이동에 필요한 전류의 크기가 거의 변하지 않음을 보여준다.
도 6은 본 발명에 따른 자기 터널 접합에서 자유 자성체의 두께 d에 따른 열적 안정성 계수 Δ의 변화를 보여준다.
도 6을 참조하면, 자유 자성체(120)의 두께가 증가하면 전체적인 자기 부피 (magnetic volume) V가 커지므로, 열적 안정성 계수 Δ가 이에 비례하여 커지게 된다.
도 5와 도 6을 참조하면, 본 발명의 일 실시예에 따른 자기 터널 접합의 경우, 자유 자성체의 두께 d를 증가시킴에 따라 열적 안정성 계수 Δ는 이에 비례하여 증가하지만, 임계전류 Ic가 d와 거의 무관하게 일정함을 보여준다. 따라서 본 발명의 일 실시예에 의한 자기 터널 접합은 보다 작은 크기의 메모리 혹은 논리소자 셀로 활용되었을 때 비휘발성을 유지하면서 낮은 전류에서 구동되는 특성을 갖게 되어 저전력 초고밀도 비휘발성 소자가 가능하게 된다.
본 발명에 따른 자기 터널 접합에서의 열적 안정성 계수 Δ의 자유 자성체 전체 두께에 따른 의존성을 스트링 기법 [E. Weinan, W. Ren, E. Vanden-Eijnden, Journal of Chemical Physics 126, 164103 (2007)]을 통해 확인하였다. 열적 안정성 계수 Δ를 결정하는 에너지 장벽 EB를 얻기 위해, 먼저 두 에너지 최소 상태 (모든 자화가 +z 방향인 경우와 모든 자화가 -z인 경우) 사이의 전이 경로를 설정하였다. 전체 전이 경로를 100개의 이미지로 구분하였다. 이 초기 전이 경로는 최소 에너지 경로가 아니므로, 하기 [수학식 12]를 통해 각 i번째 이미지에 대한 δt 시간 이후의 최소 에너지 경로를 구하였다.
[수학식 12]
Figure 112016102138769-pat00051
상기 [수학식 12]에서, γ는 자기회전상수, Heff는 자유 자성체(120)의 모든 유효 자기장 벡터이다. 시간에 대해 수렴한 각 이미지를 통해 EB를 결정하였고, 열적 안정성 계수 Δ는 상온 (T = 300 K)에서 EB/kBT로 결정하였다.
실험예 4. 본 발명에 따른 자기 터널 접합에 대해 자유 자성체의 두께 d에 따른 열적 안정성 계수 Δ의 변화
(1) 도 6은 본 발명에 따른 자기 터널 접합(100)에서 자유 자성체의 두께 d에 따른 열적 안정성 계수 Δ의 변화를 보여준다. 이때 열적 안정성 계수 Δ를 d=1.0nm에서의 Δ로 정상화하여 도시하였다.
(2) 소자의 구조와 물성 값은 실험예 3과 같다.
(3) 도 6를 참조하면, 본 발명에 따른 자기 터널 접합(200)의 경우 열적 안정성 계수 Δ가 d와 선형적으로 비례하는 결과가 얻어지며, 이는 자유 자성체의 두께가 증가하면 전체적인 자기 부피 (magnetic volume) V가 커지므로, 열적 안정성 계수 Δ가 이에 비례하여 커지기 때문이다.
도 2 내지 6에서 설명한 것과 중복되는 설명은 생략한다.
도 7은 본 발명의 일 실시예에 따른 자기터널 접합 소자를 설명하는 도면이다.
도 7을 참조하면, 자기 터널 접합 소자(200)는 차례로 적층된 고정 자성체(240), 절연체(130), 및 자유 자성체(120)을 구비하는 자기 터널 접합(201) 및 상기 자기 터널 접합(201)의 상기 자유 자성체(120)에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선(110)을 포함한다. 상기 고정 자성체(240)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층(122a~122n)/자유 비자성층(124a~124n)]N/메인 자유 자성층(126) 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층(126) 및 상기 보조 자유 자성층(122a~122n)은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 메인 자유 자성층(120)은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선과 인접하여 배치된다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다.
상기 고정 자성체(240)는 차례로 적층된 제1 고정 자성층(244), 고정 비자성층(246), 및 제2 고정 자성층(248)으로 이루어진 인위적 반자성체 (Synthetic Antiferromagnet) 구조일 수 있다. 상기 제1 고정 자성층(244) 및 제2 고정 자성층(248)은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함할 수 있다. 상기 고정 비자성층(246)은 Ru, Ta, Cu 및 이들의 혼합물 중에서 적어도 하나를 포함할 수 있다.
본 발명의 변형된 실시예에 따르면, 상기 고정 자성체(240)은 차례로 적층된 반강자성층(242), 제1 고정 자성층(244), 고정 비자성층(246), 및 제2 고정 자성층(248)으로 이루어진 교환 바이어스된 반자성체구조일 수 있다. 상기 반강자성층(242)은 Ir, Pt, Mn 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어질 수 있다. 상기 제1 고정 자성층(244) 및 제2 고정 자성층(248)은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어질 수 있다. 상기 고정 비자성층(246)은 Ru, Ta, Cu, 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어질 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 자기 터널 접합 소자를 설명하는 도면이다.
도 8을 참조하면, 자기 터널 접합 소자(300)는 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(320)을 구비하는 자기 터널 접합(301) 및 상기 자기 터널 접합의 상기 자유 자성체(326)에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 자유 자성체(320)는 [보조 자유 자성층(322a~322n)/자유 비자성층(324a~324n)]N/메인 자유 자성층(326) 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조(320a~320n)가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층(326) 및 상기 보조 자유 자성층(322a~322n)은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 메인 자유 자성층(326)은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선과 인접하여 배치된다. 상기 자유 자성체(320)을 구성하는 자성층들(322a~322n, 326) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(324a~324n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다.
상기 고정 자성체(140)는 상기 자유 자성체(320)와 서로 정렬되지 않을 수 있다. 구체적으로, 상기 자유 자성체(320)는 상기 도선(110)의 연장 방향으로 서로 나란히 연장될 수 있다. 상기 자유 자성체(320)는 적어도 하나의 자구 구조(321)을 포함할 수 있다. 구체적으로, 상기 메인 자유 자성층(326)과 상기 보조 자유 자성층(322a~322n) 각각은 적어도 하나의 자구 구조(321)을 포함할 수 있다. 상기 자구 구조(321)은 상기 도선(110)에 흐르는 면내 전류에 의하여 x축 방향으로 이동할 수 있다. 상기 자구 구조(321)은 자벽 또는 스커미온이고, 서로 반대 방향으로 자화된 자구를 분할할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 자기 터널 접합 소자를 설명하는 도면이다.
도 9를 참조하면, 자기 터널 접합 소자(400)는 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)을 구비하는 자기 터널 접합(101) 및 상기 자기 터널 접합의 상기 자유 자성체(120)에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선(410)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층(122a~122n)/자유 비자성층(124a~124n)]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조(120a~120n)가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층(126) 및 상기 보조 자유 자성층(122a~122n)은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 메인 자유 자성층(126)은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선(410)과 인접하여 배치된다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다.
상기 도선(410)은 도전성 반강자성체를 포함할 수 있다. 구체적으로, 상기 도선(410)은 상기 면내 전류를 인가하고 반강자성층을 포함할 수 있다. 상기 도선(410)은 상기 메인 자유 자성층(126)에 면내 교환바이어스 자기장을 제공할 수 있다. 구체적으로, 상기 도선(410)은 FeMn, PtMn, 또는 IrMn일 수 있다. 상기 반강자성층은 상기 자유 자성체(120)에 교환바이어스 자기장을 제공할 수 있다. 이에 따라, 상기 자기 터널 접합 소자는 외부 자기장을 사용하지 않고 수직 자기 이방성을 가진 자유 자성체의 자화 방향을 스위칭할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 자기 터널 접합 소자를 설명하는 도면이다.
도 10을 참조하면, 자기 터널 접합 소자(500)는 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)를 구비하는 자기 터널 접합 및 상기 자기 터널 접합의 상기 자유 자성체(120)에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선(510)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층(122a~122n)/자유 비자성층(124a~122n)]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조(120a~120n)가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층(126) 및 상기 보조 자유 자성층(122a~122n)은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 메인 자유 자성층(126)은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선(410)과 인접하여 배치된다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다.
상기 면내 전류를 인가하는 도선(510)은 차례로 적층된 반강자성층(510a) 및 강자성층(510b)을 포함할 수 있다. 상기 반강자성층(510a)은 상기 메인 자유층(126)에 인접하여 배치될 수 있다. 상기 강자성층(510b)은 면내 자화 방향 또는 상기 강자성층이 연장되는 방향의 자화 방향을 가질 수 있다. 상기 도선(510)은 상기 메인 자유 자성층(126)에 면내 교환바이어스 자기장을 제공할 수 있다. 상기 자유 자성체(120)는 외부 자기장을 사용하지 않고 스위칭될 수 있다.
상기 강자성층(510b)은 면내 자기 이방성을 가지고 상기 반강자성층(510a)을 면내방향으로 반강자성 정렬시키는 기능을 제공한다. 수직 자기이방성을 갖는 자유 자성층(120)에 인접한 반강자성층(510a)이 수직 자기이방성을 갖는 자유 자성층(120)에 수평방향의 교환 바이어스 자기장을 발생시킨다. 구체적으로, 수평 자기장 하에 열적 어닐링 시 면내 자기이방성을 갖는 강자성층(510b)과 반강자성층(510a) 사이의 교환 상호작용에 의해 반강자성층(510a)에 면내 방향의 반강자성으로 정렬된다. 이로써, 반강자성 규칙에 의해 다른 편에 인접한 수직 자기이방성을 갖는 자유 자성층(120)에 수평방향의 교환 바이어스 자기장이 유도된다. 상기 반강자성층(510a)을 갖는 도선(510)에 흐르는 전류는 비정상 홀 효과(anomalous Hall effect) 혹은 스핀 홀 효과를 통해 스핀-궤도 스핀토크를 발생시킨다.
도 11은 본 발명의 또 다른 실시예에 따른 자기 터널 접합 소자를 나타내는 도면이다.
도 11을 참조하면, 자기 터널 접합 소자(600)는 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)를 구비하는 자기 터널 접합(601) 및 상기 자기 터널 접합의 상기 자유 자성체에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층(122a~122n)/자유 비자성층(124a~14n)]N/메인 자유 자성층(126) 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조(120a~120n)가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층(126) 및 상기 보조 자유 자성층(120a~120n)은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 메인 자유 자성층(126)은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선과 인접하여 배치된다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다.
상기 고정 자성체(140)에 인접하여 차례로 적층된 쌍극자 필드 비자성층(652) 및 면내 자화방향을 가진 쌍극자 필드 강자성층(654)가 배치된다. 상기 쌍극자 필드 비자성층(652)은 상기 고정 자성체(140)에 인접하여 배치된다.
상기 쌍극자 필드 비자성층(652)은 도전성 금속으로 Ru, Ta, Cu, 및 이들의 혼합물 중에서 적어도 하나를 포함할 수 있다.
상기 쌍극자 필드 강자성층(654)은 면내 자화 방향(예를 들어, -x축 방향)을 가지고 쌍극자 자기장을 생성하여 상기 자유 자성층(120)에 면내 방향(+x축 방향)으로 자기장을 생성할 수 있다. 이에 따라, 상기 자기 터널 접합 소자의 자유 자성체는 외부 자기장을 사용하지 않고 자화 반전을 수행할 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 자기 터널 접합 소자를 나타내는 도면이다.
도 12를 참조하면, 자기 터널 접합 소자(700)는 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)를 구비하는 자기 터널 접합(701) 및 상기 자기 터널 접합의 상기 자유 자성체(120)에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층(122a~122n)/자유 비자성층(124a~124n)]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조(120a~120n)가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층(126) 및 상기 보조 자유 자성층(122a~122n)은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 메인 자유 자성층(126)은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선과 인접하여 배치된다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다.
보조 절연층(727)이 상기 도선(110)과 상기 자유 자성체(120) 사이에 배치될 수 있다. 상기 보조 절연층(727)은 AlOx, MgO, TaOx, ZrOx 및 이들의 혼합물 중에서 적어도 하나를 포함할 수 있다. 상기 보조 절연층(727)은 상기 도선을 따라 흐르는 면내 전하 전류가 상기 자기터널 접합을 직접 통하여 흐르지 않도록 억제하고 순수 스핀 전류만 지나가도록 할 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 자기 터널 접합 소자를 나타내는 도면이다.
도 13을 참조하면, 자기 터널 접합 소자(800)는 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)를 구비하는 자기 터널 접합(101) 및 상기 자기 터널 접합의 상기 자유 자성체(120)에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선(810)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층(122a~122n)/자유 비자성층(124a~124n)]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조(120a~120n)가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층(126) 및 상기 보조 자유 자성층(122a~122n)은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 메인 자유 자성층(126)은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선(810)과 인접하여 배치된다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다.
상기 도선(810)은 차례로 적층된 도선 비자성층(810a) 및 도선 강자성층(810b)을 포함할 수 있다. 상기 도선 강자성층(810b)은 면내 자화 방향 성분을 포함할 수 있다. 상기 도선 비자성층(810a)은 상기 자유 자성체(120)와 인접하도록 배치될 수 있다. 상기 도선 비자성층(810a)은 Cu, Ta, Pt, W, Bi, Ir, Mn, Ti, Cr, 및 이들의 혼합물 중에서 선택되는 물질일 수 있다. 상기 도선 강자성층(810b)은 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함할 수 있다. 상기 도선 강자성층(810b)를 통해 흐르는 면내 전하 전류에 의해, 상기 도선 강자성층(810b)의 자체적인 비정상 홀 효과 혹은 이방성 자기 저항(anisotropic magnetoresistance) 효과를 통해 스핀 전류를 발생시킬 수 있다[T. Taniguchi, J. Grollier, M. D. Stiles, Physical Review Applied 3, 044001 (2015)]. 또는 상기 도선 강자성층(810b)과 상기 도선 비자성층(810a)의 계면 스핀궤도 결합 효과에 의해 스핀 전류를 발생시킬 수 있다[V. P. Amin, M. D. Stiles, Physical Review B 94, 104419 (2016)].
도 14는 본 발명의 또 다른 실시예에 따른 자기 터널 접합 소자를 나타내는 도면이다.
도 14를 참조하면, 자기 터널 접합 소자(900)는 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)를 구비하는 자기 터널 접합(901) 및 상기 자기 터널 접합의 상기 자유 자성체에 인접하여 상기 자기 터널 접합에 면내 전류를 인가하는 도선(910)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층(122a~122n)/자유 비자성층(124a~124n)]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조(120a~120n)가 N번 반복 적층된 구조임을 나타낸다. 상기 메인 자유 자성층(126) 및 상기 보조 자유 자성층(122a~122n)은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이다. 상기 메인 자유 자성층(126)은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선(910)과 인접하여 배치된다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다.
상기 도선(910)은 차례로 적층된 도선 강자성층(910a) 및 도선 비자성층(910b)을 포함할 수 있다. 상기 도전 강자성층(910a)과 상기 자유 자성체(120) 사이에 배치된 비자성층(927)을 포함할 수 있다. 상기 도선 강자성층(910a)은 상기 자유 자성체(120)에 인접하게 배치될 수 있다. 상기 비자성층(927)은 상기 자유 자성층의 측면과 정렬될 수 있다.
상기 도선 비자성층(910b) 및 상기 비자성층(927)은 Cu, Ta, Pt, W, Bi, Ir, Mn, Ti, Cr, 및 이들의 혼합물 중에서 선택되는 물질일 수 있다. 상기 도선 강자성층(910a)은 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함할 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 자기 메모리 소자를 설명하는 도면이다.
도 15를 참조하면, 자기 메모리 소자(91)는 복수의 자기 터널 접합(101)을 구비한다. 상기 자기 터널 접합(101) 또는 자기 터널 접합 소자(100)는 도 2 내지 도 14에서 설명한 바와 같이 다양하게 변형될 수 있다.
상기 자기 메모리 소자(91)는 기판 배치 평면에서 매트릭스 형태로 배열된 복수의 자기 터널 접합(101); 및 상기 자기 터널 접합(101)의 자유 자성체(120)에 인접하여 배치된 제1 도전 패턴(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체(120)는 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조이다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다. 상기 자기터널 접합은 차례로 적층된 고정 자성체, 절연체, 및 자유 자성체를 포함할 수 있다.
상기 메인 자유 자성층(126)은 상기 도전 패턴과 인접하여 배치되고, 상기 제1 도전 패턴(110)은 면내 전류로부터 상기 제1 도전 패턴의 배치 평면에 수직한 스핀 전류를 발생시키어 상기 자유 자성체의 자화 방향을 스위칭할 수 있다.
상기 자유 자성체(120)의 전체 두께는 높은 열 안정성을 확보하기 위해 2nm 이상일 수 있다.
N은 2 이상의 자연수이고, 상기 자유 자성체(120) 내에서 서로 이웃한 상기 보조 자유 자성층은 RKKY (Ruderman-Kittel-Kasuya-Yosida) 교환상호작용에 의해 서로 반대방향의 자화를 가질 수 있다. 상기 자유 자성체(120)의 전체 두께는 2nm 이상일 수 있다. 상기 보조 자유 자성층(120) 및 상기 메인 자유 자성층(120) 각각은 서로 다른 물질로 이루어지거나 서로 다른 두께로 이루어질 수 있다. 상기 보조 자유 자성층(120) 및 상기 메인 자유 자성층(120) 각각은 0.3 nm 수준일 수 있다.
상기 제1 도전 패턴(110)은 Cu, Ta, Pt, W, Bi, Ir, Mn, Ti, Cr, 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다. 상기 제1 도전 패턴(110)은 상기 자유 자성층에 스핀 전류를 제공하고 상기 자유 자성체(120)에 스핀궤도 스핀 토크를 인가할 수 있다. 상기 스핀궤도 스핀 토크는 상기 자유 자성체의 자화 반전에 기여할 수 있다.
상기 제1 도전 패턴(110 또는 BL)은 기판 평면에서 제1 방향으로 나란히 진행할 수 있다. 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체(120)는 상기 제1 도전 패턴에 인접하여 주기적으로 배치될 수 있다. 제2 도전 패턴(182 또는 WL)은 상기 제1 방향에 수직한 제2 방향으로 배열된 자기 터널 접합들의 각각의 고정 자성체(140)에 전기적으로 연결되고 상기 기판 평면에서 상기 제2 방향으로 연장될 수 있다.
상기 자기 메모리 소자(91)는 크로스포인트 메모리로 동작할 수 있다. 상기 자기 메모리 소자(91)는 상기 제1 도전 패턴(110)에 흐르는 전류에 의한 스핀홀 효과, 상기 제2 도전 패턴(182)에 인가되는 전압에 의한 임계 전류 감소 효과에 의하여 동작할 수 있다. 또는, 상기 자기 메모리 소자(91)는 제1 도전 패턴에 흐르는 전류에 의한 스핀홀 효과 및 선택된 자기터널 접합을 통하여 흐르는 스핀 전달 토크 효과에 의하여 동작할 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 자기 메모리 소자를 설명하는 도면이다.
도 16을 참조하면, 자기 메모리 소자(92)는 복수의 자기 터널 접합을 구비한다. 상기 자기 메모리 소자(92)는 기판 배치 평면에서 매트릭스 형태로 배열된 복수의 자기 터널 접합(101); 및 상기 자기 터널 접합의 자유 자성체에 인접하여 배치된 제1 도전 패턴(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체(120)는 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조이다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다.상기 자기터널 접합은 차례로 적층된 고정 자성체, 절연체, 및 자유 자성체를 포함할 수 있다.
상기 제1 도전 패턴(110)은 기판 평면에서 제1 방향으로 주기적으로 이격되어 배치될 수 있다. 상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체(120)는 상기 제1 도전 패턴(110)에 인접하여 주기적으로 배치될 수 있다. 상기 제1 도전 패턴(110)은 상기 자유 자성층에 스핀 전류를 제공하고 상기 자유 자성체(120)에 스핀궤도 스핀 토크를 인가할 수 있다. 상기 스핀궤도 스핀 토크는 상기 자유 자성체의 자화 반전에 기여할 수 있다.
제2 도전 패턴(282 또는 WL)은 상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 고정 자성체(140)에 전기적으로 연결되고 상기 기판 평면에서 상기 1 방향으로 연장된다.
제3 도전 패턴(283 또는 SL)은 상기 제1 방향으로 배열된 상기 제1 도전 패턴들(110)의 각각의 일단에 연결되고 상기 제1 방향으로 연장된다.
제4 도전 패턴(284 또는 BL)은 상기 제2 방향으로 배열된 제1 도전 패턴들(110)의 각각의 타단에 연결되고 상기 제2 방향으로 연장된다.
상기 자기 메모리 소자(92)는 변형된 크로스포인트 메모리로 동작할 수 있다. 상기 제1 도전 패턴은 서로 분리되어 상기 자유 자성체에 스핀 전류를 주입할 수 있다. 상기 제3 도전 패턴, 상기 제1 도전 패턴, 및 제 4도전 패턴을 통하여 전류가 흐르는 경우, 상기 제1 도전 패턴에 흐르는 면내 전류는 상기 자유 자성체에 스핀 전류를 주입하여 상기 자유 자성체의 자화 반전에 기여할 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 자기 메모리 소자를 설명하는 도면이다.
도 17을 참조하면, 자기 메모리 소자(93)는 복수의 자기 터널 접합을 구비한다. 상기 자기 메모리 소자(93)는 매트릭스 형태로 배열된 복수의 자기 터널 접합(101); 및 상기 자기 터널 접합의 자유 자성체에 인접하여 배치된 제1 도전 패턴(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체(120)는 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조이다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다. 상기 자기터널 접합은 차례로 적층된 고정 자성체, 절연체, 및 자유 자성체를 포함할 수 있다.
상기 제1 도전 패턴(110)은 기판 평면에서 제1 방향으로 연장되고, 상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체(120)는 상기 제1 도전 패턴(110 또는 BL)에 인접하여 주기적으로 배치될 수 있다. 상기 제1 도전 패턴(110)은 상기 자유 자성층에 스핀 전류를 제공하고 상기 자유 자성체(120)에 스핀궤도 스핀 토크를 인가할 수 있다. 상기 스핀궤도 스핀 토크는 상기 자유 자성체의 자화 반전에 기여할 수 있다.
선택 트렌지스터들(TR)은 상기 자기 터널 접합들(101)의 고정 자성체(140) 각각에 전기적으로 연결될 수 있다.
제2 도전 패턴(382 또는 SL)은 상기 제1 방향으로 배열된 선택 트렌지스터들(TR) 각각의 소오스/드레인에 전기적으로 연결되고 상기 기판 평면에서 상기 1 방향으로 연장될 수 있다.
제3 도전 패턴(383 또는 WL)은 상기 제1 방향에 수직한 제2 방향으로 배열된 상기 선택 트렌지스터들(TR) 각각의 게이트에 연결될 수 있다.
특정한 제1 도전 패턴(110, BL0)에 전류가 흐르는 경우, 상기 제1 도전 패턴에 연결된 모든 자기 터널 접합의 자유층들은 스핀 전류를 공급받을 수 있다. 한편, 으나, 특정한 메모리 셀을 선택하기 위하여 선택 트렌지스터(TR)의 게이트에 연결된 특정 제3 도전 패턴에 전압을 인가한다. 이에 따라, 특정한 메모리 셀은 상기 제1 도전 패턴에 의한 스핀 전류 및 선택된 선택 트렌지스터에 의하여 고정 자성층에 전압 또는 스핀 전달 전류를 공급받을 수 있다. 이에 따라, 특정한 메모리 셀은 기록 동작을 수행할 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 자기 메모리 소자를 설명하는 도면이다.
도 18을 참조하면, 자기 메모리 소자(94)는 복수의 자기 터널 접합을 구비한다. 상기 자기 메모리 소자(94)는 기판 배치 평면에서 매트릭스 형태로 배열된 복수의 자기 터널 접합(101); 및 상기 자기 터널 접합의 자유 자성체에 인접하여 배치된 제1 도전 패턴(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체(120)는 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조이다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다. 상기 자기터널 접합은 차례로 적층된 고정 자성체, 절연체, 및 자유 자성체를 포함할 수 있다.
상기 제1 도전 패턴(110 또는 WBL)은 기판 평면에서 제1 방향으로 연장되고, 상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체(120)는 상기 제1 도전 패턴(110)에 인접하여 주기적으로 배치될 수 있다. 상기 제1 도전 패턴(110)은 상기 자유 자성층에 스핀 전류를 제공하고 상기 자유 자성체(120)에 스핀궤도 스핀 토크를 인가할 수 있다. 상기 스핀궤도 스핀 토크는 상기 자유 자성체의 자화 반전에 기여할 수 있다.
선택 트렌지스터들(TR)은 상기 자기 터널 접합들의 고정 자성체(140) 각각에 전기적으로 연결될 수 있다.
제2 도전 패턴(482 또는 RBL)은 상기 제1 방향에 수직한 제2 방향으로 배열된 선택 트렌지스터들(TR) 각각의 소오스/드레인에 전기적으로 연결되고 상기 기판 평면에서 상기 2 방향으로 연장될 수 있다.
제3 도전 패턴(483 또는 WL)은 상기 제1 방향으로 배열된 상기 선택 트렌지스터들 각각의 게이트에 연결될 수 있다.
특정한 메모리 셀에 쓰기 동작을 수행하기 위하여, 특정한 제1 도전 패턴이 선택되고, 선택된 제1 도전 패턴에 전류가 흐른다. 또한, 선택된 메모리 셀에 연결된 선택 트렌지스터의 게이트에 연결된 제3 도전 패턴이 선택되어, 상기 선택 트렌지스터의 소오스/드레인을 상기 고정 자성층에 전압이 인가되거나 스핀 전달 전류가 흐른다. 이에 따라, 특정한 메모리 셀은 기록 동작을 수행할 수 있다.
도 19는 본 발명의 또 다른 실시예에 따른 자기 메모리 소자를 설명하는 도면이다.
도 19를 참조하면, 자기 메모리 소자(95)는 복수의 자기 터널 접합을 구비한다. 상기 자기 메모리 소자(95)는 기판 배치 평면에서 매트릭스 형태로 배열된 복수의 자기 터널 접합(101); 및 상기 자기 터널 접합의 자유 자성체(120)에 인접하여 배치된 제1 도전 패턴(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체는 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조이다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다. 상기 자기터널 접합(101)은 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)를 포함할 수 있다.
상기 제1 도전 패턴(110)은 기판 평면에서 제1 방향으로 주기적으로 배치되고, 상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴 각각에 인접하여 주기적으로 배치될 수 있다. 상기 제1 도전 패턴(110)은 상기 자유 자성층에 스핀 전류를 제공하고 상기 자유 자성체(120)에 스핀궤도 스핀 토크를 인가할 수 있다. 상기 스핀궤도 스핀 토크는 상기 자유 자성체의 자화 반전에 기여할 수 있다.
제2 도전 패턴(582 또는 RBL)은 상기 제1 방향으로 배열된 자기 터널 접합의 고정 자성체(140) 각각에 전기적으로 연결되고 제1 방향으로 연장될 수 있다.
제3 도전 패턴(583 또는 WBL)은 상기 제1 방향으로 배열된 제1 도전 패턴(110)의 각각의 일단에 연결되고 제1 방향으로 연장될 수 있다.
선택 트렌지스터들(TR)은 상기 제1 도전 패턴(110) 각각의 타단에 연결될 수 있다.
제4 도전 패턴(584 또는 SL)은 상기 제1 방향으로 배열된 선택 트렌지스터들(TR)의 소오스/드레인에 연결되고 상기 제1 방향으로 연장될 수 있다.
제5 도전 패턴(585 또는 WL)은 상기 제1 방향에 수직한 제2 방향으로 배열된 선택 트렌지스터들(TR)의 게이트에 연결되고 상기 제2 방향으로 연장될 수 있다.
도 20은 본 발명의 또 다른 실시예에 따른 자기 메모리 소자를 설명하는 도면이다.
도 20을 참조하면, 자기 메모리 소자(96)는 복수의 자기 터널 접합을 구비한다. 상기 자기 메모리 소자(96)는 기판 배치 평면에서 매트릭스 형태로 배열된 복수의 자기 터널 접합(101); 및 상기 자기 터널 접합의 자유 자성체(120)에 인접하여 배치된 제1 도전 패턴(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체는 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조이다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다. 상기 자기터널 접합(101)은 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)를 포함할 수 있다.
상기 제1 도전 패턴(110)은 기판 평면에서 제1 방향으로 주기적으로 배치되고, 상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴 각각에 인접하여 주기적으로 배치될 수 있다. 상기 제1 도전 패턴(110)은 상기 자유 자성층에 스핀 전류를 제공하고 상기 자유 자성체(120)에 스핀궤도 스핀 토크를 인가할 수 있다. 상기 스핀궤도 스핀 토크는 상기 자유 자성체의 자화 반전에 기여할 수 있다.
선택 트렌지스터들(TR)은 상기 자기 터널 접합들의 고정 자성체(140)에 각각 연결될 수 있다.
제2 도전 패턴(682 또는 RBL)은 상기 제1 방향으로 배열된 선택 트렌지스터들의 소오스/드레인에 각각 연결되고 상기 제1 방향으로 연장될 수 있다.
제3 도전 패턴(683 또는 WL)은 상기 제1 방향에 수직한 제2 방향으로 배열된 선택 트렌지스터들(TR)의 게이트에 연결되고 상기 제2 방향으로 연장될 수 있다.
제4 도전 패턴(684 또는 WBL)은 상기 제1 방향으로 배열된 제1 도전 패턴(110)의 각각의 일단에 연결되고 제1 방향으로 연장될 수 있다.
제5 도전 패턴(685 또는 SL)은 상기 제1 방향으로 배열된 제1 도전 패턴(110)의 타단에 연결되고 상기 제1 방향으로 연장될 수 있다.
도 21은 본 발명의 또 다른 실시예에 따른 자기 메모리 소자를 설명하는 도면이다.
도 21을 참조하면, 자기 메모리 소자(97)는 복수의 자기 터널 접합을 구비한다. 상기 자기 메모리 소자(97)는 매트릭스 형태로 배열된 복수의 자기 터널 접합(101); 및 상기 자기 터널 접합의 자유 자성체에 인접하여 배치된 제1 도전 패턴(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체는 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체(120)는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조이다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다. 상기 자기터널 접합(101)은 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)를 포함할 수 있다.
상기 제1 도전 패턴(110)은 기판 평면에서 제1 방향으로 주기적으로 배치되고, 상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체(120)는 상기 제1 도전 패턴 각각에 인접하여 주기적으로 배치될 수 있다. 상기 제1 도전 패턴(110)은 상기 자유 자성층에 스핀 전류를 제공하고 상기 자유 자성체(120)에 스핀궤도 스핀 토크를 인가할 수 있다. 상기 스핀궤도 스핀 토크는 상기 자유 자성체의 자화 반전에 기여할 수 있다.
제2 도전 패턴(782)은 상기 제1 방향으로 배열된 자기 터널 접합들의 고정 자성체(140) 각각에 전기적으로 연결되고 상기 제1 방향으로 연장될 수 있다.
제1 선택 트렌지스터(TR1)는 상기 제1 도전 패턴(110)의 일단에 각각 연결될 수 있다.
제2 선택 트렌지스터(TR2)는 상기 제1 도전 패턴(110)의 타단에 각각 연결될 수 있다.
제 3 도전 패턴(783 또는 WBL)은 상기 제1 방향으로 배열된 상기 제1 선택 트렌지스터(TR1)의 소오스/드레인에 연결되고 상기 제1 방향으로 연장될 수 있다.
제 4 도전 패턴(784 또는 SL)은 상기 제1 방향으로 배열된 상기 제2 선택 트렌지스터(TR2)의 소오스/드레인에 연결되고 상기 제1 방향으로 연장될 수 있다.
제 5 도전 패턴(785)은 상기 제1 방향에 수직한 제2 방향으로 배열된 제1 선택 트렌지스터(TR1)의 게이트와 제2 선택 트렌지스터(TR2)의 게이트를 서로 연결하여 상기 제2 방향으로 연장될 수 있다.
도 22는 본 발명의 또 다른 실시예에 따른 자기 메모리 소자를 설명하는 도면이다.
도 22를 참조하면, 자기 메모리 소자(98)는 복수의 자기 터널 접합을 구비한다. 상기 자기 메모리 소자(98)는 매트릭스 형태로 배열된 복수의 자기 터널 접합(101); 및 상기 자기 터널 접합의 자유 자성체에 인접하여 배치된 제1 도전 패턴(110)을 포함한다. 상기 고정 자성체(140)는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체는 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이다. 상기 자유 자성체는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이다. N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조이다. 상기 자유 자성체(120)을 구성하는 자성층들(122a~122n, 126) 중 서로 가장 가까운 두 자성층들은 상기 자유 비자성층(124a~124n)을 통한 RKKY 교환 상호작용으로 인해 서로 반대 방향으로 자화된다. 상기 자기터널 접합(101)은 차례로 적층된 고정 자성체(140), 절연체(130), 및 자유 자성체(120)를 포함할 수 있다.
상기 제1 도전 패턴(110)은 기판 평면에서 제1 방향으로 주기적으로 배치되고, 상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴 각각에 인접하여 주기적으로 배치될 수 있다. 상기 제1 도전 패턴(110)은 상기 자유 자성층에 스핀 전류를 제공하고 상기 자유 자성체(120)에 스핀궤도 스핀 토크를 인가할 수 있다. 상기 스핀궤도 스핀 토크는 상기 자유 자성체의 자화 반전에 기여할 수 있다.
제1 선택 트렌지스터(TR1)는 상기 자기 터널 접합의 고정 자성체(140)에 각각 연결될 수 있다.
제2 선택 트렌지스터(TR2)는 상기 제1 도전 패턴(110)의 일단에 각각 연결될 수 있다.
제2 도전 패턴(882 또는 RBL)은 상기 제1 방향으로 배열된 제1 선택 트렌지스터(TR1)의 소오스/드레인에 연결되고 상기 제1 방향으로 연장될 수 있다.
제3 도전 패턴(883 또는 WBL)은 상기 제1 방향으로 배열된 제1 도전 패턴(110)의 타단을 각각 연결하고 상기 제1 방향으로 연장될 수 있다.
제4 도전 패턴(884 또는 SL)은 상기 제1 방향으로 배열된 제2 선택 트렌지스터(TR2)의 소오스/드레인을 각각 연결하고 상기 제1 방향으로 연장될 수 있다.
제5 도전 패턴(885 또는 WL)은 상기 제1 방향에 수직한 제2 방향으로 배열된 제1 선택 트렌지스터(TR1)의 게이트를 각각 연결하고 상기 제2 방향으로 연장될 수 있다.
제6 도전 패턴(886 또는 WL)은 상기 제2 방향으로 배열된 제2 선택 트렌지스터(TR2)의 게이트를 각각 연결하고 상기 제2 방향으로 연장될 수 있다.
도 15 내지 도 22 및 도 8을 참조하면, 상기 자유 자성체(120)는 적어도 하나의 자구 구조을 포함할 수 있다. 상기 자구 구조는 자벽 또는 스커미온일 수 있다.
도 15 내지 도 22 및 도 9를 참조하면, 상기 제1 도전 패턴(110)은 면내 전류를 인가하고, 반강자성층을 포함할 수 있다. 상기 제1 도전 패턴(110)은 상기 메인 자유 자성층에 면내 교환바이어스 자기장을 제공할 수 있다.
도 15 내지 도 22 및 도 10을 참조하면, 상기 제1 도전 패턴(110)은 면내 전류를 인가하고, 차례로 적층된 반강자성층 및 강자성층을 포함하고, 상기 반강자성층은 상기 메인 자유층에 인접하여 배치되고, 상기 강자성층은 면내 자화 방향을 가지고, 상기 제1 도전 패턴은 상기 메인 자유 자성층에 면내 교환바이어스 자기장을 제공하고, 상기 자유 자성체는 외부 자기장 없이 스위칭될 수 있다.
도 15 내지 도 21 및 도 11을 참조하면, 상기 고정 자성체에 인접하여 차례로 적층된 쌍극자 필드 비자성층 및 면내 자화방향을 가진 쌍극자 필드 강자성층을 더 포함하고, 상기 비자성층은 상기 고정 자성체에 인접하여 배치될 수 있다. 상기 자유 자성체는 상기 쌍극자 필드 강자성층으로부터 제공되는 면내 자기장에 의해, 외부 자기장 없이 스위칭될 수 있다.
도 15 내지 도 22 및 도 12를 참조하면, 상기 제1 도전 패턴(110)과 상기 자유 자성체(120) 사이에 배치된 보조 절연층을 더 포함할 수 있다.
도 15 내지 도 22 및 도 13을 참조하면, 상기 제1 도전 패턴(110)은 차례로 적층된 제1 도전 패턴 비자성층 및 제1 도전 패턴 자성층을 포함하고, 상기 제1 도전 패턴 자성층은 면내 자화 방향 성분을 포함할 수 있다.
도 15 내지 도 22 및 도 14를 참조하면, 상기 제1 도전 패턴(110)은 차례로 적층된 제1 도전 패턴 자성층 및 제1 도전 패턴 비자성층을 포함하고, 상기 제1 도전 패턴 자성층과 상기 자유 자성체 사이에 배치된 비자성층을 포함할 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
110: 도선 또는 제1 도전 패턴
120: 자유 자성체
130: 절연체
140: 고정 자성체

Claims (42)

  1. 고정 자성체, 자유 자성체, 및 상기 고정 자성체와 상기 자유 자성체 사이에 개재된 절연체를 구비하는 자기 터널 접합 및 상기 자기 터널 접합의 상기 자유 자성체에 인접하여 면내 전류가 흐르는 도선을 포함하는 자기 터널 접합 소자에 있어서,
    상기 고정 자성체는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이고,
    상기 자유 자성체는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이며,
    N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조임을 나타내며,
    상기 자유 자성체 내에서 서로 이웃한 두 자성층들은 상기 자유 비자성층을 통한 RKKY (Ruderman-Kittel-Kasuya-Yosida) 교환 상호작용에 의해 서로 반대방향의 자화를 갖으며,
    상기 메인 자유 자성층 및 상기 보조 자유 자성층은 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질을 포함하는 박막이며,
    상기 메인 자유 자성층은 상기 면내 전류로 인해 스핀 전류를 발생시키는 도선과 인접하여 배치되고,
    상기 절연체에 인접한 상기 보조 자유 자성층 이외의 자유 자성체 내의 다른 자성층들은 벌크 토크(bulk-torque) 특성을 발현하기 위해 강자성 결맞음 길이 보다 작은 것을 특징으로 하는 자기 터널 접합 소자.
  2. 제1 항에 있어서,
    상기 절연체에 인접한 상기 보조 자유 자성층의 두께가 1nm 이상인 것을 특징으로 하는 자기 터널 접합 소자.
  3. 제1 항에 있어서,
    상기 자유 자성체에 포함된 자성층들 중 상기 절연체에 인접한 상기 보조 자유 자성층을 제외한 모든 자성층들의 각각의 두께가 1nm 이하인 것을 특징으로 하는 자기 터널 접합 소자.
  4. 제1 항에 있어서,
    상기 자유 자성체의 전체 두께는 2nm 이상인 것을 특징으로 하는 자기 터널 접합 소자.
  5. 제1항에 있어서,
    상기 보조 자유 자성층 및 상기 메인 자유 자성층 각각은 Fe, Co, B 및 이들의 혼합물 중에서 적어도 하나를 포함하는 것을 특징으로 하는 자기 터널 접합 소자.
  6. 제1항에 있어서,
    상기 보조 자유 자성층 및 상기 메인 자유 자성층 각각은 서로 다른 물질로 이루어지거나 서로 다른 두께로 이루어진 것을 특징으로 하는 자기 터널 접합 소자.
  7. 삭제
  8. 제1항에 있어서,
    상기 고정 자성체는 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함하는 것을 특징으로 하는 자기 터널 접합 소자.
  9. 제1항에 있어서,
    상기 고정 자성체은 차례로 적층된 제1 고정 자성층, 고정 비자성층, 및 제2 고정 자성층으로 이루어진 반자성체 (Synthetic Antiferromagnet) 구조로서,
    상기 제1 고정 자성층 및 제2 고정 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함하고,
    상기 고정 비자성층은 Ru, Ta, Cu 및 이들의 혼합물 중에서 적어도 하나를 포함하는 것을 특징으로 하는 자기 터널 접합 소자.
  10. 제1항에 있어서,
    상기 고정 자성체은 차례로 적층된 반강자성층, 제1 고정 자성층, 고정 비자성층, 및 제2 고정 자성층으로 이루어진 교환바이어스된 반자성체구조로서,
    상기 반강자성층은 Ir, Pt, Mn 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어지고,
    상기 제1 고정 자성층 및 제2 고정 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어지며,
    상기 고정 비자성층은 Ru, Ta, Cu, 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어진 것을 특징으로 하는 자기 터널 접합 소자.
  11. 제1항에 있어서,
    상기 절연체는 AlOx, MgO, TaOx, ZrOx 및 이들의 혼합물 중에서 적어도 하나를 포함하는 물질로 이루어지는 것을 특징으로 하는 자기 터널 접합 소자.
  12. 제1항에 있어서,
    상기 도선은 Cu, Ta, Pt, W, Bi, Ir, Mn, Ti, Cr, O, 및 이들의 혼합물 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 자기 터널 접합 소자.
  13. 제1항에 있어서,
    상기 도선은 반강자성층을 포함하고,
    상기 도선은 상기 메인 자유 자성층에 면내 교환바이어스 자기장을 제공하는 것을 특징으로 하는 자기 터널 접합 소자.
  14. 제1항에 있어서,
    상기 자유 자성체의 외부로부터 발생되는 자기장이 상기 자유 자성체에 인가되는 것을 특징으로 하는 자기 터널 접합 소자.
  15. 제1항에 있어서,
    상기 자유 자성체는 적어도 하나의 자구 구조를 포함하는 것을 특징으로 하는 자기 터널 접합 소자.
  16. 제1항에 있어서,
    상기 도선은 차례로 적층된 반강자성층 및 강자성층을 포함하고,
    상기 반강자성층은 상기 메인 자유 자성층에 인접하여 배치되고,
    상기 강자성층은 면내 자화 방향을 가지고,
    상기 도선은 상기 메인 자유 자성층에 면내 교환바이어스 자기장을 제공하고,
    상기 자유 자성체는 외부 자기장 없이 스위칭되는 것을 특징으로 하는 특징으로 하는 자기 터널 접합 소자.
  17. 제1항에 있어서,
    상기 고정 자성체에 인접하여 차례로 적층된 쌍극자 필드 비자성층 및 면내 자화방향을 가진 쌍극자 필드 강자성층을 더 포함하고,
    상기 쌍극자 필드 비자성층은 상기 고정 자성체에 인접하여 배치되는 것을 특징으로 하는 자기 터널 접합 소자.
  18. 제1항에 있어서,
    상기 도선과 상기 자유 자성체 사이에 배치된 보조 절연층을 더 포함하는 것을 특징으로 하는 자기 터널 접합 소자.
  19. 제1항에 있어서,
    상기 도선은 차례로 적층된 도선 비자성층 및 도선 강자성층을 포함하고,
    상기 도선 강자성층은 면내 자화 방향 성분을 포함하는 것을 특징으로 하는 자기 터널 접합 소자.
  20. 제1항에 있어서,
    상기 도선은 차례로 적층된 도선 강자성층 및 도선 비자성층을 포함하고,
    상기 도선 강자성층과 상기 자유 자성체 사이에 배치된 비자성층을 포함하는 것을 특징으로 하는 자기 터널 접합 소자.
  21. 복수의 자기 터널 접합을 구비한 자기 메모리 소자에 있어서,
    고정 자성체, 자유 자성체, 및 상기 고정 자성체와 상기 자유 자성체 사이에 개재된 절연체를 구비하고 매트릭스 형태로 배열된 상기 복수의 자기 터널 접합; 및
    상기 자기 터널 접합의 자유 자성체에 인접하여 배치되고 면내 전류가 흐르는 제1 도전 패턴을 포함하고,
    상기 고정 자성체는 고정 자화 방향을 갖고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이고,
    상기 자유 자성체는 자화 방향이 변하고, 막 면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며,
    상기 자유 자성체는 [보조 자유 자성층/자유 비자성층]N/메인 자유 자성층 구조이며,
    상기 자유 자성체 내에서 서로 이웃한 두 자성층들은 상기 자유 비자성층을 통한 RKKY (Ruderman-Kittel-Kasuya-Yosida) 교환상호작용에 의해 서로 반대방향의 자화를 갖으며,
    N은 2 이상의 자연수이고, [보조 자유 자성층/자유 비자성층] 구조가 N번 반복 적층된 구조이고,
    상기 절연체에 인접한 상기 보조 자유 자성층 이외의 자유 자성체 내의 다른 자성층들은 벌크 토크(bulk-torque) 특성을 발현하기 위해 강자성 결맞음 길이 보다 작은 것을 특징으로 하는 자기 메모리 소자.
  22. 제21항에 있어서,
    상기 메인 자유 자성층은 상기 제1 도전 패턴과 인접하여 배치되고,
    상기 제1 도전 패턴은 면내 전류로부터 상기 제1 도전 패턴의 배치 평면에 수직한 스핀 전류를 발생시키어 상기 자유 자성체의 자화 방향을 스위칭하는 것을 특징으로 하는 자기 메모리 소자.
  23. 제21 항에 있어서,
    상기 절연체에 인접한 상기 보조 자유 자성층의 두께가 1nm 이상인 것을 특징으로 하는 자기 메모리 소자.
  24. 제21 항에 있어서,
    상기 자유 자성체에 포함된 자성층들 중 상기 절연체에 인접한 상기 보조 자유 자성층을 제외한 모든 자성층들의 각각의 두께가 1nm 이하인 것을 특징으로 하는 자기 메모리 소자.
  25. 제21항에 있어서,
    상기 자유 자성체의 전체 두께는 2nm 이상인 것을 특징으로 하는 자기 메모리 소자.
  26. 제21항에 있어서,
    상기 보조 자유 자성층 및 상기 메인 자유 자성층 각각은 서로 다른 물질로 이루어지거나 서로 다른 두께로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  27. 제21항에 있어서,
    상기 제1 도전 패턴은 Cu, Ta, Pt, W, Bi, Ir, Mn, Ti, Cr, O, 및 이들의 혼합물 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 자기 메모리 소자.
  28. 제21항에 있어서,
    상기 제1 도전 패턴은 면내 전류를 인가하고, 반강자성층을 포함하고,
    상기 제1 도전 패턴은 상기 메인 자유 자성층에 면내 교환바이어스 자기장을 제공하는 것을 특징으로 하는 자기 메모리 소자.
  29. 제21항에 있어서,
    상기 자유 자성체는 적어도 하나의 자구 구조를 포함하는 것을 특징으로 하는 자기 메모리 소자.
  30. 제21항에 있어서,
    상기 제1 도전 패턴은 면내 전류를 인가하고, 차례로 적층된 반강자성층 및 강자성층을 포함하고,
    상기 반강자성층은 상기 메인 자유 자성층에 인접하여 배치되고,
    상기 강자성층은 면내 자화 방향을 가지고,
    상기 제1 도전 패턴은 상기 메인 자유 자성층에 면내 교환바이어스 자기장을 제공하고,
    상기 자유 자성체는 외부 자기장 없이 스위칭되는 것을 특징으로 하는 특징으로 하는 자기 메모리 소자.
  31. 제21항에 있어서,
    상기 고정 자성체에 인접하여 차례로 적층된 쌍극자 필드 비자성층 및 면내 자화방향을 가진 쌍극자 필드 강자성층을 더 포함하고,
    상기 쌍극자 필드 비자성층은 상기 고정 자성체에 인접하여 배치되는 것을 특징으로 하는 자기 메모리 소자.
  32. 제21항에 있어서,
    상기 제1 도전 패턴과 상기 자유 자성체 사이에 배치된 보조 절연층을 더 포함하는 것을 특징으로 하는 자기 메모리 소자.
  33. 제21항에 있어서,
    상기 제1 도전 패턴은 차례로 적층된 제1 도전 패턴 비자성층 및 제1 도전 패턴 자성층을 포함하고,
    상기 제1 도전 패턴 자성층은 면내 자화 방향 성분을 포함하는 것을 특징으로 하는 자기 메모리 소자.
  34. 제21항에 있어서,
    상기 제1 도전 패턴은 차례로 적층된 제1 도전 패턴 자성층 및 제1 도전 패턴 비자성층을 포함하고,
    상기 제1 도전 패턴 자성층과 상기 자유 자성체 사이에 배치된 비자성층을 더 포함하는 것을 특징으로 하는 자기 메모리 소자.
  35. 제21항에 있어서,
    상기 제1 도전 패턴은 기판 평면에서 제1 방향으로 나란히 진행하고,
    제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴에 인접하여 주기적으로 배치되고,
    상기 제1 방향에 수직한 제2 방향으로 배열된 자기 터널 접합들의 각각의 고정 자성체에 전기적으로 연결되고 상기 기판 평면에서 상기 제2 방향으로 연장되는 제2 도전 패턴을 포함하는 것을 특징으로 하는 자기 메모리 소자.
  36. 제21항에 있어서,
    상기 제1 도전 패턴은 기판 평면에서 제1 방향으로 주기적으로 배치되고,
    상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴에 인접하여 주기적으로 배치되고,
    상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 고정 자성체에 전기적으로 연결되고 상기 기판 평면에서 상기 제 1 방향으로 연장되는 제2 도전 패턴;
    상기 제1 방향으로 배열된 상기 제1 도전 패턴들의 각각의 일단에 연결되고 상기 제1 방향으로 연장되는 제3 도전 패턴; 및
    제2 방향으로 배열된 제1 도전 패턴들의 각각의 타단에 연결되고 상기 제2 방향으로 연장되는 제4 도전 패턴을 포함하는 것을 특징으로 하는 자기 메모리 소자.
  37. 제21항에 있어서,
    상기 제1 도전 패턴은 기판 평면에서 제1 방향으로 연장되고,
    상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴에 인접하여 주기적으로 배치되고,
    상기 자기 터널 접합들의 고정 자성체 각각에 전기적으로 연결된 선택 트렌지스터들;
    상기 제1 방향으로 배열된 선택 트렌지스터들 각각의 소오스/드레인에 전기적으로 연결되고 상기 기판 평면에서 상기 제1 방향으로 연장되는 제2 도전 패턴; 및
    상기 제1 방향에 수직한 제2 방향으로 배열된 상기 선택 트렌지스터들 각각의 게이트에 연결된 제3 도전 패턴을 포함하는 것을 특징으로 하는 자기 메모리 소자.
  38. 제21항에 있어서,
    상기 제1 도전 패턴은 기판 평면에서 제1 방향으로 연장되고,
    상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴에 인접하여 주기적으로 배치되고,
    상기 자기 터널 접합들의 고정 자성체 각각에 전기적으로 연결된 선택 트렌지스터들;
    상기 제1 방향에 수직한 제2 방향으로 배열된 선택 트렌지스터들 각각의 소오스/드레인에 전기적으로 연결되고 상기 기판 평면에서 상기 제2 방향으로 연장되는 제2 도전 패턴; 및
    상기 제1 방향으로 배열된 상기 선택 트렌지스터들 각각의 게이트에 연결된 제3 도전 패턴을 포함하는 것을 특징으로 하는 자기 메모리 소자.
  39. 제21항에 있어서,
    상기 제1 도전 패턴은 기판 평면에서 제1 방향으로 주기적으로 배치되고,
    상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴 각각에 인접하여 주기적으로 배치되고,
    상기 제1 방향으로 배열된 자기 터널 접합의 고정 자성체 각각에 전기적으로 연결되고 제1 방향으로 연장되는 제2 도전 패턴;
    상기 제1 방향으로 배열된 제1 도전 패턴의 각각의 일단에 연결되고 제1 방향으로 연장되는 제3 도전 패턴;
    상기 제1 도전 패턴 각각의 타단에 연결되는 선택 트렌지스터들;
    상기 제1 방향으로 배열된 선택 트렌지스터들의 소오스/드레인에 연결되고 상기 제1 방향으로 연장되는 제4 도전 패턴; 및
    상기 제1 방향에 수직한 제2 방향으로 배열된 선택 트렌지스터들의 게이트에 연결되고 상기 제2 방향으로 연장되는 제5 도전 패턴을 포함하는 것을 특징으로 하는 자기 메모리 소자.
  40. 제21항에 있어서,
    상기 제1 도전 패턴은 기판 평면에서 제1 방향으로 주기적으로 배치되고,
    상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴 각각에 인접하여 주기적으로 배치되고,
    상기 자기 터널 접합들의 고정 자성체에 각각 연결되는 선택 트렌지스터들;
    상기 제1 방향으로 배열된 선택 트렌지스터들의 소오스/드레인에 각각 연결되고 상기 제1 방향으로 연장되는 제2 도전 패턴;
    상기 제1 방향에 수직한 제2 방향으로 배열된 선택 트렌지스터들의 게이트에 연결되고 상기 제2 방향으로 연장되는 제3 도전 패턴;
    상기 제1 방향으로 배열된 제 1 도전 패턴 각각의 일단에 연결되고 상기 제1 방향으로 연장되는 제4 도전 패턴; 및
    상기 제1 방향으로 배열된 제1 도전 패턴의 타단에 연결되고 상기 제1 방향으로 연장되는 제5 도전 패턴을 포함하는 것을 특징으로 하는 자기 메모리 소자.
  41. 제21항에 있어서,
    상기 제1 도전 패턴은 기판 평면에서 제1 방향으로 주기적으로 배치되고,
    상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴 각각에 인접하여 주기적으로 배치되고,
    상기 제1 방향으로 배열된 자기 터널 접합들의 고정 자성체 각각에 전기적으로 연결되고 상기 제1 방향으로 연장되는 제2 도전 패턴;
    상기 제1 도전 패턴의 일단에 각각 연결된 제1 선택 트렌지스터;
    상기 제1 도전 패턴의 타단에 각각 연결된 제2 선택 트렌지스터;
    상기 제1 방향으로 배열된 상기 제1 선택 트렌지스터의 소오스/드레인에 연결되고 상기 제1 방향으로 연장되는 제 3 도전 패턴;
    상기 제1 방향으로 배열된 상기 제2 선택 트렌지스터의 소오스/드레인에 연결되고 상기 제1 방향으로 연장되는 제 4 도전 패턴; 및
    상기 제1 방향에 수직한 제2 방향으로 배열된 제1 선택 트렌지스터의 게이트와 제2 선택 트렌지스터의 게이트를 서로 연결하여 상기 제2 방향으로 연장되는 제 5 도전 패턴을 포함하는 것을 특징으로 하는 자기 메모리 소자.
  42. 제21항에 있어서,
    상기 제1 도전 패턴은 기판 평면에서 제1 방향으로 주기적으로 배치되고,
    상기 제1 방향으로 배열된 자기 터널 접합들의 각각의 자유 자성체는 상기 제1 도전 패턴 각각에 인접하여 주기적으로 배치되고,
    상기 자기 터널 접합의 고정 자성체에 각각 연결되는 제1 선택 트렌지스터;
    상기 제1 도전 패턴의 일단에 각각 연결되는 제2 선택 트렌지스터;
    상기 제1 방향으로 배열된 제1 선택 트렌지스터의 소오스/드레인에 연결되고 상기 제1 방향으로 연장되는 제2 도전 패턴;
    상기 제1 방향으로 배열된 제1 도전 패턴의 타단을 각각 연결하고 상기 제1 방향으로 연장되는 제3 도전 패턴;
    상기 제1 방향으로 배열된 제2 선택 트렌지스터의 소오스/드레인을 각각 연결하고 상기 제1 방향으로 연장되는 제4 도전 패턴;
    상기 제1 방향에 수직한 제2 방향으로 배열된 제1 선택 트렌지스터의 게이트를 각각 연결하고 상기 제2 방향으로 연장되는 제5 도전 패턴; 및
    상기 제2 방향으로 배열된 제2 선택 트렌지스터의 게이트를 각각 연결하고 상기 제2 방향으로 연장되는 제6 도전 패턴;을 포함하는 것을 특징으로 하는 자기 메모리 소자.

KR1020160136757A 2016-10-20 2016-10-20 자기 터널 접합 소자 및 자기 메모리 소자 KR101963482B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160136757A KR101963482B1 (ko) 2016-10-20 2016-10-20 자기 터널 접합 소자 및 자기 메모리 소자
JP2016251215A JP6393735B2 (ja) 2016-10-20 2016-12-26 磁気トンネル接合素子及び磁気メモリ素子
EP17000496.4A EP3312841B1 (en) 2016-10-20 2017-03-24 Magnetic tunnel junction device and magnetic memory device
US15/474,221 US10693058B2 (en) 2016-10-20 2017-03-30 Magnetic tunnel junction device and magnetic memory device
US16/859,567 US10879452B2 (en) 2016-10-20 2020-04-27 Magnetic tunnel junction device and magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160136757A KR101963482B1 (ko) 2016-10-20 2016-10-20 자기 터널 접합 소자 및 자기 메모리 소자

Publications (2)

Publication Number Publication Date
KR20180043696A KR20180043696A (ko) 2018-04-30
KR101963482B1 true KR101963482B1 (ko) 2019-03-28

Family

ID=58448245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160136757A KR101963482B1 (ko) 2016-10-20 2016-10-20 자기 터널 접합 소자 및 자기 메모리 소자

Country Status (4)

Country Link
US (2) US10693058B2 (ko)
EP (1) EP3312841B1 (ko)
JP (1) JP6393735B2 (ko)
KR (1) KR101963482B1 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
KR102466032B1 (ko) * 2015-06-24 2022-11-11 타호 리서치 리미티드 로직 및 메모리 디바이스들을 위한 금속 스핀 초격자
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
KR101963482B1 (ko) 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
JP6712804B2 (ja) * 2016-11-18 2020-06-24 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
JP6316474B1 (ja) * 2017-03-21 2018-04-25 株式会社東芝 磁気メモリ
JP7024204B2 (ja) * 2017-04-21 2022-02-24 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
US10971293B2 (en) * 2017-12-28 2021-04-06 Tdk Corporation Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and spin-orbit-torque magnetization rotational element manufacturing method
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10339993B1 (en) * 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US20190304524A1 (en) * 2018-03-30 2019-10-03 Kaan Oguz Spin orbit torque (sot) memory devices with enhanced stability and their methods of fabrication
US11257613B2 (en) * 2018-03-31 2022-02-22 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication
US11575083B2 (en) * 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US10923649B2 (en) 2018-05-22 2021-02-16 Tdk Corporation Spin current magnetization rotation magnetoresistance effect element, and magnetic memory
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11374163B2 (en) 2018-06-19 2022-06-28 Intel Corporation Spin orbit memory with multiferroic material
US11508903B2 (en) * 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
CN110660435B (zh) * 2018-06-28 2021-09-21 中电海康集团有限公司 Mram存储器单元、阵列及存储器
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
JP7005452B2 (ja) * 2018-07-30 2022-01-21 株式会社東芝 磁気記憶装置
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
EP3671874B1 (en) 2018-12-21 2022-06-22 IMEC vzw Zero-field switching for sot technology
CN111370573B (zh) * 2018-12-26 2021-12-24 中电海康集团有限公司 磁存储单元及sot-mram存储器
JP2020155178A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 磁気記憶装置
US10777247B1 (en) 2019-03-25 2020-09-15 International Business Machines Corporation Spin-based storage element
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
JP7192611B2 (ja) * 2019-03-28 2022-12-20 Tdk株式会社 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法
KR102262706B1 (ko) 2019-07-30 2021-06-09 한양대학교 산학협력단 합성형 반강자성체 및 이를 이용하는 다중 비트 메모리
CN112310274A (zh) * 2019-07-31 2021-02-02 中电海康集团有限公司 自旋轨道矩磁性存储单元及其制备方法
KR102662153B1 (ko) 2019-08-16 2024-05-03 삼성전자주식회사 자기 메모리 장치
US11101320B2 (en) 2019-10-22 2021-08-24 Samsung Electronics Co., Ltd System and method for efficient enhancement of an on/off ratio of a bitcell based on 3T2R binary weight cell with spin orbit torque MJTs (SOT-MTJs)
KR102281832B1 (ko) * 2019-10-23 2021-07-26 한국과학기술연구원 스핀 토크를 이용한 연산 기능 로직 소자
JP2021110997A (ja) * 2020-01-07 2021-08-02 住友重機械工業株式会社 シミュレーション方法、シミュレーション装置、及びプログラム
KR102342962B1 (ko) * 2020-01-31 2021-12-24 한국과학기술원 자구벽 논리소자 및 이의 제조방법
JP2022006539A (ja) * 2020-06-24 2022-01-13 キオクシア株式会社 磁気記憶装置および磁気記憶装置の制御方法
US11922985B2 (en) * 2020-10-01 2024-03-05 Samsung Electronics Co., Ltd. Magnetic memory device and magnetic memory apparatus
US12170162B2 (en) * 2020-12-08 2024-12-17 Jannier M. Roiz-Wilson Warped magnetic tunnel junctions and bit-patterned media
US11552242B2 (en) * 2021-04-08 2023-01-10 Regents Of The University Of Minnesota Weyl semimetal material for magnetic tunnel junction
KR102440814B1 (ko) * 2021-07-01 2022-09-07 한국과학기술연구원 강자성체와 중금속 채널의 스핀 전류를 이용한 나노 스핀 소자
KR20230050126A (ko) 2021-10-07 2023-04-14 삼성전자주식회사 가변 저항 메모리 소자
CN116156996A (zh) * 2021-11-22 2023-05-23 浙江驰拓科技有限公司 一种磁传感器及其制作方法
US12080459B2 (en) 2021-12-28 2024-09-03 Samsung Electronics Co., Ltd. Synthetic antiferromagnet, magnetic tunneling junction device including the synthetic antiferromagnet, and memory device including the magnetic tunneling junction device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
WO2016159017A1 (ja) * 2015-03-31 2016-10-06 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080952A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
US8546896B2 (en) * 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
FR2963152B1 (fr) 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
JP2013115319A (ja) 2011-11-30 2013-06-10 Sony Corp 記憶素子、記憶装置
US9054030B2 (en) * 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8889433B2 (en) * 2013-03-15 2014-11-18 International Business Machines Corporation Spin hall effect assisted spin transfer torque magnetic random access memory
US9130155B2 (en) * 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
KR102078850B1 (ko) * 2013-03-15 2020-02-18 삼성전자 주식회사 자기 메모리 소자 및 이에 대한 정보 쓰기 방법
WO2016048376A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Amorphous seed layer for improved stability in perpendicular sttm stack
US20160300999A1 (en) * 2015-04-07 2016-10-13 Ge Yi Magnetoresistive Random Access Memory Cell
JP5985728B1 (ja) 2015-09-15 2016-09-06 株式会社東芝 磁気メモリ
KR101963482B1 (ko) 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
WO2016159017A1 (ja) * 2015-03-31 2016-10-06 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路

Also Published As

Publication number Publication date
US20200259075A1 (en) 2020-08-13
US10879452B2 (en) 2020-12-29
KR20180043696A (ko) 2018-04-30
US10693058B2 (en) 2020-06-23
JP6393735B2 (ja) 2018-09-19
US20180114898A1 (en) 2018-04-26
EP3312841B1 (en) 2021-08-18
JP2018067701A (ja) 2018-04-26
EP3312841A1 (en) 2018-04-25

Similar Documents

Publication Publication Date Title
KR101963482B1 (ko) 자기 터널 접합 소자 및 자기 메모리 소자
KR101825318B1 (ko) 스핀필터 구조체를 포함하는 자기 터널 접합 소자
JP3589346B2 (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子
JP6219395B2 (ja) 面内電流と電場を利用した磁気メモリ素子
KR101683440B1 (ko) 자기 메모리 소자
Chappert et al. The emergence of spin electronics in data storage
JP5279384B2 (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
JP4873338B2 (ja) スピン注入デバイス及びこれを用いた磁気装置
JP4714918B2 (ja) スピン注入素子及びスピン注入素子を用いた磁気装置
KR101195041B1 (ko) 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
US8040724B2 (en) Magnetic domain wall random access memory
JP3818276B2 (ja) スピン注入素子及びそれを用いた磁気装置
US20050041462A1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
JP6495980B2 (ja) 磁気メモリ
JP6926666B2 (ja) スピン流磁化反転素子
WO2004055906A1 (ja) スピン注入デバイス及びこれを用いた磁気装置並びにこれらに用いられる磁性薄膜
KR20160134598A (ko) 자기 메모리 소자
KR101873695B1 (ko) 스핀필터 구조체를 포함하는 자기 터널 접합 소자
CN109755383B (zh) 基于磁子阀和磁子结的磁子磁电阻和自旋霍尔磁电阻器件
US20150214274A1 (en) Horizontal magnetic memory element using inplane current and electric field
KR101906708B1 (ko) 비대칭 자기 소자
JP2010219177A (ja) 磁気トンネル接合素子、磁気ランダムアクセスメモリ
JP5424178B2 (ja) スピン注入デバイス及びこれを用いた磁気装置
JP2003115623A (ja) 磁気抵抗素子および磁気抵抗記憶素子および磁気メモリ
Assuming-Gyimah Time domain studies of training effects in Co/Cu/FeNi/FeMn spin valves

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161020

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180726

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190122

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180726

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20190122

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20180823

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20190313

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20190219

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20190122

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20180823

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190322

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190322

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220203

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230201

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240319

Start annual number: 6

End annual number: 6