[go: up one dir, main page]

KR102262706B1 - 합성형 반강자성체 및 이를 이용하는 다중 비트 메모리 - Google Patents

합성형 반강자성체 및 이를 이용하는 다중 비트 메모리 Download PDF

Info

Publication number
KR102262706B1
KR102262706B1 KR1020190092422A KR20190092422A KR102262706B1 KR 102262706 B1 KR102262706 B1 KR 102262706B1 KR 1020190092422 A KR1020190092422 A KR 1020190092422A KR 20190092422 A KR20190092422 A KR 20190092422A KR 102262706 B1 KR102262706 B1 KR 102262706B1
Authority
KR
South Korea
Prior art keywords
layer
rkky
synthetic antiferromagnetic
antiferromagnetic material
ferromagnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190092422A
Other languages
English (en)
Other versions
KR20210014803A (ko
KR102262706B9 (ko
Inventor
홍진표
양승모
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020190092422A priority Critical patent/KR102262706B1/ko
Priority to US17/630,574 priority patent/US11917926B2/en
Priority to PCT/KR2020/008101 priority patent/WO2021020736A1/ko
Publication of KR20210014803A publication Critical patent/KR20210014803A/ko
Application granted granted Critical
Publication of KR102262706B1 publication Critical patent/KR102262706B1/ko
Publication of KR102262706B9 publication Critical patent/KR102262706B9/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H01L43/02—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

RKKY 상호작용을 이용한 합성형 반강자성체 및 형성된 합성형 반강자성체를 이용한 다중 비트 메모리가 개시된다. 합성형 반강자성체는 중심에 RKKY 유도층으로 비자성 금속층을 가지고, RKKY 유도층의 두께에 따라 상부 와 하부의 강자성층 사이의 상호작용이 부여되고, 상호간에 반평행 상태의 자화가 극대화된다. 이들을 누적 적층하고, 각각의 합성형 반강자성체들 사이에 터널 장벽층이 구비되면 다중 비트의 저장이 이루어질 수 있다. 즉, RKKY 유도층의 표면과 평행하게 프로그램 전류를 공급하여 데이터를 저장할 수 있으며, RKKY 유도층의 표면에 수직한 방향으로 전류를 공급하여 저항상태를 확인할 수 있다.

Description

합성형 반강자성체 및 이를 이용하는 다중 비트 메모리{Synthetic Antiferromagnetic Structure and Multi-Bit Memory using the same}
본 발명은 합성형 반강자성체의 구조 및 이를 이용하는 메모리에 관한 것으로, 더욱 상세하게는 스핀 궤도 토크 및 RKKY(Ruderman-Kittel-Kasuya-Yosida) 상호작용을 이용한 합성형 반강자성체 및 합성형 반강자성체를 이용하여 다중 비트를 저장할 수 있는 메모리에 관한 것이다.
스핀 궤도 토크(Spin Orbit Torque)는 스핀 전달 토크(Spin Transfer Torque) 현상에 스핀 궤도 결합(Spin Orbit Coupling)을 결합한 것으로 자성층과 비자성층이 결합된 구조에서 비자성층에 전류가 흐를 때, 스핀 궤도 결합에 의해 자성층에서 발생하는 스핀 회전력을 지칭한다. 즉, 비자성 금속층 상에 강자성체가 배치되고, 비자성 금속층에 전류가 인가되면 스핀 궤도 결합에 의해 강자성체의 자화에 회전력(torque)이 발생된다. 강자성체의 자화에 인가되는 회전력이 적절히 이용되는 경우, 전류로 자성 정보가 제어되므로 메모리 소자로 활용이 가능하다.
스핀 궤도 토크를 유도하기 위해 스핀 궤도 결합의 개념은 매우 중요하며, 스핀 궤도 결합은 전자의 스핀이 궤도운동과 상호결합하는 것을 나타내는 개념이다. 즉, 움직이는 전자들은 외부에서 인가되는 자기장이 없는 상태에서도 자기장이 있는 것처럼 느끼며, 이 자기장은 전자의 운동량과 전자를 움직이기 위해 인가되는 전기장의 세기에 비례한다. 따라서 전자들은 스핀 궤도 결합 에너지를 가지며, 자성물질이 없는 상태에서 비자성 물질 내에서 스핀 전류를 일으킨다.
다만, 스핀 궤도 토크를 이용하여 강자성체 내에서 자화반전을 일으키기 위해서는 높은 전류가 요구되어야 하는 문제가 있다. 이를 개선하기 위해 강자성체 대신 페리 자성체가 이용될 수 있다. 그러나, 페리 자성체가 이용될 경우, 하부의 비자성 금속인 중금속층에서 스핀 홀 효과에 의해 유도된 스핀 전류가 페리 자성체를 구성하는 부격자(sublattice)에 작용하므로 스핀 궤도 토크의 효율이 크게 증가하지 않는다. 즉, 부격자들은 스핀 전류의 자화 방향과 다른 방향으로 배열되므로 페리 자성체로 전달되는 토크의 효율이 크게 증가되지 않는다.
이를 개선하기 위해 합성형 반강자성체의 구조가 제안된다.
미국출원 15/845,985호는 합성형 반강자성체를 도입하며, 이를 고정층으로 사용한다. 고정층은 스핀 비대칭성을 가져야 하므로 합성형 반강자성체의 구조의 하부 또는 상부에 대칭 파괴층이 추가된다. 다만, 이는 스핀 궤도 토크를 이용하지 않는다.
따라서, 스핀 궤도 토크가 2개의 강자성층에 동시에 작용하여 저전력에서도 빠른 자화반전을 수행할 수 있는 구조는 요청된다 할 것이다.
본 발명이 이루고자 하는 제1 기술적 과제는 낮은 전류에서 자화 반전을 수행할 수 있는 합성형 반강자성체를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 통해 제공되는 합성형 반강자성체를 이용한 다중 비트 메모리를 제공하는데 있다.
상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 하부 강자성층; 상기 하부 강자성층 상에 형성된 RKKY 유도층; 및 상기 RKKY 유도층 상에 형성된 상부 강자성층을 포함하고, 상기 RKKY 유도층의 표면과 평행한 방향의 전하 전류의 인가에 의해 상기 하부 강자성층과 상기 상부 강자성층의 자화 방향이 상호간에 반대로 설정되고, 상기 RKKY 유도층은 RKKY 상호작용이 극대로 일어나는 두께를 가지는 것을 특징으로 하는 합성형 반강자성체를 제공한다.
상기 제2 기술적 과제를 달성하기 위한 본 발명은, 제1 합성형 반강자성체; 상기 제1 합성형 반강자성체 상에 형성된 제1 터널 장벽층; 상기 제1 터널 장벽층 상에 형성된 제2 합성형 반강자성체; 상기 제2 합성형 반강자성체 상에 형성된 제2 터널 장벽층; 및 제2 터널 장벽층 상에 형성된 제3 합성형 반강자성체를 포함하고, 상기 각각의 합성형 반강자성체는 하부 강자성층; 상기 하부 강자성층 상에 형성된 RKKY 유도층; 및 상기 RKKY 유도층 상에 형성된 상부 강자성층을 포함하고, 상기 RKKY 유도층의 표면과 평행하게 인가되는 프로그램 전류에 의해 상기 하부 강자성층과 상기 상부 강자성층은 수직 자기 이방성을 가지고, 서로 반대 방향의 자기 모멘트를 가지는 것을 특징으로 하는 다중 비트 메모리를 제공한다.
상술한 본 발명에 따르면, 메모리에 데이터를 저장하기 위해 사용되는 프로그램 전류는 통상의 강자성체의 자화 반전을 유도하는 전류에 비해 매우 작은 값을 가진다. 또한, 수직으로 적층된 합성형 반강자성체들은 저항 단위체들을 형성한다. 각각의 저항 단위체들 사이에는 RKKY 유도층이 배치된다. 데이터를 저장 동작 시에는 RKKY 유도층은 RKKY 상호작용을 유도하는 프로그램 전류의 채널로 작용한다. 프로그램 전류는 RKKY 유도층의 표면과 평행한 방향으로 흐르며, RKKY 유도층에 접하는 강자성층들은 반평행 자화로 인한 반강자성 특성을 가진다.
또한, RKKY 유도층은 비자성 중금속으로 구성되므로 읽기 동작 시에는 읽기 전류가 공급되는 채널로 작용한다. 즉, 적어도 2개의 RKKY 유도층들에는 저항 단위체가 배치되며, 읽기 전류 또는 전압은 RKKY 유도층이 표면과 수직한 방향으로 인가되고, 스핀 궤도 결합에 따른 강자성층들의 저항이 측정된다. 따라서, 합성형 반강자성체들을 누적하여 적층할 경우, 멀티 비트의 데이터가 저장될 수 있으며, 저장된 다양한 상태에 따른 데이터의 읽기 동작이 수행될 수 있다.
도 1은 본 발명의 실시예에 따른 합성형 반강자성체의 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따라 상기 도 1의 합성형 반강자성체의 동작을 설명하기 위한 모식도이다.
도 3은 본 발명의 제조예에 따른 합성형 반강자성체의 자기 모멘트를 측정한 그래프이다.
도 4는 상기 도 3의 제조예에 따른 자성 구조체의 수직 자기 이방성을 도시한 그래프이다.
도 5는 본 발명의 비교예에 따른 자성 소자의 홀 저항을 측정한 그래프이다.
도 6은 도 5의 자성 소자의 홀 저항 측정을 위한 이미지이다.
도 7은 본 발명의 비교예에 따른 상기 도 5의 자성 소자와 비교하기 위한 다른 자성 소자의 홀 저항을 측정한 그래프이다.
도 8은 본 발명의 바람직한 실시예에 따라 합성형 반강자성체를 이용한 메모리의 단면도이다.
도 9 내지 도 11은 본 발명의 바람직한 실시예에 따라 상기 도 8의 메모리의 동작을 설명하기 위한 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 1은 본 발명의 실시예에 따른 합성형 반강자성체의 단면도이다.
도 1을 참조하면, 본 실시예의 합성형 반강자성체는 하부 강자성층(110), RKKY 유도층(120) 및 상부 강자성층(130)를 가진다.
하부 강자성층(110)은 통상의 강자성 물질이며, Co, Fe, Ni, Mn 또는 이들의 하나 이상의 합금을 가지며, CoFeB, NiFe, CoPt, CoPd, FePt 또는 FePd를 포함함이 바람직하다. 또한, RKKY 유도층(120)은 비자성 금속 또는 전도성 산화물임이 바람직하다. 비자성 금속으로는 Ru, W 또는 Ta가 사용될 수 있으며, 전도성 산화물로는 ITO 또는 IZO 등의 일반적인 전도성 산화물이 사용될 수 있다. 또한, 상부 강자성층(130)는 통상의 강자성 물질이며, Co, Fe, Ni, Mn 또는 이들의 하나 이상의 합금을 가지며, CoFeB, NiFe, CoPt, CoPd, FePt 또는 FePd를 포함함이 바람직하다. 상기 상부 강자성층(130)은 하부 강자성층(110)과 동종의 재질임이 바람직하다.
RKKY 유도층(120)은 RKKY 상호작용을 이용하여 하부 강자성층(110)과 상부 강자성층(130)이 서로 반대 방향의 자기 모멘트를 가지도록 한다. RKKY 상호작용에 의해 특정의 지점에서 스핀 전자가 업 스핀 또는 다운 스핀을 가질 확률은 파장으로 표시된다. 즉, RKKY 유도층(120)의 두께에 따라 전자의 스핀이 한방향으로 정렬할 수 있는 확률은 변경된다. RKKY 상호작용은 전도 전자의 상호작용을 통해 금속 내의 핵 자기 모멘트 또는 국부적인 내부 d 또는 f 궤도의 전자 스핀의 결합 메커니즘과 관련된다. 다만, 본 발명에서 RKKY 유도층(120)이 특정의 두께를 가지는 경우, 하부 강자성층(110) 및 상부 강자성층(130)은 서로 반대의 스핀을 가지는 것으로 이해되어야 한다. 또한, 2개의 강자성층들(110, 130)이 서로 반대방향의 스핀을 가지는 반평행 상태가 되고, 스핀의 방향이 막질들의 계면에 대해 수직으로 정렬하는 수직 자기 이방성이 나타나기 위해서는 각 강자성층(110, 130)은 한쪽에는 RKKY 유도층(120)이 위치하고, 강자성층(110, 130)을 중심으로 RKKY 유도층(120)을 대향하는 방향에는 산화층이 위치할 필요가 있다.
도 2는 본 발명의 바람직한 실시예에 따라 상기 도 1의 합성형 반강자성체의 동작을 설명하기 위한 모식도이다.
도 2를 참조하면, RKKY 유도층(120)을 통해 전류가 인가된다. 본 발명에서 전류는 전하 전류와 스핀 전류로 구분될 수 있다. 전하 전류는 인가되는 도체인 RKKY 유도층(120)에 인가되는 전계 또는 전압차에 의한 전하의 흐름을 의미한다. 또한, 스핀 전류는 업 스핀 또는 다운 스핀을 가지는 전자들이 전계의 영향으로 흐를 때 스핀 편극율이 0이 아닌 경우이며, 전자의 이동과 함께 스핀 수송이 일어나는 것을 지칭한다.
통상 비자성 금속에서 전계 또는 전압차가 인가되면, 전자의 이동이 일어나며, 이동하는 전자들에서 스핀 업 상태의 전도 전자의 수와 스핀 다운 상태의 전도 전자의 수는 동일하다. 따라서, 스핀 전류는 0이 되며, 스핀 수송은 없이 전하 수송만 일어난다.
상기 도 2에서 전자가 RKKY 유도층(120)을 흐를 경우, 스핀 업 상태의 전자의 수와 스핀 다운 상태의 전자의 수는 상호 동일하며, 전자의 스핀 방향에 따라 전류는 하부 강자성층(110) 또는 상부 강자성층(130)을 향해 흐른다. 특히, 하부 강자성층(110)와 상부 강자성층(130)이 동일 재질인 경우, 서로 다른 스핀 상태를 가진 전자는 다른 강자성층을 향한다. 예컨대, 스핀 업 상태의 전자들은 상부 강자성층(130)을 향해 흐르며, 스핀 다운 상태의 전자들은 하부 강자성층(110)를 향해 흐를 수 있다. 이는 일종의 스핀 홀 효과로 설명될 수 있다. 다만, 비자성 금속층인 RKKY 유도층(120)에서 강자성층으로 유입되는 전자의 스핀 상태는 전하 전류의 방향 혹은 비자성 금속층의 스핀-궤도 결합의 부호에 의해 결정된다.
즉, 강자성층을 향해 흐르는 전자의 수 및 스핀 궤도 토크의 강도는 RKKY 상호작용에 의해 RKKY 유도층(120)의 두께에 의해 결정된다. 예컨대, RKKY 유도층(120)이 특정의 두께를 가지는 경우, 강자성층에서 전자의 스핀은 반평행 상태 또는 평행 상태로 설정될 수 있다.
예컨대, 두께 D1에서 각 강자성층에서의 전자의 스핀은 반평행 상태로 설정된다. 따라서, 하부 강자성층(110)에 유입되는 전자가 하부 강자성층(110)의 스핀을 업 상태로 설정하면, 상부 강자성층(130)에 유입되는 전자는 상부 강자성층(130) 스핀을 다운 상태로 설정한다. 이것은 스핀 홀 효과에 의한 스핀-궤도 토크이다. 또한, RKKY 유도층의 두께가 D2인 경우, 각 강자성층에서 전자의 스핀은 평행 상태로 설정된다. 이때, RKKY 유도층(120)에서 하부 강자성층(110)으로 유입되는 전자가 하부 강자성층(110)의 스핀을 업 상태로 설정하고, 상부 강자성층(130)으로 유입되는 전자는 강자성층(130)의 스핀을 다운 상태로 설정하려 하기 때문에, RKKY의 효과와 스핀-궤도 토크의 효과가 서로 상쇄되려 한다.
상기 도 2에서 상부 강자성층 (130)을 향하는 스핀 전류는 상부 강자성층 (130)을 스핀 업 상태의 자화로 설정하고, 하부 강자성층 (110)을 향하는 스핀 전류는 하부 강자성층(110)을 스핀 다운 상태의 자화로 설정하는 것으로 설정한다. 제1 두께 D1에서 두 개의 강자성층들(110, 130)은 RKKY 상호작용에 의해 서로 반평행한 상태의 자화를 가지고 있다. 이때 RKKY 유도층(120)으로 전하 전류가 흐르게 되면, 각 방향의 스핀 전류가 스핀-궤도 토크를 통해 상부 강자성층(130)은 업 상태의 자화로, 하부 강자성층 (110)은 다운상태의 자화로 만드려고 한다. 스핀-궤도 토크는 상부 강자성층과 하부 강자성층을 각각 반대방향으로 만드려는 토크를 주는데, 이때 제1 두께 D1에서 나타나는 RKKY 상호작용은 스핀-궤도 토크를 도와주는 역할을 한다.
또한, 제2 두께 D2에서 상부 강자성층 (130)과 하부 강자성층 (130)은 RKKY를 통해 평행 상태의 자화를 가지게 된다. 하지만 스핀-궤도 토크는 각 강자성층의 자화를 반대 방향으로 돌리려 하므로, 제2 두께 D2에서는 RKKY가 스핀-궤도 토크를 방해하는 역할을 한다.
본 발명에서는 RKKY 상호작용이 극대로 일어나는 RKKY 유도층(120)의 두께 D1을 제1 극대점이라 정의하고, RKKY 유도층(120)의 두께 D2를 제1 극소점이라 정의한다.
예컨대, RKKY 유도층(120)의 두께가 제1 극대점이면, 하부 강자성층(110)과 상부 강자성층 (130)에 작용하는 스핀-궤도 토크를 RKKY 상호작용이 도와주는 역할을 하게 되고, 반대로 RKKY 유도층(120)의 두께가 제1 극소점을 가지면, 하부 강자성층(110) 및 상부 강자성층(130)에 인가되는 스핀-궤도 토크를 RKKY 상호작용이 방해하는 역할을 하게된다.
또한, RKKY 유도층(120)의 두께가 제1 극대점 D1 및 제2 극대점 D2의 사이값을 가지는 경우, 하부 강자성층(110) 및 상부 강자성층(130) 사이의 상호작용이 사라지며, 각각의 자성층은 독립적으로 행동하기 때문에, RKKY 상호작용의 역할이 없어진다. 다만, 유도되는 전자의 스핀은 스핀 다운 상태 또는 스핀 업 상태로 RKKY 유도층(120)과 강자성층들(110, 130) 사이의 계면에서 강화되거나 약화되지 않은 일반적인 스핀-궤도 토크를 일으킨다.
즉, RKKY 상호작용에 의해 RKKY 유도층이 특정의 두께를 가지는 경우 (제1 극대점, D1), 강자성층의 스핀 궤도 토크는 강화된다. 따라서, RKKY 유도층에 낮은 전류를 인가하더라도 2개의 강자성층이 수직 자기 이방성을 가지며, 상호간에 반대 방향의 스핀을 가지는 반강자성 상태를 형성할 수 있다.
제조예 : 합성형 반강자성체 형성의 확인
도 3은 본 발명의 제조예에 따른 합성형 반강자성체의 자기 모멘트를 측정한 그래프이다.
도 3을 참조하면, 실리콘 산화물 기판 상에 산화물인 제1 PMA(Perpendicular Magnetic Anisotropy) 유도막, 하부 강자성층, RKKY 유도층, 상부 강자성층, 산화물인 제2 PMA 유도막 및 캡핑층이 형성된다. 하부 강자성층, RKKY 유도층 및 상부 강자성층은 도 1의 합성형 반강자성체를 구성하며, 제1 PMA 유도막 및 제2 PMA 유도막은 접하는 강자성층의 수직 자기 이방성을 유도하기 위해 사용된다.
상기 도 3에서 기판을 제외한 다른 막질들은 스퍼터링 공정을 통해 형성되며, 챔버의 기본 압력은 2×10-7 Torr이며, 공정 진행 시의 압력은 3×10-3 Torr이다.
제1 PMA 유도막은 MgO이며, 50 W의 RF 파워를 인가하여 1 nm의 두께로 형성된다. 하부 강자성층은 CoFeB이며, Co 20%, Fe 60% 및 B 20%의 함량을 가진 타겟을 이용하여 12 W의 DC 파워를 통해 1.3 nm의 두께로 형성된다. 또한, RKKY 유도층은 W 으로 구성되고, 12 W의 DC 파워를 통해 0.1 nm 내지 2.5 nm의 두께를 가진다.
상부 강자성층은 하부 강자성층과 동일한 형성 공정을 이용하여 형성되며, CoFeB의 재질을 가지며, 1.3 nm의 두께를 가진다. 또한, 제2 PMA 유도막은 상술한 제1 PMA 유도막과 동일 공정으로 형성되며, MgO 재질에 1 nm의 두께를 가진다. 또한, 캡핑층은 Ta 재질을 가지고, 12 W의 DC 파워를 통해 3 nm의 두께를 가진다. 또한, 각각의 공정은 상온에서 수행된다. 막질의 형성 후엔 350℃에서 1시간 동안의 열처리가 수행된다.
상술한 공정을 통해 SiO2/MgO(1 nm)/CoFeB(1.3 nm)/W(tw)/CoFeB(1.3 nm)/MgO(1 nm)/Ta(3 nm)의 자성 구조체가 형성되며, CoFeB/W/CoFeB는 합성형 반강자성체를 형성한다. 상기 자성 구조체에서 MgO는 CoFeB의 수직 자기 이방성을 유도하기 위한 막질로 이용된다. CoFeB는 산화물의 계면에서 용이하게 수직 자기 이방성을 가지므로 MgO가 사용된다. 또한, 캡핑층으로 사용되는 Ta는 MgO의 추가적인 산화를 방지한다.
또한, 상기 도 3에서 그래프 ■는 막질들 사이의 계면에 평행한 방향으로 외부 자기장이 인가된 경우의 평행한 자기 모멘트를 나타내고, 그래프 ●는 막질들 사이의 계면에 수직한 방향으로 외부 자기장이 인가된 경우의 수직한 자기 모멘트를 나타낸다. 또한, X축은 외부에서 인가되는 자계를 나타내며, Y축은 자성 구조체의 자기 모멘트를 나타낸다.
먼저, 그래프 ■에서 외부에서 막질들 사이의 계면과 수평하게 자계가 인가되면, 강자성층의 수평 자기 모멘트는 대칭적인 특성을 나타낸다. 즉, 외부의 수평 자계가 증가하면, 수평 자기 모멘트도 O Oe를 중심으로 대칭적으로 증가하며 특정한 자계의 세기에서 포화되는 특성이 있다. 다만, W의 두께가 증가할수록 수평 자기 모멘트가 포화되는 외부 자기장의 세기는 다소 증가한다. 이는 강자성층인 CoFeB의 수직 자기 이방성과 관련된다. CoFeB가 수직 자기 이방성은 MgO의 계면에서 나타난다. 또한, CoFeB 내의 B은 중금속인 W 방향으로 이동하고 CoFe가 MgO의 계면과 잘 정립되는 경우, 수직 자기 이방성은 강화된다. 만일, 중금속인 W의 두께가 두꺼우면 W는 B을 잘 흡수하여 CoFeB의 수직 자기 이방성 특성은 용이하게 나타날 수 있다. 수직 자기 이방성이 용이하게 나타나면, 수평 방향의 자기 모멘트는 상대적으로 강한 외부 자계에 대해 포화되는 특성이 있다.
또한, 그래프 ●는 자성 구조체의 계면들에 수직한 방향으로 외부 자기장을 인가하고, 계면에 수직한 방향의 자기 모멘트를 측정한 것이다. 형성된 자성 구조체는 외부에서 인가되는 수직 자기장에 대해 매우 민감하게 반응하는 것을 알 수 있다. 즉, 형성된 자성 구조체는 수직 자기 이방성을 가지기에 매우 용이한 구조임을 알 수 있다. 다만, 외부 자계에 대한 단위값이 큰 관계로 외부 자계의 세기에 대한 수직 자기 모멘트의 정확한 변화는 파악되지 않는다.
도 4는 상기 도 3의 제조예에 따른 자성 구조체의 수직 자기 이방성을 도시한 그래프이다.
도 4를 참조하면 도 3의 그래프 ●가 확대되어 표시된다. RKKY 유도층인 W의 두께가 0.1 nm 내지 1 nm 에서는 2개의 강자성층들이 하나의 층으로 작동하는 것을 알 수 있다. 즉, 하나의 강자성체에서 나타나는 전형적인 히스테리시스 특성이 나타난다. 그러나, W의 두께가 1.5 nm 이상에서는 제1 강자성층 및 제2 강자성층이 확연히 분리된 동작을 보인다. 즉, 외부 자계가 0 Oe의 값을 가질 때, 자기 모멘트도 0의 값을 가짐을 알 수 있다. 이는 제1 강자성체와 제2 강자성체가 반강자성 커플링을 나타내는 것으로 해석된다. 즉, 2개의 강자성체들이 상호간에 반대 방향의 수직 자기 이방성을 가짐에 따라 외부에서 바라보는 자성 구조체 전체의 자기 모멘트는 0으로 나타난다. 이를 통해 특정의 W 두께에서 RKKY 상호작용에 따른 합성형 반강자성체가 형성된 것을 알 수 있다.
비교예
도 5는 본 발명의 비교예에 따른 자성 소자의 홀 저항을 측정한 그래프이다.
도 5를 참조하면, 상기 도 3의 소자에서 RKKY 유도층인 W의 두께는 2 nm로 RKKY 상호작용에 의해 2개의 강자성층들이 상호간에 반강자성 커플링이 이루어진 상태이다. 또한, 자성 소자는 서술된 바대로 SiO2/MgO(1 nm)/CoFeB(1.3 nm)/W(2 nm)/CoFeB(1.3 nm)/MgO(1 nm)/Ta(3 nm)의 구조를 가지며, 홀 소자로 작용한다.
도 6은 도 5의 자성 소자의 홀 저항 측정을 위한 이미지이다.
자성 소자(20)는 홀 저항의 측정을 위해 십자형의 구조를 가지며, 전극들은 Ti(3 nm)/Pt(50 nm)로 설정된다. 또한, SiO2 기판(10) 상에 자성 소자(20)가 십자형으로 배치되며, X 축에 배치된 2개의 입력 전극들(21, 22)에는 전류가 인가되며, Y 축에 배치된 2개의 출력 전극들(23, 24)을 통해 홀 전압이 측정된다. 홀 저항은 측정된 홀 전압을 인가 전류로 나눈 값이다. 또한, 외부 자계가 기판(10)과 수평한 방향으로 인가된다. 이는 스핀 궤도 토크에 의한 자성 소자(20)의 자화 반전을 유도하기 위한 것이다. 즉, 외부 자계는 전류 방향과 동일한 방향으로 인가된다. 스핀 궤도 결합에 의해 수직 방향으로 스핀 전자가 이동하면, 전하 전류와 평행한 방향의 외부 자계에 의해 스핀 전자에는 토크가 발생되고, 발생되는 토크에 의해 출력 전극들(23, 24)에서 홀 전압이 발생한다. 또한, 인가되는 외부 자계의 세기가 증가하면 자성 소자(20)는 스핀 궤도 토크에 의해 용이하게 자화 반전을 수행한다. 즉, 홀 저항이 (+)에서 (-)로 변경되면, 자성 소자(20)를 구성하는 강자성층들에서 자화 반전이 일어난 것이며 일종의 스위칭이 수행된 것이다.
상기 도 6에서 자화 반전이 일어나는 스위칭 전류는 0.5 mA 내지 1.2 mA의 값을 가진다. 또한, 외부에서 인가되는 자기장이 증가할수록 스위칭 전류가 증가하는 경향이 나타난다. 이는 외부에서 인가되는 자기장이 RKKY 상호작용을 방해하기 때문이다.
도 7은 본 발명의 비교예에 따른 상기 도 5의 자성 소자와 비교하기 위한 다른 자성 소자의 홀 저항을 측정한 그래프이다.
도 7을 참조하면, 다른 자성 소자의 구조는 SiO2/W(2 nm)/CoFeB(1.3 nm)/MgO(1 nm)/Ta(3 nm)의 구조를 가진다. 즉, 하부에 비자성 중금속인 W이 배치되고, 강자성층인 CoFeB 상부에는 수직 자기 이방성을 유도하기 위한 MgO가 형성된다. 형성된 자성 소자는 상기 도 6에 개시된 구조를 가진다.
상기 도 7에서 대략 2 mA 내지 3 mA에서 자화 반전이 수행된다. 즉, (+) 값의 저항에서 (-)값의 저항으로 변경되거나, (-)값의 저항에서 (+)값의 저항으로 변경된다. 상기 도 7의 자성 소자의 구조에서는 합성형 반강자성체 구조는 제외된다. 즉, 일반적인 수직 자기 이방성을 가지는 강자성체의 자화 반전 특성이 나타난다.
상기 도 5 및 상기 도 7을 비교하면, 합성형 반강자성체 구조를 가지는 도 5의 구조는 자화 반전을 위해 매우 낮은 값의 전류를 요구하는 것을 알 수 있다. 도 7의 경우, 자화 반전을 위해 2 mA 내지 3 mA의 전류가 요구되나, 도 5에서는 0.5 mA 내지 1.2 mA의 동작 전류가 요구된다. 즉, 합성형 반자성체 구조는 자화 반전을 위해 낮은 동작 전류가 요구되므로 소자의 제작시에 소모 전력이 매우 낮은 장점을 가진다.
도 8은 본 발명의 바람직한 실시예에 따라 합성형 반강자성체를 이용한 메모리의 단면도이다.
도 8을 참조하면, 합성형 반강자성체들(200, 300, 400)은 수직으로 적층된다. 도시되지 아니하나, 기판 상에 다른 기능성 막질 또는 배선들이 형성될 수 있으며, 합성형 반강자성체들(200, 300, 400)이 수직 적층 구조는 멀티 비트를 저장할 수 있다.
메모리는 제1 합성형 반강자성체(200), 제2 합성형 반강자성체(300) 및 제3 합성형 반강자성체(400)를 가지며, 3개의 합성형 반강자성체들(200, 300, 400)은 수직으로 적층된다. 또한, 각각이 합성형 반강자성체들(200, 300, 400) 사이에는 터널 장벽층들(250, 350)이 형성된다. 즉, 제1 합성형 반강자성체(200)와 제2 합성형 반강자성체(300) 사이에는 제1 터널 장벽층(250)이 형성되며, 제2 합성형 반강자성체(300)와 제3 합성형 반강자성체(400) 사이에는 제2 터널 장벽층(350)이 형성된다. 하나의 셀에서 저장하고자 하는 비트 수에 따라 적층되는 합성형 반강자성체의 개수는 증가할 수 있다. 다만, 각각의 합성형 반강자성체들(200, 300, 400) 사이에는 터널 장벽층(250, 350)이 형성됨이 바람직하다.
각각의 합성형 반강자성체(200, 300, 400)는 상기 도 1에서 설명된 바와 같은 구성을 가진다. 따라서, 하부 강자성층(210, 310, 410)과 상부 강자성층(230, 330, 430) 사이에 RKKY 유도층(220, 320, 420)이 형성되며, RKKY 유도층(220, 320, 420)은 상부 또는 하부의 강자성층에 인가되는 스핀 전자의 반평행 상태를 유도한다. 따라서, RKKY 유도층(220, 320, 420)은 극대점의 두께를 가진다. 합성형 반강자성체(200, 300, 400)의 구성 및 재질은 상기 도 1 내지 도 2에서 설명된 바와 동일하다.
또한, 터널 장벽층(250, 350)은 접촉되는 강자성층의 수직 자기 이방성을 유도하는데 용이한 재질로 선택될 수 있다. 따라서, 상기 터널 장벽층(250, 350)은 산화물이며, MgO임이 바람직하다. 또한, 상기 터널 장벽층(250, 350)에 접하는 2개의 강자성층들의 자화 방향에 따라 저항이 변경된다. 즉, 터널 장벽층(250, 350)을 중심으로 배치된 상부 강자성층 및 하부 강자성층은 하나의 저항 단위체(260, 360)를 형성한다. 또한, 터널 장벽층(250, 350)을 중심으로 배치되는 상부 강자성층과 하부 강자성층의 스핀 방향에 따라 저항 단위체(260, 360)의 저항은 결정된다. 예컨대, 터널 장벽층을(250, 350) 중심으로 배치되는 상부 강자성층과 하부 강자성층의 자화 방향이 상호 동일한 평행 상태이면, 저항 단위체는 저저항 상태가 된다. 또한, 상부 강자성층과 하부 강자성층의 자화 방향이 상호 반대인 반평행 상태이면 저항 단위는 고저항 상태가 된다. 이를 통해 멀티 비트의 데이터가 저장될 수 있으며, 다중 상태가 구현된다.
누적 적층된 합성형 반강자성체들(200, 300, 400)에 의해 저항 단위체들(260, 360)이 정의된다. 즉, 제1 상부 강자성층(230), 제1 터널 장벽층(250) 및 제2 하부 강자성층(310)은 제1 저항 단위체(260)를 형성한다. 또한, 제2 상부 강자성층(330), 제2 터널 장벽층(350) 및 제3 하부 강자성층(410)는 제2 저항 단위체(360)를 형성한다. 만일, 제1 합성형 반강자성체(200)의 하부에 다른 합성형 반강자성체가 추가되거나, 제3 합성형 반강자성체(400) 상부에 또 다른 합성형 반강자성체가 추가되면, 저항 단위체는 더욱 증가될 수 있다. 각각의 저항 단위체들(260, 360)은 RKKY 유도층들(220, 320, 420) 사이에 배치되는 구조이다. 따라서, 메모리의 프로그램 또는 기록 동작 시에는 RKKY 유도층(220, 320, 420)에 평행한 방향으로 프로그램 전류가 인가되어 강자성층의 반평형 자화를 유도하고, 읽기 동작 시에는 RKKY 유도층(220, 320, 420)에 수직한 방향으로 전류 또는 전압이 공급되어 저항 단위체들(260, 360)의 저항 상태가 측정된다.
각각의 합성형 반강자성체(200, 300, 400) 내에서 RKKY 유도층(220, 320, 420)은 이와 접한 하부 강자성층 및 상부 강자성층에서 상호간에 자화가 반대 방향인 반평행 자화 상태를 구현한다. 또한, 인접한 합성형 반강자성체 내의 RKKY 유도층을 흐르는 전류 방향에 의해 다른 하부 강자성층 및 상부 강자성층은 특정 방향의 반평행 자화 상태가 구현된다. 합성형 반강자성체들(200, 300, 400) 사이에는 터널 장벽층(250, 350)이 구비되며, 터널 장벽층(250, 350)에 접하는 강자성체들은 스핀 궤도 결합에 따른 메모리 상태를 구현한다.
도 9 내지 도 11은 본 발명의 바람직한 실시예에 따라 상기 도 8의 메모리의 동작을 설명하기 위한 단면도들이다.
도 9를 참조하면, 제1 RKKY 유도층(220)으로 제1 프로그램 전류 I1이 흐르고, 제2 RKKY 유도층(320)으로 제2 프로그램 전류 I2가 흐르며, 제3 RKKY 유도층(420)으로 제3 프로그램 전류 I3이 흐른다. 각각의 프로그램 전류는 RKKY 유도층들(220, 320, 420)이 강자성층들과 접하는 계면에 평행하게 흐른다. 또한, 제1 프로그램 전류 I1 및 제3 프로그램 전류 I3은 우측으로 흐르고, 제2 프로그램 전류 I2는 좌측으로 흐른다. 즉, 프로그램 전류들은 합성형 반강자성체에 따라 교대로 방향을 바꾸어 인가된다.
예컨대, 제1 RKKY 유도층(220)을 통해 흐르는 제1 프로그램 전류 I1에 의해 제1 합성형 반강자성체(200)의 제1 하부 강자성층(210)는 하부를 향하는 자기 모멘트를 가지고, 제1 상부 강자성층(230)은 상부를 향하는 자기 모멘트를 가진다. 또한, 제2 RKKY 유도층(320)을 통해 흐르는 제2 프로그램 전류 I2에 의해 제2 합성형 반강자성체(300)의 제2 하부 강자성층(310)은 상부를 향하는 자기 모멘트를 가지고, 제2 상부 강자성층(330)은 하부를 향하는 자기 모멘트를 가진다. 제2 합성형 반강자성체(300) 상부에 형성된 제3 합성형 반강자성체(400) 내의 제3 RKKY 유도층(420)을 통해 흐르는 제3 프로그램 전류 I3에 의해 제3 하부 강자성층(410)은 하부를 향하는 자기 모멘트를 가지고, 제3 상부 강자성층(430)은 상부를 향하는 자기 모멘트를 가진다.
RKKY 유도층(220, 320, 420)을 흐르는 프로그램 전류의 방향과 상관없이 RKKY 유도층(220, 320, 420)과 접하는 상부 및 하부 강자성층의 자기 모멘트는 상호 반대 방향의 수직 자기 이방성을 나타낸다. 이는 RKKY 상호작용에 따른 결과이다.
또한, 제1 상부 강자성층(230), 제1 터널 장벽층(250) 및 제2 하부 강자성층(310)은 제1 저항 단위체(260)를 형성한다. 또한, 제2 상부 강자성층(330), 제2 터널 장벽층(350) 및 제3 하부 강자성층(410)은 제2 저항 단위체(360)를 형성한다. 각각이 저항 단위체(260, 360)는 스핀 궤도 결합에 의한 자기 메모리를 구성한다.
제1 저항 단위체(260)를 구성하는 강자성층들(230, 310)은 상호간에 동일 방향의 자기 모멘트를 가진다. 따라서, 제2 RKKY 유도층(320) 및 제1 RKKY 유도층(220) 사이에 배치된 제1 저항 단위체(260)는 R1의 저저항을 가진다. 제1 저항 단위체(260) 상에 형성된 제2 저항 단위체(360)를 구성하는 강자성층들(330, 410)도 상호간에 동일 방향의 자기 모멘트를 가지므로 R2의 저저항값을 가진다. 만일, 제1 저항 단위체(260)와 제2 저항 단위체(360)를 형성하는 막질의 조성 및 두께가 동일하다면, 2개의 저항 단위체(260, 360)의 저저항값은 상호간에 동일할 수 있다.
특히, 인접한 RKKY 유도층에 상호간에 반대 방향의 프로그램 전류가 흐를 경우, 저항 단위체의 저항은 최소값이 되고, 멀티 비트를 구현하는 메모리는 저저항 상태가 된다.
도 10을 참조하면, RKKY 유도층들(220, 320, 420)을 통해 흐르는 프로그램 전류들 I1, I2, I3은 모두 동일 방향으로 설정된다. 따라서, 각각의 합성형 반강자성체들(200, 300, 400)은 서로 동일한 자화 상태를 나타낸다. 즉, 모든 하부 강자성층(210, 310, 410)의 자화는 하부를 향하고, 모든 상부 강자성층(230, 330, 430)의 자화는 상부를 향할 수 있다. 하부 강자성층(210, 310, 410)의 자화의 방향 및 상부 강자성층(230, 330, 430)의 자화의 방향은 RKKY 유도층(220, 320, 420)을 흐르는 프로그램 전류 I1, I2, I3의 방향에 의해 결정된다.
또한, 제1 저항 단위체(260)를 구성하는 강자성체들(230, 310)은 상호간에 서로 반대 방향의 자화 상태를 가지는 반평행 상태이다. 따라서, 제1 저항 단위체(260)는 고저항인 R1+△R1을 가진다. 제1 저항 단위체(260) 상부에 형성된 제2 저항 단위체(360)를 구성하는 강자성체들(330, 410)도 상호간에 서로 반대 방향의 자화 상태를 가지고, 고저항인 R2+△R2의 값을 가진다. 즉, 메모리에서 RKKY 유도층(220, 320, 420)으로 프로그램 전류 I1, I2, I3이 동일 방향으로 설정되면 메모리는 최대 저항 상태가 된다.
도 11을 참조하면, 제1 합성형 반강자성체(200)의 제1 RKKY 유도층(220)을 흐르는 제1 프로그램 전류 I1은 제2 합성형 반강자성체(300)의 제2 RKKY 유도층(320)을 흐르는 제2 프로그램 전류 I2와 반대 방향이다. 따라서, 제1 저항 단위체(260)를 구성한는 제1 상부 강자성층(230)과 제2 하부 강자성층(310)은 동일 방향의 자화 상태를 가지고, 저저항 상태인 R1을 구현한다.
또한, 제3 합성형 반강자성체(400)의 제3 RKKY 유도층(420)을 흐르는 제3 프로그램 전류 I3과 제2 프로그램 전류 I2는 서로 동일 방향이다. 따라서, 제2 저항 단위체(360)를 구성하는 제2 상부 강자성층(330)과 제3 하부 강자성층(410)은 서로 반대 방향의 자화를 가진다. 서로 반대 방향의 자화 상태를 가지는 제2 저항 단위체(360)는 고저항 상태를 가지고 R2+△R2의 저항값을 가진다.
즉, 도 9 내지 도 11에서 수직 방향으로 적층된 합성형 반강자성체들(200, 300, 400)에 의해 형성되는 저항 단위체들(260, 360)의 저항 상태는 RKKY 유도층(220, 320, 420)과 평행하게 흐르는 전류의 방향에 의해 결정된다. 또한, 저항 단위체들(260, 360)의 저항 상태를 읽기 위해 상부에서 하부로 읽기 전류가 공급된다. 읽기 전류가 공급되는 경우, 도 9의 상태에서 메모리가 가지는 저항은 R1+R2이며, 도 10의 상태에서 메모리가 가지는 저항은 R1+R2+△R1+△R2이고, 도 11의 상태에서 메모리가 가지는 저항은 R1+R2+△R2가 된다. 만일, 상기 도 11에서 제1 프로그램 전류 I1과 제2 프로그램 전류 I2를 동일 방향으로 설정하고, 제2 프로그램 전류 I2와 제3 프로그램 전류 I3을 상호 반대 방향으로 설정한다면 R1+R2+△R1의 저항값을 구현할 수 있다.
즉, RKKY 유도층(220, 320, 420)에 인가되는 전류의 방향을 조절하여 저항 단위체들(260, 360)의 저항 상태가 조절될 수 있으며, 저항 단위체들(260, 360)은 합성형 반강자성체들(200, 300, 400)의 누적된 적층에 의해 형성될 수 있다. 특히, RKKY 유도층(220, 320, 420)은 RKKY 상호작용이 극대화되는 두께를 가지므로 낮은 전류량에도 자화 반전 스위칭을 유도할 수 있다. 이를 통해 저항 단위체들(260, 360)의 저항 상태를 변경하기 위해 공급되는 프로그램 전류량을 감소시키는 잇점이 있다.
또한, 읽기 동작은 수직으로 적층되어 형성된 저항 단위체들(260, 360)에 대한 전류 또는 전압의 인가에 의해 수행된다. 데이터를 저장하는 프로그램 동작은 RKKY 유도층(220, 320, 420)과 평행한 방향으로 프로그램 전류를 인가하는 것에 의해 수행되나, 저장된 데이터에 대한 읽기 동작은 메모리의 상부 및 하부에 배치되는 전극을 통해 전류 또는 전압을 인가하고, 복수개의 합성형 반강자성체들(200, 300, 400)의 조합에 의해 형성되는 저항 단위체들(260, 360)의 전체 저항을 통해 수행될 수 있다.
상술한 구조 및 동작에서 메모리에 데이터를 저장하기 위해 사용되는 프로그램 전류는 통상의 강자성체의 자화 반전을 유도하는 전류에 비해 매우 작은 값을 가진다. 또한, 수직으로 적층된 합성형 반강자성체들은 저항 단위체들을 형성한다. 각각의 저항 단위체들 사이에는 RKKY 유도층이 배치된다. 데이터를 저장 동작 시에는 RKKY 유도층은 RKKY 상호작용을 유도하는 프로그램 전류의 채널로 작용한다. 프로그램 전류는 RKKY 유도층의 표면과 평행한 방향으로 흐르며, RKKY 유도층에 접하는 강자성층들은 반평행 자화로 인한 반강자성 특성을 가진다.
또한, RKKY 유도층은 비자성 중금속으로 구성되므로 읽기 동작 시에는 읽기 전류가 공급되는 채널로 작용한다. 즉, 적어도 2개의 RKKY 유도층들에는 저항 단위체가 배치되며, 읽기 전류 또는 전압은 RKKY 유도층이 표면과 수직한 방향으로 인가되고, 스핀 궤도 결합에 따른 강자성층들의 저항이 측정된다. 따라서, 합성형 반강자성체들을 누적하여 적층할 경우, 멀티 비트의 데이터가 저장될 수 있으며, 저장된 다양한 상태에 따른 데이터의 읽기 동작이 수행될 수 있다.
110 : 하부 강자성층 120 : RKKY 유도층
130 : 상부 강자성층 200 : 제1 합성형 반강자성체
300 : 제2 합성형 반강자성체 400 : 제3 합성형 반강자성체

Claims (13)

  1. 하부 강자성층;
    상기 하부 강자성층의 하부에 접하고 MgO 재질을 가지며, 상기 하부 강자성층의 수직 자기 이방성을 강화하기 위한 제1 PMA 유도층;
    상기 하부 강자성층 상에 형성된 RKKY 유도층;
    상기 RKKY 유도층 상에 형성된 상부 강자성층; 및
    상기 상부 강자성층의 상부에 접하고 MgO 재질을 가지며, 상기 상부 강자성층의 수직 자기 이방성을 강화하기 위한 제2 PMA 유도층을 가지며,
    상기 RKKY 유도층을 흐르고, 상기 RKKY 유도층의 표면에 평행한 방향의 전하 전류의 인가에 의해 상기 하부 강자성층과 상기 상부 강자성층의 자화 방향이 상호간에 반대로 설정되고, 상기 RKKY 유도층은 RKKY 상호작용이 극대로 일어나는 두께를 가지는 것을 특징으로 하는 합성형 반강자성체.
  2. 제1항에 있어서, 상기 하부 강자성층은 CoFeB, NiFe, CoPt, CoPd, FePt 또는 FePd를 가지는 것을 특징으로 하는 합성형 반강자성체.
  3. 제2항에 있어서, 상기 상부 강자성층은 상기 하부 강자성층과 동일 재질을 가지는 것을 특징으로 하는 합성형 반강자성체.
  4. 제1항에 있어서, 상기 RKKY 유도층은 비자성 금속 또는 전도성 산화물을 가지는 것을 특징으로 하는 합성형 반강자성체.
  5. 제4항에 있어서, 상기 RKKY 유도층은 Ru, W 또는 Ta를 가지고, 상기 RKKY 유도층이 W를 가질 경우, 상기 RKKY 유도층의 두께는 1.5 nm 내지 2.5 nm인 것을 특징으로 하는 합성형 반강자성체.
  6. 제1항에 있어서, 상기 합성형 반강자성체는 외부 자계가 O Oe 일 때, 자기 모멘트가 O emu의 값을 가지는 것을 특징으로 하는 합성형 반강자성체.
  7. 삭제
  8. 제1 합성형 반강자성체;
    상기 제1 합성형 반강자성체 상에 형성된 제1 터널 장벽층;
    상기 제1 터널 장벽층 상에 형성된 제2 합성형 반강자성체;
    상기 제2 합성형 반강자성체 상에 형성된 제2 터널 장벽층; 및
    제2 터널 장벽층 상에 형성된 제3 합성형 반강자성체를 포함하고,
    상기 각각의 합성형 반강자성체는
    하부 강자성층;
    상기 하부 강자성층 상에 형성된 RKKY 유도층; 및
    상기 RKKY 유도층 상에 형성된 상부 강자성층을 포함하고,
    상기 RKKY 유도층을 흐르고, 상기 RKKY 유도층의 표면과 평행하게 인가되는 프로그램 전류에 의해 상기 하부 강자성층과 상기 상부 강자성층은 수직 자기 이방성을 가지고, 상기 하부 강자성층과 상기 상부 강자성층의 수직 자기 이방성의 방향이 결정되며,
    상기 하부 강자성층과 상기 상부 강자성층은 서로 반대 방향의 자기 모멘트를 가지는 것을 특징으로 하는 다중 비트 메모리.
  9. 제8항에 있어서, 상기 제1 합성형 반강자성체의 상부 강자성체, 상기 제1 합성형 반강자성체의 상부 강자성체 상에 형성된 상기 제1 터널 장벽층 및 상기 제1 터널 장벽층에 접하는 상기 제2 합성형 반강자성체의 하부 강자성체는 제1 저항 단위체를 형성하고,
    상기 제2 합성형 반강자성체의 상부 강자성체, 상기 제2 합성형 반강자성체의 상부 강자성체 상에 형성된 상기 제2 터널 장벽층 및 상기 제2 터널 장벽층에 접하는 상기 제3 합성형 반강자성체의 하부 강자성체는 제2 저항 단위체를 형성하는 것을 특징으로 하는 다중 비트 메모리.
  10. 제9항에 있어서, 상기 제1 합성형 반강자성체의 제1 RKKY 유도층에 평행하게 흐르는 제1 프로그램 전류 및 상기 제2 합성형 반강자성체의 제2 RKKY 유도층을 평행하게 흐르는 제2 프로그램 전류에 의해 상기 제1 저항 단위체의 저항 상태는 결정되고,
    상기 제2 프로그램 전류 및 상기 제3 합성형 반강자성체의 제3 RKKY 유도층을 평행하게 흐르는 제3 프로그램 전류에 의해 제2 저항 단위체의 저항 상태는 결정되는 것을 특징으로 하는 다중 비트 메모리.
  11. 제10항에 있어서, 상기 제1 프로그램 전류 및 상기 제2 프로그램 전류가 상호 반대 방향이면 상기 제1 저항 단위체는 저저항 상태이며, 상기 제1 프로그램 전류 및 상기 제2 프로그램 전류가 상호 동일 방향이면 상기 제1 저항 단위체는 고저항 상태이고,
    상기 제2 프로그램 전류 및 상기 제3 프로그램 전류가 상호 반대 방향이면 상기 제2 저항 단위체는 저저항 상태이며, 상기 제2 프로그램 전류 및 상기 제3 프로그램 전류가 상호 동일 방향이면 상기 제2 저항 단위체는 고저항 상태인 것을 특징으로 하는 다중 비트 메모리.
  12. 제11항에 있어서, 상기 합성형 반강자성체들의 표면에 수직한 방향으로 전류를 공급하여 상기 제1 저항 단위체 및 상기 제2 저항 단위체의 저항 상태를 확인하는 것을 특징으로 하는 다중 비트 메모리.
  13. 제10항에 있어서, 상기 다중 비트 메모리의 읽기 동작시에 전류는 상기 제1 RKKY 유도층, 상기 제2 RKKY 유도층 및 상기 제3 RKKY 유도층에 수직으로 흐르는 것을 특징으로 하는 다중 비트 메모리.
KR1020190092422A 2019-07-30 2019-07-30 합성형 반강자성체 및 이를 이용하는 다중 비트 메모리 Active KR102262706B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190092422A KR102262706B1 (ko) 2019-07-30 2019-07-30 합성형 반강자성체 및 이를 이용하는 다중 비트 메모리
US17/630,574 US11917926B2 (en) 2019-07-30 2020-06-23 Synthetic antiferromagnetic material and multibit memory using same
PCT/KR2020/008101 WO2021020736A1 (ko) 2019-07-30 2020-06-23 합성형 반강자성체 및 이를 이용하는 다중 비트 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190092422A KR102262706B1 (ko) 2019-07-30 2019-07-30 합성형 반강자성체 및 이를 이용하는 다중 비트 메모리

Publications (3)

Publication Number Publication Date
KR20210014803A KR20210014803A (ko) 2021-02-10
KR102262706B1 true KR102262706B1 (ko) 2021-06-09
KR102262706B9 KR102262706B9 (ko) 2022-04-11

Family

ID=74230736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092422A Active KR102262706B1 (ko) 2019-07-30 2019-07-30 합성형 반강자성체 및 이를 이용하는 다중 비트 메모리

Country Status (3)

Country Link
US (1) US11917926B2 (ko)
KR (1) KR102262706B1 (ko)
WO (1) WO2021020736A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252036A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080206891A1 (en) * 2003-11-12 2008-08-28 Wang Shan X Synthetic antiferromagnetic nanoparticles
FR2925747B1 (fr) * 2007-12-21 2010-04-09 Commissariat Energie Atomique Memoire magnetique a ecriture assistee thermiquement
JP5150284B2 (ja) * 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US8031445B2 (en) * 2008-10-08 2011-10-04 Headway Technologies, Inc. Low noise magneto-resistive sensor utilizing magnetic noise cancellation
GB2465370A (en) * 2008-11-13 2010-05-19 Ingenia Holdings Magnetic data storage comprising a synthetic anti-ferromagnetic stack arranged to maintain solitons
GB201020727D0 (en) * 2010-12-07 2011-01-19 Cambridge Entpr Ltd Magnetic structure
KR20130015928A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
US9123884B2 (en) * 2011-09-22 2015-09-01 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
US8970991B2 (en) * 2013-03-12 2015-03-03 Seagate Technology Llc Coupling feature in a magnetoresistive trilayer lamination
US9529060B2 (en) * 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
US9293159B2 (en) * 2014-01-31 2016-03-22 Seagate Technology Llc Positive and negative magnetostriction ultrahigh linear density sensor
US9406870B2 (en) * 2014-04-09 2016-08-02 International Business Machines Corporation Multibit self-reference thermally assisted MRAM
KR102335104B1 (ko) 2014-05-23 2021-12-03 삼성전자 주식회사 자기 소자
US10427183B2 (en) * 2015-01-15 2019-10-01 University Of Utah Research Foundation Discrete magnetic nanoparticles
JP6763887B2 (ja) * 2015-06-05 2020-09-30 アレグロ・マイクロシステムズ・エルエルシー 磁界に対する応答が改善されたスピンバルブ磁気抵抗効果素子
KR102505246B1 (ko) * 2015-10-16 2023-03-06 삼성전자주식회사 반도체 메모리 장치
US9825216B2 (en) 2015-10-16 2017-11-21 Samsung Electronics Co., Ltd. Semiconductor memory device
US9741372B1 (en) * 2016-08-26 2017-08-22 Allegro Microsystems, Llc Double pinned magnetoresistance element with temporary ferromagnetic layer to improve annealing
KR101963482B1 (ko) 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
US10403343B2 (en) * 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10878870B2 (en) * 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252036A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Also Published As

Publication number Publication date
US11917926B2 (en) 2024-02-27
US20220263014A1 (en) 2022-08-18
KR20210014803A (ko) 2021-02-10
KR102262706B9 (ko) 2022-04-11
WO2021020736A1 (ko) 2021-02-04

Similar Documents

Publication Publication Date Title
USRE50331E1 (en) Magnetoresistive stack and method of fabricating same
US8772886B2 (en) Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
US9099641B2 (en) Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
JP5868491B2 (ja) 磁気ランダム・アクセス・メモリのための磁気トンネル接合およびその形成方法
US9601174B2 (en) Magnetoelectric device, method for forming a magnetoelectric device, and writing method for a magnetoelectric device
US9978931B2 (en) Systems and methods for implementing robust magnetoelectric junctions
KR20130015928A (ko) 자기 메모리 소자 및 그 제조 방법
US20190189912A1 (en) Structures Enabling Voltage Control of Oxidation Within Magnetic Heterostructures
JP4304688B2 (ja) スピンフィルタ効果素子及びそれを用いた磁気デバイス
Salomoni et al. Field-free all-optical switching and electrical readout of Tb/Co-based magnetic tunnel junctions
KR102262706B1 (ko) 합성형 반강자성체 및 이를 이용하는 다중 비트 메모리
KR102315910B1 (ko) 자기 터널 접합 소자 및 이의 동작 방법
US11922986B2 (en) Magnetic heterojunction structure and method for controlling and achieving logic and multiple-state storage functions
JP2009105415A (ja) スピンフィルタ効果素子及びそれを用いた磁気デバイス

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190730

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200916

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210325

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210603

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210603

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

Patent event code: PG17011E01I

Patent event date: 20220407

Comment text: Request for Publication of Correction

Publication date: 20220411

PR1001 Payment of annual fee

Payment date: 20240403

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250402

Start annual number: 5

End annual number: 5