[go: up one dir, main page]

KR101195041B1 - 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자 - Google Patents

자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자 Download PDF

Info

Publication number
KR101195041B1
KR101195041B1 KR1020110044587A KR20110044587A KR101195041B1 KR 101195041 B1 KR101195041 B1 KR 101195041B1 KR 1020110044587 A KR1020110044587 A KR 1020110044587A KR 20110044587 A KR20110044587 A KR 20110044587A KR 101195041 B1 KR101195041 B1 KR 101195041B1
Authority
KR
South Korea
Prior art keywords
magnetic layer
layer
free
free magnetic
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110044587A
Other languages
English (en)
Inventor
이경진
서수만
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020110044587A priority Critical patent/KR101195041B1/ko
Priority to US14/116,959 priority patent/US20140159175A1/en
Priority to JP2014510243A priority patent/JP6028018B2/ja
Priority to PCT/KR2012/003345 priority patent/WO2012153926A2/ko
Application granted granted Critical
Publication of KR101195041B1 publication Critical patent/KR101195041B1/ko
Priority to US14/814,163 priority patent/US9478729B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 자기 메모리 소자에 관한 것으로서, 고정 자성층, 제1 비자성층, 제1 자유자성층, 제2 비자성층 및 제2 자유 자성층을 포함하고, 상기 고정 자성층은 고정 자화 방향을 갖고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며, 상기 제1 자유 자성층은 외부에서 인가되는 전류에 의해서 자화 방향이 변하고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며, 상기 제2 자유 자성층은 외부에서 인가되는 전류에 의해서 자화 방향이 변하고, 막면에 대하여 수평 방향으로 자화되는 물질로 이루어진 박막이며, 상기 수평 방향으로 자화되는 물질의 포화 자화값이 300-2000 emu/㎤ 인 것을 특징으로 하며, 본 발명에 따른 새로운 구조의 자기 메모리 소자는 일정한 MS값을 가지고, 수평 이방성을 갖는 자유층 삽입하여, 종래 구조의 자기 메모리 소자에 비해 스위칭 전류가 현저히 감소하여 고집적화 소자의 구현이 가능하고, 자유층의 자화반전 임계 전류밀도를 낮추어 기록시 사용되는 전력을 저감시킬 수 있다.

Description

자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자{Spin-transfer-torque magnetic random access memory using current-induced self-resonant switching}
본 발명은 자기 메모리 소자에 관한 것으로서, 더욱 상세하게는 수직 이방성을 갖는 자유층에 수평 이방성을 가지는 자유층을 삽입하여, 전류 주입시 소자 자체적으로 교류 자기장을 유도시켜 임계 전류밀도를 낮출 수 있는 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자에 관한 것이다.
강자성체는 외부에서 강한 자기장을 인가하지 않더라도 자발적으로 자화가 되어있는 물질을 말한다. 두 강자성체 사이에 비자성체를 삽입한 스핀 밸브 구조 (제1 자성체/비자성체/제2 자성체)에서 두 자성층의 상대적인 자화 방향에 따라 전기 저항이 달라지는 거대 자기저항 효과가 발생하며, 이는 스핀 밸브 구조에서 업스핀과 다운스핀이 느끼는 전기저항이 다르기 때문에 발생한다. 이러한 거대 자기저항 효과는 하드디스크에 기록된 정보를 읽기 위한 센서의 핵심기술로 널리 이용되고 있다.
거대 자기저항 효과로 인하여 두 자성층의 상대적인 자화방향이 전류의 흐름을 제어하는 현상을 가져오게 된다. 한편, 뉴턴의 제3 법칙인 작용-반작용 법칙에 따라, 자화방향이 전류의 흐름을 제어할 수 있다면, 전류를 인가하여 자성층의 자화방향을 제어하는 것 역시 가능하다. 스핀 밸브 구조에 전류를 인가하여, 제1 자성체(고정 자성층)에 의해 스핀 분극된 전류가 제2 자성체(자유 자성층)를 통과하면서 자신의 스핀 각운동량을 전달하게 된다. 이를 스핀전달토크 (Spin-transfer-torque)라고 하며, 스핀전달토크를 이용하여 자유 자성층의 자화를 반전시키거나 지속적으로 회전시키는 소자의 제작이 가능하다.
막 면에 수직인 자화를 갖는 자성체로 구성된 스핀 밸브구조를 응용한 종래의 자기 메모리 소자는 기본적으로 도 1과 같은 구조를 가진다. 하부 전극/제1 자성체(고정 자성층, 101)/비자성체(102)/전류에 의해 자화의 방향이 변하는 제2 자성체(자유 자성층, 103)/상부 전극의 구조를 갖는다. 여기서, 제2 자성체는 외부에서 인가되는 전류 또는 자기장에 의해 자화 반전이 유도되고, 고정층과 자유층 자화의 상대적인 방향에 따라 높은 저항과 낮은 저항의 두 가지 전기적 신호가 구현되며, 이를 “0” 또는 “1”의 정보로 기록하는 자기 메모리 소자로서 응용이 가능하다.
자유층의 자화를 제어하기 위해 외부 자기장을 이용할 경우, 소자의 크기가 작아질수록 반-선택 셀(half-selected cell)문제가 발생하여 소자의 고집적화에 제약이 따른다. 반면, 소자에 전압을 인가하여 발생하는 스핀전달토크를 이용할 경우에는, 소자의 크기에 무관하게 선택적인 셀의 자화 반전이 용이하다. 상기 기술한 스핀전달토크의 물리적 기구에 따르면, 자유 자성층에 발생하는 스핀전달토크의 크기는 인가된 전류밀도(또는 전압)의 양에 비례하며, 자유 자성층의 자화 반전을 위한 임계 전류밀도가 존재한다. 고정층과 자유층이 모두 수직 이방성을 갖는 물질로 구성한 경우, 임계전류밀도 Jc는 CGS 단위로 기술하였을 때, 다음 [수학식 1]과 같다.
[수학식 1]
Figure 112011035126597-pat00001
상기 [수학식 1]에서, α는 Gilbert 감쇠상수이며, ħ(=1.05×10-34 J?s)는 Planck 상수를 2π로 나눈 값이고, e(=1.6×10-19 C)는 전자의 전하양, η는 물질 및 전체 구조에 의해 결정되는 스핀분극효율 상수로 0과 1 사이의 값을 가지며, MS는 자성체의 포화자화양, d는 자유 자성층의 두께, HK ⊥는 수직이방성자계이며, 수직방향의 유효이방성자계 HK , eff는 HK , eff = (HK ⊥-4πMS)로 정의된다.
고집적 메모리 소자를 위해 셀의 크기를 줄이게 되면 상온에서의 열에너지에 의해 기록된 자화방향이 임의적으로 바뀌는 초상자성 한계가 발생한다. 이는 기록된 자기정보가 원하지 않게 지워지는 문제를 야기한다. 열에너지에 저항하여 평균적으로 자화방향이 유지되는 시간 (τ)은 하기 [수학식 2]와 같다.
[수학식 2]
Figure 112011035126597-pat00002
상기 [수학식 2]에서, τo는 시도주파수의 역수로 1 ns 정도이며, Keff는 자유층의 유효 자기 이방성 에너지 밀도 (= HK , effMS/2), V는 소자의 부피, kB는 볼쯔만 상수 (=1.381×10-16 erg/K), T는 캘빈 온도이다.
여기서, KeffV/kBT가 자기 메모리 소자의 열적 안정성(Δ)으로 정의된다. 비휘발성 메모리로써의 상용화를 위해서는 일반적으로 Δ>50의 조건이 만족되어야 한다. 소자의 고집적화를 위해 자유층의 부피 (V)를 줄이게 되면, Δ>50의 조건을 만족시키기 위해 Keff를 키워야 하며, 그 결과 Jc가 증가하게 되는 것을 알 수 있다.
이와 같이 Δ와 Jc가 모두 Keff에 비례하기 때문에, 상용화가 가능할 정도로 충분히 높은 Δ와 충분히 낮은 Jc를 동시에 만족시키기는 매우 어렵다. 뿐만 아니라, 일반적으로 CMOS (Complementary metal-oxide-semiconductor) 트랜지스터 소자에서 제공할 수 있는 전류의 양은 제한되어 있다.
따라서, 메모리 소자의 크기를 줄이면서 고집적화를 구현하기 위해서는 자유층의 자화반전 임계 전류밀도를 낮추어야 하고, 자유층의 자화반전 임계 전류밀도를 낮추어 기록시 사용되는 전력이 저감 효과까지 발휘할 수 있어야 한다.
자기 메모리 소자의 임계전류밀도를 낮추기 위해서는 유효 자기이방성 자계 (HK,eff)를 효과적으로 줄여야 한다. 하드디스크 드라이브의 기록헤드로부터 발생하는 자기장에 더하여 고주파 변조 자기장을 동시에 인가하여 기록 자기장의 크기를 저감시키는 방안이 제안되었는데, 이는 인가된 교류자기장의 주파수가 기록매체 자화의 공진주파수에 근접하여 원래 HK , eff보다 낮은 자기장에서 자화반전이 일어나는 원리를 이용한 것이다. 즉, 직류전류에 교류전류를 주입하여 임계 전류밀도를 감소시킬 수 있는 것이다. 하지만, 변조 자기장 또는 교류전류를 추가로 제공하기 위해 추가적인 관련소자가 필요하며, 결과적으로 전체 소자관점에서 자화 반전에 필요한 전류가 효과적으로 감소하지 않으며, 이는 전력 소모 관점에서 큰 이득이 없다.
따라서, 본 발명이 해결하고자 하는 기술적 과제는 스핀전달토크를 이용한 자기 메모리 소자에 있어서, 보다 낮은 임계 전류밀도를 가져서 고집적화 구현이 가능한 자기 메모리 소자를 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 달성하기 위하여,
고정 자성층, 제1 비자성층, 제1 자유 자성층, 제2 비자성층 및 제2 자유 자성층을 포함하고, 상기 고정 자성층은 고정 자화 방향을 갖고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며, 상기 제1 자유 자성층은 외부에서 인가되는 전류에 의해서 자화 방향이 변하고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며, 상기 제2 자유 자성층은 외부에서 인가되는 전류에 의해서 자화 방향이 변하고, 막면에 대하여 수평 방향으로 자화되는 물질로 이루어진 박막이며, 상기 수평 방향으로 자화되는 물질의 포화 자화값이 300-2000 emu/㎤ 인 것을 특징으로 하는 자기 메모리 소자를 제공한다.
본 발명의 일 실시예에 의하면, 상기 고정 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다.
본 발명의 일 실시예에 의하면, 상기 고정 자성층은 (X/Y)n (n≥1)의 다층박막 구조이고, 상기 X 및 Y는 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt 및 Pd 중에서 선택될 수 있다.
본 발명의 일 실시예에 의하면, 상기 고정 자성층은 제1 자성층; 비자성층 및 제2 자성층으로 이루어진 반자성체구조로서, 상기 제1 자성층 및 제2 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있으며, 상기 비자성층은 Ru, Cu 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 자성층 및 제2 자성층 중 적어도 하나 이상은 (X/Y)n (n≥1)의 다층박막 구조이고, 상기 X 및 Y는 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt 및 Pd 중에서 선택될 수 있다.
본 발명의 일 실시예에 의하면, 상기 고정 자성층은 반강자성층, 제1 자성층, 비자성층 및 제2 자성층으로 이루어진 교환바이어스된 반자성체구조로서, 상기 반강자성층은 Ir, Pt, Mn 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있고, 상기 제1 자성층 및 제2 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있으며, 상기 비자성층은 Ru, Cu 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 자성층 및 제2 자성층은 중 적어도 하나 이상은 (X/Y)n (n≥1)의 다층박막 구조이고, 상기 X 및 Y는 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt 및 Pd 중에서 선택될 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 자유 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 자유 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 층 및 (X/Y)n (n≥1) 층으로 이루어진 다층박막 구조이고, 상기 X 및 Y는 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt 및 Pd 중에서 선택될 수 있다.
본 발명의 일 실시예에 의하면, 상기 제2 자유 자성층은 Fe, Co, Ni, B, Si, Zr 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 비자성층 및 제2 비자성층은 서로 상이한 물질로 이루어지고, 각각 독립적으로 Ru, Cu, Al, Ta, Au, Ag, AlOx, MgO, TaOx, ZrOx 및 이들의 혼합물 중에서 선택되는 물질로 이루어질 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 비자성층 및 제2 비자성층은 상기 고정 자성층, 제1 자유 자성층 및 제2 자유 자성층보다 전기전도도가 높을 수 있다.
본 발명의 일 실시예에 의하면, 상기 제1 비자성층 및 제2 비자성층은 상기 고정 자성층, 제1 자유 자성층 및 제2 자유 자성층보다 전기전도도가 낮을 수 있다.
또한, 본 발명은 상기 자기 메모리 소자 및 상기 자기 메모리 소자에 전류를 공급하는 상부 전극과 하부 전극을 포함하는 자기 메모리를 제공한다.
본 발명에 따른 새로운 구조의 자기 메모리 소자는 일정한 MS 값을 가지고, 수평 이방성을 갖는 자유층을 삽입하여, 종래 구조의 자기 메모리 소자에 비해 스위칭 전류가 현저히 감소하여 고집적화 소자의 구현이 가능하고, 자유층의 자화반전 임계 전류밀도를 낮추어 기록시 사용되는 전력을 저감시킬 수 있다.
도 1은 종래의 스핀전달토크를 이용한 자기 메모리 소자의 구조를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 스핀전달토크를 이용한 자기 메모리 소자의 구조를 나타낸 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 시간에 따른 인가된 전류를 나타낸 그래프이다.
도 3b는 본 발명의 일 실시예에 따른 제1 자유 자성층의 시간에 따른 자화 거동을 나타낸 그래프이다.
도 3c는 본 발명의 일 실시예에 따른 제2 자유 자성층의 시간에 따른 자화 거동을 나타낸 그래프이다.
도 3d는 본 발명의 일 실시예에 따른 제2 자유 자성층의 세차운동에 따라 제1 자유 자성층에 발생하는 교류 자기장을 나타낸 그래프이다.
도 4a는 본 발명의 일 실시예에 따른 상기 도 1의 구조와 상기 도 2의 구조에 대해서 인가된 전류에 대한 스위칭 확률을 나타낸 그래프이다.
도 4b는 본 발명의 일 실시예에 따른 상기 도 1의 구조와 상기 도 2의 구조에 대해서 인가된 전류에 대해 스위칭 확률을 전류로 미분한 값을 나타낸 그래프이다.
도 5는 제2 자유 자성층의 포화자화값 및 스핀분극 효율에 대한 자기 메모리 소자의 스위칭 전류를 나타낸 그래프이다.
이하, 본 발명을 상세하게 설명한다.
본 발명은 자기 메모리 소자에 있어서, 열적 안정성을 유지하면서, 소자의 임계전류밀도를 낮추어 소자의 크기를 줄여 고집적화 구현이 가능하고 기록시 사용 전력 소모를 감소시킨 것을 특징으로 한다. 본 발명은 자기 메모리 소자의 임계 전류밀도를 감소시키기 위해, 소자 자체적으로 교류 전류 또는 자기장을 유도시켜 실질적으로 임계 전류밀도를 낮추는 새로운 구조인 것이다.
본 발명에 따른 자기 메모리 소자는 고정 자성층(201), 제1 비자성층(202), 제1 자유 자성층(203), 제2 비자성층(204) 및 제2 자유 자성층(205)을 포함하고, 상기 고정 자성층은 고정 자화 방향을 갖고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며, 상기 제1 자유 자성층은 외부에서 인가되는 전류에 의해서 자화 방향이 변하고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며, 상기 제2 자유 자성층은 외부에서 인가되는 전류에 의해서 자화 방향이 변하고, 막면에 대하여 수평 방향으로 자화되는 물질로 이루어진 박막인 것을 특징으로 한다.
즉, 수직 이방성을 갖는 제1 자유 자성층(203)에 수평 이방성을 갖는 제2 자유 자성층(205)을 추가적으로 삽입하여, 전류를 인가시 스핀전달토크의 효과로 인해 제2 자유 자성층 자화가 회전운동을 하게 되고, 직류전류를 인가하여 면내 자화를 갖는 자유층이 높은 주파수로 회전하게 되고, 그 결과 높은 주파수를 갖는 교류자기장이 자체적으로 발생하게 되어 Jc를 효과적으로 낮추는 것이 가능하다.
하기 도 2는 본 발명의 일 실시예에 따른 스핀전달토크 자기 메모리 소자의 구조를 나타내는 단면도로서, 본 발명에 따른 소자는 기본적으로 하부 전극, 수직방향의 자화를 갖는 고정 자성층(201), 제1 비자성층(202), 수직 이방성을 갖고 전류에 의해 자화의 방향이 변하는 제1 자유 자성층(203), 제2 비자성층(204), 수평 자화를 갖고 전류에 의해 자화의 방향이 변하는 제2 자유 자성층(205) 및 상부 전극을 포함하는 구조를 갖는다.
제1 자유 자성층(203)은 일반적으로 자화를 수직으로 세우려고 하는 수직 결정 이방성 자계 (HK ⊥=2K⊥/MS)가 자화를 수평으로 눕히려고 하는 형상 이방성 자계 (Hd=4πMS)에 비해 현저하게 크기 때문에 자화의 방향이 박막의 수직 방향으로 안정화된다. (즉, HK , eff = HK ⊥ - Hd = HK ⊥ - 4πMS >0)
제2 자유 자성층(205)은 형상 이방성 자계가 자기 이방성 자계에 비해 현저하게 크기 때문에 자화의 방향이 박막의 면내에서 안정화 된다. 따라서, 제1 자유 자성층(203)과 제2 자유 자성층(205)의 자화는 전류를 인가하지 않은 상태에서도 큰 각도를 유지하게 된다.
자화 스위칭을 위해 전류를 인가하게 되면, 제1 자유 자성층(203)은 고정 자성층(201)에 의해 스핀분극된 전자로부터 스핀전달 토크를 받게 된다. 또한. 제1 자유 자성층(203)과 제2 자유 자성층(205)은 제2 비자성층(204)을 사이에 두고 있기 때문에, 제2 자유 자성층(205)은 제1 자유 자성층(203)에 의해 스핀분극된 전자로부터 스핀전달 토크를 받는다. 즉, 자기 메모리 소자에 전압을 인가하게 되면 제2 자유 자성층(205)의 자화는 수직방향에 가까운 스핀전달토크를 받게 되어, 고속 회전하게 된다.
따라서, 고속 회전하는 제2 자유 자성층(205)은 소자에 변조 자기장을 제공하여, 제1 자유 자성층(203)의 Jc를 효과적으로 낮추는 효과를 얻을 수 있다. 소자의 전체 저항이 낮으면 동일한 인가전압에서 보다 많은 양의 전류가 흐르게 되어, 자화 반전에 필요한 전력을 감소시킬 수 있다. 제1 비자성층(202)과 제2 비자성층(204)은 전기전도도가 현저히 높은 금속을 사용할 수 있다.
또한, 제1 비자성층(202)과 제2 비자성층(204)은 전기전도도가 현저히 낮은 물질을 사용할 수도 있다. 전기전도도가 현저히 낮은 물질을 사용하면, 동일 전압 하에서 전류는 감소하지만, 전자의 터널링 효과에 의해 자화 회전에 따른 자기저항의 차이가 매우 커지게 되므로 높은 자기 저항비를 얻을 수 있다. 따라서, 제1 비자성층(202)과 제2 비자성층(204) 중 적어도 하나, 또는 둘 다에 전기전도도가 현저히 낮은 물질을 사용할 수 있다.
본 발명에 따른 자기 메모리 소자에서는 높은 전류밀도를 얻기 위하여, 패터닝 기술을 이용하여 가능한 한 작은 크기의 구조를 구현해야 한다. 이때, 면내 자기 형상 이방성이 어느 방향에서도 동일하여 제1 자유 자성층(203) 및 제2 자유 자성층(205)의 자화의 고속 회전이 용이하도록 소자의 단면이 가능한 원에 가까운 것이 바람직하다.
이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 실험 조건, 물질 종류 등에 의하여 본 발명이 제한되거나 한정되지는 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
<실시예>
본 발명에 따른 자기 메모리 소자의 효과를 자화의 운동방정식을 이용한 미소자기모델링을 통해서 확인하였다.
자화의 운동방정식은 하기 [수학식 3]과 같다.
[수학식 3]
Figure 112011035126597-pat00003
상기 [수학식 3]에서, m1과 m2는 각각 제1 자유 자성층(203) 및 제2 자유 자성층 (205)의 단위 자화벡터,
Figure 112011035126597-pat00004
는 자기회전상수, H1 eff과 H2 eff는 각각 제1 자유 자성층(203) 및 제2 자유 자성층 (205)의 모든 유효 자기장벡터, α는 Gilbert 감쇠상수이며, ħ(=1.05×10-34 J?s)는 Planck 상수를 2π로 나눈 값이고, e(=1.6×10-19 C)는 전자의 전하양, η1과 η2는 물질 및 전체 구조에 의해 결정되는 제1 자유 자성층(203) 및 제2 자유 자성층(205)에서의 스핀 분극효율 상수, je는 인가 전류밀도, MS1과 MS2는 제1 자유 자성층(203) 및 제2 자유 자성층 (205)의 자성체의 포화자화양, d1과 d2는 각각 제1 자유 자성층(203) 및 제2 자유 자성층(205)의 두께를 나타낸다. p1은 고정 자성층 (201)에서 제1 자유 자성층 (203)으로 입사하는 스핀분극 전류의 스핀방향을 나타내는 단위 벡터이며,막의 두께 방향인 z-축의 단위 벡터이다.
실험예1. 본 발명에 따른 소자에 대해 전류를 인가함에 따라 발생하는 제1 자유 자성층 및 제2 자유 자성층 자화의 시간에 따른 거동
(1) 하기 도 2와 같이 본 발명의 일 실시예에 따른 자기 메모리 소자에 대해 전류를 인가할 경우 수직 이방성을 갖는 제1 자유 자성층 및 수평 이방성을 갖는 제2 자유 자성층의 자화 거동이 개시된다.
(2) 소자의 구조와 물성 값은 다음과 같다.
전체 구조의 단면적 = 314 ㎚2,
고정 자성층(201)/제1 비자성층(202)/제1 자유 자성층(203): "두께 (t) = 3 ㎚, 수직 이방성 상수 (K⊥) = 6×106 erg/㎤, 포화자화값 (MS1) = 1000 emu/㎤, Gilbert 감쇠상수 (α) = 0.01, 스핀분극효율 상수 (η1) = 1.0"
제2 비자성층(204): 두께 (t) = 1 ㎚
제2 자유 자성층(205): "두께 (t) = 1 ㎚, 수직 이방성 상수 (K⊥) = 0 erg/㎤, 포화자화값 (MS2) = 700 emu/㎤, Gilbert 감쇠상수 (α) = 0.01, 스핀분극효율 상수 (η2) = 1.0"
(3) 하기 도 3a는 시간에 따른 인가된 전류를 도시한 그래프이다. 자화의 스위칭 거동을 살펴보기 위해 rise time이 40 ps 이고, 너비가 5 ns인 전류 펄스를 인가하였다.
하기 도 3b는 시간에 따른 제1 자유 자성층(203)의 자화 거동을 도시한 그래프이다.
하기 도 3b를 참조하면, 막면에 수평방향인 x-성분은 시간에 대해 진동을 하고, t = 1 ns 부근에서, z-성분이 +1000 emu/㎤ 에서 -1000 emu/㎤ 으로 바뀌는 것을 볼 수 있다. 이는 자화 성분이 인가된 전류에 의해 스위칭이 된 것을 의미한다.
하기 도 3c는 시간에 따른 제2 자유 자성층(205)의 자화 거동을 도시한 그래프이다.
하기 도 3c를 참조하면, 제2 자유 자성층(205)은 자화가 면내 성분 (= x 축 성분)이 수직성분 (= z 축 성분)에 비해 매우 크며, 제1 자유 자성층 (203)의 자화와 같은 주기로 시간에 대해 진동하는 거동을 보여준다. 이러한 제2 자유 자성층(205)의 시간에 따른 진동, 즉 세차운동은, 전체 구조에 전류를 인가하였을 때, 수직방향으로 자화되어있는 제1 자유 자성층(203)에 의한 스핀분극된 수직방향 스핀토크에 의해 발생한다.
하기 도 3d는 시간에 따른 제2 자유 자성층(205)의 세차운동에 의해 제1 자유 자성층(203)에 발생하는 교류자기장을 도시한 그래프이다. 이러한 교류자기장은 제2 자유 자성층(205)의 자화가 제1 자유 자성층(203)의 위치에 만들어내는 자기장이며, 이는 제2 자유 자성층(205) 자화의 시간에 따른 세차운동을 하기 때문에 발생한다.
하기 도 3d를 참조하면, x-성분을 갖는 200 Oe 정도 크기의 교류 자기장이 본 발명에 따른 자기 메모리 소자 구조에서 자체적으로 발생하는 것을 의미한다. 따라서, 종래의 소자 구조와 달이 본 발명에 따른 소자 구조에서는, 제1 자유 자성층(203)의 자화를 반전시키기 위한 전류밀도를 낮추기 위해, 소자 외부에 추가적으로 교류자기장을 만들어내는 장치가 필요하지 않은 것이다.
즉, 제2 자유 자성층(205)은 면내 성분이 큰 세차운동을 하기 때문에, 제1 자유 자성층에 유도된 교류 자기장은 x-성분이 z-성분에 비해 매우 크게 나타난다. 결과적으로 유도 자기장은 제1 자유 자성층(203)의 자화 용이축 (z-축)의 이방성 에너지를 감소시켜, 제1 자유 자성층(203)의 자화 스위칭을 용이하게 한다.
실험예 2. 종래 구조에 따른 소자 및 본 발명에 따른 소자에 대해 인가된 전류에 대한 스위칭 확률 측정
(1) 하기 도 1의 종래 구조와 하기 도 2에 개시된 본 발명에 따른 새로운 구조의 소자에 대해 스위칭 전류를 개시한다.
(2) 소자의 구조와 물성 값은 다음과 같다.
전체 구조의 단면적은 두 구조에서 동일하게 314 ㎚2 이다.
하기 도 1의 종래 구조는 고정 자성층(101)/비자성층(102)/자유 자성층 (103): "두께 (t) = 3 ㎚, 수직 이방성 상수 (K⊥) = 6×106 erg/㎤, 포화자화값 (MS1) = 1000 emu/㎤, Gilbert 감쇠상수 (α) = 0.01, 스핀분극효율 상수 (η1) = 1.0"
하기 도 2의 본 발명에 따른 새로운 구조의 물성값은 다음과 같다.
고정 자성층(201)/제1 비자성층(202)/제1 자유 자성층(203): "두께 (t) = 3 ㎚, 수직 이방성 상수 (K⊥) = 6×106 erg/㎤, 포화자화값 (MS1) = 1000 emu/㎤, Gilbert 감쇠상수 (α) = 0.01, 스핀분극효율 상수 (η1) = 1.0"
제2 비자성층(204): 두께 t=1 ㎚
제2 자유 자성층(205): "두께 (t) = 1 ㎚, 수직 이방성 상수 (K⊥) = 0 erg/㎤, 포화자화값 (MS2) = 700 emu/㎤, Gilbert 감쇠상수 (α) = 0.01, 스핀분극효율 상수 (η2) = 1.0"
종래 구조와 본 발명에 따른 새로운 구조에서 공통적으로 포함된 고정 자성층, 제1 비자성층(비자성층) 및 자유 자성층(제1 자유 자성층)는 동일한 구조 및 물성 값을 갖는다.
(3) 본 실험예에서 고려한 소자의 온도는 300 K 이며, 각각의 인가 전류에서 100 회의 실험을 반복하여 자화가 스위칭이 될 확률을 측정하였다.
하기 도 4a는 본 발명에 따른 새로운 구조(도 2)와 종래 구조(도 1)에 대해 인가된 전류에 따른 스위칭 확률 (PSW)을 도시한 그래프이다.
하기 도 4a를 참조하면, 스위칭 전류는 스위칭 확률(PSW)이 0.5인 전류로 정의되는데, 새로운 구조에서는 스위칭 전류가 7.9 ㎂ 이고, 기존 구조에서는 17.6 ㎂이었다. 즉, 스위칭 전류가 약 55% 정도 감소한 것을 의미한다.
하기 도 4b는 하기 도 4a에 도시된 스위칭 확률을 전류로 미분한 값을 도시한 그래프이다.
하기 도 4b를 참조하면, 일반적인 확률 분포에서 Q-인자는 피크의 x-축 값을 y-축 값이 0.5인 지점(FWHM, full width half maximum)에서 분포 함수의 폭으로 나눈 값이며, 본 실험 예에서는 IC/ΔI로 정의된다. 본 발명에 따른 하기 도 2의 새로운 구조의 경우 Q-인자는 13.5이고, 도 1의 종래 구조는 3.6을 나타낸다.
즉, 본 발명에 따른 자기 메모리 소자 구조의 높은 Q-인자는 스위칭 확률 분포가 작은 것을 의미하며, 이는 자화상태를 바꾸기 위해 인가하여야 하는 전류의 분산이 작다는 것을 의미하는 것으로서, 본 발명에 따른 자기 메모리 소자 구조가 상용화 관점에서 매우 우수함을 알 수 있다.
실험예 3. 본 발명에 따른 소자에 대한 제2 자유 자성층(205)의 포화자화값에 따른 스위칭 전류 측정
(1) 본 발명에 따른 새로운 구조에서 제2 자유 자성층(205)의 포화자화값 (MS2)에 따른 스위칭 전류의 변화를 개시한다.
(2) 소자의 구조와 물성 값은 다음과 같다.
전체 구조의 단면적=314 ㎚2
고정 자성층(201)/제1 비자성층(202)/제1 자유 자성층(203): "두께 (t) = 3 ㎚, 수직 이방성 상수 (K⊥) = 6×106 erg/㎤, 포화자화값 (MS1) = 1000 emu/cm3, Gilbert 감쇠상수 (α) = 0.01, 스핀분극효율 상수 (η1) = 1.0"
제2 비자성층(204): 두께 t=1 ㎚
제2 자유자성층(205): "두께 (t) = 1 ㎚, 수직 이방성 상수 (K⊥) = 0 erg/㎤, 포화자화값 (MS2) = 0-2000 emu/㎤, Gilbert 감쇠상수(α) = 0.01, 스핀분극효율 상수 (η2)=0-1.0"
본 실험예에서 고려한 소자의 온도는 300 K이고, 스위칭 전류는 상기 실험예 2와 같이, 각각의 인가 전류에서 실험을 100 회 실시 후 스위칭 확률을 측정하였다.
하기 도 5는 제2 자유 자성층(205)의 포화자화값 및 스핀분극 효율에 대한 스위칭 전류를 도시한 그래프이다.
하기 도 5를 참조하면, 수평 이방성을 갖는 제2 자유 자성층(205)의 포화자화값 (MS2) 에 따라 스위칭 전류가 변하는 것을 알 수 있다. 여기서, MS2가 0 emu/㎤인 경우가 수평이방성을 갖는 제2 자유 자성층이 없는 구조, 즉 하기 도 1에 개시된 종래 자기 메모리 소자 구조에 해당한다. 특히, MS2가 300 emu/㎤ 이상인 경우 제2 자유 자성층(205)의 스핀분극 효율과 무관하게 기존 구조에 비해 스위칭 전류가 감소하는 것을 나타낸다.
이와 같이, 제1 자유 자성층(203)의 스위칭 전류를 감소시키기 위해서는 제2 자유자성층(205)의 유도 교류 자기장이 필요하다. 본 실험예와 같이 제2 자유 자성층(205)의 포화자화값 (MS2)이 300 emu/㎤ 이상에서 스위칭 전류밀도 감소 효과가 나타나는 것을 알 수 있다.
본 발명에 따른 새로운 자기 메모리 소자 구조는 일정 이상의 포화자화값을 갖고 수평 자화를 갖는 제2 자유 자성층(205)을 삽입함으로써, 기존 구조에 비해 스위칭 전류가 효과적으로 감소하였음을 알 수 있다.
100: 종래 자기 메모리 소자의 구조
101: 고정 자성층 102: 비자성층
103: 자유 자성층
200: 본 발명에 따른 자기 모리 소자의 구조
201: 고정 자성층 202: 제1 비자성층
203: 제1 자유 자성층 204: 제2 비자성층
205: 제2 자유 자성층

Claims (14)

  1. 고정 자성층; 제1 비자성층; 제1 자유자성층; 제2 비자성층; 및 제2 자유 자성층;을 포함하고,
    상기 고정 자성층은 고정 자화 방향을 갖고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며,
    상기 제1 자유 자성층은 외부에서 인가되는 전류에 의해서 자화 방향이 변하고, 막면에 대하여 수직 방향으로 자화되는 물질로 이루어진 박막이며,
    상기 제2 자유 자성층은 외부에서 인가되는 전류에 의해서 자화 방향이 변하고, 막면에 대하여 수평 방향으로 자화되는 물질로 이루어진 박막이며, 상기 수평 방향으로 자화되는 물질의 포화 자화값이 300-2000 emu/㎤ 인 것을 특징으로 하는 자기 메모리 소자.
  2. 제 1 항에 있어서
    상기 고정 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  3. 제 2 항에 있어서,
    상기 고정 자성층은 (X/Y)n (n>=1)의 다층박막 구조이고, 상기 X 및 Y는 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt 및 Pd 중에서 선택되는 것을 특징으로 하는 자기 메모리 소자.
  4. 제 1 항에 있어서,
    상기 고정 자성층은 제1 자성층; 비자성층 및 제2 자성층으로 이루어진 반자성체구조로서,
    상기 제1 자성층 및 제2 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어지며,
    상기 비자성층은 Ru, Cu 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  5. 제 4 항에 있어서,
    상기 제1 자성층 및 제2 자성층 중 적어도 하나 이상은 (X/Y)n (n≥1)의 다층박막 구조이고, 상기 X 및 Y는 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt 및 Pd중에서 선택되는 것을 특징으로 하는 자기 메모리 소자.
  6. 제 1 항에 있어서,
    상기 고정 자성층은 반강자성층; 제1 자성층; 비자성층; 및 제2 자성층으로 이루어진 교환바이어스된 반자성체구조로서,
    상기 반강자성층은 Ir, Pt, Mn 및 이들의 혼합물 중에서 선택되는 물질로 이루어지고,
    상기 제1 자성층 및 제2 자성층은 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어지며,
    상기 비자성층은 Ru, Cu 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  7. 제 6 항에 있어서,
    상기 제1 자성층 및 제2 자성층은 중 적어도 하나 이상은 (X/Y)n (n≥1)의 다층박막 구조이고, 상기 X 및 Y는 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt 및 Pd 중에서 선택되는 것을 특징으로 하는 자기 메모리 소자.
  8. 제 1 항에 있어서,
    상기 제1 자유 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  9. 제 8 항에 있어서,
    상기 제1 자유 자성층은 Fe, Co, Ni, B, Si, Zr, Pt, Pd 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 층 및 (X/Y)n (n≥1) 층으로 이루어진 다층박막 구조이고, 상기 X 및 Y는 각각 독립적으로 Fe, Co, Ni, B, Si, Zr, Pt 및 Pd 중에서 선택되는 것을 특징으로 하는 자기 메모리 소자.
  10. 제 1 항에 있어서,
    상기 제2 자유 자성층은 Fe, Co, Ni, B, Si, Zr 및 이들의 혼합물 중에서 선택되는 물질로 이루어진 것을 특징으로 하는 자기 메모리 소자.
  11. 제 1 항에 있어서,
    상기 제1 비자성층 및 제2 비자성층은 서로 상이한 물질로 이루어지고, 각각 독립적으로 Ru, Cu, Al, Ta, Au, Ag, AlOx, MgO, TaOx, ZrOx 및 이들의 혼합물 중에서 선택되는 물질로 이루어지는 것을 특징으로 하는 자기 메모리 소자.
  12. 제 1 항에 있어서,
    상기 제1 비자성층 및 제2 비자성층은 상기 고정 자성층, 제1 자유 자성층 및 제2 자유 자성층보다 전기전도도가 높은 것을 특징으로 하는 자기 메모리 소자.
  13. 제 1 항에 있어서,
    상기 제1 비자성층 및 제2 비자성층은 상기 고정 자성층, 제1 자유 자성층 및 제2 자유 자성층보다 전기전도도가 낮은 것을 특징으로 하는 자기 메모리 소자.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 따른 자기 메모리 소자 및 상기 자기 메모리 소자에 전류를 공급하는 상부 전극과 하부 전극을 포함하는 자기 메모리.
KR1020110044587A 2011-05-12 2011-05-12 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자 Expired - Fee Related KR101195041B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110044587A KR101195041B1 (ko) 2011-05-12 2011-05-12 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
US14/116,959 US20140159175A1 (en) 2011-05-12 2012-04-30 Spin transfer torque magnetic memory device using magnetic resonance precession and the spin filtering effect
JP2014510243A JP6028018B2 (ja) 2011-05-12 2012-04-30 磁気共鳴歳差現象と２重スピンフィルター効果とを利用するスピン伝達トルク磁気メモリ素子
PCT/KR2012/003345 WO2012153926A2 (ko) 2011-05-12 2012-04-30 자기 공명 세차 현상과 이중 스핀 필터 효과를 이용한 스핀전달토크 자기 메모리 소자
US14/814,163 US9478729B2 (en) 2011-05-12 2015-07-30 Spin transfer torque magnetic memory device using magnetic resonance precession and the spin filtering effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044587A KR101195041B1 (ko) 2011-05-12 2011-05-12 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자

Publications (1)

Publication Number Publication Date
KR101195041B1 true KR101195041B1 (ko) 2012-10-31

Family

ID=47139766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044587A Expired - Fee Related KR101195041B1 (ko) 2011-05-12 2011-05-12 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자

Country Status (4)

Country Link
US (2) US20140159175A1 (ko)
JP (1) JP6028018B2 (ko)
KR (1) KR101195041B1 (ko)
WO (1) WO2012153926A2 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016148394A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
WO2016148393A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR20160112889A (ko) * 2015-03-18 2016-09-28 한양대학교 산학협력단 메모리 소자
KR101756883B1 (ko) * 2015-03-18 2017-07-12 한양대학교 산학협력단 메모리 소자
US10580964B2 (en) 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
CN110957420A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 磁性随机存取记忆体辅助的非挥发性装置和其制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5982794B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
US9013916B2 (en) * 2012-05-31 2015-04-21 Northrop Grumman Systems Corporation Josephson magnetic memory cell system
JP6237162B2 (ja) * 2013-11-27 2017-11-29 富士通株式会社 磁気抵抗メモリ素子および磁気抵抗メモリ
JP6018599B2 (ja) * 2014-03-20 2016-11-02 株式会社東芝 不揮発性記憶装置
KR20160019253A (ko) * 2014-08-11 2016-02-19 에스케이하이닉스 주식회사 전자 장치
KR101698532B1 (ko) * 2015-03-18 2017-01-20 한양대학교 산학협력단 메모리 소자
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) * 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10134808B2 (en) 2015-11-02 2018-11-20 Qualcomm Incorporated Magnetic tunnel junction (MTJ) devices with heterogeneous free layer structure, particularly suited for spin-torque-transfer (STT) magnetic random access memory (MRAM) (STT MRAM)
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
WO2017169291A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 磁気抵抗素子、メモリ素子及び電子機器
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10622048B2 (en) * 2018-02-28 2020-04-14 Tdk Corporation Method for stabilizing spin element and method for manufacturing spin element
US10686123B2 (en) * 2018-08-16 2020-06-16 International Business Machines Corporation Multilayered magnetic free layer structure for spin-transfer torque (STT) MRAM
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US10862022B2 (en) 2018-12-06 2020-12-08 Sandisk Technologies Llc Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same
US10797227B2 (en) 2018-12-06 2020-10-06 Sandisk Technologies Llc Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same
US10811596B2 (en) 2018-12-06 2020-10-20 Sandisk Technologies Llc Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
KR102710350B1 (ko) 2019-10-02 2024-09-27 삼성전자주식회사 자기 기억 소자
GB2588151B (en) * 2019-10-09 2022-05-04 Huo Suguo Hybrid perpendicular and in-plane STT-MRAM

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080180991A1 (en) 2006-11-01 2008-07-31 Yadav Technology Current-Confined Effect of Magnetic Nano-Current-Channel (NCC) for Magnetic Random Access Memory (MRAM)
US20080259508A2 (en) 2003-08-19 2008-10-23 New York University High speed low power magnetic devices based on current induced spin-momentum transfer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765819B1 (en) * 2002-07-25 2004-07-20 Hewlett-Packard Development Company, Lp. Magnetic memory device having improved switching characteristics
KR100544690B1 (ko) * 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US6937497B1 (en) * 2004-11-18 2005-08-30 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
WO2009020251A1 (en) 2007-08-07 2009-02-12 Chang Young Choi Nonflammable paint composition
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8154913B2 (en) 2007-10-25 2012-04-10 Nec Corporation Magnetoresistance effect element and magnetic random access memory
JP4724196B2 (ja) * 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5370907B2 (ja) * 2008-04-03 2013-12-18 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
JP2010016408A (ja) * 2009-10-19 2010-01-21 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置
JP5485846B2 (ja) 2010-09-17 2014-05-07 富士通テン株式会社 情報記録装置
JP5514059B2 (ja) 2010-09-17 2014-06-04 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080259508A2 (en) 2003-08-19 2008-10-23 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US20080180991A1 (en) 2006-11-01 2008-07-31 Yadav Technology Current-Confined Effect of Magnetic Nano-Current-Channel (NCC) for Magnetic Random Access Memory (MRAM)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016148394A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
WO2016148393A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR20160112889A (ko) * 2015-03-18 2016-09-28 한양대학교 산학협력단 메모리 소자
KR101721618B1 (ko) * 2015-03-18 2017-03-30 한양대학교 산학협력단 메모리 소자
KR101756883B1 (ko) * 2015-03-18 2017-07-12 한양대학교 산학협력단 메모리 소자
US10580964B2 (en) 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
CN110957420A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 磁性随机存取记忆体辅助的非挥发性装置和其制造方法
CN110957420B (zh) * 2018-09-27 2023-04-18 台湾积体电路制造股份有限公司 磁性随机存取记忆体辅助的非挥发性装置和其制造方法

Also Published As

Publication number Publication date
WO2012153926A2 (ko) 2012-11-15
JP2014517516A (ja) 2014-07-17
US20140159175A1 (en) 2014-06-12
US20150340595A1 (en) 2015-11-26
US9478729B2 (en) 2016-10-25
WO2012153926A3 (ko) 2013-01-17
JP6028018B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
KR101195041B1 (ko) 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
KR101683440B1 (ko) 자기 메모리 소자
KR101266791B1 (ko) 면내 전류와 전기장을 이용한 자기메모리 소자
Grünberg Layered magnetic structures: History, highlights, applications
KR101963482B1 (ko) 자기 터널 접합 소자 및 자기 메모리 소자
US8194361B2 (en) Spin-torque oscillator, magnetic head including the spin-torque oscillator, and magnetic recording and reproducing apparatus
KR102006671B1 (ko) 자기 소자, 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
JP5514059B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7800938B2 (en) Oscillating current assisted spin torque magnetic memory
KR101559216B1 (ko) 바이폴라 스핀-전달 스위칭
CN103563000A (zh) 电压控制的磁各向异性（vcma）开关和电磁存储器（meram）
KR20190063641A (ko) 스핀 궤도 토크 자성 메모리
KR20160134598A (ko) 자기 메모리 소자
CN109755383B (zh) 基于磁子阀和磁子结的磁子磁电阻和自旋霍尔磁电阻器件
JP2009277704A (ja) 発振デバイス、通信装置、及び磁性素子による発振方法
KR101114281B1 (ko) 스핀전달토크현상을 이용한 고주파 마이크로 웨이브 및고주파 자기장 생성 소자
KR101375871B1 (ko) 자기 공명과 이중 스핀필터 효과를 이용한 스핀전달토크 자기 메모리 소자
US9647030B2 (en) Horizontal magnetic memory device using in-plane current and electric field
KR101368298B1 (ko) 스핀전달토크현상을 이용한 고주파 마이크로 웨이브 및 고주파 자기장 생성 소자
KR20110038616A (ko) 스핀 밸브 기록 소자 및 기억 장치
Bass et al. Studies of effects of current on exchange-bias: A brief review
JP2007027197A (ja) 記憶素子
JP2007027196A (ja) 記憶素子
Slonczewski Exchange-driven magnetic excitation and integrated magnetoelectronics
Yan Nonlinear Magnetic Dynamics and The Switching Phase Diagrams in Spintronic Devices

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110512

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121008

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121022

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121023

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160909