JP2018067701A - 磁気トンネル接合素子及び磁気メモリ素子 - Google Patents
磁気トンネル接合素子及び磁気メモリ素子 Download PDFInfo
- Publication number
- JP2018067701A JP2018067701A JP2016251215A JP2016251215A JP2018067701A JP 2018067701 A JP2018067701 A JP 2018067701A JP 2016251215 A JP2016251215 A JP 2016251215A JP 2016251215 A JP2016251215 A JP 2016251215A JP 2018067701 A JP2018067701 A JP 2018067701A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- free
- conductive pattern
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Materials of the active region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
Abstract
Description
本発明の解決しようとする一技術的課題は、スピン軌道スピントルクを用いた磁気メモリ素子を提供することにある。
格子間隔=0.25nm、自由磁性体を構成する磁性層の厚さ=0.25nm、自由磁性体を構成する非磁性層の厚さ=0.25nm、自由磁性体の外に存在する非磁性層の厚さ=2.5nm、Hopping constant t=1.0 eV、電子質量=9.1×10-31kg、スピン分極層の交換エネルギ=0.8 eV、自由磁性体を構成する磁性層の交換エネルギ=0.8 eV、フェルミエネルギ=4.1 eV
自由磁性体の断面積=30×30 nm2、
既存の磁気トンネル接合と本発明による磁気トンネル接合の自由磁性体を構成する磁性層の共通物性:“飽和磁化値(MS)=1000 emu/cm3、Gilbert減衰定数(α)=0.02、垂直磁気異方性エネルギ(K)=7.2×106 erg/cm3、有効スピンホール角度絶対値(|ΘSH|)=0.1”
本発明による磁気トンネル接合の自由磁性体を構成する磁性層にのみ適用された物性:“各磁性層の厚さ=0.3nm、互いに最近接する磁性層の間のRKKY交換エネルギ=2.5×10−7erg/cm”
前記面内電流を印加する導線510は、順に積層された反強磁性層510a及び強磁性層510bを含む。前記反強磁性層510aは、前記メイン自由層126に隣接して配置される。前記強磁性層510bは、面内磁化方向又は前記強磁性層が延長される方向の磁化方向を有する。前記導線510は、前記メイン自由磁性層126に面内交換バイアス磁場を提供する。前記自由磁性体120は、外部磁場を使用せずにスイッチングされる。
補助絶縁層727が前記導線110と前記自由磁性体120との間に配置される。前記補助絶縁層727は、AlOx、MgO、TaOx、ZrOx、及びこれらの混合物のうち、少なくとも一つを含む。前記補助絶縁層727は、前記導線に沿って流れる面内電荷電流が前記磁気トンネル接合を直接通じて流れないように抑制し、純粋スピン流だけが流れる。
120 自由磁性体
130 絶縁体
140 固定磁性体
Claims (42)
- 固定磁性体、自由磁性体、及び前記固定磁性体と前記自由磁性体との間に介在された絶縁体を備える磁気トンネル接合及び前記磁気トンネル接合の前記自由磁性体に隣接して前記磁気トンネル接合に面内電流を印加する導線を含む磁気トンネル接合素子において、
前記固定磁性体は、固定磁化方向を有し、膜面に対して垂直方向に磁化される物質を含む薄膜であり、
前記自由磁性体は、[補助自由磁性層/自由非磁性層]N/メイン自由磁性層構造であり、
Nは、2以上の自然数であり、[補助自由磁性層/自由非磁性層]構造がN回繰り返し積層された構造であることを示し、
前記自由磁性体内で隣り合う2つの磁性層は、前記自由非磁性層を通じたRKKY(Ruderman−Kittel−Kasuya−Yosida)交換相互作用によって、互いに反対方向の磁化を有し、
前記メイン自由磁性層及び前記補助自由磁性層は、磁化方向が変わり、膜面に対して垂直方向に磁化される物質を含む薄膜であり、
前記メイン自由磁性層は、前記面内電流によってスピン流を発生させる導線と隣接して配置されることを特徴とする磁気トンネル接合素子。 - 前記絶縁体に隣接した前記補助自由磁性層の厚さが1nm以上であることを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記自由磁性体に含まれた磁性層のうち、前記絶縁体に隣接した前記補助自由磁性層を除いた全ての磁性層のそれぞれの厚さが1nm以下であることを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記自由磁性体の全体の厚さは2nm以上であることを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記補助自由磁性層及び前記メイン自由磁性層それぞれは、Fe、Co、Ni、B、Si、Zr、及びこれらの混合物のうち、少なくとも一つを含むことを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記補助自由磁性層及び前記メイン自由磁性層それぞれは、互いに異なる物質からなるか、又は互いに異なる厚さからなることを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記自由磁性体の前記自由非磁性層は、Ru、Ta、Cu、及びこれらの混合物のうち、少なくとも一つを含むことを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記固定磁性体は、Fe、Co、Ni、B、Si、Zr、及びこれらの混合物のうち、少なくとも一つを含むことを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記固定磁性体は、順に積層された第1固定磁性層、固定非磁性層、及び第2固定磁性層からなる反磁性体(Synthetic Antiferromagnet)構造として、
前記第1固定磁性層及び第2固定磁性層は、それぞれ独立的にFe、Co、Ni、B、Si、Zr、及びこれらの混合物のうち、少なくとも一つを含み、
前記固定非磁性層は、Ru、Ta、Cu、及びこれらの混合物のうち、少なくとも一つを含むことを特徴とする請求項1に記載の磁気トンネル接合素子。 - 前記固定磁性体は、順に積層された反強磁性層、第1固定磁性層、固定非磁性層、及び第2固定磁性層からなる交換バイアスされた反磁性体構造として、
前記反強磁性層は、Ir、Pt、Mn、及びこれらの混合物のうち、少なくとも一つを含む物質からなり、
前記第1固定磁性層及び第2固定磁性層は、それぞれ独立的にFe、Co、Ni、B、Si、Zr、及びこれらの混合物のうち、少なくとも一つを含む物質からなり、
前記固定非磁性層は、Ru、Ta、Cu、及びこれらの混合物のうち、少なくとも一つを含む物質からなることを特徴とする請求項1に記載の磁気トンネル接合素子。 - 前記絶縁体は、AlOx、MgO、TaOx、ZrOx、及びこれらの混合物のうち、少なくとも一つを含む物質からなることを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記面内電流を印加する導線は、Cu、Ta、Pt、W、Bi,Ir、Mn,Ti、Cr、O、及びこれらの混合物のうち、選択される物質からなることを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記面内電流を印加する導線は、反強磁性層を含み、
前記導線は、前記メイン自由磁性層に面内交換バイアス磁場を提供することを特徴とする請求項1に記載の磁気トンネル接合素子。 - 前記自由磁性体の外部から発生する磁場が前記自由磁性体に印加されることを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記自由磁性体は、少なくとも一つの磁区構造を含むことを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記面内電流を印加する導線は、順に積層された反強磁性層及び強磁性層を含み、
前記反強磁性層は、前記メイン自由層に隣接して配置され、
前記強磁性層は、面内磁化方向性を有し、
前記導線は、前記メイン自由磁性層に面内交換バイアス磁場を提供し、
前記自由磁性体は、外部磁場がなくてもスイッチングされることを特徴とする請求項1に記載の磁気トンネル接合素子。 - 前記固定磁性体に隣接して順に積層された双極子フィールド非磁性層及び面内磁化方向性を有した双極子フィールド強磁性層さらに含み、
前記の双極子フィールド非磁性層は、前記固定磁性体に隣接して配置されることを特徴とする磁気トンネル接合素子。
前記自由磁性体は、外部磁場がなくてもスイッチングされることを特徴とする請求項1に記載の磁気メモリ素子。 - 前記導線と前記自由磁性体との間に配置された補助絶縁層をさらに含むことを特徴とする請求項1に記載の磁気トンネル接合素子。
- 前記導線は、順に積層された導線非磁性層及び導線強磁性層を含み、
前記導線強磁性層は、面内磁化方向成分を含むことを特徴とする請求項1に記載の磁気トンネル接合素子。 - 前記導線は、順に積層された導線強磁性層及び導線非磁性層を含み、
前記導線強磁性層と前記自由磁性体との間に配置された非磁性層を含むことを特徴とする請求項1に記載の磁気トンネル接合素子。 - 複数の磁気トンネル接合を備えた磁気メモリ素子において、
マトリックスの形で配列された複数の磁気トンネル接合、及び
前記磁気トンネル接合の自由磁性体に隣接して配置された第1導電パターンを含み、
前記固定磁性体は、固定磁化方向を有し、膜面に対して垂直方向に磁化される物質からなった薄膜であり、
前記自由磁性体は、磁化方向が変わり、膜面に対して垂直方向に磁化される物質からなった薄膜であり、
前記自由磁性体は、[補助自由磁性層/自由非磁性層]N/メイン自由磁性層構造であり、
前記自由磁性体内で隣り合う2つの磁性層は、前記自由非磁性層を通じたRKKY(Ruderman−Kittel−Kasuya−Yosida)交換相互作用によって、互いに反対方向の磁化を有し、
Nは、2以上の自然数であり、[補助自由磁性層/自由非磁性層]構造がN回繰り返し積層された構造であることを特徴とする磁気メモリ素子。 - 前記メイン自由磁性層は、前記導電パターンと隣接して配置され、
前記第1導電パターンは、面内電流から前記第1導電パターンの配置平面に 垂直なスピン流を発生させて、前記自由磁性体の磁化方向をスイッチングすることを特徴とする請求項21に記載の磁気メモリ素子。 - 前記絶縁体に隣接した前記補助自由磁性層の厚さが1nm以上であることを特徴とする請求項21に記載の磁気メモリ素子。
- 前記自由磁性体に含まれた磁性層のうち、前記絶縁体に隣接した前記補助自由磁性層を除いた全ての磁性層のそれぞれの厚さが1nm以下であることを特徴とする請求項21に記載の磁気メモリ素子。
- 前記自由磁性体の全体の厚さは、2nm以上であることを特徴とする請求項21に記載の磁気メモリ素子。
- 前記補助自由磁性層及び前記メイン自由磁性層それぞれは、互いに異なる物質からなるか、又は互いに異なる厚さからなることを特徴とする請求項21に記載の磁気メモリ素子。
- 前記第1導電パターンは、Cu、Ta、Pt、W、Bi、Ir、Mn、Ti、Cr、O、及びこれらの混合物の中から選択される物質からなることを特徴とする請求項21に記載の磁気メモリ素子。
- 前記第1導電パターンは、面内電流を印加し、反強磁性層を含み、
前記第1導電パターンは、前記メイン自由磁性層に面内交換バイアス磁場を提供することを特徴とする請求項21に記載の磁気メモリ素子。 - 前記自由磁性体は、少なくとも一つの磁区構造を含むことを特徴とする請求項21に記載の磁気メモリ素子。
- 前記第1導電パターンは、面内電流を印加し、順に積層された反強磁性層及び強磁性層を含み、
前記反強磁性層は、前記メイン自由層に隣接して配置され、
前記強磁性層は、面内磁化方向性を有し、
前記第1導電パターンは、前記メイン自由磁性層に面内交換バイアス磁場を提供し、
前記自由磁性体は、外部磁場がなくてもスイッチングされることを特徴とする請求項21に記載の磁気メモリ素子。 - 前記固定磁性体に隣接して順に積層された双極子フィールド非磁性層及び面内磁化方向性を有した双極子フィールド強磁性層をさらに含み、
前記非磁性層は、前記固定磁性体に隣接して配置されることを特徴とする請求項21に記載の磁気メモリ素子。 - 前記第1導電パターンと前記自由磁性体との間に配置された補助絶縁層をさらに含むことを特徴とする請求項21に記載の磁気メモリ素子。
- 前記第1導電パターンは、順に積層された第1導電パターン非磁性層及び第1導電パターン磁性層を含み、
前記第1導電パターン磁性層は、面内磁化方向成分を含むことを特徴とする請求項21に記載の磁気メモリ素子。 - 前記第1導電パターンは、順に積層された第1導電パターン磁性層及び第1導電パターン非磁性層を含み、
前記第1導電パターン磁性層と前記自由磁性体との間に配置された非磁性層をさらに含むことを特徴とする請求項21に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に並んで進行し、
第1方向に配列された磁気トンネル接合のそれぞれの自由磁性体は、前記第1導電パターンに隣接して周期的に配置され、
前記第1方向に垂直な第2方向に配列された磁気トンネル接合のそれぞれの固定磁性体に電気的に連結され、前記基板平面で前記第2方向に延長される第2導電パターンを含むことを特徴とする請求項21に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性体は、前記第1導電パターンに隣接して周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの固定磁性体に電気的に連結され、前記基板平面で前記1方向に延長される第2導電パターンと、
前記第1方向に配列された前記第1導電パターンのそれぞれの一端に連結され、前記第1方向に延長される第3導電パターンと、及び
前記第2方向に配列された第1導電パターンのそれぞれの他端に連結され、前記第2方向に延長される第4導電パターンと、を含むことを特徴とする請求項21に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に延長され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性体は、前記第1導電パターンに隣接して周期的に配置され、
前記磁気トンネル接合の固定磁性体のそれぞれに電気的に連結された選択トランジスタと、
前記第1方向に配列された選択トランジスタそれぞれのソース/ドレインに電気的に連結され、前記基板平面で前記1方向に延長される第2導電パターンと、及び
前記第1方向に垂直な第2方向に配列された前記選択トランジスタそれぞれのゲートに連結された第3導電パターンと、を含むことを特徴と請求項21に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に延長され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性体は、前記第1導電パターンに隣接して周期的に配置され、
前記磁気トンネル接合の固定磁性体のそれぞれに電気的に連結された選択トランジスタと、
前記第1方向に垂直な第2方向に配列された選択トランジスタのそれぞれのソース/ドレインに電気的に連結され、前記基板平面で前記2方向に延長される第2導電パターンと、及び
前記第1方向に配列された前記選択トランジスタのそれぞれのゲートに連結された第3導電パターンと、を含むことを特徴とする請求項21に記載のメモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性体は、前記第1導電パターンそれぞれに隣接して周期的に配置され、
前記第1方向に配列された磁気トンネル接合の固定磁性体それぞれに電気的に連結され、第1方向に延長される第2導電パターンと、
前記第1方向に配列された第1導電パターンのそれぞれの一端に連結され、第1方向に延長される第3導電パターンと、
前記第1導電パターンそれぞれの他端に連結される選択トランジスタと、
前記第1方向に配列された選択トランジスタのソース/ドレインに連結され、前記第1方向に延長される第4導電パターンと、及び
前記第1方向に垂直な第2方向に配列された選択トランジスタのゲートに連結され、前記第2方向に延長される第5導電パターンと、を含むことを特徴とする請求項21に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性体は、前記第1導電パターンそれぞれに隣接して周期的に配置され、
前記磁気トンネル接合の固定磁性体にそれぞれ連結される選択トランジスタと、
前記第1方向に配列された選択トランジスタのソース/ドレインにそれぞれ連結され、前記第1方向に延長される第2導電パターンと、
前記第1方向に垂直な第2方向に配列された選択トランジスタのゲートに 連結され、前記第2方向に延長される第3導電パターンと、
前記第1方向に配列された第1導電パターンそれぞれの一端に連結され、前記第1方向に延長される第4導電パターンと、及び
前記第1方向に配列された第1導電パターンの他端に連結され、前記第1方向に延長される第5導電パターンと、を含むことを特徴とする請求項21に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性体は、前記第1導電パターンそれぞれに隣接して周期的に配置され、
前記第1方向に配列された磁気トンネル接合の固定磁性体それぞれに電気的に連結され、前記第1方向に垂直な第2方向に延長される第2導電パターンと、
前記第1導電パターンの一端にそれぞれ連結された第1選択トランジスタと、
前記第1導電パターンの他端にそれぞれ連結された第2選択トランジスタと、
前記第1方向に配列された前記第1選択トランジスタのソース/ドレインに連結され、前記第1方向に延長される第3導電パターンと、
前記第1方向に配列された前記第2選択トランジスタのソース/ドレインに連結され、前記第1方向に延長される第4導電パターンと、及び
前記第1方向に垂直な第2方向に配列された第1選択トランジスタのゲート と第2選択トランジスタのゲートを互いに連結して、前記第2方向に延長される第5導電パターンと、を含むことを特徴とする請求項21に記載の磁気メモリ素子。 - 前記第1導電パターンは、基板平面で第1方向に周期的に配置され、
前記第1方向に配列された磁気トンネル接合のそれぞれの自由磁性体は、前記第1導電パターンそれぞれに隣接して周期的に配置され、
前記磁気トンネル接合の固定磁性体にそれぞれ連結される第1選択トランジスタと、
前記第1導電パターンの一端にそれぞれ連結される第2選択トランジスタと、
前記第1方向に配列された第1選択トランジスタのソース/ドレインに連結され、前記第1方向に延長される第2導電パターンと、
前記第1方向に配列された第1導電パターンの他端をそれぞれ連結し、前記第1方向に延長される第3導電パターンと、
前記第1方向に配列された第2選択トランジスタのソース/ドレインをそれぞれ連結し、前記第1方向に延長される第4導電パターンと、
前記第1方向に垂直な第2方向に配列された第1選択トランジスタのゲート をそれぞれ連結し、前記第2方向に延長される第5導電パターンと、及び
前記第2方向に配列された第2選択トランジスタのゲートをそれぞれ連結し、前記第2方向に延長される第6導電パターンと、を含むことを特徴とする請求項21に記載の磁気メモリ素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2016-0136757 | 2016-10-20 | ||
KR1020160136757A KR101963482B1 (ko) | 2016-10-20 | 2016-10-20 | 자기 터널 접합 소자 및 자기 메모리 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018067701A true JP2018067701A (ja) | 2018-04-26 |
JP6393735B2 JP6393735B2 (ja) | 2018-09-19 |
Family
ID=58448245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016251215A Active JP6393735B2 (ja) | 2016-10-20 | 2016-12-26 | 磁気トンネル接合素子及び磁気メモリ素子 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10693058B2 (ja) |
EP (1) | EP3312841B1 (ja) |
JP (1) | JP6393735B2 (ja) |
KR (1) | KR101963482B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018182256A (ja) * | 2017-04-21 | 2018-11-15 | Tdk株式会社 | スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ |
US10923649B2 (en) | 2018-05-22 | 2021-02-16 | Tdk Corporation | Spin current magnetization rotation magnetoresistance effect element, and magnetic memory |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
KR102466032B1 (ko) * | 2015-06-24 | 2022-11-11 | 타호 리서치 리미티드 | 로직 및 메모리 디바이스들을 위한 금속 스핀 초격자 |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
KR101963482B1 (ko) | 2016-10-20 | 2019-03-28 | 고려대학교 산학협력단 | 자기 터널 접합 소자 및 자기 메모리 소자 |
JP6712804B2 (ja) * | 2016-11-18 | 2020-06-24 | 国立研究開発法人理化学研究所 | 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理lsi、データ記録装置、データ処理装置およびデータ通信装置 |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
JP6316474B1 (ja) * | 2017-03-21 | 2018-04-25 | 株式会社東芝 | 磁気メモリ |
US10971293B2 (en) | 2017-12-28 | 2021-04-06 | Tdk Corporation | Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and spin-orbit-torque magnetization rotational element manufacturing method |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10339993B1 (en) * | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US20190304524A1 (en) * | 2018-03-30 | 2019-10-03 | Kaan Oguz | Spin orbit torque (sot) memory devices with enhanced stability and their methods of fabrication |
US11257613B2 (en) * | 2018-03-31 | 2022-02-22 | Intel Corporation | Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication |
US11575083B2 (en) * | 2018-04-02 | 2023-02-07 | Intel Corporation | Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory |
US11502188B2 (en) | 2018-06-14 | 2022-11-15 | Intel Corporation | Apparatus and method for boosting signal in magnetoelectric spin orbit logic |
US11374163B2 (en) | 2018-06-19 | 2022-06-28 | Intel Corporation | Spin orbit memory with multiferroic material |
US11476412B2 (en) | 2018-06-19 | 2022-10-18 | Intel Corporation | Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory |
US11508903B2 (en) * | 2018-06-28 | 2022-11-22 | Intel Corporation | Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance |
CN110660435B (zh) * | 2018-06-28 | 2021-09-21 | 中电海康集团有限公司 | Mram存储器单元、阵列及存储器 |
US11616192B2 (en) | 2018-06-29 | 2023-03-28 | Intel Corporation | Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication |
US11444237B2 (en) | 2018-06-29 | 2022-09-13 | Intel Corporation | Spin orbit torque (SOT) memory devices and methods of fabrication |
US11380838B2 (en) | 2018-06-29 | 2022-07-05 | Intel Corporation | Magnetic memory devices with layered electrodes and methods of fabrication |
JP7005452B2 (ja) * | 2018-07-30 | 2022-01-21 | 株式会社東芝 | 磁気記憶装置 |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
EP3671874B1 (en) | 2018-12-21 | 2022-06-22 | IMEC vzw | Zero-field switching for sot technology |
CN111370573B (zh) * | 2018-12-26 | 2021-12-24 | 中电海康集团有限公司 | 磁存储单元及sot-mram存储器 |
JP2020155178A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 磁気記憶装置 |
US10777247B1 (en) | 2019-03-25 | 2020-09-15 | International Business Machines Corporation | Spin-based storage element |
US11557629B2 (en) | 2019-03-27 | 2023-01-17 | Intel Corporation | Spin orbit memory devices with reduced magnetic moment and methods of fabrication |
US11594673B2 (en) | 2019-03-27 | 2023-02-28 | Intel Corporation | Two terminal spin orbit memory devices and methods of fabrication |
JP7192611B2 (ja) * | 2019-03-28 | 2022-12-20 | Tdk株式会社 | 記憶素子、半導体装置、磁気記録アレイ及び記憶素子の製造方法 |
EP3731289B1 (en) * | 2019-04-23 | 2024-06-12 | IMEC vzw | A magnetic tunnel junction device |
KR102262706B1 (ko) | 2019-07-30 | 2021-06-09 | 한양대학교 산학협력단 | 합성형 반강자성체 및 이를 이용하는 다중 비트 메모리 |
CN112310274A (zh) * | 2019-07-31 | 2021-02-02 | 中电海康集团有限公司 | 自旋轨道矩磁性存储单元及其制备方法 |
KR102662153B1 (ko) | 2019-08-16 | 2024-05-03 | 삼성전자주식회사 | 자기 메모리 장치 |
US11101320B2 (en) | 2019-10-22 | 2021-08-24 | Samsung Electronics Co., Ltd | System and method for efficient enhancement of an on/off ratio of a bitcell based on 3T2R binary weight cell with spin orbit torque MJTs (SOT-MTJs) |
KR102281832B1 (ko) * | 2019-10-23 | 2021-07-26 | 한국과학기술연구원 | 스핀 토크를 이용한 연산 기능 로직 소자 |
JP2021110997A (ja) * | 2020-01-07 | 2021-08-02 | 住友重機械工業株式会社 | シミュレーション方法、シミュレーション装置、及びプログラム |
KR102342962B1 (ko) * | 2020-01-31 | 2021-12-24 | 한국과학기술원 | 자구벽 논리소자 및 이의 제조방법 |
JP2022006539A (ja) * | 2020-06-24 | 2022-01-13 | キオクシア株式会社 | 磁気記憶装置および磁気記憶装置の制御方法 |
US11922985B2 (en) * | 2020-10-01 | 2024-03-05 | Samsung Electronics Co., Ltd. | Magnetic memory device and magnetic memory apparatus |
US12170162B2 (en) * | 2020-12-08 | 2024-12-17 | Jannier M. Roiz-Wilson | Warped magnetic tunnel junctions and bit-patterned media |
KR102396525B1 (ko) * | 2021-01-20 | 2022-05-10 | 고려대학교 산학협력단 | 물리적 복제 방지 기능 자기 메모리 소자의 동작 방법 |
US11552242B2 (en) * | 2021-04-08 | 2023-01-10 | Regents Of The University Of Minnesota | Weyl semimetal material for magnetic tunnel junction |
KR102440814B1 (ko) * | 2021-07-01 | 2022-09-07 | 한국과학기술연구원 | 강자성체와 중금속 채널의 스핀 전류를 이용한 나노 스핀 소자 |
KR20230050126A (ko) | 2021-10-07 | 2023-04-14 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
CN116156996A (zh) * | 2021-11-22 | 2023-05-23 | 浙江驰拓科技有限公司 | 一种磁传感器及其制作方法 |
US12080459B2 (en) | 2021-12-28 | 2024-09-03 | Samsung Electronics Co., Ltd. | Synthetic antiferromagnet, magnetic tunneling junction device including the synthetic antiferromagnet, and memory device including the magnetic tunneling junction device |
WO2024004125A1 (ja) * | 2022-06-30 | 2024-01-04 | Tdk株式会社 | 磁化回転素子、磁気抵抗効果素子及び磁気メモリ |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007080952A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Electric Holdings Co Ltd | 多値記録スピン注入磁化反転素子およびこれを用いた装置 |
WO2008099626A1 (ja) * | 2007-02-13 | 2008-08-21 | Nec Corporation | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
JP2013115319A (ja) * | 2011-11-30 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
JP2013536574A (ja) * | 2010-07-26 | 2013-09-19 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク | 磁気記憶素子 |
JP2014183319A (ja) * | 2013-03-15 | 2014-09-29 | Samsung Electronics Co Ltd | 磁気接合及びそれを用いた磁気メモリ並びに磁気接合の提供方法 |
JP5985728B1 (ja) * | 2015-09-15 | 2016-09-06 | 株式会社東芝 | 磁気メモリ |
WO2016159017A1 (ja) * | 2015-03-31 | 2016-10-06 | 国立大学法人東北大学 | 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
US7829964B2 (en) * | 2008-10-31 | 2010-11-09 | Industrial Technology Research Institute | Magnetic memory element utilizing spin transfer switching |
US8546896B2 (en) * | 2010-07-16 | 2013-10-01 | Grandis, Inc. | Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements |
US9054030B2 (en) * | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
KR102078850B1 (ko) * | 2013-03-15 | 2020-02-18 | 삼성전자 주식회사 | 자기 메모리 소자 및 이에 대한 정보 쓰기 방법 |
US8889433B2 (en) * | 2013-03-15 | 2014-11-18 | International Business Machines Corporation | Spin hall effect assisted spin transfer torque magnetic random access memory |
US10395707B2 (en) * | 2014-09-26 | 2019-08-27 | Intel Corporation | Amorphous seed layer for improved stability in perpendicular STTM stack |
US20160300999A1 (en) * | 2015-04-07 | 2016-10-13 | Ge Yi | Magnetoresistive Random Access Memory Cell |
KR101963482B1 (ko) | 2016-10-20 | 2019-03-28 | 고려대학교 산학협력단 | 자기 터널 접합 소자 및 자기 메모리 소자 |
-
2016
- 2016-10-20 KR KR1020160136757A patent/KR101963482B1/ko active Active
- 2016-12-26 JP JP2016251215A patent/JP6393735B2/ja active Active
-
2017
- 2017-03-24 EP EP17000496.4A patent/EP3312841B1/en active Active
- 2017-03-30 US US15/474,221 patent/US10693058B2/en active Active
-
2020
- 2020-04-27 US US16/859,567 patent/US10879452B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007080952A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Electric Holdings Co Ltd | 多値記録スピン注入磁化反転素子およびこれを用いた装置 |
WO2008099626A1 (ja) * | 2007-02-13 | 2008-08-21 | Nec Corporation | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
JP2013536574A (ja) * | 2010-07-26 | 2013-09-19 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク | 磁気記憶素子 |
JP2013115319A (ja) * | 2011-11-30 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
JP2014183319A (ja) * | 2013-03-15 | 2014-09-29 | Samsung Electronics Co Ltd | 磁気接合及びそれを用いた磁気メモリ並びに磁気接合の提供方法 |
WO2016159017A1 (ja) * | 2015-03-31 | 2016-10-06 | 国立大学法人東北大学 | 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路 |
JP5985728B1 (ja) * | 2015-09-15 | 2016-09-06 | 株式会社東芝 | 磁気メモリ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018182256A (ja) * | 2017-04-21 | 2018-11-15 | Tdk株式会社 | スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ |
US10937480B2 (en) | 2017-04-21 | 2021-03-02 | Tdk Corporation | Spin current magnetization rotational element, magnetoresistance effect element, and magnetic memory |
JP7024204B2 (ja) | 2017-04-21 | 2022-02-24 | Tdk株式会社 | スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ |
US10923649B2 (en) | 2018-05-22 | 2021-02-16 | Tdk Corporation | Spin current magnetization rotation magnetoresistance effect element, and magnetic memory |
Also Published As
Publication number | Publication date |
---|---|
US10879452B2 (en) | 2020-12-29 |
US20200259075A1 (en) | 2020-08-13 |
US20180114898A1 (en) | 2018-04-26 |
KR20180043696A (ko) | 2018-04-30 |
US10693058B2 (en) | 2020-06-23 |
EP3312841A1 (en) | 2018-04-25 |
JP6393735B2 (ja) | 2018-09-19 |
EP3312841B1 (en) | 2021-08-18 |
KR101963482B1 (ko) | 2019-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6393735B2 (ja) | 磁気トンネル接合素子及び磁気メモリ素子 | |
KR101825318B1 (ko) | 스핀필터 구조체를 포함하는 자기 터널 접합 소자 | |
JP6572513B2 (ja) | 磁気メモリ素子 | |
Zhu | Magnetoresistive random access memory: The path to competitiveness and scalability | |
JP6219395B2 (ja) | 面内電流と電場を利用した磁気メモリ素子 | |
JP4873338B2 (ja) | スピン注入デバイス及びこれを用いた磁気装置 | |
JP5279384B2 (ja) | Stt−mtj−mramセルおよびその製造方法 | |
Chappert et al. | The emergence of spin electronics in data storage | |
JP6290487B1 (ja) | 磁気メモリ | |
US8040724B2 (en) | Magnetic domain wall random access memory | |
US20160196860A1 (en) | Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications | |
US20070085068A1 (en) | Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells | |
JP6495980B2 (ja) | 磁気メモリ | |
JP5847190B2 (ja) | 双極性スピン転移反転 | |
JP2004186274A (ja) | スピン注入素子及びスピン注入素子を用いた磁気装置 | |
JP6926666B2 (ja) | スピン流磁化反転素子 | |
KR20160134598A (ko) | 자기 메모리 소자 | |
US7630231B2 (en) | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell | |
US20150214274A1 (en) | Horizontal magnetic memory element using inplane current and electric field | |
KR101906708B1 (ko) | 비대칭 자기 소자 | |
Foerster et al. | Domain wall memory device | |
JP2007281334A (ja) | スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置 | |
JP5424178B2 (ja) | スピン注入デバイス及びこれを用いた磁気装置 | |
Liao | MODELING AND BENCHMARKING OF SPINTRONIC DEVICES AND THEIR APPLICATIONS | |
Myrzakhan | Towards Multistate Magnetic Tunnel Junctions for Memory and Logic Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6393735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |