[go: up one dir, main page]

KR100285864B1 - 반도체장치 제작방법 - Google Patents

반도체장치 제작방법 Download PDF

Info

Publication number
KR100285864B1
KR100285864B1 KR1019990002855A KR19990002855A KR100285864B1 KR 100285864 B1 KR100285864 B1 KR 100285864B1 KR 1019990002855 A KR1019990002855 A KR 1019990002855A KR 19990002855 A KR19990002855 A KR 19990002855A KR 100285864 B1 KR100285864 B1 KR 100285864B1
Authority
KR
South Korea
Prior art keywords
semiconductor film
film
heating
semiconductor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990002855A
Other languages
English (en)
Inventor
다카야마토루
장홍용
야마자키순페이
다케무라야스히코
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Application granted granted Critical
Publication of KR100285864B1 publication Critical patent/KR100285864B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과, 상기 반도체막에 규소의 결정화를 촉진하는 재료를 첨가하는 공정과, 가열에 의해 상기 반도체막을 결정화시키는 공정과, 광조사에 의해 상기 반도체막의 결정성을 향상시키는 공정, 및 500∼750℃의 온도로 상기 반도체막을 가열하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법을 제공한다.

Description

반도체장치 제작방법 {a method of manufacturing a semiconductor device}
본 발명은 반도체장치를 제작하는 방법에 관한 것이다.
종래, 박막상의 절연게이트형 전계효과 트랜지스터(TFT)와 같은 박막장치에 사용되는 결정성 실리콘 반도체박막은, 플라즈마 CVD법이나 열 CVD법으로 형성된비정질 규소막을 전기로와 같은 장치중에서 600℃ 이상의 온도에서 12시간 이상의 장시간에 걸쳐 결정화시켜 제작되었다. 충분히 높은 품질(예를 들어, 우수한 전계효과 이동도나 높은 신뢰성)을 갖는 결정성 실리콘 반도체의 박막을 얻기 위해서는, 장시간의 비정질 규소막의 열처리가 요구되었다.
그러나, 결정성 실리콘 반도체의 박막을 얻기 위한 이러한 종래의 방법은 아직 해결하여야 할 많은 문제를 가지고 있다. 그 문제들중 하나는, 처리량(스루풋)이 낮아, 공정비용이 높게 된다는 것이다. 예를 들어, 이 결정화공정에 24시간의 시간을 요하는 것으로 하면, 기판 1매당 처리시간을 2분으로 하면 720개의 기판들을 동시에 처리하여야 한다. 그러나, 예를 들어, 보통 사용되는 관형로에서는, 한번에 처리할 수 있는 기판의 최대 매수는 50개로 제한되어, 하나의 장치(반응관)만을 사용하는 실제 처리에 있어서는, 1매의 기판을 처리하는데 30분을 요한다는 것이 밝혀졌다. 달리 말하면, 1매당 처리시간을 2분으로 하는데는, 반응관을 적어도 15개나 사용하지 않으면 안되었다. 이것은, 투지규모의 확대에 따라 그 투자의 감가상각이 커서 제품가격이 증가한다는 것을 의미한다.
또 하나의 문제는 열처리의 온도이다. 일반적으로, TFT의 제작에 사용되는 기판은 석영유리와 같은 순수한 산화규소로 된 것과, 코닝사에서 제조된 7059번(이하, 코닝 7059라 한다) 유리와 같은 무(無)알칼리 붕규산유리로 대별된다. 이들중 전자(前者)의 기판은 내열성이 우수하여, 통상의 반도체 집적회로의 웨이퍼 공정에서와 같은 방식으로 처리될 수 있기 때문에, 온도에 관해서는 아무런 문제가 없으나, 그의 가격이 비싸, 기판 면적의 증가에 따라 지수함수적으로 급격히 그 가격이증가한다. 따라서, 현재, 비교적 작은 면적의 TFT 집적회로에만 석영기판이 사용되고 있다.
한편, 무알칼리 붕규산유리는 석영에 비하면 가격이 충분히 낮으나, 내열성의 점에서 문제가 있다. 무알칼리 유리는 일반적으로 변형점이 550∼650℃ 정도, 특히 입수하기 쉬운 재료에서는 600℃ 이하이기 때문에, 600℃의 열처리에서는 기판에 비가역적인 수축이나 뒤틀림이 발생하였다. 특히 대각선 길이가 10인치 이상인 큰 기판에서는 현저하였다. 따라서, 실리콘 반도체막의 결정화에 관해서는, 550℃ 이하, 4시간 이내의 열처리조건이 비용절감에 불가결하다고 믿어진다.
상기한 상황에 비추어, 본 발명은, 상기 조건하에서 수행되는 열처리에 견딜 수 있는 반도체를 이용한 반도체장치 제작방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태에 따라, 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과, 상기 반도체막에 규소의 결정화를 촉진하는 재료를 첨가하는 공정과, 가열에 의해 상기 반도체막을 결정화시키는 공정과, 광조사에 의해 상기 반도체막의 결정성을 향상시키는 공정, 및 500∼750℃의 온도로 상기 반도체막을 가열하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
본 발명의 다른 실시형태에 따라, 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과, 상기 반도체막에 규소의 결정화를 촉진하는 재료를 첨가하는 공정과, 가열에 의해 상기 반도체막을 결정화시키는 공정과, 광조사에 의해 상기 반도체막의 결정성을 향상시키는 공정, 및 산화분위기에서 상기 반도체막을 가열하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
본 발명의 또 다른 실시형태에 따라, 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과, 상기 반도체막에 규소의 결정화를 촉진하는 재료를 첨가하는 공정과, 가열에 의해 상기 반도체막을 결정화시키는 공정과, 광조사에 의해 상기 반도체막의 결정성을 향상시키는 공정과, 산화분위기에서 상기 반도체막을 가열하는 공정, 및 게이트 절연막을 사이에 두고 상기 반도체막에 인접하여 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
본 발명의 또 다른 실시형태에 따라, 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과, 상기 반도체막에 규소의 결정화를 촉진하는 재료를 첨가하는 공정과, 가열에 의해 상기 반도체막을 결정화시키는 공정과, 광조사에 의해 상기 반도체막의 결정성을 향상시키는 공정과, 상기 반도체막을 패터닝하여, 섬형상 반도체영역을 형성하는 공정과, 산화분위기에서 상기 섬형상 반도체영역을 가열하는 공정, 및 게이트 절연막을 사이에 두고 상기 섬형상 반도체영역에 인접하여 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
본 발명의 또 다른 실시형태에 따라, 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과, 상기 반도체막에 규소의 결정화를 촉진하는 재료를 첨가하는 공정과, 가열에 의해 상기 반도체막을 결정화시키는 공정과, 광조사에 의해 상기 반도체막의 결정성을 향상시키는 공정과, 산화분위기에서 상기 반도체막을 가열하는 공정, 및 게이트 절연막을 사이에 두고 상기 반도체막에 인접하여 게이트 전극을 형성하는 공정을 포함하고, 여기서, 상기 게이트 절연막이 산화분위기에서의 상기 반도체막의 상기 가열중에 형성되는 것을 특징으로 하는 반도체장치 제작방법이 제공된다.
더 구체적으로는, 본 발명의 방법은, 결정화를 촉진하는 원소의 아세트산염, 질산염, 어떤 타입의 카복실레이트 또는 어떤 다른 유기산염이 용해 또는 분산되어 있는 물, 알코올(일가 또는 다가), 석유용제(포화 또는 불포화 탄화수소일 수 있음) 등을 함유하는 용액으로 아모르퍼스막의 하지막의 표면을 도포함으로써 달성된다. 그 도포는 아모르퍼스막의 상부 표면상에 제공될 수도 있다. 그렇게 하여 처리된 아모르퍼스막을 열처리한다.
집중적인 연구결과, 본 발명자들은 전술한 문제들을 해결하는 방법을 발견하였다. 더 구체적으로는, 본 발명자들은, 기판으로부터의 불순물이 반도체층으로 침입하는 것을 방지하기 위하여 기판상에 하지 절연층을 형성하고, 일단 그 절연층을 플라즈마에 노출시킨 후에 비정질 규소층을 퇴적하고, 열(熱)결정화하는 것에 의해, 그 후에 퇴적한 실리콘 반도체막이 상당히 쉽게 결정화될 수 있다는 것을 발견하였다.
이것은 이하와 같이 설명될 수 있다. 종래, 약 600℃의 열결정화에 이와 같이 장시간이 요구되는 것은, 일 면에서는, 결정핵의 발생에 장시간이 걸리기 때문이었다. 본 명세서에서, 이 시간을 잠복시간이라 부른다. 본 발명자들의 관찰에 따르면, 24시간의 결정화공정중 최초의 6시간에는 핵이 전혀 형성되지 않아, 실리콘이 초기의 아모르퍼스 상태를 유지한다. 다음의 6시간에, 핵이 자연히 발생하고, 그후에 결정화가 이어진다. 즉, 종래의 방법에서는, 6∼12시간의 잠복시간을 요하고 있었다. 그러나, 잠복시간중에 이와 같이 하여 발생한 핵은 극히 무질서하고, 핵의 밀도는 장소마다 상이하다. 따라서, 특정한 영역에서는 결정화가 크게 진행하고 있으나, 다른 영역에서는 결정화가 전혀 보이지 않는다. 그러나, 시간이 흐름에 따라, 결정화가 보이지 않은 영역에도 핵이 발생하고, 결정화한 영역이 넓어져, 점차로 기판 전면이 결정화하는 것으로 된다. 이와 같이 하여, 기판 전면이 결정화하는데는, 12시간 이상의 시간이 필요함을 알 수 있다.
하지(下地)의 절연막을 플라즈마로 처리하면, 결정화를 촉진하는 촉매로서 기능하는 물질이 절연막상에 형성된다. 결정핵의 발생을 촉진하는 촉매로는, 예를 들어, 플라즈마에 의한 손상에 의해 생긴 전하나 결함, 또는 체임버나 기판을 구성하는 재료의 피착물 등이 있다. 더 구체적으로는, 니켈, 철, 코발트 및 백금과 같은 결정화에 촉매작용을 가지는 물질이 촉매로서 현저한 효과를 가지는 것으로 밝혀졌다. 이러한 촉매에 의해, 결정핵의 발생이 용이하게 되고, 잠복시간이 단축된다. 또한, 이 촉매물질의 양이 많으면, 결정핵이 다수 발생한다. 이것은, 예를 들어, 플라즈마 처리시간을 길게 하면, 얻어지는 결정의 입경이 미세하게 되어, 결정핵의 밀도가 높다는 사실로부터 추측될 수 있다.
플라즈마 처리에서 주목하여야 할 또 다른 면은, 결정핵의 발생밀도가 전체 기판에 걸쳐 매우 균일하다는 것이다. 이것은, 본 발명에 의해 결정화된 규소막의 표면을 가볍게 에칭하여 관찰하는 것에 의해 확인될 수 있다. 더 구체적으로는,플라즈마 처리후에 비정질 규소막을 퇴적하고, 550℃에서 4시간 열처리하여 얻어진 시료를 플루오로 질산에 의해 약간 에칭한 후 광학현미경, 전자현미경 등으로 표면을 관찰하면,, 크레이터(crater)와 같은 미세한 구멍이 대략 등간격으로 형성된 것을 알 수 있다. 이들 구멍은 쉽게 에칭될 수 있는 재료가 존재하여 있는 것에 기인하는 것으로 믿어진다. 즉, 에칭된 패턴은 규소막중의 결정핵의 밀도분포에 상응한다. 따라서, 결정핵을 발생시키는 촉매도 이 구멍과 같은 밀도(농도)로 분포되어 있는 것으로 추측된다. 본 발명에 따른 방법에서, 바람직한 니켈농도는 1×1015원자·cm-3∼1 원자%이고, 더 바람직하게는, 1×1016원자·cm-3∼0.001 원자%이다. 가장 바람직하게는, SIMS(2차이온 질량분석법)에 의해 관찰한 때, 최소 농도가 1×1015∼1×1017원자·cm-3이다. 니켈농도가 상기 값을 초과하면, 얻어진 반도체의 특성이 크게 손상된다. 한편, 니켈농도가 상기 범위보다 낮으면, 590℃ 이하의 온도에서 결정화가 진행되지 않는다.
플라즈마 처리가 특히 평행 평판형 플라즈마 발생장치에서 행해지면 양호한 결과가 얻어질 수 있다. 또한, 평행 평판형 이외에도, 예를 들어 양광주(陽光柱)방전(positive column discharge)을 이용하는 체임버에서도, 기판에 적당한 바이어스를 인가하는 것에 의해 양호한 결과가 얻어질 수 있다. 어느 경우에도, 플라즈마 발생을 위한 전극에 니켈, 철 또는 코발트를 사용하면 양호한 결과가 얻어질 수 있다.
또한, 플라즈마 처리시에 기판을 100∼500℃의 온도로 가열하면 결정화가 더쉽게 일어난다. 더 구체적으로는, 200℃ 이상의 온도로 기판을 가열하는 것이 바람직하다. 이것은 상기 촉매물질이 고온에서 더 쉽게 얻어질 수 있기 때문이다.
또한, 플라즈마를 발생시키는 분위기로서, 질소, 산소, 아르곤, 네온 또는 크립톤을 함유하는 분위기에서, 이들 가스의 비율이 10 체적% 이상인 경우에는 특히 양호한 결과가 얻어질 수 있다. 이들 가스를 희석하여 사용하는 경우에는 수소 또는 헬륨으로 희석하는 것이 바람직하다. 더욱이, 가장 양호한 결과가 얻어지는 규소막은 진성 또는 실질적으로 진성인 것으로 밝혀졌고, SIMS(2차이온 질량분석법)에 의해 이원소(異元素)를 분석한 때, 탄소, 산소 및 질소의 농도는 어느 것이나 1×1019cm-3이하인 것으로 밝혀졌다.
본 발명에 따른 방법은 하지 절연막의 표면을 플라즈마 처리하는 것을 포함한다. 그러나, 일단 플라즈마 처리한 기판을 대기에 노출시키면, 먼지나 수분 등이 그 표면에 부착하여, 이것이 규소막의 결정성에 악영향을 끼친다. 즉, 기판을 대기에 노출시킴으로써, 불균일한 특성을 갖는 기판이 얻어진다. 이러한 문제를 피하기 위해서는, 밀폐 시스템안에서 성막이나 플라즈마 처리를 행하고, 적어도 플라즈마 처리된 기판을 대기에 노출시킴 없이 연속적으로 비정질 규소막의 성막이 행해질 수 있는 환경으로 하는 것이 중요하다. 또한, 플라즈마 처리전에는 기판 또는 절연피막의 표면을 충분히 깨끗한 상태로 유지하는 것이 바람직하다. 예를 들어, 자외선 조사(照射)나 오존처리 또는 자외선 조사와 오존처리를 조합한 것에 의해, 표면에 존재하는 탄소나 유기물질 등을 제거하는 것이 바람직하다.
본 발명자들은 상기 연구를 더 연장한 결과, 절연피막의 표면을 플라즈마 처리하는 것에 의해 얻어지는 것과 유사한 결과를 달성하기 위해, 결정화를 촉진할 수 있는 원소를 함유하는 물질 또는 그의 화합물을 부여하는 것을 포함하는 간단한 방법을 안출하였다. 그러한 수단을 사용함으로써, 진공장치를 추가로 설치함이 없이 통상의 설비가 그대로 사용될 수 있다. 그러나, 그러한 물질의 사용에 있어서는, 염에 포함된 산소 및 탄소가 규소막내로 확산되어, 규소막의 반도체 특성을 저하시킬 염려가 있었다. 따라서, 본 발명자들은 열중량측정(thermogravimetry) 및 시차열분석을 사용한 연구를 수행하여, 상기 물질을 적절히 선택함으로써 상기 부가 물질이 450℃ 이하의 온도에서 분해하여 산화물 또는 원소를 생성한다는 것과, 그러한 물질의 어떤 추가 확산도 일어나지 않아 이들 물질이 규소막에 침입하지 않는다는 것을 발견하였다. 특히, 질소가스와 같은 환원분위기에서 분해되었을 때, 아세트산염 및 질산염과 같은 염은 400℃ 이하의 온도에서 원소금속을 생성하는 것으로 밝혀졌다. 이들 염은 산소분위기에서의 분해를 통해 먼저 산화물을 생성하나, 산소의 탈착시 고온에서 마지막으로 원소금속을 생성한다.
규소막의 적어도 일부의 결정화를 촉진하는 원소를 도입한 후에, 전체 구조물을 400∼650℃의 온도에서 어닐하였다. 플라즈마 처리를 가하는 것을 포함하는 전술한 방법과 유사하게, 2시간의 경과후, 비정질 규소막에서의 결정화가 일어난다는 것이 발견되었다.
그러나, 상기 촉매원소, 즉, 니켈, 철, 코발트 및 백금 자체는 실리콘에 유리하지 않다. 따라서, 이들의 농도는 가능한 한 낮게 억제되는 것이 바람직하다. 본 발명자들은 광범위한 연구를 통해, TFT와 같은 반도체장치에서 사용되는 반도체의 경우 이들 원소의 농도는 바람직하게는 1×1015원자·cm-3∼1 원자%, 더 바람직하게는 1×1016원자·cm-3∼0.001 원자%이도록 제어되는 것이 양호한 특성 및 신뢰성의 점에서 바람직하다는 것을 발견하였다. 가장 바람직하게는, 촉매금속 원소의 최소 농도는 SIMS(2차이온 질량분석법)에 의해 관찰한 때 1×1015∼1×1019원자·cm-3이다. 촉매금속 원소의 농도가 상기 범위보다 낮은 경우, 충분한 결정화가 얻어지지 않고, 상기 농도가 상기 범위를 넘는 경우에는, 불량한 특성과 신뢰성을 갖는 반도체가 얻어진다. 이하에 실시예를 나타내어 본 발명을 더 상세히 설명한다.
도 1은 본 발명의 실시예 1에 따른 공정을 수행하기 위한 장치의 일 예를 나타내는 개략도.
도 2(A)∼(C)는 선택적 결정화가 이용되는 본 발명의 실시예 2에 따른 제작공정을 나타내는 개략 단면도.
도 3(A)∼(E)는 본 발명의 실시예 3에 따른 TFT 제작공정을 나타내는 개략 단면도.
도 4(A)∼(F)는 본 발명의 실시예 4에 따른 TFT 제작공정을 나타내는 개략 단면도.
도 5는 본 발명의 실시예 1에 따른 공정을 수행하기 위한 다른 예의 장치를 나타내는 개략도.
도 6은 실시예 1에서 얻어진 규소막에서 관찰되는 어닐 지속시간에 따른 라만 산란강도비의 변화를 나타내는 그래프로서, 그 강도비는 표준 샘플(단결정 실리콘)의 라만 산란강도를 1로 한 때의 상대적 강도를 의미한다.
도 7은 실시예 1에서 얻어진 규소막에서 관찰되는 어닐 온도에 따른 라만 산란강도비의 변화를 나타내는 그래프로서, 그 강도비는 표준 샘플(단결정 실리콘)의 라만 산란강도를 1로 한 때의 상대적 강도를 의미한다.
도 8(A)∼(D)는 본 발명의 실시예 5에 따른 TFT 제작공정을 나타내는 개략 단면도.
도 9(A)∼(E)는 본 발명의 실시예 6에 따른 TFT 제작공정을 나타내는 개략 단면도.
도 10은 실리콘 결정내의 니켈 농도를 나타내는 그래프.
* 도면의 주요부분에 대한 부호의 설명
11: 체임버12: 가스 도입계
13: 배기계14: RF 전원
15, 16: 전극17: 기판
18: RF 플라즈마21: 기판
22: 산화규소막24: 포토레지스트
25: 비정질 규소막26: 결정성 실리콘
27: 결정화되지 않은 부분32A, 32B: 마스크
33: 플라즈마34A, 34B: 섬형상 실리콘영역
35: 게이트 절연막36A, 36B: 게이트배선·전극
37: 불순물영역38: 층간절연물
39A, 39B: 배선·전극47: 양극산화물
실시예 1
유리기판(코닝 7059)상에 형성된 평면상(狀)의 비정질 규소막을 결정화시키는 공정을 아래에 설명한다. 기판상에 RF 스퍼터법에 의해 하지막(下地膜)으로서 2000 Å 두께의 산화규소막을 퇴적하고, 그 산화규소막을 질소 플라즈마중에서 처리하였다. 플라즈마 처리장치는 도 1에 개략적으로 나타낸 바와 같은 평행 평판형의 장치이었다. 이 장치는 체임버(11), 가스 도입계(導入系)(12), 배기계(排氣系)(13), RF 전원(14), 및 니켈합금으로 된 전극(15, 16)을 포함하고, 기판(17)이 RF 플라즈마(18) 아래에서 전극(16)상에 배치되도록 되어 있다.
플라즈마 처리는, 기판 온도를 200℃로 설정하고 반응가스로서 질소를 100SCCM(분당 표준 입방센티미터)의 유량으로 흘려보내면서 10 Pa의 반응압력하에(여기서 10-3Pa 이하의 진공도가 달성된다) 20 W 또는 60 W의 RF 전력을 인가하여 5분간 행해졌다.
그후, 플라즈마 CVD법에 의해 1500 Å 두께의 비정질 규소막을 형성하고, 그 막을 430℃의 온도에 1시간 동안 유지함으로써 그 막으로부터 수소를 제거한 후, 500∼580℃의 온도에서 10분∼8시간 동안 고상(固相)성장이 일어나게 하였다. 고상성장은 상기 온도에서의 가열 전 또는 후 또는 그 가열과 동시에 레이저광을 조사(照射)함으로써 행해질 수도 있다.
또한, 예를 들어 도 5에 도시된 바와 같은 2개 이상의 체임버를 가진 장치를 이용하여 상기 공정들을 연속적으로 수행하여도 좋다. 특히, 상기 방법은 플라즈마 처리된 산화규소 하지막을 대기에 한 번 노출시킨 후 비정질 규소막을 성막하는 것을 포함한다. 본 발명에 따른 방법은 표면의 상태에 민감하므로, 대기에의 노출중에 먼지 등이 기판의 표면에 부착하면, 얻어지는 결정성 규소막의 특성이 크게 영향을 받는 경향이 있다.
도 5의 장치에 대하여 간단히 설명하면, 그 장치는, 스퍼터링 장치인 체임버(501)를 포함하고, 2개의 전극(샘플 홀더와 백킹(backing)판)(502, 503)에 RF 전원(504)으로부터 전력을 인가함으로써 플라즈마가 발생된다. 각각의 전극상에는, 샘플인 기판(506)과 타겟(505)이 배치되고, 이 경우, 타겟(505)은 산화규소이다. 체임버(501)에는, 산소 가스와 아르곤 가스의 혼합 가스를 도입하기 위한 가스 도입계(507)와, 질소 가스를 도입하기 위한 또 다른 가스 도입계(508)가 설치되어 있다. 따라서, 산화규소막의 성막중에는 전자의 도입계로부터 가스가 공급되고, 플라즈마 처리중에는 후자의 도입계로부터 가스가 공급된다. 또한, 배기계(509)가 체임버(501)에 제공되어 있다.
상기 장치는 또한, 평행 평판형의 플라즈마 CVD장치인 체임버(521)를 포함하고, 체임버(521)안에 제공된 2개의 전극(522, 523)에 RF 전원(524)으로부터 전력을 공급함으로써 체임버(521)안에 플라즈마를 발생시킨다. 전극(522)상에는 샘플인 기판(525)이 배치되고, 이 체임버에 가스 도입계(526)를 통해 실란과 수소의 혼합 가스가 도입된 때, 플라즈마 반응에 의해 생성되는 피막이 기판(525)상에 형성된다. 도면에는 나타나 있지 않지만, 기판이 적당한 온도로 가열될 수 있도록 하는 기구가 체임버에 설치되어 있다. 527은 배기계를 나타낸다.
2개의 플라즈마 체임버 사이에는, 기판(511)이 배치되는 예비 체임버(510)가 설치되어 있다.
도 5의 장치를 사용한 방법에서는, 체임버(501)에서 스퍼터링으로 산화규소를 성막한 직후에 체임버(501)안의 분위기를 질소로 하여, 질소 플라즈마 처리를 행한다. 이때 산화규소 타겟이 체임버안에 남아 있으면, 산화규소막의 추가 퇴적이 스퍼터링에 의해 일어나게 된다. 이것을 방지하기 위해서는, RF 전력을 낮추거나, 산화규소 타겟이 플라즈마로부터 격리되어야 한다. 다행스럽게, 후술되는 바와 같이, 플라즈마 처리는, 스퍼터링에서 요구되는 100 W 이상의 RF 전력에 비해서 60 W 이하, 바람직하게는 20 W의 전력에서 최적으로 수행된다. 따라서, 질소 플라즈마에서의 처리중에 산화규소의 퇴적이 일어나지 않았다. 그러나, 보다 안전을기하기 위해서는, 산화규소막 성막용의 체임버가 플라즈마 처리용의 체임버와 별개로 설치되는 것이 바람직하다. 이렇게 하여 성막된 비정질 규소막도 전술한 것과 같은 조건하에서 고상결정화시킨다.
비정질 규소막을 고상결정화한 후, Ar+레이저 라만 분광법을 이용하여 그의 결정화 정도를 평가하였고, 그 결과를 도 6 및 도 7에 나타내었다. 양 그래프에서 세로좌표는 표준 샘플(단결정 실리콘)의 라만 피크 강도를 1로 한 때의 상대적 강도를 나타낸다. 580℃ 이하에서 8시간 이내의 시간 동안 플라즈마 처리없이 가열처리한 샘플에서는 어떤 결정화도 일어나지 않는다는 것이 그래프로부터 알 수 있다. 그러나, 20 W 및 60 W의 RF 전력에서 플라즈마 처리된 샘플들은 결정화된 것으로 관찰되었다.
그 결과들을 주의깊게 관찰하면, 플라즈마 처리시에 인가되는 RF 전력의 함수로서 결정화가 진행된다는 것을 알 수 있다. 더 구체적으로는, 플라즈마 처리가 20 W의 저전력하에 수행될 때 결정화가 오히려 느리게 진행한다. 550℃에서 비정질 규소막을 결정화시키기 위해서는 적어도 1시간의 어닐이 필요하다. 달리 말하면, 이 경우의 잠복기간은 1시간이다. 그러나, 1시간의 경과후는, 결정화가 빠르게 진행하여, 2시간의 어닐에서 거의 포화상태로 된다. 라만 피크 강도를 비교하면, 표준 샘플, 즉, 단결정 실리콘의 것에 필적하는 결정화 정도가 2시간의 어닐 후에 샘플에서 얻어진다는 것을 알 수 있다.
상기의 경우와 대조적으로, 60 W의 높은 RF 전력이 플라즈마 처리에서 인가되는 경우에는, 결정화가 비교적 빠르게 진행한다. 예를 들어, 4시간의 어닐에서는, 비정질 규소막이 480℃ 만큼 낮은 온도에서 결정화되고, 온도를 550℃로 올림으로써, 단지 10분(즉, 10분의 잠복기간)의 어닐로 결정화가 개시되고, 1시간안에 포화 상태로 된다. 그러나, 결정화 정도는 낮고, 라만 강도의 비교에 의하면, 상기 경우에 달성된 결정화 정도는 20 W의 저전력에서 결정화된 규소막에서의 것의 70% 이하에 상응한다.
이 차이는 결정핵 발생밀도의 차이로서 설명될 수 있다. 즉, 촉매물질의 농도가 낮기 때문에 저전력 조건에서 플라즈마 처리가 행해질 때 핵발생 밀도가 낮다. 그 때문에, 이들 핵의 결정화는 고온 및 긴 지속시간에서의 처리를 요한다. 그러나, 생성된 결정은 높은 결정성을 가지며, 라만 강도비가 높다. 한편, 고전력의 조건에서 플라즈마 처리를 할 때 촉매물질이 고농도로 생성된다. 결정핵 발생은 고밀도에서 일어나기 때문에, 결정화가 비교적 쉽게 일어난다. 그러나, 핵이 성장중에 서로 방해하고, 그 결과로 얻어진 막은 불량한 결정성을 갖는다.
어느 경우라도, 플라즈마 처리가 없는 경우에 비해서, 저온에서 단시간의 결정화를 달성하는 것이 가능하였다. 명백하게는, 저온에서 단시간의 결정화가 플라즈마 처리에 의해 달성된다. 본 실시예에서는, 촉매물질의 농도는 RF 전력의 제어에 의해 제어되었다. 그러나, 플라즈마 처리중에 가해지는 압력, 가스의 종류 및 성분, 샘플의 온도, 및 처리시간과 같은 다른 인자도 촉매물질의 농도를 제어하는데 모두 중요한 인자들이다.
실시예 2
플라즈마에 의한 기초 산화막의 처리를 선택적으로 행하여 비정질 규소막을 선택적으로 결정화시키기 위한 방법을 아래에 설명한다. 도 2에 그 방법을 나타낸다. 기판(코닝 7059)(21)상에 하지막으로서 2000 Å 두께의 산화규소막(22)을 스퍼터링에 의해 형성하고, 그 위에, 내열성 포토레지스트(24)를 스핀 코팅에 의해 도포한 다음, 그 포토레지스트를 패터닝하였다. 그후, 전체 기판을 실시예 1에서와 같은 방식으로 질소 플라즈마에 노출시켜, 산화규소막의 노출된 부분(23)을 플라즈마 처리하였다. 플라즈마 처리의 조건은 RF 전력을 60 W로 설정한 것 외에는 실시예 1에서 이용된 것과 같은 조건으로 하였다. 그리하여, 도 2(A)에 나타낸 것과 같은 구조가 얻어졌다.
이때, 기판이 200℃ 이상의 온도로 가열되기 때문에, 여기에서 사용되는 마스크재(材)로서는, 적어도 상기 온도에 견딜 만큼의 내열성이 있는 것이 요망된다. 또한, 마스크재는 플라즈마를 사용하지 않고 제거가능한 것이 바람직하다. 따라서, 마스크로서 내열성의 포토레지스트를 사용하는 것이 상기 관점에서 바람직하다. 또는, 질화티탄, 산화규소 및 질화규소와 같은 무기재료도 사용될 수 있다.
이어서, 감압 CVD법에 의해 1500 Å 두께의 비정질 규소막(25)을 퇴적한 후, 550℃에서 4시간의 어닐을 행한다. 그 결과, 플라즈마 처리시에 마스크재로 덮혀 있지 않은 부분을 중심으로 하여 결정화가 진행하여 결정성 실리콘(26)이 형성된 것이 관찰되었다. 마스크재로 덮힌 부분(플라즈마 처리된 부분 뿐만 아니라)에까지도 결정화가 진행되어, 결정성 실리콘이 약 5 μm 정도 연장하였다. 마스크재로 덮힌 다른 부분(27)에서는 결정화가 관찰되지 않았다. 상기한 바와 같은 550℃에서의 가열과 동시에, 또는 그 전 또는 후에 레이저광을 조사하여 어닐을 행할 수도 있다.
주목할 것은, 플라즈마 처리를 받은 부분의 결정성과 플라즈마 처리된 부분으로부터 5 μm 거리의 주변부분의 결정성을 비교한 때, 후자의 쪽이 전자보다도 양호한 결정성이 얻어졌다는 것이었다. 이것은, 플라즈마 처리를 직접 받은 부분에서는, 다수의 독립된 핵으로부터 결정이 성장하고, 그 결정들이 서로 충돌하여 결정성장을 방해하는데 대하여, 주변부분에는 핵이 없어, 결정성장의 방향이 단일 방향으로 한정되어, 결정성장이 어떤 제한도 없이 일어나게 되기 때문이다.
실시예 3
플라즈마 처리를 선택적으로 행하여 특히 높은 이동도를 갖는 TFT를 제작하는 방법을 아래에 설명한다. 더 구체적으로는, TFT의 채널형성영역(즉, 섬형상 반도체영역의 소스와 드레인 사이의 영역에서 게이트 전극 아래에 위치하는 영역)을 제작하는 부분에만 마스크재를 형성하여, 상기 부분이 플라즈마에 노출되는 것을 방지하였다. 그러나, 실시예 2에 기술된 바와 같이, 결정화가 진행하는 영역은, 어닐 온도 및 시간에도 의존하지만, 크기가 수 μm 내지 10 μm인 영역이기 때문에, 채널길이 및 채널폭이 너무 큰 장치에는 이 방법은 적당하지 않다.
플라즈마 처리에서는, 플라즈마의 충격에 의해 하지의 산화규소 표면에 결함이 생긴다. 더구나, 다양한 유형의 외부물질이 표면에 부착한다. 이들 결함 및 외부물질의 일부는 결정핵을 발생시키는 촉매로서 작용하나, 이것이 TFT의 채널형성영역에 존재하면 리크 전류의 원인이 될 수 있다. 또한, 고이동도를 갖는 TFT는 결정성이 양호한 반도체를 사용하여서만 얻어질 수 있다. 따라서, 실시예 2에 나타낸 바와 같이, 이 경우에 주변부분이 플라즈마 처리된 부분보다 양호하다.
도 3을 참조하여, 본 실시예에 따른 공정을 아래에 설명한다. 기판(코닝 7059)(30)상에 하지막으로서 2000 Å 두께의 산화규소막(31)을 스퍼터법에 의해 형성하고, 그 위에, 내열성 포토레지스트를 도포하여, 마스크(32A, 32B)를 형성하였다. 각각의 마스크의 크기는 채널의 크기와 같은 5 μm×15 μm로 하였다. 또는, 그 마스크는 게이트배선의 패터닝을 사용하여 패터닝될 수도 있는데, 그 이유는, 후술되는 바와 같이, 비정질 규소막을 패터닝한 후에 결정화가 이루어진다는 것을 고려할 때 양 경우에 동일한 효과가 얻어지기 때문이다. 그 다음, 도 3(A)에 나타낸 바와 같이 플라즈마 처리를 하기 위하여 기판을 플라즈마(33)중에 배치하였다. 실시예 1에서 사용된 것과 같은 플라즈마 처리장치가 사용되었다. 플라즈마 처리는, 반응가스로서 질소를 100 SCCM의 유량으로 흘려보내고 기판 온도를 200℃로 유지한 채, 10 Pa의 반응압력하에(여기에서 10 Pa-3이하의 진공도가 달성된다) 60 W의 RF 전력을 인가하여 5분간 수행되었다.
플라즈마 처리후, 마스크(32A, 32B)를 제거하고, 그 위에, 원료가스로서 모노실란(SiH4)을 사용하여 감압 CVD법에 의해 1500 Å 두께의 비정질 규소막을 형성하였다. 이어서, 550℃에서 4시간 어닐을 행하여, 결정화를 진행시켰다. 막을 결정화시키기 위해서는, 어닐과 동시에 또는 그 어닐 전 또는 후에 막에 레이저광을조사하여도 좋다. 그렇게 하여 결정화된 막을 패터닝하여, 섬형상 실리콘영역(34A, 34B)을 형성하고, 이어서, 원료가스로서 테트라 에톡시 실란(TEOS) 및 산소를 이용하는 플라즈마 CVD법에 의해 게이트 절연막(35)으로서 1000 Å의 산화규소막을 형성하였다. 그리고, 감압 CVD법에 의해 N형 폴리실리콘막을 형성한 후, 이것을 패터닝하여, 게이트배선·전극(36A, 36B)을 형성하였다. 그 결과의 구조를 도 3(B)에 나타내었다.
그 다음, 플라즈마 도핑법에 의해 불순물을 도입하였다. 이 경우에, N형 및 P형 불순물원으로서는 각각 포스핀(PH3)과 디보란(B2H6)이 사용되었다. 포스핀은 80 keV의 가속전압하에 도프되었고, 디보란은 65 keV의 가속전압하에 도프되었다. 550℃에서 4시간 어닐하는 것에 의해 불순물을 활성화시켜 불순물영역(37)을 형성하였다. 불순물의 활성화는, 레이저 어닐 및 플래시 램프 어닐과 같은 광에너지를 사용하는 방법에 의해 행해질 수도 있다. 그 결과의 구조를 도 3(C)에 나타내었다.
마지막으로, 층간절연물(38)로서 5000 Å 두께의 산화규소막을 통상의 TFT 제작공정에서와 같은 방식으로 퇴적하고, 그 산화규소막에 콘택트 홀을 형성하여, 소스영역과 드레인영역에 배선·전극(39A, 39B)을 형성하였다. 그리하여, 도 3(D)에 나타낸 바와 같은 TFT의 최종 구조가 얻어졌다.
위에서 보았을 때의 TFT회로의 최종 구조가 도 3(E)에 나타내어져 있다. 도 3(A)∼(D)의 단면도는 도 3(E)의 점선을 따라 취해진 것이다. 얻어진 TFT는 N채널형에서 40∼60 cm2/Vs의 전계이동도를 가지며, P채널형에서 30∼50 cm2/Vs의 전계이동도를 가지는 것으로 밝혀졌다.
실시예 4
본 발명에 따라 알루미늄 게이트 TFT를 제작하는 공정을 도 4에 의거하여 아래에 설명한다. 기판(코닝 7059)(40)상에 하지막으로서 2000 Å 두께의 산화규소막(41)을 스퍼터법에 의해 형성하고, 그 다음, 전체 기판을 플라즈마(42)중에 배치하여, 도 4(A)에 나타낸 바와 같이 플라즈마 처리를 행하였다. 실시예 1에서 사용된 것과 같은 플라즈마 처리장치가 이용되었고, 플라즈마 처리조건으로는, 100 SCCM의 유량으로 반응가스를 흘려보내고 기판 온도를 200℃로 유지한 채 10 Pa의 반응압력하에(여기에서, 10-3Pa 이하의 진공도가 달성된다) 60 W의 RF 전력을 인가하여 5분간 수행하였다.
그 다음, 원료가스로서 모노실란(SiH4)을 사용하여 감압 CVD법에 의해 1,500 Å 두께의 비정질 규소막(43)을 형성하고, 이어서, 550℃에서 4시간 어닐을 하여 결정화를 진행시켰다. 막의 결정화를 위하여, 어닐과 동시에 또는 그 전 또는 후에 막에 레이저광을 조사할 수도 있다. 얻어잔 모양을 도 4(B)에 나타내었다.
이렇게 결정화된 막을 패터닝하여 섬형상 실리콘영역(44)을 형성하고, 이어서, 원료가스로서 테트라 에톡시 실란(TEOS) 및 산소를 사용하여 플라즈마 CVD법에 의해 게이트 절연막(45)으로서 1000 Å 두께의 산화규소막을 형성하였다. 그리고,1%의 실리콘을 함유하는 5000 Å 두께의 알루미늄막을 스퍼터법에 의해 퇴적한 후, 이것을 패터닝하여 게이트배선·전극(46)을 형성하였다. 얻어진 모양을 도 4(C)에 나타내었다.
다음에, 3%의 주석산을 함유하는 에틸렌 글리콜용액에 전체 기판을 넣고, 백금을 음극으로 하고 알루미늄의 게이트배선·전극(46)을 양극으로 하여 이들 사이에 전류를 인가하여 양극산화를 행하였다. 전류는, 2 V/분의 속도로 전압이 초기상태로부터 상승하도록 인가하고, 220 V에 달했을 때 전압을 일정하게 하고, 전류가 10 μA/m2이하로 떨어진 때 전류의 인가를 정지시켰다. 이렇게 하여, 도 4(D)에 나타낸 바와 같은 2000 Å 두께의 양극산화물(47)이 얻어졌다.
이어서, 플라즈마 도핑법에 의해 불순물을 주입하였다. 이 경우에, N형 및 P형 불순물원으로서 각각 포스핀(PH3)과 디보란(B2H6)을 사용하였다. 포스핀은 80 keV의 가속전압하에 도프되었고, 디보란은 65 keV의 가속전압하에 도프되었다. 이것을 레이저 어닐함으로써 불순물의 활성화를 행하여 불순물영역(48)을 형성하였다. 사용한 레이저는 KrF 엑시머 레이저(파장 248 nm)로, 250∼300 mJ/cm2의 에너지 밀도의 레이저광을 5 쇼트(shot) 조사하였다. 얻어진 모양을 도 4(E)에 나타내었다.
마지막으로, 통상의 TFT 제작공정에서와 같은 방식으로 층간절연물(49)로서 5000 Å 두께의 산화규소막을 형성한 다음, 이 산화규소막에 콘택트 홀을 형성하여, 소스영역 및 드레인영역에 배선·전극(50)을 형성하였다. 그리하여, 도 4(F)에 나타낸 바와 같은 TFT의 최종 구조가 얻어졌다.
이렇게 하여 얻어진 TFT는 N채널형에서 40∼60 cm2/Vs의 전계이동도를 가지고, P채널형에서 30∼50 cm2/Vs의 전계이동도를 가지는 것으로 밝혀졌다. 또한, 이 TFT를 사용하여 제작된 시프트 레지스터는 17 V의 드레인 전압에서 6 MHz, 그리고 20 V의 드레인 전압에서 11 MHz에서 동작하는 것으로 관찰되었다.
실시예 5
플라즈마에 의한 기초 산화막의 처리를 선택적으로 행하여 비정질 규소막을 선택적으로 결정화시키고, 레이저광 조사에 의해 결정화를 더 향상시키는 것을 포함하는 방법을 아래에 설명한다. 본 실시예는 실시예 2에서 기술된 공정에 덧붙여 레이저 조사에 의한 처리를 포함한다.
도 8에 그 방법을 나타낸다. 기판(코닝 7059)(21)상에 하지막으로서 2000 Å 두께의 산화규소막(22)을 스퍼터링에 의해 형성하고, 그 위에, 내열성 포토레지스트(24)를 스핀 코팅에 의해 도포한 다음, 그 포토레지스트를 패터닝하였다. 그후, 전체 기판을 실시예 1에서와 같은 방식으로 질소 플라즈마에 노출시켜, 산화규소막의 노출된 부분(23)을 플라즈마 처리하였다. 플라즈마 처리의 조건은, RF 전력을 20 W로 설정한 것 외에는 실시예 1에서 이용된 것과 같은 조건으로 하였다. 그리하여, 도 8(A)에 나타낸 것과 같은 구조가 얻어졌다.
이때, 기판이 200℃ 이상의 온도로 가열되기 때문에, 여기에서 사용되는 마스크재(材)로서는, 적어도 상기 온도에 견딜 만큼의 내열성이 있는 것이 요망된다. 또한, 마스크재는 플라즈마를 사용하지 않고 제거가능한 것이 바람직하다. 따라서, 마스크재로서 내열성의 포토레지스트를 사용하는 것이 상기 관점에서 바람직하다. 또는, 질화티탄, 산화규소 및 질화규소와 같은 무기재료도 사용될 수 있다.
그 다음, 포토레지스트(24)를 제거하였다. 이어서, 감압 CVD법에 의해 1500 Å 두께의 비정질 규소막(25)을 퇴적한 후, 550℃에서 4시간의 어닐을 행한다. 그 결과, 플라즈마 처리시에 마스크재로 덮혀 있지 않은 부분을 중심으로 하여 결정화가 진행하여 결정성 실리콘(26)이 형성된 것이 관찰되었다. 마스크재로 덮힌 부분(플라즈마 처리된 부분 뿐만 아니라)에까지도 결정화가 진행되어, 결정성 실리콘이 약 5 μm 정도 연장하였다. 마스크재로 덮힌 다른 부분(27)에서는 결정화가 관찰되지 않았다.
상기한 열어닐후, 얻어진 구조물에 레이저광(80)을 조사하였다. 사용한 레이저는 KrF 엑시머 레이저(파장 248 nm, 펄스폭 20 nsec)로, 200∼400 mJ/cm2의 에너지 밀도의 레이저광을 2 쇼트 조사하였다. 레이저 어닐중에, 기판의 온도는 가열에 의해 150∼300℃, 예를 들어 200℃로 유지되어, 레이저 조사에 의한 효과를 극대화하였다.
다른 유용한 레이저광으로는, XeCl 엑시머 레이저(파장 308 nm) 및 ArF 엑시머 레이저(파장 193 nm)가 있다. 또는, 레이저광 대신에 강광(强光)이 조사될 수도 있다. 특히, 적외선을 조사하는 것을 포함하는 RTA(급속 열어닐법)이 효과적인데, 이는 단시간에 규소막을 선택적으로 가열할 수 있기 때문이다. 상기한 방법들중 어느 것을 이용하여도 양호한 결정성을 가지는 규소막이 얻어질 수 있다. 그리하여, 열어닐에 의해 얻어진 결정성 실리콘영역(26)이 더 개선된 결정성을 가지는 규소막(26')으로 변화하는 것으로 밝혀졌다. 그리고, 레이저 조사에 의해, 결정화되지 않은 부분(27)으로부터 다결정 막(27')이 얻어졌다. 이 다결정 막(27')은, 겉보기에는 변형되었지만, 라만 분광법에 의해 측정한 결과 결정성이 불량한 것으로 확인되었다. 또한, 투과형 전자현미경에 의한 관찰에 의하면, 다결정 막(27')이 다수의 미세 결정으로 구성되고, 규소막(26')이 방향성의 비교적 큰 결정으로 구성되는 것으로 나타났다.
그렇게 하여 결정화된 규소막(26')을 실시예 3(도 3 참조)에서와 같은 방식으로 섬형상 부분들로 처리하여, 상당히 개선된 특성을 갖는 TFT를 얻었다. 더 구체적으로는, 본 실시예에서 얻어진 규소막을 사용하여 제작된 N채널 TFT는 150∼200 cm2/Vs의 전계이동도와, 0.5∼1.5 V의 스레시홀드 전압을 가졌으며, 이들 값은, 실시예 2에서 얻어진 규소막을 사용하여 앞서 얻어진 TFT에서 얻어진 값, 즉, 50∼90 cm2/Vs의 전계이동도와 3∼8 V의 스레시홀드 전압과 분명히 대조된다. 전계이동도가 크게 증가되고, 스레시홀드 전압의 변동이 상당히 감소된다는 것을 알 수 있다.
종래에는, 상기한 특성의 개선이 비정질 규소막의 레이저 결정화에 의해서만 달성될 수 있었다. 그러나, 레이저 결정화에 의한 종래의 방법에 의해 얻어진 규소막은 막 특성의 상당한 변동을 나타내었다. 더욱이, 이의 결정화에 400℃ 이상의 온도와 350 mJ/cm2이상의 에너지밀도의 레이저광의 조사가 요구되기 때문에, 상기 규소막은 대량생산으로 제조될 수 없었다. 종래의 방법과 대조적으로, 본 실시예에 따른 공정은 종래 방법에서의 것보다 낮은 기판 온도에서 훨씬 낮은 에너지밀도의 레이저광을 조사함으로써 수행될 수 있다. 또한, 균일한 품질의 막이, 종래의 열어닐 공정에 따른 고상성장 결정화에 의해 제조되는 것에 필적하는 수율로 본 발명에 따른 공정에서 얻어질 수 있다. 그리하여, 이로부터 제작된 TFT는 균일한 특성을 나타내었다.
본 발명에서, 니켈의 농도가 낮을 때, 규소막의 결정화가 불충분하게 일어난다는 것이 밝혀졌다. 따라서, 이러한 규소막을 사용한 때, 불량한 특성을 갖는 TFT가 얻어진다. 그러나, 본 실시예에 따른 공정은, 불충분한 결정성이 레이저 조사의 효과에 의해 보상된 규소막을 제공한다. 따라서, 저농도로 니켈을 함유하는 규소막도, 얻어진 TFT의 특성을 손상시킴 없이 본 실시예의 공정에 의한 TFT에 사용될 수 있게 되었다. 그리하여, 활성층 영역에 니켈을 적게 함유하는 장치, 즉, 전기적 안정성 및 신뢰성의 관점에서 더 바람직한 장치가 얻어질 수 있다.
실시예 6
본 실시예는, 결정화를 촉진하는 촉매원소를 함유하는 용액으로 비정질 규소막의 상면을 코팅함으로써 그 비정질 규소막에 촉매원소를 도입하는 공정을 제공한다.
본 실시예에서, 촉매원소는 상기 영역의 결정이 촉매원소가 없는 부분으로성장하도록 선택적으로 도입된다. 이렇게 하여, 촉매원소의 농도를 증가시키지 않고, 결정성 규소막을 얻을 수 있다.
도 9에 의거하여 본 실시예를 설명한다. 먼저, 기판(코닝 7059)(901)(크기 10 cm2)상에 하지막으로서 산화규소막(902)을 스퍼터법 또는 플라즈마 CVD법에 의해 형성하고, 이어서, 플라즈마 CVD법에 의해 1000 Å 두께의 비정질 규소막(904)을 퇴적한 후에, 스퍼터법에 의해 보호피막으로서 500 Å 두께의 산화규소막(905)을 형성하였다. 이 구조물에, 100 중량ppm의 니켈이 첨가된 아세트산염 용액 5 ml(10 cm2의 정사각형 기판의 경우)을 떨어뜨렸다. 스피너(spinner)(900)를 10초간 50 rpm으로 회전시켜 스핀 코팅을 행함으로써 기판의 전체 표면에 균일한 수성막(907)을 형성하였다. 또한, 코팅된 상태를 5분간 유지한 후, 2000 rpm으로 스피너(900)를 작동시켜 60초간 스핀 건조시켰다. 또는, 상기한 코팅을 위해서는, 150 rpm 이하로 스피너를 회전시켜도 좋다. 그리하여, 도 9(A)에 나타낸 구조가 얻어졌다.
이어서, 비정질 규소막(904)을 질소분위기하에서 550℃로 8시간 가열하여 결정화시켰다. 그 가열처리중에, 니켈이 도입된 영역(906)으로부터 니켈이 도입되지 않은 영역(903)으로 화살표 916으로 나타낸 방향을 따라 횡으로 결정이 성장하도록 하는 방식으로 결정성장이 일어난다. 물론, 니켈이 직접 도입된 영역(904)에서도 결정화가 일어난다.
도 9(A)를 참조하면, 니켈이 직접 도입된 영역(904)에서 결정화가 일어나고,결정화가 횡방향을 따라 진행하는 영역(903)에서도 결정화가 일어난다. 영역(903)에서의 니켈농도 분포가 도 10에 나타내어져 있다. 도 10의 분포곡선은 SIMS(2차이온 질량분석법)에 의해 얻어진 데이터에 의거한 것이다. 니켈이 직접 도입된 영역(904)에서의 니켈농도는 도 10의 그래프에 나타내어진 농도보다 대략 한자리 수 이상인 것이 확인된다.
도 10의 그래프에 나타낸 니켈농도 분포는 용액의 니켈농도를 제어함으로써 제어될 수 있다. 본 발명에서, 용액의 니켈농도는 100 ppm으로 조절되었다. 그러나, 비록 용액의 니켈농도가 10 ppm으로 설정되더라도, 결정화가 일어나는 것으로 알려졌다. 도 9의 영역(903)에서의 니켈농도는, 용액의 니켈농도를 10 ppm으로 설정함으로써 한자리 수 만큼 더 낮추어질 수 있다. 그러나, 용액의 니켈농도를 낮춤으로써, 횡방향에 따른 결정성장의 거리(916)가 짧아지기 때문에, 새로운 문제가 생긴다.
또한, 실시예 5에서와 유사한 방식으로 레이저광 또는 그것과 동등한 강광을 조사하여, 얻어진 결정성 규소막의 결정성을 더 향상시키는 것이 또한 효과적이다. 그러나, 실시예 5의 경우에 있어서는, 비교적 높은 농도로 포함된 니켈로 인하여 니켈이 규소막으로부터 석출하여 규소막에 약 0.1∼10 μm 크기의 니켈 규화물의 입자를 형성하였기 때문에, 막의 형태(morphology)가 손상되었다. 막내에 니켈을 혼입시키기 위하여 플라즈마 처리를 사용하는 실시예 5의 경우와 달리, 본 실시예의 경우, 니켈농도가 더 낮추어질 수 있고, 따라서, 니켈 규화물의 석출이 일어나지 않고, 레이저 조사에 기인한 막의 표면 거칠음이 방지될 수 있다.
그렇게 하여 결정화된 결정성 규소막은 TFT의 활성층에 직접 사용될 수 있다. 특히, TFT의 활성층으로서의 영역(903)의 사용은 아주 유용한데, 그 이유는, 이 영역이 매우 낮은 농도로 촉매원소를 함유하기 때문이다.
더 구체적으로는, 상기 결정성 규소막을 사용한 TFT 제작공정은, 도 9(B) 이후의 도면들에 나타낸 바와 같이, 그 규소막을 섬형상 부분으로 에칭하여 섬형상 실리콘영역(908)을 형성하는 것을 포함한다. 보호피막인 산화규소막(905)을 에칭한 후, 그 구조물을 500∼750℃, 바람직하게는 550∼650℃의 산화 분위기에 노출시켜, 실리콘영역의 표면상에 게이트 절연막으로서 기능하는 산화규소막(909)을 형성한다. 이 열처리 공정에서, 분위기중에 수증기, 이산화질소 등을 혼입시킴으로써 산화반응이 더욱 촉진될 수 있다. 당연히, 상기한 열산화 공정 대신에, 플라즈마 CVD법 및 스퍼터법과 같은 공지의 기상성장법이 산화규소막(909)을 형성하기 위한 대체수단으로 사용될 수 있다.
섬형상 실리콘영역(908)과 산화규소막(909)를 형성한 후, 알루미늄과 같은 양극산화가능한 물질을 사용하여 형성된 게이트전극으로서 기능하는 배선(910)이 섬형상 실리콘영역을 가로질러 형성된다. 힐록(hillock)의 발생을 방지하기 위해, 스칸듐을 0.05∼0.3 중량% 함유하는 알루미늄이 사용되는 것이 바람직하다. 그리하여, 도 9(B)에 나타낸 구조가 얻어진다.
실시예 4와 같은 방식으로, 배선(910)의 표면을 양극산화시켜, 그 표면에 0.1∼1 μm 두께의 양극산화물(911)을 형성하였다. 얻어진 구조를 도 9(C)에 나타낸다.
그 다음, 플라즈마 도핑법을 사용하여 불순물을 도입하였다. 본 실시예의 경우, 도핑가스로서 포스핀(PH3)이 사용되었고, 포스핀 도핑시의 가속전압은 80 keV이었다. 그렇게 하여 도프된 불순물을 레이저 어닐에 의해 활성화시켜 불순물영역(912, 913)을 형성하였다. 사용한 레이저는 KrF 엑시머 레이저(파장 248 nm)로, 250∼300 mJ/cm2의 에너지밀도의 레이저광을 5 쇼트 조사하였다. 본 실시예의 경우, 게이트전극이 양극산화물의 두께(x)에 상응하는 거리만큼 불순물영역으로부터 오프셋되어 있다. 얻어진 구조를 도 9(D)에 나타낸다.
끝으로, 통상의 TFT 제작공정과 같은 공정으로 층간절연물(914)로서 5000 Å 두께의 산화규소막을 형성하였다. 추가로, 투광성 폴리이미드막(915)을 스핀 코팅에 의해 형성하여, 더 매끄러운 표면을 형성하고, 그 막에 콘택트 홀을 형성하여, 소스영역과 드레인 영역에 배선·전극(917, 918)을 형성하였다. 그리하여, 도 9(E)에 도시된 바와 같은 TFT의 최종 구조가 얻어졌다.
본 실시예에서는, 촉매원소를 함유하는 용액으로 아세트산염 용액이 사용되었으나, 수용액, 유기용매 용액 등 다양한 용액이 사용될 수 있다. 촉매원소는 화합물로서 용액에 함유되지 않고 단순히 용액에 분산되어 있을 수 있다.
촉매원소는 예를 들어, 물, 알코올, 산, 암모니아 등의 극성 용매로부터 선택된 용매에 혼입될 수 있다.
촉매원소로서 니켈이 선택된 경우, 니켈은 니켈화합물을 사용함으로써 극성용매에 혼입된다. 이 목적을 위해 사용되는 니켈화합물로는, 대표적으로는 브롬화니켈, 니켈 아세테이트, 니켈 옥살레이트, 니켈 카보네이트, 염화니켈, 요드화니켈, 질산니켈, 황산니켈, 니켈 포르메이트, 니켈 아세틸아세테이트, 니켈 4-사이클로헥실부티레이트, 산화니켈 및 수산화니켈이 있다.
본 발명에서 사용되는 용매로는, 벤젠, 톨루엔, 크실렌, 사염화탄소, 클로로포름, 에테르와 같은 비(非)극성 용매가 있다.
용매를 사용함에 있어서, 니켈은 니켈화합물의 형태로 도입된다. 이 목적을 위해 사용되는 니켈화합물로는, 니켈 아세틸아세테이트와 니켈 2-에틸헥사네이트가 있다.
촉매원소를 포함하는 용액에 계면활성제를 혼입하는 것도 유용하다. 이 혼합물은 도포면에 대한 용액의 부착력을 증대시키고 흡착도를 조절한다. 또는, 게면활성제를 용액으로 도포될 표면에 미리 부여하여도 좋다. 촉매원소로서 니켈 금속이 사용되는 경우, 니켈 금속은 용액의 형태로 사용하기 위해 미리 산에 용해되어야 한다.
상기한 경우들은 촉매원소, 즉, 니켈이 완전히 용해된 용액을 사용하는 예이지만, 니켈이 용액에 완전히 용해될 필요는 없고, 대신에 다른 형태의 물질, 즉, 니켈 금속의 분말 또는 분산매체에 균일하게 분산된 니켈화합물의 분말을 함유하는 에멀션도 사용될 수 있다.
상기한 사항들은 니켈 이외의 다른 촉매원소를 사용하는 어떤 물질에도 적용될 수 있다.
니켈 2-에틸헥사네이트의 톨루엔 용액과 같은 비극성 용액은 비정질 규소막의 표면에 직접 부여될 수 있다. 이 경우에, 레지스트(resist)를 코팅하는데 일반적으로 사용되는 접착제로 비정질 규소막을 미리 코팅하는 것도 효과적이다. 그러나, 그것의 사용은 주의 깊게 이루어져야 한다. 왜냐하면, 그것의 너무 많은 양의 사용은 반대로, 비정질 규소막에의 촉매원소의 부가를 방해하기 때문이다.
촉매원소는, 비록 용액의 종류에 따라 다르지만, 대략 1∼200 중량ppm, 바람직하게는 1∼50 중량ppm의 양으로 용액에 혼입된다. 이러한 첨가량은 결정화된 막의 니켈농도와 불화수소산에 대한 저항을 고려하여 결정된다.
상술한 바와 같이, 본 발명은 아모르퍼스 실리콘의 결정화를 저온에서 단시간에 행할 수 있게 한다는 점에서 획기적인 것이고, 또한, 그를 위한 설비, 장치 및 방법은 극히 일반적이고, 또한 대량생산에 적합할 것이므로, 전자산업에 유망하고 유익한 것이다.
더 구체적으로는, 예를 들어, 종래의 고상성장법에 있어서는 적어도 24시간의 어닐이 필요하게 되었기 때문에, 1매당 기판처리시간을 2분으로 하면, 어닐로(爐)가 15개나 필요하게 되었으나, 본 발명에 의해서는, 4시간 이내로 단축할 수 있기 때문에, 어닐로의 수를 1/6 이하로 줄일 수 있다. 이것에 의한 생산성의 향상, 설비투자액의 절감은 기판처리비용을 저하시킨다. 따라서, TFT의 생산가격이 저하될 수 있고, 이것에 의해 신규수요가 환기될 수 있으며, 결국 본 발명은 공업상 아주 유익한 것이다.

Claims (20)

  1. 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과,
    상기 반도체막의 제1 부분에, 규소의 결정화를 촉진하는 물질을 함유하는 용액을 첨가하는 공정과,
    상기 제1 부분으로부터 상기 반도체막의 제2 부분으로 횡방향 결정성장이 진행하도록, 가열에 의해 상기 반도체막을 결정화시키는 공정과,
    레이저광 또는 강광(强光)의 조사에 의해 상기 반도체막의 결정성을 향상시키는 공정, 및
    상기 반도체막의 상기 제1 부분을 제외하고 결정화된 부분에 박막트랜지스터의 채널영역을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  2. 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과,
    상기 반도체막의 제1 부분에, 규소의 결정화를 촉진하는 물질을 함유하는 용액을 첨가하는 공정과,
    상기 제1 부분으로부터 상기 반도체막의 제2 부분으로 횡방향 결정성장이 진행하도록, 가열에 의해 상기 반도체막을 결정화시키는 공정과,
    레이저광 또는 강광의 조사에 의해 상기 반도체막의 결정성을 향상시키는 공정과,
    상기 반도체막의 상기 제1 부분을 제외하고 결정화된 부분에 박막트랜지스터의 채널영역을 형성하는 공정, 및
    산화분위기에서 상기 반도체막을 가열하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  3. 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과,
    상기 반도체막의 선택된 부분에, 규소의 결정화를 촉진하는 물질을 함유하는 용액을 첨가하는 공정과,
    상기 선택된 부분으로부터 횡방향 결정성장이 진행하도록, 가열에 의해 상기 반도체막을 결정화시키는 공정과,
    레이저광 또는 강광의 조사에 의해 상기 반도체막의 결정성을 향상시키는 공정과,
    상기 반도체막의 상기 선택된 부분을 제외하고 횡방향으로 결정화된 부분에 박막트랜지스터의 채널영역을 형성하는 공정, 및
    게이트 절연막을 사이에 두고 상기 반도체막에 인접하여 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  4. 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과,
    상기 반도체막의 제1 부분에, 규소의 결정화를 촉진하는 물질을 함유하는 용액을 첨가하는 공정과,
    상기 제1 부분으로부터 상기 반도체막의 제2 부분으로 횡방향 결정성장이 진행하도록, 가열에 의해 상기 반도체막을 결정화시키는 공정과,
    레이저광 또는 강광의 조사에 의해 상기 반도체막의 결정성을 향상시키는 공정과,
    상기 반도체막을 패터닝하여, 섬형상 반도체영역을 형성하는 공정과,
    산화분위기에서 상기 섬형상 반도체영역을 가열하는 공정과,
    게이트 절연막을 사이에 두고 상기 섬형상 반도체영역에 인접하여 게이트 전극을 형성하는 공정, 및
    상기 반도체막의 상기 제1 부분을 제외하고 결정화된 부분에 박막트랜지스터의 채널영역을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  5. 절연표면상에, 규소를 포함하는 반도체막을 형성하는 공정과,
    상기 반도체막의 제1 부분에, 규소의 결정화를 촉진하는 물질을 함유하는 용액을 첨가하는 공정과,
    상기 제1 부분으로부터 상기 반도체막의 제2 부분으로 횡방향 결정성장이 진행하도록, 가열에 의해 상기 반도체막을 결정화시키는 공정과,
    레이저광 또는 강광의 조사에 의해 상기 반도체막의 결정성을 향상시키는 공정과,
    산화분위기에서 상기 반도체막을 가열하는 공정과,
    게이트 절연막을 사이에 두고 상기 반도체막에 인접하여 게이트 전극을 형성하는 공정, 및
    상기 반도체막의 상기 제1 부분을 제외하고 결정화된 부분에 박막트랜지스터의 채널영역을 형성하는 공정을 포함하고,
    상기 게이트 절연막이 산화분위기에서의 상기 반도체막의 상기 가열중에 형성되는 것을 특징으로 하는 반도체장치 제작방법.
  6. 제 1 항에 있어서, 상기 가열이 질소분위기에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  7. 제 1 항에 있어서, 상기 가열이 550℃의 온도에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  8. 제 1 항에 있어서, 상기 용액중의 상기 물질의 농도가 1∼50 ppm인 것을 특징으로 하는 반도체장치 제작방법.
  9. 제 2 항에 있어서, 상기 가열이 질소분위기에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  10. 제 2 항에 있어서, 상기 가열이 550℃의 온도에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  11. 제 2 항에 있어서, 상기 용액중의 상기 물질의 농도가 1∼50 ppm인 것을 특징으로 하는 반도체장치 제작방법.
  12. 제 3 항에 있어서, 상기 가열이 질소분위기에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  13. 제 3 항에 있어서, 상기 가열이 550℃의 온도에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  14. 제 3 항에 있어서, 상기 용액중의 상기 물질의 농도가 1∼50 ppm인 것을 특징으로 하는 반도체장치 제작방법.
  15. 제 4 항에 있어서, 상기 가열이 질소분위기에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  16. 제 4 항에 있어서, 상기 가열이 550℃의 온도에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  17. 제 4 항에 있어서, 상기 용액중의 상기 물질의 농도가 1∼50 ppm인 것을 특징으로 하는 반도체장치 제작방법.
  18. 제 5 항에 있어서, 상기 가열이 질소분위기에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  19. 제 5 항에 있어서, 상기 가열이 550℃의 온도에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  20. 제 5 항에 있어서, 상기 용액중의 상기 물질의 농도가 1∼50 ppm인 것을 특징으로 하는 반도체장치 제작방법.
KR1019990002855A 1993-02-03 1999-01-29 반도체장치 제작방법 Expired - Fee Related KR100285864B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03949993A JP3497198B2 (ja) 1993-02-03 1993-02-03 半導体装置および薄膜トランジスタの作製方法
JP93-39499 1993-02-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022657A Division KR100267145B1 (ko) 1993-02-03 1998-06-17 박막트랜지스터 제작방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020000058775A Division KR100287486B1 (ko) 1993-02-03 2000-10-06 반도체장치 제작방법 및 제작장치
KR1020000058774A Division KR100287485B1 (ko) 1993-02-03 2000-10-06 박막트랜지스터 제작방법

Publications (1)

Publication Number Publication Date
KR100285864B1 true KR100285864B1 (ko) 2001-07-03

Family

ID=12554743

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1019940002195A Expired - Lifetime KR0168693B1 (ko) 1993-02-03 1994-02-03 반도체 제작방법 및 반도체장치 제작방법
KR1019980022657A Expired - Fee Related KR100267145B1 (ko) 1993-02-03 1998-06-17 박막트랜지스터 제작방법
KR1019990002855A Expired - Fee Related KR100285864B1 (ko) 1993-02-03 1999-01-29 반도체장치 제작방법
KR1020000058775A Expired - Fee Related KR100287486B1 (ko) 1993-02-03 2000-10-06 반도체장치 제작방법 및 제작장치
KR1020000058774A Expired - Lifetime KR100287485B1 (ko) 1993-02-03 2000-10-06 박막트랜지스터 제작방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1019940002195A Expired - Lifetime KR0168693B1 (ko) 1993-02-03 1994-02-03 반도체 제작방법 및 반도체장치 제작방법
KR1019980022657A Expired - Fee Related KR100267145B1 (ko) 1993-02-03 1998-06-17 박막트랜지스터 제작방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020000058775A Expired - Fee Related KR100287486B1 (ko) 1993-02-03 2000-10-06 반도체장치 제작방법 및 제작장치
KR1020000058774A Expired - Lifetime KR100287485B1 (ko) 1993-02-03 2000-10-06 박막트랜지스터 제작방법

Country Status (6)

Country Link
US (1) US6610142B1 (ko)
EP (3) EP0997950A3 (ko)
JP (1) JP3497198B2 (ko)
KR (5) KR0168693B1 (ko)
CN (5) CN1052564C (ko)
TW (1) TW266315B (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
EP1119053B1 (en) 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
DE69531654T2 (de) * 1994-06-15 2004-07-29 Seiko Epson Corp. Verfahren zur herstellung eines dünnschicht-halbleiter-transistors
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
JPH0855848A (ja) * 1994-08-11 1996-02-27 Semiconductor Energy Lab Co Ltd 酸化珪素膜の加熱処理方法
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
TW305063B (ko) 1995-02-02 1997-05-11 Handotai Energy Kenkyusho Kk
US7075002B1 (en) 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
TW383502B (en) 1995-06-01 2000-03-01 Seniconductor Energy Lab Kk Method of manufacturing semiconductor device
TW371796B (en) 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
US6228751B1 (en) 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3235817B2 (ja) * 1995-09-21 2001-12-04 シャープ株式会社 半導体回路、半導体装置およびそれらの製造方法
TW319912B (ko) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (ko) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW548686B (en) 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
US8603870B2 (en) 1996-07-11 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3592535B2 (ja) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6380007B1 (en) 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6878968B1 (en) 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4298131B2 (ja) 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP3599679B2 (ja) * 2000-04-04 2004-12-08 松下電器産業株式会社 薄膜トランジスタの製造方法
US6913986B2 (en) 2000-04-04 2005-07-05 Matsushita Electric Industrial Co., Ltd. Method and apparatus for fabricating a thin film and thin film transistor and method of fabricating same
JP4558140B2 (ja) * 2000-05-02 2010-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001326175A (ja) * 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6875674B2 (en) 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US20070275411A1 (en) 2006-05-25 2007-11-29 Mcgall Glenn H Silane mixtures
US7332273B2 (en) * 2002-06-20 2008-02-19 Affymetrix, Inc. Antireflective coatings for high-resolution photolithographic synthesis of DNA arrays
EP1445802A1 (en) * 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
TWI227565B (en) * 2003-04-16 2005-02-01 Au Optronics Corp Low temperature poly-Si thin film transistor and method of manufacturing the same
SG115733A1 (en) 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
KR100738068B1 (ko) * 2004-08-20 2007-07-12 삼성전자주식회사 산화 환원 반응을 이용한 귀금속 전극 형성 방법
JP4730034B2 (ja) * 2005-09-20 2011-07-20 日新電機株式会社 シリコンドット付き基板の形成方法
JP4497068B2 (ja) * 2005-09-26 2010-07-07 日新電機株式会社 シリコンドット形成方法及びシリコンドット形成装置
CN101622722B (zh) * 2007-02-27 2012-11-21 卡尔蔡司激光器材有限责任公司 连续涂覆设备、生产晶态薄膜和太阳电池的方法
US20080295882A1 (en) * 2007-05-31 2008-12-04 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
JP5503857B2 (ja) 2007-09-14 2014-05-28 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP2009272402A (ja) * 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
CN101746547B (zh) * 2008-12-08 2011-04-20 中国石油天然气股份有限公司 改性沥青包装薄膜袋及其制备方法
WO2010144459A2 (en) * 2009-06-10 2010-12-16 Thinsilicon Corporation Photovoltaic modules and methods for manufacturing photovoltaic modules having tandem semiconductor layer stacks
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
JP5709579B2 (ja) 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
CN103634960A (zh) * 2013-12-06 2014-03-12 阳泉市新鑫科技研究所有限责任公司 等离子氦气和氙气高压气体发热装置
US11158504B2 (en) 2017-07-31 2021-10-26 Corning Incorporated Flash-lamp annealing method of making polycrystalline silicon
TWI750375B (zh) * 2018-05-16 2021-12-21 力智電子股份有限公司 溝槽閘極金氧半場效電晶體及其製造方法
CN111564365A (zh) * 2020-04-10 2020-08-21 中国科学院微电子研究所 一种沉积薄膜的方法及其应用、形成半导体有源区的方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28385E (en) 1968-03-20 1975-04-08 Method of treating semiconductor devices
US3556880A (en) 1968-04-11 1971-01-19 Rca Corp Method of treating semiconductor devices to improve lifetime
US3783049A (en) 1971-03-31 1974-01-01 Trw Inc Method of platinum diffusion
US4231809A (en) 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
JPS57194518A (en) * 1981-05-27 1982-11-30 Toshiba Corp Manufacture of polycrystalline silicon
JPS5833822A (ja) * 1981-08-21 1983-02-28 Mitsubishi Electric Corp 半導体基体の製作方法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
AT380974B (de) 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JPS58190020A (ja) 1982-04-30 1983-11-05 Seiko Epson Corp エピタキシヤル成長法
JPS5983993A (ja) * 1982-11-02 1984-05-15 Nec Corp 単結晶半導体層の成長方法
JPS60202952A (ja) * 1984-03-28 1985-10-14 Fujitsu Ltd 半導体装置の製造方法
JPH07105338B2 (ja) 1985-08-07 1995-11-13 日本電気株式会社 半導体装置の製造方法
JPS63142807A (ja) 1986-12-05 1988-06-15 Nec Corp 半導体装置の製造方法
US5225355A (en) 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
US5010037A (en) 1988-10-14 1991-04-23 California Institute Of Technology Pinhole-free growth of epitaxial CoSi2 film on Si(111)
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JP2765968B2 (ja) 1989-07-27 1998-06-18 三洋電機株式会社 結晶性シリコン膜の製造方法
US5075259A (en) 1989-08-22 1991-12-24 Motorola, Inc. Method for forming semiconductor contacts by electroless plating
JPH0395922A (ja) * 1989-09-07 1991-04-22 Canon Inc 半導体薄膜の形成方法
JPH03138925A (ja) 1989-10-24 1991-06-13 Kyocera Corp 半導体膜の結晶化法
JPH03138625A (ja) * 1989-10-25 1991-06-13 Fujitsu Ltd 半導体光学装置及びその製造方法
JPH03200319A (ja) 1989-12-27 1991-09-02 Nec Corp 多結晶シリコンの形成方法
JP3054422B2 (ja) * 1990-03-07 2000-06-19 株式会社東芝 半導体装置の製造方法
JPH03257818A (ja) * 1990-03-07 1991-11-18 Seiko Epson Corp 半導体装置の製造方法
US5177826A (en) * 1990-03-16 1993-01-12 Hagemann International Rotary toothbrush
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JPH0462976A (ja) * 1990-06-30 1992-02-27 Nippon Seiki Co Ltd 加速度センサの製造方法
GB9014723D0 (en) * 1990-07-03 1990-08-22 Marconi Gec Ltd Crystallisation process
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2650003B2 (ja) 1991-02-14 1997-09-03 信越化学工業株式会社 化学的気相成長法によるシリコン単結晶の製造方法およびその原料クロロシラン類中の超微量元素と製造されたシリコン単結晶中の超微量元素の分別定量方法
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP3257818B2 (ja) 1991-02-27 2002-02-18 三井化学株式会社 メタクロレインの製造方法、メタクロレインの製造に用いる触媒及びその触媒の製造方法
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
GB9114018D0 (en) 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JP3204735B2 (ja) * 1992-06-01 2001-09-04 株式会社東芝 水素化アモルファスシリコン薄膜トランジスタの製造方法
US5288662A (en) 1992-06-15 1994-02-22 Air Products And Chemicals, Inc. Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning
JP3280420B2 (ja) 1992-07-30 2002-05-13 株式会社紀文フードケミファ 豆乳を含むカルシウム吸収促進組成物
US5300187A (en) 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP2847031B2 (ja) 1993-05-03 1999-01-13 現代電子産業株式会社 半導体素子の配線製造方法
JP3200319B2 (ja) 1994-02-24 2001-08-20 キヤノン株式会社 記録媒体、その製造方法及びこれを用いたインクジェット記録方法
US5426061A (en) 1994-09-06 1995-06-20 Midwest Research Institute Impurity gettering in semiconductors
JP3138925B2 (ja) 1999-09-19 2001-02-26 ヤンマー農機株式会社 乗用田植機

Also Published As

Publication number Publication date
CN1132222C (zh) 2003-12-24
JP3497198B2 (ja) 2004-02-16
KR100267145B1 (ko) 2000-10-16
TW266315B (ko) 1995-12-21
EP0997950A3 (en) 2009-01-28
CN100416750C (zh) 2008-09-03
CN1095859A (zh) 1994-11-30
EP0609867A3 (en) 1995-01-11
EP0997950A2 (en) 2000-05-03
CN1255742A (zh) 2000-06-07
KR100287485B1 (ko) 2001-04-16
CN1052564C (zh) 2000-05-17
KR0168693B1 (ko) 1999-02-01
CN1255732A (zh) 2000-06-07
EP0609867A2 (en) 1994-08-10
CN1201380C (zh) 2005-05-11
CN1316769A (zh) 2001-10-10
EP1207549A2 (en) 2002-05-22
CN1316767A (zh) 2001-10-10
CN1123934C (zh) 2003-10-08
JPH06232059A (ja) 1994-08-19
US6610142B1 (en) 2003-08-26
EP1207549A3 (en) 2010-07-07
KR100287486B1 (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
KR100285864B1 (ko) 반도체장치 제작방법
US5843225A (en) Process for fabricating semiconductor and process for fabricating semiconductor device
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
KR100376372B1 (ko) 반도체장치 및 그의 제작방법
KR0169508B1 (ko) 반도체 제조 공정
US6232621B1 (en) Semiconductor device and method of fabricating the same
US6881615B2 (en) Method for crystallizing semiconductor material without exposing it to air
KR100305135B1 (ko) 반도체장치 제작방법
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
JP3300153B2 (ja) 半導体装置の製造方法
KR100326529B1 (ko) 반도체장치 제작방법
JP3472226B2 (ja) 半導体の作製方法
JP3921162B2 (ja) 半導体装置の作製方法
KR100233200B1 (ko) 반도체장치 제작방법
KR0180503B1 (ko) 박막트랜지스터,반도체,반도체장치및박막트랜지스터제작방법
JP2001291876A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

A107 Divisional application of patent
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PR1001 Payment of annual fee

Fee payment year number: 9

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 10

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 11

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 12

PR1001 Payment of annual fee

Fee payment year number: 12

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20130109

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130109

St.27 status event code: N-4-6-H10-H13-oth-PC1903

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000