JPS628952B2

JPS628952B2 -

Info

Publication number: JPS628952B2
Application number: JP52029135A
Authority: JP
Inventors: Chihani Iene; Hoetsupunaa Yoahimu
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1976-03-17
Filing date: 1977-03-16
Publication date: 1987-02-25
Also published as: NL7701776A; CA1081368A; CH614072A5; FR2344967A1; DE2611338B2; GB1576488A; US4101922A; JPS52113685A; DE2611338C3; IT1077520B; DE2611338A1; FR2344967B1

Description

【発明の詳細な説明】この発明は電界効果形トランジスタにおいて、
半導体中にMISゲート配置およびソースおよびド
レイン領域を持ち、半導体中にその表面から見て
ソース領域の下に付加的に導電領域が存在し、そ
の伝導形は半導体の上記導電領域の周囲の範囲と
反対の伝導形であり、しかして（或は）上記領域
の導電率は上記周囲範囲よりも大きい所の縦型の
電界効果形トランジスタに係る。

MISゲート配置を持つ電界効果トランジスタは
既に多数の文献により公知である。ソース領域お
よびドレイン領域は半導体中に互に間隔を置いて
存在し、その際これら両領域の空間的配置の選択
は相互に異なることができるが、半導体の選定さ
れた表面に接し或は表面中の横方向の並置された
配置に優れた実施形がある。

かかる電界効果形トランジスタにおいてできる
だけ早いスイツチング速度を得るため、ソースお
よびドレイン領域の間のチヤネル長さ、すなわち
固有の制御効果がゲート配置により実現される半
導体中の範囲を、電流路の方向において短かく選
定することが努力された。このための１つの解決
法は２重拡散法として公知であり、例えば
Pergamon Press社の“Solid State
Electronics”1968年11巻411乃至418頁に記載し
てある。この方法においてはまず第１ステツプ
で、ドーピング材料により拡散ドーピングが行わ
れ、半導体中に第１の伝導形を生成する。拡散は
外部からマスク開口部を通して半導体中に行わ
れ、そこでドーピング材料は半導体中に側方に、
さらにマスク開口部の境界を越えて横方向に拡散
される。第２の拡散ステツプで反対の伝導形を生
成する材料が、同じマスク開口部を経て拡散され
る。その際第２ステツプにおけるマスク縁を経る
側方拡散は、結果として第１ステツプのドーピン
グ材料に対して既に達せられたものより小さい。
第２ステツプの拡散領域から側方向にドレイン領
域にドリフトされる電荷キヤリヤは、空間的に短
かい範囲（チヤネル）に遭遇し、その中には第１
拡散ステツプの結果と反対の伝導形のドーピング
が存在する。

上記の２重拡散法と無関係に、埋込み層および
バツフア層が公知である。かかる層については例
えば“Electronics”1969年42巻、74乃至80頁に
記載され、バイポーラトランジスタにおいて半導
体の表面付近の範囲がその下にある範囲に対して
電気的に遮蔽されるように使用される。かかる遮
蔽された表面付近の範囲中に、バイポーラ半導体
素子例えばバイポーラトランジスタが実現され
る。上記の埋込み層は半導体素子により占められ
る全範囲にわたつて完全に拡がる。半導体素子の
作用に直接に関与する作用を、かかる埋込み層は
持たない。

短かいチヤネル長さを持つ他の電界効果トラン
ジスタは例えばVMOSトランジスタであり、
“Electronic Design”1975年、21巻、サークルNo.
304に記載されている。

半導体の内部に存在し、ほぼ同様の層の埋込み
層を持つ他の場合は、西ドイツ特許出願公告第
2415408号公報に記載されている。それによれば
トランジスタの全平面或は全範囲にわたつて拡が
る層を持つ電界効果トランジスタ装置を示し、こ
の層は対応する仕方で全電界効果トランジスタに
わたり、層の下方にpn遷移部を実現し、その空
間電荷帯によりその上にある全電界効果トランジ
スタをその下にある範囲に対して電気的に、特に
作用的に絶縁する。

この発明の１つの目的は、短かいチヤネル長さ
を持ち、従つてそれに関係する電気的利点を持
ち、特に所要面積が小さくて集積技術に対して特
に有利である所のMIS電界効果トランジスタを得
ることにある。この発明の他の目的はこの発明に
よる電界効果トランジスタの製作に対しできるだ
け経済的な方法を得ることにある。

この目的を達成するため冒頭に述べた形式の電
界効果トランジスタにおいて、この発明によれ
ば、領域９，１９はゲート配置の制御可能の電界
作用の範囲において、ゲート配置から或は半導体
およびゲート絶縁層の間の界面から間隔ａを持
ち、そこで大きさｂだけソース領域に対して横方
向に突出する縁により限定され、この縁は領域
９，１９内に幅Ｃのチヤネルを形成し、その際こ
の大きさｂはゲート絶縁層の厚さｄの１乃至10倍
を持ち、間隔ａは厚さｄの１乃至５倍を持ち、更
にｂ：ａは１：１乃至10：１であり、ソース領域
は表面から垂直方向に見て殆んど間隔ａをとり、
ソース領域および領域９，１９は互に反対の伝導
形を持ち、領域のドーピング度は下記のように、
すなわちゲート電極およびソース領域の間の予定
の最大の動作電圧の際領域９，１９がマジヨリテ
イ電荷キヤリヤに関し空にされないようにされる
のである。

次に図示実施例についてこの発明を詳説する。

第１図はこの発明によるトランジスタの第１の
実施形を示し、図は殊に回転対称の装置の断面を
示し、切断平面の後ろに存在する稜その他を現わ
す直線および破線は省略してある。従つて図はス
トライプ状の装置の断面をも示す。装置のどの幾
何学形が各個場合において一層優れているかは、
どんな形を持つ構成要素によつてこの発明の電界
効果トランジスタを例えば集積するはい関係す
る。

第２図および第３図は第１図に対して縮少され
た表現で、この発明のトランジスタの優れた実施
形に対し有利な製作方法のステツプを示し、第４図は変形の実施形の他の製作方法を示し、第５図は第１図に対し変更された実施形を示
す。

１は殊に比較的高抵抗である、例えば弱くｎ或
はｐ伝導形にドープされた半導体を表わす。図示
実施例に対し半導体１はｎ伝導形であると仮定す
る。他のドーピングに関する以下の指定は半導体
がｎ伝導形であることに関係する。半導体１は例
えばシリコンから成る。２は例えばシリコン酸化
物或はシリコン窒化物であり得る公知のゲート絶
縁層を表わす。この絶縁層２上にゲート電極３が
存在し、之は例えば蒸着されたアルミニウム電極
層或はポリシリコンから成る電極層である。４お
よび１４は半導体内部で半導体表面の下に存在す
るドープされた領域を表わし、之はここではn⁺
のドーピングを持つ。上記の回転対称の場合領域
４，１４は単一の環状の領域であり、ストライプ
形の装置の場合２個のストライプであり、互に電
気的に接続される。５および１５は接触端子を表
わし、これらは領域４，１４と少くも殆んど阻止
層無しに導電的に接続される。例えば回転対称の
装置に対し、接触端子５，１５は連続する電極被
膜であり得る。６は半導体１の部分領域を表わ
し、之は仮定のように半導体１がｎ伝導の際n⁺
ドーピングを持つ。

上記実施形は電界効果トランジスタとして使用
することができ、その際n⁺領域４，１４はソー
スとして、n⁺領域６はドレインとして使用さ
れ、ｎ伝導形の半導体１の場合平常オンの電界効
果トランジスタすなわちデプレツシヨン形の電界
効果トランジスタが与えられ、殊に５・10¹⁵cm^-3
以上のｎドーピングである。

絶縁層２およびゲート電極３を持つMISゲート
装置により、ゲート電極３および接触端子５，１
５すなわちソース領域の間に電圧を印加する際、
電界の影響の結果ソース領域４，１４およびドレ
イン電極６の間の電荷キヤリヤ電流の、電圧に関
係する制御が行われる。かかる電荷キヤリヤ電流
は第１図で８で表わす。

しかし第１図に線図的に示すトランジスタ装置
の技術的利用に対し、なお他の手段、すなわち
９，１９で示すドープされた領域が必要である。
回転対称の場合領域４，１４と比較し、領域９，
１９は連続する領域である。ストライプ状の装置
に対し領域９，１９は対応してストライプ状であ
る。之はソース領域４，１４の伝導形に反対にド
ープされる。この発明のトランジスタの１つの実
施形において領域９，１９は半導体１の伝導形に
反対の伝導形を持つ。領域９，１９は半導体１の
ドーピング度に対してドープすると良い。しかし
この発明はまた周囲の半導体１の材料と同じ伝導
形を持つ領域９，１９によつて実現することもで
き、その際必要により、半導体１のドーピングに
比較して領域９，１９のドーピング度は高い。か
かる実施形は例えば弱いｎ伝導の半導体１中に、
p⁺ドープのソース領域４，１４、p⁺ドープのド
レイン領域６およびｎドープ特にn⁺ドープの領
域９，１９を持つ。この発明のすべての実施形に
対し、領域９，１９はソース領域４，１４の伝導
形に反対の伝導形を持ち、よつて一方において領
域９，１９、他方においてソース領域４，１４の
間に常にpn遷移部が存在することが重要であ
る。領域９，１９はゲート電極からの電界作用の
範囲内において、常に半導体１の表面から間隔
（例えばａで表わす）を持つ。図に示す領域４，
１４および領域９，１９の境界に対する線は大体
の限界である。

特に半導体１に関係して領域９，１９が同じ伝
導形の場合に示し、この領域のドーピングが半導
体１のドーピングよりずつと高く、よつて動作中
に現われる特にゲートの電位或は電位差におい
て、この領域９，１９の多数電荷キヤリヤが空に
ならない、すなわちそれぞれの領域９，１９から
電界作用により追い出されないことに注意すべき
である。領域９，１９が半導体と反対の伝導形の
際、この領域は各個場合に関係して同じ端子に、
適当な仕方で表面に引出される。この際特にこの
領域はソース領域と電気的に接続される。

この発明により設けられた領域９，１９、或は
連続する部分９，１９を持つ対応する環状の領域
により、ソースおよびドレーンの間の８で示す電
荷キヤリヤのドリフト路の締付けができる。この
ことは全く決定的な仕方で、ゲート電位によるこ
の発明の電界効果トランジスタの制御感度を助長
する。しかしこのため以下に説明する寸法すなわ
ち第１図にａ，ｂで示す間隔も重要である。

各電界効果トランジスタにおけるようにこの発
明の電界効果トランジスタにおいても、ソース領
域４，１４はゲート電極３の外部縁の下にまで達
し、従つてソースおよびドレインの間の電荷キヤ
リヤドリフト路に対し、ソース領域４，１４の電
荷キヤリヤ注入縁から直接にゲート電位（特に平
常オフの形式に対し）による電荷キヤリヤ電流へ
の電界影響が及び得る。ゲート電位による電界に
関係する制御の特に効率に対し、この発明によれ
ば、領域９，１９はそれぞれソース領域４，１４
から見て突出する、すなわちチヤネル範囲に殊に
第１図でｂで示す値だけ突出するようにされる。
その際第１図に示す実施形に対し、電荷キヤリヤ
ドリフト路のｃで示す空間的狭搾が与えられる。
ａにおける電荷キヤリヤドリフト路８の狭搾はこ
の発明において重要であり、ｂはａのほぼ0.5乃
至５倍である。間隔ａはほぼ絶縁層２の厚さｄの
程度であり、ａはｄのほぼ１乃至５倍である。ｂ
はほぼ厚さｄの１乃至10倍も適用される。副条件
としてｂ：ａ＝ほぼ１：１乃至10：１も指定でき
る。

次に優れた実施例に対する寸法の数値を与え
る。

例えばシリコンから成る半導体１に対し、本来
の性質（過剰ドーピングが殆んど無い）からほぼ
10¹⁵cm^-3に達するドーピングが行われる。ｎ伝導
のソース領域のドーピングは10¹⁸cm^-3および10²⁰
cm^-3の間のドーピング度を持つ。かかるドーピン
グは殊に燐原子の注入により、殊にシリコンの半
導体１に関係して、50乃至100keVにおいて例え
ば１乃至10・10¹⁵cm^-3のドーピングが生じる。ソ
ース領域４，１４の厚さは殊に0.01μｍの程度に
あり、その際半導体の表面からのこの領域の平均
間隔は0.05乃至0.1μｍである。ｐドーピング
（従つてソース領域４，１４に対し反対の伝導形
である）を持つ領域９，１９に対し特に硼素が適
する。50乃至200keVのイオンエネルギにおいて
３乃至10・10¹²cm^-3のドープ材によりほぼ１・
10¹⁶乃至10・10¹⁶cm^-3のドーピングが得られ、そ
の際最後の値は最大値として守るべきである。従
つて半導体１の領域９，１９は、半導体１の表面
から0.1乃至0.5μｍの平均間隔を、0.05乃至0.1μ
ｍの厚さの際に持つようになる。

かかるイオン注入によるドーピングは、生じた
注入領域の平面的或は空間的の制限の目的でマス
クを使用して実行され、その際半導体１上に設け
られた半導体を注入に対して蔽う所の層によるマ
スキングが優れている。この遮蔽する層は対応す
る注入窓を持つ。第１図に示す実施形において例
えば厚さが0.02乃至0.1μｍのシリコン酸化物か
らなるゲート絶縁層２をマスクとして使用するこ
とができ、その際第１図の表示で左側および右側
の縁が領域４，１４および９，１９に対する側方
の注入制限として有効である。領域９，１９に対
する注入深さが大きいことに基き、注入範囲の側
方拡大により（かかる側方拡大は例えば日本の雑
誌“応用物理”1972年11巻134頁に記載されてい
る）、領域４，１４の側縁を経て突き出る範囲
９，１９のこの発明で重要な側縁（ｂで明らかに
してある）は、簡単な仕方で同じ注入制限を持つ
ものを得ることができる。上記の方法の遂行の際
この突出する縁に対し、例えば0.02乃至0.1μｍ
の大きさの適合する寸法を得ることができる。範
囲９，１９の厚さは0.01乃至0.1μｍである。通
過断面に対する目安である寸法ｃに対し１乃至５
μｍが有利である。

半導体１のドーピングに対し範囲９，１９の指
定されたドーピングは、ゲート電極および範囲
９，１９或はソース領域４，１４の間の、最大20
乃至60Vまでの大きさの電圧において、範囲９，
１９特にｂで明らかである空間的の縁範囲の多数
キヤリヤが空にならない程に大きい。このことは
上記のような最大の電圧において、この縁範囲は
その周囲に対してなお著しく高い導電率を持ち、
ソース領域４，１４へのpm遷移部が保持される
ことと同じである。

突出する縁ｂはこの発明においては、ゲート電
極３およびソース４，１４の間の予定された最大
のゲート電圧の際、電荷キヤリヤドリフト路８、
すなわち電界効果トランジスタの固有のチヤネル
の有効な狭窄が達成されるように選定される。

第１図において優れた実施形として示され、か
つ上記の値に対応した寸法を持つこの発明の電界
効果トランジスタは、下記の電圧或は電位で駆動
される。

ソースドレイン電圧100Vまで。

ゲートソース電圧10Vまで。

次に第２図につき、例えば第１図に示した如き
この発明による電界効果トランジスタに対する技
術的に優れた製作方法を述べる。例えばn⁺シリ
コンから成る半導体基板（之は上記のドレイン領
域６も形成する）上に、エピタキシアルに、弱い
ｎ伝導のシリコン層１が設けられる。制限された
範囲中にゲート絶縁層２が蒸着或は熱酸化により
生成される。その上にアルミニウム層３が設けら
れる。その上に続いて熱分解で析出されたシリコ
ン酸化物が設けられ、このシリコン酸化物がフオ
トレジスト層２１の使用の下にフオトリソグラフ
イプロセス後に側方のマスキング制限を持つ第２
図に見られる構造２２に湿化学的にエツチングさ
れる。第２図はここで説明されるべき製作方法の
中間段階を既に示す。熱分解シリコン酸化物層は
ほぼ0.5μｍの厚さを持つ。アルミニウム層３は
ほぼ0.1μｍの厚さ、ゲート絶縁層２は0.06μｍ
の厚さを持つ。マスクとしてフオトレジスト層２
１或は構造２２の使用の下に、アルミニウム層３
はゲート電極として予定された寸法まで、イオン
流エツチングにより除去され、よつてこの層３に
対し第２図に示す構造が与えられる。

第３図に燐および硼素によるイオン注入の方法
ステツプを示す。図からどんな仕方でアルミニウ
ム層３および熱分解で生成されたシリコン酸化物
層２がマスク作用をするかが分かる。右上方に向
けられた陰影は、領域４，１４が所属する注入範
囲を示す。範囲９，１９が属する所の左上方に斜
線を施された範囲は、硼素注入Ｂに対する範囲を
示す。ここに示す製作方法においてこの発明に重
要な突出する縁ｂは、注入範囲の側方への拡大の
利用なしにも作ることができる。何となればアル
ミニウム層３は殊に上記の注入条件の際、その厚
さが小さいことにより、燐注入に比較して著しく
深く達する硼素注入に対し、決定的な遮蔽作用を
もはや持たないからである。第３図から分かるよ
うに電界効果トランジスタに対し第１図と一致す
る構造が与えられる。完成のため主としてなお熱
分解シリコン酸化物層２２の除去のみが必要であ
る。例えば各個の半導体領域に接触部を設けるよ
うな最後の完成のための他の手段は普通の形成に
よる。

第４図について他の優れた製作方法を説明す
る。図において上記の図面と一致する各部には既
に説明した参照数字をつけてある。３１はアルミ
ニウムから成る補助層を示し、之は最初連続して
設けられたアルミニウム層から、側方の制限或は
マスキング、例えばエツチングにより生成され
る。燐或は硼素による既述の注入により、アルミ
ニウム補助層３１の遮蔽作用の結果、第３図は斜
線で示したような注入領域が生成される。ここで
巾ｂを持つ縁に対し、深く存在する注入範囲の既
述の側方の拡大が利用される。アルミニウム補助
層３１の第４図の水平の広がりの寸法は、結果と
して第１図の寸法ｃを持つ注入されない範囲が与
えられるように選定される。補助層３１は遂行さ
れた注入の後除去され、第１図に３で示すゲート
電極により置換される。更に公知の仕方でも端子
５，１５が取付けられる。

注入の遂行後例えばほぼ900℃において熱処理
すると有利であり、之により注入が活性化され
る。

この発明のトランジスタはゲート電極３に対し
２μｍの巾をもつて困難なく製作することができ
る。集積技術において種々の隣接するトランジス
タの隣接するゲート電極３の間の間隔に対し４μ
ｍの寸法まで低下することができる。従つて１ト
ランジスタ当り25μm²の高い集積密度が達せられ
る。

第５図は第１図の実施形に対して変形されたこ
の発明のトランジスタの実施形を示す。第５図の
実施形は、電界効果トランジスタのゲート電極お
よびソース領域が相互に電気的に接続された電子
回路の場合に特に適する。この電子回路は、例え
ばインバータにおいて、および負荷抵抗として電
界効果トランジスタを使用するフリツプフロツプ
回路において現われる。

第５図の実施形の第１図と一致する各個部分に
は同じ参照数字をつけてある。７１はソース領域
４，１４と比較可能の第５図の実施形のソース領
域を示す。しかしこのソース領域７１に対してス
トライプ形も予想することができる。７９は範囲
９，１９に比較可能の本例の範囲を表わす。この
範囲７９の平面の拡りはソース領域７１の形に適
合される。その際本例においても、この発明で重
要なｂで明らかなように、ソース領域７１の拡が
りを越えて突出する縁を備える。この突出する縁
ｂは半導体１の表面から間隔ａを持ち、之はこの
発明により第１図の実施形の間隔ａと一致する。
８２はソース領域７１およびドレイン領域６の間
の電荷キヤリヤのドリフト路を表わす。

第５図の実施形においても、この発明に基いて
達成可能の短かいチヤネルは、特に既述の寸法
ａ，ｂによつて実現される。このために第５図か
らも分かるようにゲート電極３は、ソース領域７
１の側縁を越えて側方へ突出し、従つて第５図で
矢印ａによつて明らかな空間における制御が実際
に生じる。

１０３はゲート電極３およびソース領域７１の
間の電気的接触を表わす。範囲７９は普通の場合
半導体１の適切な箇所において、その表面に電気
的に導かれ、よつてこの範囲７９を電気的或は電
子的に接続する。このことは例えばこの発明のト
ランジスタを上記の負荷抵抗として使用するため
に考慮される。

【図面の簡単な説明】

第１図はこの発明のトランジスタの第１実施形
を示し、回転対称形或はストライプ構成の何れに
も通用し、第２図および第３図はこの発明の優れ
た実施形のトランジスタの有利な製作方法のステ
ツプを示し、第４図は変形の実施形の他の製作方
法を示し、第５図は第１図に対し変更された実施
形を示す。

Claims

【特許請求の範囲】

１半導体中にMISゲート配置およびソースおよ
びドレイン領域を持ち、半導体中にその表面から
見てソース領域の下に付加的に導電領域が存在
し、その伝導形は半導体の上記導電領域の周囲の
範囲と反対の伝導形にあり、しかして上記導電領
域の導電率は上記周囲の範囲よりも大きい所の縦
型の電界効果トランジスタにおいて、領域９，１
９はゲート配置２，３の制御可能の電界作用の範
囲において、ゲート配置から、或は半導体１およ
びゲート絶縁層２の間の界面から間隔ａを持ち、
そこで大きさｂだけソース領域４，１４に対して
横方向に突出する縁により限定され、この縁は領
域９，１９内に幅ｃのチヤネルを形成し、その際
この大きさｂはゲート絶縁層２の厚さｄの１乃至
10倍を持ち、間隔ａは厚さｄの１乃至５倍を持
ち、更にｂ：ａは１：１乃至10：１であり、ソー
ス領域４，１４は表面から垂直方向に見て殆んど
間隔ａをとり、ソース領域４，１４および領域
９，１９は互に反対の伝導形を持ち、領域９，１
９のドーピング度は下記のように、すなわちゲー
ト電極３およびソース領域４，１４の間の予定の
最大の動作電圧の際、領域９，１９が多数電荷キ
ヤリヤに関し空にされないことを特徴とする電界
効果トランジスタ。