DE19608003C2 - Leistungs-Feldeffekt-Transistor und Verfahren zu seiner Herstellung - Google Patents
Leistungs-Feldeffekt-Transistor und Verfahren zu seiner HerstellungInfo
- Publication number
- DE19608003C2 DE19608003C2 DE19608003A DE19608003A DE19608003C2 DE 19608003 C2 DE19608003 C2 DE 19608003C2 DE 19608003 A DE19608003 A DE 19608003A DE 19608003 A DE19608003 A DE 19608003A DE 19608003 C2 DE19608003 C2 DE 19608003C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- effect transistor
- field effect
- gate
- power field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
- H10D30/615—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel comprising a MOS gate electrode and at least one non-MOS gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/156—Drain regions of DMOS transistors
- H10D62/157—Impurity concentrations or distributions
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung betrifft einen Leistungs-Feldeffekt-Transistor nach dem Oberbegriff des
Anspruchs 1 und ein Verfahren zu seiner Herstellung.
Ein solcher Feldeffekt-Transistor ist aus der Veröffentlichung von B. Jayant Baliga: "Modern
Power Devices", John Wiley und Sons, N. Y. 1987, bekannt. Im Kapitel 4 des Buches über
Leistungs-FETs wird eine Struktur beschrieben, welche ein zwischen Drain und Source
gelegenes vergrabenes Gate behandelt. Hierbei treten kurze Kanäle auf, welche auch in die
gitterartigen Strukturen des Gates ein unzureichendes Abschnür- und Sperverhalten zeigen.
Die Dotierung der Driftzone zwischen Gate und Drain bestimmt die maximale
Sperrspannung. Hohe Sperrspannungen erfordern eine geringe Dotierung der Driftzone, was
aber mit einem hohen Driftzonen-Widerstand einhergeht.
Die Nachteile der bisher übliches Technik für vertikale FETs für hohe Leistungen sind
folgende:
- - Die vertikale Kanalzone hat nur dann eine gute Abschnürung zur Folge, wenn das Verhältnis von Kanalbreie zur -länge sehr viel kleiner als "1" ist. Die Länge des Kanals bzw. seine Tiefe ist allerdings technologisch beschränkt. Die Grenzen der lateralen Strukturierung die durch die Maskentechnik gegeben sind, verhindern dann die Einstellung des genannten günstigen Verhältnisses zwischen Kanalbreite auf - länge. Das hat ein schlechtes Abschnürverhalten d. h. geringe Spannungsverstärkung zur Folge.
- - Für hohe Sperrspannungen werden eine geringe Dotierung und eine entsprechend große Länge der Driftzone erforderlich. Durch den daraus resultierenden hohen Widerstand ("On-Widerstand") der Driftzone wird die maximale Stromdichte stark eingeschränkt. Für Silizium-Leistungsbauelemente finden derartige Strukturen folglich keine Verwendung.
Der Erfindung liegt die Aufgabe zugrunde, einen vertikalen Feldeffekt-Transistor hoher
Leistung und Spannungsfestigkeit der eingangs genannten Art so weiterzuentwickeln, daß er
für höhere Sperrspannungen ausgelegt werden kann und gleichzeitig die Leitfähigkeit im
eingeschalteten Zustand verbessert ist.
Diese Aufgabe wird durch die im Kennzeichen des Anspruchs 1 aufgeführten Merkmale
gelöst.
Weiterbildungen der Erfindung und ein Verfahren zur Herstellung von erfindungsgemäßen
vertikalen Feldeffekt-Transistoren sind in den Unteransprüchen enthalten.
Einsatzgebiete der Erfindung sind u. a hochsperrende Bauelemente für die Antriebstechnik.
Solche Bauelemente können beispielsweise für Umrichter in Elektroantrieben verwendet
werden.
Das Wesen der Erfindung besteht darin, daß die Gateregion in dem vertikalen Bauelement
zunächst lateral ausgebildet ist und eine große horizontale Ausbreitung aufweist. Diese
laterale Kanalzone wird durch das vergrabene Gate in Verbindung mit dem Gate an der
Oberfläche besonders gut steuerbar. Der Strom fließt dabei durch eine Verbindungszone und
ein Durchlaßgebiet. Darunter liegt die Driftzone, welche einerseits den Stromfluß zum
Drainkontakt ermöglicht, andererseits aber die Sperrspannung aufnimmt.
Die erfindungsgemäße Zonenstruktur hat den Vorteil, daß die Steuerung des Transistors von
der Driftzone entkoppelt ist und dadurch können beide Bereiche unabhängig voneinander
optimiert werden. Außerdem kann erreicht werden, daß sich das Bauelement bei fehlender
Steuerspannung am Gate im ausgeschalteten Zustand befindet und zwar unabhängig von der
Dicke und Dotierung der Kanalzone.
Für die Driftzone sind die Spannungsfestigkeit und der On-Widerstand des Materials von
entscheidender Bedeutung. Günstig sind deshalb halbleitende Materialien mit einer großen
Bandlücke (SiC, Diamant, AlN, GaN, BN), welche hohe Durchbruchspannungen bei im
Vergleich zu Silizium erheblich höheren Dotierungen erreichen.
Das Substrat soll möglichst niederohmig sein. Als Material für das Substrat kann entweder
das gleiche Material wie für die Driftzone genommen werden oder auch Silizium.
Weitere Vorteile sind:
- 1. Beispielsweise kann die Dotierung im Kanal von der Driftzone verschieden gewählt werden, so daß in der Kanalzone ein geringerer Beitrag zum On-Widerstand entsteht.
- 2. Die Kanallänge kann beliebig variiert werden. Einerseits muß sie groß genug sein, um gute Abschnüreigenschaften zu gewährleisten, andererseits klein genug, um den On- Widerstand möglichst gering zu halten.
- 3. Heteroepitaxie bzw. Heteropolytypepitaxie ist möglich. Das Material bzw. der Polytyp für die Kanalzone besitzt dabei die höhere Mobilität und damit den geringeren On-Widerstand.
- 4. Insbesondere ist ein Schaltzustand, bei dem der Transistor normalerweise aus geschaltet ist (Normally-Off) ist, gewährleistet. Die Dotierung der Epitaxieschicht kann entgegen der des Sourcegebietes gewählt werden.
Beispiele für die Erfindung werden nachstehend anhand der Zeichnung näher erläutert.
Dabei zeigt:
Fig. 1 einen Querschnitt durch das streifenförmige Bauelement;
Fig. 2 die wesentlichen Abmessungen eines Bauelements;
Fig. 3-5 die wesentlichen Schritte zur Herstellung eines erfindungsgemäßen Transistors
und
Fig. 6 die Ergebnisse einer Simulation des Betriebs eines Bauelements nach Fig. 2
und
Fig. 7-9 alternative Ausführungsformen des Bauelementes.
Der erfindungsgemäße vertikale Feldeffekt-Transistor 1 ist in Fig. 1 und 2 dargestellt und
besteht im wesentlichen aus dem Substrat 2 (n+- oder p+-dotiert), an dessen Unterseite der
Drainkontakt 3 angebracht ist, der Driftzone 4, welche eine n--Dotierung aufweist, dem
vergrabenen Gate 7, welches sich nur teilweise über die Driftzone 4 erstreckt und welches
p+-dotiert ist, der Kanalzone 5, der in diese Kanalzone eingebetteten Source-Region 6,
welche n+-dotiert ist und einem unter dem Gateoxid 17 liegenden Verbindungsgebiet 18,
welches n-dotiert ist.
Als Material für das Substrat kann entweder das gleiche Material wie die Driftzone
genommen werden oder auch Silizium. Das Substrat soll natürlich möglichst niederohmig
sein. Das Driftzonenmaterial kann halbleitender Diamant, AlN, GaN, ein anderes Nitrid oder
SiC sein. Dabei ist die Spannungsfestigkeit des Materials die entscheidende Größe. Die
Kanalzone 5 besteht vorzugsweise aus dem gleichen Material wie die Driftzone 4, jedoch ist
das Material so auszuwählen, daß die Majoritätsladungsträger dort eine möglichst hohe
Mobilität besitzen.
Bei einem vorteilhaften Ausführungsbeispiel der Erfindung für hohe Sperrspannungen von
beispielsweise 1500 V wird als Material für die Driftzone ein hexagonaler Polytyp von SiC
(4H oder 6H) verwendet. Die n-dotierte Driftzone hat eine Konzentration der Dotierung von
ND = 8 . 1015 cm-3. Die Tiefe c der Driftzone beträgt c = 14 µm. Die Maße sind in Fig. 2
eingetragen. Die Driftzone 4 erstreckt sich über die gesamte Breite des Bauelements.
Das vergrabene Gate 7 ist in Fig. 2 ebenso wie das gesamte Bauelement nur zur Hälfte
dargestellt. Seine Stärke beträgt vorzugsweise b = 0,5 µm. Das Sourcegebiet 6 hat eine
Breite von m = 4 µm, das vergrabene Gate entsprechend eine Breite von 6 µm. Für jedes
Bauelement bleibt neben dem vergrabenen Gate ein Durchlaßgebiet 14 unterhalb des
Verbindungsgebiets 18 übrig, welches sich für die ganze Anordnung vorzugsweise
streifenförmig parallel zu den Elektroden erstreckt. Die Breite beträgt vorzugsweise etwa
1 = 2 µm. Die Tiefe der Kanalzone 5 beträgt a = 0,25 µm. Die Kanallänge L beträgt 2 µm. Die
Kanalzone besteht vorzugsweise aus 4H-SiC, welches epitaktisch aufgewachsen ist. Die
Dotierung der Kanalzone 5 beträgt wie die des Verbindungsgebiets
N = 1017 cm-3.
Fig. 6 zeigt Computer-Simulationsergebnisse für das in Fig. 2 dargestellte Bauelement.
Aufgetragen ist die Drain-Stromdichte in Abhängigkeit von der Drain-Source-Spannung für
verschiedene Gate-Spannungen Vgs. Die Durchbruchspannung beträgt ca. 1500 V ab. Der
On-Widerstand wird zu Ron = 1,1 . 10-2 Ωcm-2, bestimmt, bei Vgs = 20 V. Auch das
Sättigungsverhalten des Drainstroms wird deutlich.
Es ist allgemein bekannt, daß andere Durchbruchspannungen durch entsprechende Anpassung
der Driftzonen-Dotierung ND eingestellt werden können. Alternativ zu der üblichen
streifenförmigen Auslegung des Bauelements bieten sich zellenförmige (z. B. hexagonale)
oder rotationssymmetrische Anordnungen an.
Bei Ausführungen für sehr hohe Sperrspannungen kann es vorteilhaft sein, wenn das Substrat
p+-dotiert oder bei sehr dünnen Substraten lateral abwechselnd p- und n-dotiert wird und
damit als drainseitiger Emitter durch eine Ladungsträgerüberschwemmung der Driftzone den
On-Widerstand weiter herabsetzt. Eine Alternative (bei p+-dotiertem Substrat) besteht darin
eine zusätzliche, n-dotierte "Pufferschicht" zwischen Driftzone und Substrat einzufügen.
Der Gatekontakt 20 an der Oberfläche kann mit dem vergrabenen Gate 7 entlang der
Leiterbahn punktuell verbunden werden oder aber an den Rändern, an welchen das
vergrabene Gate an die Oberfläche geführt wird.
In der beschriebenen Ausführungsform ist das vergrabene Gate 7 mit dem Sourcekontakt 8
kurzgeschlossen, so daß die Steuerung des Kanals im wesentlichen durch die Oberflächen-
Gatezone 17 erreicht wird.
Die Breite 1 der Lücke im Gate 7, dem sogenannten Durchlaßgebiet 14, kann je nach
Dotierung zwischen 0,2 µ und 20 µ variieren. Dabei ist für eine höhere Dotierung der
niedrigere und für eine niedrigere Dotierung der höhere Wert für 1 vorzusehen.
Vorzugsweise ist die Breite des Verbindungsgebietes 18 gleich der Breite des
Durchlaßgebiets 14. Die Breite des Verbindungsgebietes kann bis zu 50% gegenüber der
Breite des Durchlaßgebietes variieren. Dies hängt im wesentlichen von den Justiertoleranzen
ab. Während die Kanallänge L von 0,2 µ bis 5 µ variieren kann, ist die Tiefe der Kanalzone 5
unkritisch, sollte aber nicht zu groß sein.
Wie Fig. 7 zeigt, wird in einer weiteren bevorzugten Ausführungsform der Erfindung der
leitfähige Kanal durch eine weitere Dotierzone 19 fest hergestellt und durch eine
entsprechende Spannung am obenliegenden Gate 20 abgeschnürt.
Fig. 8 zeigt eine weitere bevorzugte Ausführungsform, bei der das Verbindungsgebiet 18
selbstjustierend zum obenliegenden Gate hergestellt wird. Hierbei entsteht auf der Source-
Seite 6 eine spiegelbildlich zum Verbindungsgebiet 18 liegende gleichartige Dotierzone. Die
Herstellung kann beispielsweise durch Ionenimplantation erfolgen. Hierdurch wird die Länge
des Kanals besonders exakt eingestellt.
In Fig. 9 wurde das Verbindungsgebiet 18 gleichzeitig mit dem Source-Gebiet 6 erstellt (z. B.
durch Ionenimplantation selbstjustierend zum obenliegenden Gate 20). Dabei wird die
Kanalzone 5 lateral auf die Ausdehnung des vergrabenen Gates 7 begrenzt. Dies kann
beispielsweise durch gleichzeitige Mehrfachimplantation der Kanal- und der Gatezone
erreicht werden.
Auch die Strukturen in Fig. 8 und Fig. 9 können vorzugsweise mit einer zusätzlichen
Dotierzone wie nach Fig. 7 hergestellt werden.
Das zusätzliche Kanalgebiet 19 wird beispielsweise durch Ionenimplantation in seiner Tiefe
und Dotierung technolgisch sicher und einfach eingestellt, so daß ein leichtes Abschnüren des
Stromflusses auch mit kleinen Spannungen am obenliegenden Steuergate 20 erreicht werden
kann.
Ohne Kurzschluß zwischen Gate 7 und Sourcekontakt 8, kann das vergrabene Gate 7
beispielsweise auch mit einer entsprechenden Vorspannung zur Beeinflussung der
Schwellenspannung des obenliegenden Gates 20 verwendet werden.
Als Material für das Bauelement kommen alle Halbleiter mit großem Bandabstand in Frage.
Solche Materialien sind z. B. Siliziumkarbid, AlN, GaN, BN und halbleitender Diamant. Diese
Materialien werden eingesetzt, wenn es auf hohe Spannungsfestigkeit ankommt. Sie werden
im allgemeinen auf einem Substrat aus gleichem Material wie die Driftzone oder Silizium
abgeschieden oder gebondet. Das Bonden ist ein Verfahren, bei welchem zwei
Halbleiterscheiben aufeinandergelegt und mittels hoher Temperatur miteinander verbunden
werden.
Im folgenden wird ein Herstellungsverfahren für ein bevorzugtes Bauelement beschrieben.
Zunächst wird SiC, das Ausgangsmaterial für das Bauelement als n-Schicht 4, epitaxial auf
einem niederohmigen, halbleitendem Substrat 2 abgeschieden. Die Dotierung ND wird
entsprechend der maximalen Sperrspannung gewählt, ebenso die Dicke. Darauf wird, wie in
Fig. 3 dargestellt, eine Maske 12 aus SiO2 aufgebracht und eine p+-Zone 7 durch
Ionenimplatation erzeugt. In einem weiteren Schritt wird die Maske 12 entfernt und, wie Fig.
4 zeigt, eine Kanalzone 5 epitaxial abgeschieden. Dicke und Dotierung sind sowohl für eine
gute Kanalleitfähigkeit als auch für günstige Sperreigenschaften zu optimieren. Bei SiC kann
dies auch durch Polytypwechsel erreicht werden. Anschließend werden jeweils durch
Maskierung und Ionenimplantation die Zonen 6 und 18 erzeugt. Darauf folgt die Oxidation
zur Herstellung der Isolierschicht 17 für das obenliegende Gate.
Als weiterer Schritt wird entsprechend Fig. 5 die Kontaktierung des vergrabenen Gates und
die Herstellung des obenliegenden Gates durchgeführt. Sie besteht darin, daß zunächst ein
Graben geätzt, und Metall 11 aufgebracht und strukturiert wird. Als Metalle kommen
beispielsweise Aluminium, Titan, Ni oder NiCr in Frage. Die Rückseite des Substrats wird in
üblicher Weise kontaktiert und bildet den Drainkontakt 3, der in Fig. 2 schematisch
dargestellt ist.
Claims (24)
1. Leistungs-Feldeffekt-Transistor mit einem auf einem Substrat angebrachten
Drainkontakt, einer Driftzone, einem Gate- und einem Sourcekontakt, wobei die
Elektrodenanordnung des Feldeffekt-Transistors mit einem vergrabenen Gate
überwiegend vertikal ausgeführt ist,
dadurch gekennzeichnet,
daß die Kanalzone (5) im wesentlichen lateral entlang der vergrabenen Gatezone (7)
und dem obenliegenden Gate (20) angeordnet ist und über ein Verbindungsgebiet (18)
und ein Durchlaßgebiet (14) mit der Driftzone (4) verbunden ist.
2. Leistungs-Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die
Polarität der Dotierung der vergrabenen Gatezone (7), entgegengesetzt derjenigen der
Driftzone (4) und die der Kanalzone (5) und des Substrats (2) unabhängig
voneinander gleich oder entgegengesetzt der Driftzone (4) ist.
3. Leistungs-Feldeffekt-Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Driftzone (4) aus dem Halbleitermaterial mit großem Bandabstand besteht.
4. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß das Substrat (2) aus dem gleichem Material wie die Driftzone
(4), bzw. einem Polytyp desselben, besteht, welches möglichst niederohmig dotiert ist.
5. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß das Substrat (2) aus Silizium besteht, welches möglichst
niederohmig dotiert ist.
6. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß das Substrat (2) aus SiC besteht, welches möglichst niederohmig
dotiert ist.
7. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, daß die Kanalzone (5) aus einem Halbleitermaterial besteht, welches
epitaktisch aufgewachsen ist.
8. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die Kanalzone (5) aus einem Halbleiter mit hoher Beweglichkeit
besteht, welches epitaktisch aufgewachsen ist.
9. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß die Kanalzone aus 3C-SiC besteht.
10. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß die Kanalzone aus 4H-SiC besteht.
11. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß die Kanalzone aus Silizium besteht.
12. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß die Kanalzone aus GaAs besteht.
13. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 12, dadurch
gekennzeichnet, daß der vergrabene Gate-Kontakt (11) in einem Randbereich
freigelegt und kontaktiert ist.
14. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 13, dadurch
gekennzeichnet, daß die Oberflächen-Gatezone (20) mit dem Gate (7) leitend
verbunden ist.
15. Leistungs-Feldeffekt-Transistors nach einem der Ansprüche 1 bis 13, dadurch
gekennzeichnet, daß die vergrabene Gatezone (7) mit dem Source-Kontakt (8)
elektrisch kurzgeschlossen ist und zur Steuerung der Kanalzone die Oberflächen-
Gatezone (20) getrennt kontaktiert ist.
16. Leistungs-Feldeffekt-Transistors nach einem der Ansprüche 1 bis 15, dadurch
gekennzeichnet, daß für SiC die Kanalzone mit N = 1015 bis 1018 cm-3 dotiert ist.
17. Leistungs-Feldeffekt-Transistors nach einem der Ansprüche 1 bis 16, dadurch
gekennzeichnet, daß für SiC die Driftzone mit N = 1013 bis 1017 cm-3 dotiert ist.
18. Leistungs-Feldeffekt-Transistor nach einem der Ansprüche 1 bis 17, dadurch
gekennzeichnet, daß das Verbindungsgebiet (18) etwa so breit wie das
Durchlaßgebiet (14) ausgeführt ist, und daß dessen Breite nur um max. 50% von der
Breite des Durchlaßgebietes abweicht.
19. Verfahren zum Herstellen eines Leistungs-Feldeffekt-Transistors mit einem auf einem
Substrat angebrachten Drainkontakt, einer Driftzone, einem Gate- und einem
Sourcekontakt, wobei die Elektrodenanordnung des Feldeffekt-Transistors mit einem
vergrabenen Gate überwiegend vertikal ausgeführt ist, nach Anspruche 1, dadurch
gekennzeichnet, daß auf einem niederohmigen Substrat (2) eine Driftzone (4) abge
schieden wird, daß eine mit einem Durchlaß (14) versehene Gatezone (7) mit einer
Dotierung, deren Polarität der Dotierung der Driftzone entgegengesetzt ist, erzeugt
wird, daß darauf eine Kanalzone (5) abgeschieden und ein Sourcegebiet und
Verbindungsgebiet in die Kanalzone implantiert wird und daß anschließend die
Kontaktierung der Gate-, Source- und Draingebiete durchgeführt werden.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die vergrabene Gatezone
(7) durch Ionenimplantation in die Driftzone erzeugt wird, wobei der Durchlaß (14)
durch eine Maskierung hergestellt wird.
21. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die Gatezone (7)
epitaktisch auf die Driftzone (4) aufgewachsen wird, wobei das Durchlaßgebiet (14)
durch Ionenimplantation erzeugt wird.
22. Verfahren zum Herstellen eines vertikalen Feldeffekt-Transistors nach einem der
Ansprüche 19 bis 21, dadurch gekennzeichnet, daß auf einem niederohmigen Substrat
(2) eine Epitaxieschicht abgeschieden wird, daß durch eine tiefe Ionenimplantation
eine Gatezone (7) mit einer Dotierung, deren Polarität der Dotierung der
Epitaxieschicht entgegengesetzt ist, hergestellt wird, daß dabei die Epitaxieschicht in
eine Driftzone (4) und eine Kanalzone (5) geteilt wird, welche mit einem durch
Maskierung entstehenden Durchlaß (14) verbunden sind, und daß an die Implantation
des Sourcegebietes anschließend die Kontaktierungen der Gate-, Source- und
Draingebiete durchgeführt werden.
23. Verfahren nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet, daß der
Gatekontakt (11) in einem geätzten Graben hergestellt wird.
24. Verfahren nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet, daß die
Gatezone (7) mittels einer die Kanalzone durchdringenden Ionenimplantation an die
Oberfläche geführt und dort kontaktiert wird.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19608003A DE19608003C2 (de) | 1996-03-04 | 1996-03-04 | Leistungs-Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
| PCT/EP1997/000925 WO1997033322A1 (de) | 1996-03-04 | 1997-02-26 | Leistungs-feldeffekt-transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19608003A DE19608003C2 (de) | 1996-03-04 | 1996-03-04 | Leistungs-Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19608003A1 DE19608003A1 (de) | 1997-09-11 |
| DE19608003C2 true DE19608003C2 (de) | 2001-11-29 |
Family
ID=7786987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19608003A Expired - Lifetime DE19608003C2 (de) | 1996-03-04 | 1996-03-04 | Leistungs-Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19608003C2 (de) |
| WO (1) | WO1997033322A1 (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281521B1 (en) | 1998-07-09 | 2001-08-28 | Cree Research Inc. | Silicon carbide horizontal channel buffered gate semiconductor devices |
| US6107127A (en) * | 1998-09-02 | 2000-08-22 | Kocon; Christopher B. | Method of making shallow well MOSFET structure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2205749B1 (de) * | 1972-11-09 | 1978-03-31 | Teszner Stanislas | |
| DE2611338C3 (de) * | 1976-03-17 | 1979-03-29 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Feldeffekttransistor mit sehr kurzer Kanallange |
| EP0077337A1 (de) * | 1981-02-23 | 1983-04-27 | Motorola, Inc. | Mos-leistungstransistor |
| US4454523A (en) * | 1981-03-30 | 1984-06-12 | Siliconix Incorporated | High voltage field effect transistor |
| US4956700A (en) * | 1987-08-17 | 1990-09-11 | Siliconix Incorporated | Integrated circuit with high power, vertical output transistor capability |
| JPH01196873A (ja) * | 1988-02-02 | 1989-08-08 | Sharp Corp | 炭化珪素半導体装置 |
| FR2695253B1 (fr) * | 1990-05-09 | 1997-09-19 | Int Rectifier Corp | Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde. |
| US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
-
1996
- 1996-03-04 DE DE19608003A patent/DE19608003C2/de not_active Expired - Lifetime
-
1997
- 1997-02-26 WO PCT/EP1997/000925 patent/WO1997033322A1/de active Application Filing
Non-Patent Citations (1)
| Title |
|---|
| Modern Power Devices, John Wiley a. Sons, N.Y. 1987 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1997033322A1 (de) | 1997-09-12 |
| DE19608003A1 (de) | 1997-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0886883B1 (de) | Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten | |
| DE69622295T2 (de) | MIS-Anordnung und Verfahren zur Herstellung | |
| EP0772889B1 (de) | Halbleiterbauelement mit hochsperrendem randabschluss | |
| DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
| DE19702110B4 (de) | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE69535441T2 (de) | Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl | |
| DE69524777T2 (de) | Selbstausgerichteter feldeffekttransistor für hochfrequenzanwendungen | |
| EP0715771B1 (de) | FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG | |
| DE4405682C2 (de) | Struktur einer Halbleiteranordnung | |
| DE4319071C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE19629088A1 (de) | Vertikaler Siliziumcarbid-Feldeffekttransistor | |
| DE19931324A1 (de) | Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung | |
| DE112018008178T5 (de) | Halbleitereinheit | |
| DE102018103849A1 (de) | Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode | |
| DE19644821C1 (de) | Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften | |
| DE112017002113B4 (de) | Halbleitereinheit | |
| DE112017003513B4 (de) | Halbleitereinheit und Verfahren zur Herstellung derselben | |
| DE19641838A1 (de) | Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen | |
| DE2937261A1 (de) | Mos-feldeffekttransistor | |
| DE4430732C2 (de) | Vertikaler Feldeffekt-Transistor hoher Leistung und Verfahren zu dessen Herstellung | |
| DE4104588B4 (de) | Halbleiterbauelement mit einem Leitfähigkeitsmodulations-MISFET | |
| DE2724165A1 (de) | Oberflaechen-feldeffekttransistorvorrichtung | |
| DE112021002166T5 (de) | Halbleitervorrichtung | |
| DE19608003C2 (de) | Leistungs-Feldeffekt-Transistor und Verfahren zu seiner Herstellung | |
| EP4055632A1 (de) | Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: DAIMLERCHRYSLER AG, 70327 STUTTGART, DE |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: DAIMLER AG, 70327 STUTTGART, DE |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: CREE, INC., DURHAM, N.C., US |
|
| 8328 | Change in the person/name/address of the agent |
Representative=s name: KLUIN, J., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 405 |
|
| R071 | Expiry of right |