[go: up one dir, main page]

JPS5835919A - 金属半導体接合電極の製造方法 - Google Patents

金属半導体接合電極の製造方法

Info

Publication number
JPS5835919A
JPS5835919A JP13419681A JP13419681A JPS5835919A JP S5835919 A JPS5835919 A JP S5835919A JP 13419681 A JP13419681 A JP 13419681A JP 13419681 A JP13419681 A JP 13419681A JP S5835919 A JPS5835919 A JP S5835919A
Authority
JP
Japan
Prior art keywords
layer
thickness
formation
heat treatment
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13419681A
Other languages
English (en)
Other versions
JPH0139222B2 (ja
Inventor
Yoshiki Wada
和田 嘉記
Yasuhiro Kawasaki
康弘 川崎
Shuichi Kanamori
金森 周一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13419681A priority Critical patent/JPS5835919A/ja
Publication of JPS5835919A publication Critical patent/JPS5835919A/ja
Publication of JPH0139222B2 publication Critical patent/JPH0139222B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、チタン化合物やチタン合金を電極材料とする
金属半導体接合電極の製造方法に関するものである。
従来の金属半導体接合電極は、下地半導体(例えばSi
 、 GaAs等)上に直接金属層を設けて構成したも
の、又は下地半導体上にチタニウム(T1)層(第1層
)を形成しさらにその上に金属層(第2層)を設けて構
成したものがある。。
このうち前者に於いては、後に示すように逆方向耐圧が
非常に低くなったり、また、製造後の特性のばらつきが
多いために量産に適さないという欠点があった。
一方、後者に於いては、Ti層の使用目的が第2層の金
属と下地半導体の間の応力を減少させ接着力を増すこと
にあったため、製造時の厚さ制御が容易で歩留りも良い
ように、厚いT1層(例えば厚さ500人)が用いられ
ていた。従って、第2層の金属(電極材料)と半導体で
決まる固有のシヨ、トキー障壁の高さと電気伝導特性を
得ることが出来ず、第1層のT1とで決まる特性が得ら
れるだけであるという欠点があった。
本発明はこれらの欠点を解決するために、第1層のT1
の厚さを薄くして熱処理を行うことを特徴としたもので
あり、以下図面を用いて詳細に説明する。
第1図は本発明の実施例であり、製造された金属半導体
接合電極の断面図である。図において、1はn形砒化ガ
リウム(GaAs )ウェハ、2はこのウェハ1の裏面
に設けた金・ゲルマニウム・ニッケル製オーミック電極
、3はチタニウム(T1)層(第1層)、4は窒化チタ
ニウム(TiN )層(第2層)、5はT1層(第3層
)、6はアルミニウム(Al)層(第4層)である。
次に本発明の製造方法の主要工程を説明する。
■ ウェハ1の裏面に金・ゲルマニウム合金を蒸着し、
次いでニッケルを蒸着し、その後水素雰囲気中で加熱し
て金・ゲルマニウム・ニッケル製オーミック電極2を形
成する。
■ ウェハ1の表面に第1層となる厚さ100Aの71
層3を例えばスパッタ法で形成する。
■ 上記第1層上に第2層となる厚さ500人のTiN
層4を窒素プラズマ中でTiをリアクティブスパッタ法
で形成する。
■ 上記第2層上に第3層となる厚さ100XのTi層
5を例えばスパッタ法で形成する。
■ さらにその上に第4層として厚さ3000人のA/
層6を例えば蒸着で形成する。
■ 次に第1層から第4層で形成された電極な直径20
0μmの大きさに写真食刻法で整形する。
■ その後450°Cの水素雰囲気中にて30秒間の熱
処理を加える。なお、この熱処理工程は、第1層と第2
層又は第2層の形成中に行なってもよい。
以上の工程により本発明の金属半導体接合電極が構成さ
れる。なお、各層の厚さ並にその形成方法については、
本実施例に限定されるものではない。
第2図及び第3図は、裏面のオーミック電極2に対し表
面の電極(A1層6)をそれぞれ正(順方向)と負(逆
方向)にバイアスした時の電流電圧特性である。図にお
いて、7は上記の実施例すなわち本発明の製造方法によ
り作られた場合の代表的な特性であり、8は従来技術す
なわち第1層に相当するTi層を用いないで作成した場
合の代表的な特性例である。
第3図から、本発明による電極は、従来方法による場合
に比べ十分高い逆方向耐圧を有することが明らかである
。本発明は上記の利点に加えさらに次のような利点を有
する。すなわち、第2図の順方向特性から求まるショッ
トキー障壁の高さは、本発明の場合は0.9eVであり
、この値は従来方法の場合より0.3eV高くなってい
る。別に測定した容量電圧特性から求めた障壁の高さは
、両者ともほとんど等しい値で1.1eVとなっている
ことから、本実施例の順方向特性は従来技術の場合に比
べ格段に改善されていることが分かると共に、第2層と
なるTiNとウェノ・のGaAsで決まる大きな障壁の
高さを示していることが分かる。ちなみに、T1のみを
GaAs上に形成した金属半導体接合電極の障壁の高、
さは、本実施例の値より0.2eV低い値を示す。
上記の実施例に於いて、第1層の71層3があるにも拘
らず第2層の物質固有の特性が得られる理由は、前記の
熱処理により第1層のT1がGaAsと接合を形成した
後、第2層のTiNと反応することにあると考えられる
。T1の厚さは、膜厚の制御性と均一性および実用的に
反応可能な厚さから制限され10乃至150Xである0 熱処理の条件は、前記の実施例に限らず、活性化エネル
ギー1.3eVのアレニウス則で定まる450℃30秒
相当以上の熱処理でも同様の効果が得られることを確認
した。
以上は、第2層にTiNを用いた例について述べたが、
TINが高融点であるにも拘らず上記の効果がでること
から、上記の反応はTiNに固有のものではなく、従っ
て、第2層はTiNに限らず金属的性質を示すチタン化
合物(例えばTiC等)やチタン合金(例えばTi−W
、 Ti−Mo等)の場合でもT iNの場合と同様で
あることは言うまでもない。
さらに、上記の説明は良好な表面状態を得にくい化合物
半導体に共通の技術であるため、半導体基板(ウェハ1
)は上記の例にあったGaAsに限定されるものではな
く、例えばGaAlAs 、 GaP等1)であっても
よい。
以上説明したように、本発明の方法により製造された金
属半導体接合電極は、製造が容易であること、高い逆方
向耐圧を有すること、第2層の物質で定まるショットキ
ー障壁の高さを容易に得られること等の利点を有するた
め、高耐圧ダイオード、集積回路内のレベルシフトダイ
オード等への利用価値が高い。
【図面の簡単な説明】
第1図は本発明により製造された金属半導体接合電極の
断面図、第2図は本発明及び従来技術による電極の順方
向電流電圧特性、第311′は本発明及び従来技術によ
る電極の逆方向電流電圧特性である。 1・・・ウェハ(半導体基板) 2・・・オーミック電極 3・・・チタニウム(Ti)!(第1層)4・・・窒化
チタニウム(TiN )層(第2層)5・・・チタニウ
ム(T1)層(第3層)6・・アルミニウム(Al)層
(第4層)7・・・本発明の実施例による電極の特性8
・・・従来技術による電極の特性 特許出願人 日本電信電話公社 代理人弁理士 中 村 純之助

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体表面上に10乃至150穴の厚さを有する
    チタニウムよりなる第1層を形成する工程と、該第1層
    上にチタニウムの化合物又はチタニウムを含有する合金
    よりなる第2層を形成する工程と、該第1層と該第2層
    又は該第2層の形成中あるいは形成後に熱処理を行なう
    工程を有することを特徴とした金属半導体接合電極の製
    造方法。
JP13419681A 1981-08-28 1981-08-28 金属半導体接合電極の製造方法 Granted JPS5835919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13419681A JPS5835919A (ja) 1981-08-28 1981-08-28 金属半導体接合電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13419681A JPS5835919A (ja) 1981-08-28 1981-08-28 金属半導体接合電極の製造方法

Publications (2)

Publication Number Publication Date
JPS5835919A true JPS5835919A (ja) 1983-03-02
JPH0139222B2 JPH0139222B2 (ja) 1989-08-18

Family

ID=15122672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13419681A Granted JPS5835919A (ja) 1981-08-28 1981-08-28 金属半導体接合電極の製造方法

Country Status (1)

Country Link
JP (1) JPS5835919A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224435A (ja) * 1985-03-29 1986-10-06 Toshiba Corp 半導体装置
JPH01179316A (ja) * 1988-01-05 1989-07-17 Nec Corp 化合物半導体装置の電極形成方法
US4923827A (en) * 1988-05-16 1990-05-08 Eaton Corporation T-type undercut electrical contact process on a semiconductor substrate
US4935805A (en) * 1988-05-16 1990-06-19 Eaton Corporation T-type undercut electrical contact on a semiconductor substrate
JPH0396229A (ja) * 1989-08-16 1991-04-22 American Teleph & Telegr Co <Att> 半導体デバイスにオーミック接点を形成する方法
JPH0463480A (ja) * 1990-07-02 1992-02-28 Sharp Corp 3―v族化合物半導体装置
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JP2000513882A (ja) * 1998-04-20 2000-10-17 ユニフェイズ レーザー エンタープライズ アーゲー ノンシリコン技術および方法に用いる窒化チタン拡散障壁

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55120132A (en) * 1979-11-30 1980-09-16 Sumitomo Electric Ind Ltd Manufacture of semiconductor element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55120132A (en) * 1979-11-30 1980-09-16 Sumitomo Electric Ind Ltd Manufacture of semiconductor element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224435A (ja) * 1985-03-29 1986-10-06 Toshiba Corp 半導体装置
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPH01179316A (ja) * 1988-01-05 1989-07-17 Nec Corp 化合物半導体装置の電極形成方法
US4923827A (en) * 1988-05-16 1990-05-08 Eaton Corporation T-type undercut electrical contact process on a semiconductor substrate
US4935805A (en) * 1988-05-16 1990-06-19 Eaton Corporation T-type undercut electrical contact on a semiconductor substrate
JPH0396229A (ja) * 1989-08-16 1991-04-22 American Teleph & Telegr Co <Att> 半導体デバイスにオーミック接点を形成する方法
JPH0463480A (ja) * 1990-07-02 1992-02-28 Sharp Corp 3―v族化合物半導体装置
JP2000513882A (ja) * 1998-04-20 2000-10-17 ユニフェイズ レーザー エンタープライズ アーゲー ノンシリコン技術および方法に用いる窒化チタン拡散障壁

Also Published As

Publication number Publication date
JPH0139222B2 (ja) 1989-08-18

Similar Documents

Publication Publication Date Title
JP3512659B2 (ja) 窒化物系iii−v族化合物半導体装置
JP6099298B2 (ja) SiC半導体デバイス及びその製造方法
JPH0864555A (ja) 半導体装置及びその製造方法
JPH03278466A (ja) 薄膜トランジスタおよびその製造方法
KR20140145588A (ko) 반도체 디바이스의 제조 방법
US9484425B2 (en) Biased reactive refractory metal nitride capped contact of group III-V semiconductor device
JPH0722141B2 (ja) 半導体素子の製造方法
JPS5835919A (ja) 金属半導体接合電極の製造方法
US5451544A (en) Method of manufacturing a back contact for semiconductor die
US5221638A (en) Method of manufacturing a Schottky barrier semiconductor device
CN114823879A (zh) 用于半导体器件的改进的后侧接触结构和对应的制造工艺
JP2611434B2 (ja) ショットキーバリアダイオードの製造方法
US11798807B2 (en) Process for producing an electrical contact on a silicon carbide substrate
CN111312811A (zh) 碳化硅欧姆接触结构及其制备方法
KR950005259B1 (ko) 반도체 장치의 제조방법
KR102730229B1 (ko) 반도체와 금속 간의 박리 방지를 위한 열처리방법
JPH06104424A (ja) ショットキバリヤ型ダイオード及びその製造方法
JPH0245976A (ja) 炭化ケイ素の電極形成方法
RU2575977C1 (ru) Способ формирования многослойного омического контакта к прибору на основе арсенида галлия
JPH05335348A (ja) 半導体装置
JPH03165035A (ja) 半導体装置の製造方法
JPH06204513A (ja) 太陽電池用オーミック電極の形成方法
CN119451197A (zh) 一种含多电势场板结构的器件及其制备方法
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
US20080006853A1 (en) Schottky Electrode of Nitride Semiconductor Device and Process for Production Thereof