JPS61224435A

JPS61224435A - 半導体装置

Info

Publication number: JPS61224435A
Application number: JP6521885A
Authority: JP
Inventors: Yuichi Mikata; 見方　裕一; Toshiro Usami; 俊郎宇佐美
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-03-29
Filing date: 1985-03-29
Publication date: 1986-10-06
Anticipated expiration: 2009-01-05
Also published as: JPH061774B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野〕本発明は半導体装置に係り、特に絶縁ゲート電界効果型
トランジスタの電極配線部を改良した半導体装置に関す
る。

［発明の技術的背景及びその問題点］従来、絶縁ゲート電界効果型トランジスタ（以下、ＭＯ
Ｓトランジスタという。）は次のような工程により製造
されている。

先ず、第２図（’ａ）に面方位（１００）のｎ型シリコ
ン基板１１上にフィールド酸化膜１２を形成すると共に
、該フィールド酸化［１１２下の基板１１表面にｎ型反
転防止層１３を形成する。続いて、同図（ｂ）に示すよ
うに、熱酸化処理を施して前記フィールド酸化膜１２で
分離された基板１１の島領域（素子領域）上に厚さ１０
０〜５００人のゲート酸化膜１４を形成する。引き続き
、全面のｎ型不純物をドープした多結晶シリコン躾を堆
積し、バターニングしてゲート電極１５を形成した後、
該ゲート電極１５及びフィールド酸化膜１２をマスクと
してｐ型不純物、例えばボロンをイオン注入し、活性化
して前記基板１１の島領域に互いに分離されたｐ＋型の
ソース領域１６及びドレイン領域１７を形成する。

次いで、同図（Ｃ）に示すように、ＣＶＤ−３ｉ０２膜１８を堆積した後、コンタクトホー
ル１９の開孔、Ａ１の蒸着、バターニングにより前記ソ
ース、ドレイン領域１６．１１とコンタクトホール１９
を通して接続するＡ１配線２０．２１を形成してＭｏＳ
トランジスタを製造する。

上述した方法によれば、ゲート電極１５を多結晶シリコ
ンにより形成することによって、該ゲート電極１５をマ
スクとしてｐ＋型のソース、ドレイン領域１６．１１を
ゲート電極１５に対して自己整合的に形成でき、しかも
ゲート電極１５の形成工程後に活性化のための高温熱処
理を採用できる特徴を有する。

しかしながら、多結晶シリコン躾は高濃度の不純物をド
ープしても比抵抗が１０°３Ωα程度しか下がらず、微
細な素子では高速動作が制限される。

また、素子の集積度が上るに伴ってソース、ドレインの
拡散層の深さが浅くなり、この浅い接合形成によって拡
散層の抵抗が高くなる。こうしたことは、トランジスタ
の寄生抵抗を増大させ、トランジスタ特性に開く影響を
与える。

このようなことから、ゲート電極を多結晶シリコン膜の
代りに金属又は金属珪化物を用いたり、又はゲート電極
を多結晶シリコン膜と該多結晶シリコン膜の上に積層し
た金属珪化物との二重構造により形成したりすることが
行われている。

金属を直接用いる場合は、金属とシリコンあるいは層間
絶縁膜が熱工程により反応を起こすことが多く、その後
の工程を低温で行なわなければならず、用途が限定され
てしまう場合が多い。従って、現在では金属珪化物を使
用することが多い。

金属珪化物としては、Ｐｔ、Ｔｉ、Ｍｏ５Ｗ。

Ｔ８等の珪化物が用いられており、特にチタン珪化物は
抵抗が低いために有望である。

上述したソース、ドレイン領域上及びゲート電極上への
金属珪化物の形成方法としては、例えば特開昭５７−９
９７７５号明細書に記載された方法が知られている。即
ち、先ず、ゲート電極が形成されたシリコン基板上にＳ
ｉＯ２膜を堆積し、ソース、ドレイン領域及びゲート電
極に対応するＳｉＯ２膜部分を選択的に除去した後、全
面に金属膜を堆積する。続いて、所定の温度にて熱処理
を施し、ソース、ドレイン領域上及びゲート電極上のみ
で金属珪化物形成反応を起こさせた後、未反応の金属膜
を選択的にエツチング除去してソース、ドレイン領域上
及びゲート電極上に金属珪化物を形成する。

しかしながら、かかる方法によりチタン珪化物を形成し
ようとすると、以下に示すような問題があった。

通常、金属珪化物を形成する方法としては、生産性等を
考慮して不活性ガス中での熱処理が採用される。この場
合、チタンは真空中でのゲッタ材料として用いられるこ
とからもわかるように、反応性の高い物質であるため、
不活性ガス中の酸素と反応し、酸化膜を形成する。この
場合、通常の拡散炉を用いると、酸素のリークをなくす
ことが雌しい。従って、熱処理中にチタンが酸化物とな
り、チタン珪化物を制御性よく形成することが困難とな
る。その結果、チタン珪化物の面抵抗も数Ω／口から数
にΩ／口とばらつき、ＬＳＩの歩留り低下を招くことに
なる。

［発明の目的］本発明は上記実情に鑑みてなされたもので、その目的は
、高融点金属又は高融点金属珪化物からなり、かつ低シ
ート抵抗で、雰囲気ガス等との反応を起こすことなく安
定して形成可能な電□極配線構造を有する半導体装置を
提供することにある。

［発明の概要］本発明は、例えば半導体基板上にＭｏＳトランジスタが
形成された半導体装置に於いて、前記半導体基板の主面
上に設けられたソース、ドレイン領域上、又はゲート電
極あるいは配線に用いる非単結晶シリコン層上に第１の
窒化チタニウム層を配設し、この第１の窒化チタニウム
層上に高融点金属層を配置するものである。さらに、こ
の高融点金属層上には第２の窒化チタニウム層を配置す
ると共に、この高融点金属層の側面部に絶縁層を配置し
、第２の窒化チタニウム層上に保護膜を配置するもので
ある。

このような構造であれば、活性な高融点金属が窒化チタ
ニウム層及び絶縁層で覆われているので、高融点金属と
、シリコンまたは雰囲気ガスとの反応を押えることがで
きる。

［発明の実施例］以下、図面を参照して本発明の一実施例を説明する。先
ず、第１図（ａ）に示すように面方位（１００）のｎ型
シリコン基板３１上にフィールド酸化膜３２を形成する
と共に、該フィールド酸化膜３２下の基板３１表面にｎ
型反転防止層３３を形成する。

続いて、熱酸化処理を施して、前記フィールド酸化１Ｉ
３２で分離された基板３１の島領域（素子領域）上に厚
さ１００〜５００人のゲート酸化膜３４を形成する。引
続き、同図（ｂ）に示すように、全面にｎ型不純物をド
ープした多結晶シリコン膜３５を堆積し、次に例えばチ
タンターゲーットを窒素雰囲気中でスパッタリングし、
窒化チタニウム層３６を２００人形成する。次いで、ア
ルゴン雰囲気中でスパッタリングを行ない、チタニウム
層３７を２０００人堆積する。続いて、再び窒化チタニ
ウム層３８を２００人堆積し、その後ｎ＋不純物をドー
ピングした非単結晶シリコン膜３９を堆積する。

その後、バターニングを行ない、ゲート電極４０を形成
した後、該ゲート電極４０及びフィールド酸化膜３２を
マスクとしてｎ型不純物、例えばボロンをイオン注入し
、ｐ＋のソース領域４１及びドレイン領域４２を形成す
る。

次に、同図（Ｃ）に示すように、プラズマＣＶＤ　（Ｃ
ｈｅｍｉｃａｌ　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ
　）により９ｉＱ２４３を堆積し、続いてＣＶＤ−８ｉ
０２４４を堆積した後、コンタクトホール４５の開孔、
Ａ１の蒸着、パターニングによりソース、ドレイン領域
４１．４２とコンタクトホール４５を通して接続するＡ
１配線４６．４７を形成してＭＯＳトランジスタを製造
する。

上記ＭＯＳトランジスタにあっては、活性なチタニウム
層３７を窒化チタニウム層３６．３８及び５１０２膜４
３で被覆しているので、チタニウムとシリコンの反応、
チタニウムと酸素等のガス雰囲気との反応を抑えること
が可能となり、チタニウムをゲート電極として用いるこ
とができる。このため、チタニウム層３γの厚さが４０
００人の場合、シート抵抗は４Ω／口と多結晶シリコン
を用いた場合の約２０分の−となる。このため、例えば
メモリのワード線として用いた場合、素子の高速化を実
現することができる。

また、例えばチタニウムｊ１３７を１０００人とした場
合でも、シート抵抗は多結晶シリコン膜の場合に比べて
約５分の−で、より平坦な構造を実現できるものである
。

尚、上記実施例に於いては、高融点金属としてチタニウ
ムを用いて説明したが、これに限定するものではなく、
タングステン、モリブデン、ジルコニウム、タンタル等
、さらにこれらの珪化物を使用してもよい。また、上記
実施例に於いては、本発明をゲート電極の構造に適用し
た例について説明したが、配線部に適用するようにして
もよいことは勿論である。

′［発明の効果］以上のように本発明によれば、高融点金属又は高融点金
属珪化物からなり、かつシリコンや雰囲気ガスとの反応
を起こすことのない安定した低シート抵抗の電極及び配
線構造を形成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る半導体装置の製造工程
を示す断面図、第２図は従来の半導体装置の製造工程を
示す断面図である。３１・・・ｎ型シリコン基板、３４・・・ゲート酸化膜
、３５・・・多結晶シリコン膜、３６・・・窒化チタニ
ウム層、３７・・・チタニウム層、３８・・・窒化チタ
ニウム層、３９・・・非単結晶シリコン膜、４０・・・
ゲート電極、４１・・・ソース領域、４２・・・ドレイ
ン領域。出願人代理人　弁理士　鈴　江　武　彦第１図第２図

Claims

【特許請求の範囲】

（１）半導体基板の一主面上に絶縁膜を介して設けられ
た非単結晶シリコン層と、この非単結晶シリコン層上に
設けられた第１の窒化チタニウム層と、この第１の窒化
チタニウム層上に設けられた高融点金属を含む層と、こ
の高融点金属を含む層の側面部を覆う絶縁層と、前記高
融点金属を含む層上に設けられた第２の窒化チタニウム
層と、この第２の窒化チタニウム層上に設けられた保護
膜とを具備したことを特徴とする半導体装置。
（２）前記高融点金属は、チタニウム、タングステン、
モリブデン、ジルコニウム、タンタルのうちのいずれか
一種、又は混合物である特許請求の範囲第１項記載の半
導体装置。
（３）前記保護膜は非単結晶シリコンで形成された特許
請求の範囲第１項又は第２項いずれか記載の半導体装置
。
（４）前記保護膜は酸化シリコンで形成された特許請求
の範囲第１項又は第２項いずれか記載の半導体装置。