[go: up one dir, main page]

JPS61135156A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS61135156A
JPS61135156A JP59256489A JP25648984A JPS61135156A JP S61135156 A JPS61135156 A JP S61135156A JP 59256489 A JP59256489 A JP 59256489A JP 25648984 A JP25648984 A JP 25648984A JP S61135156 A JPS61135156 A JP S61135156A
Authority
JP
Japan
Prior art keywords
silicide
film
silicon
layer
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59256489A
Other languages
English (en)
Inventor
Shiyoujirou Sugashiro
菅城 象二郎
Nobuyoshi Kobayashi
伸好 小林
Naotaka Hashimoto
直孝 橋本
Seiichi Iwata
誠一 岩田
Nobuyoshi Kashu
夏秋 信義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59256489A priority Critical patent/JPS61135156A/ja
Publication of JPS61135156A publication Critical patent/JPS61135156A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、珪化高融点金属を用いて不純物拡散層の低抵
抗化をはかった微細で高性能な半導体装置およびその製
造方法に関するものである。
〔発明の背景〕
高融点金属の珪化物を用いた不純物拡散層の低抵抗化に
ついては、従来、特開昭57−186341号に記載さ
れたように、スパッタ法等により不純物拡散層上に高融
点金属の珪化物を形成している。この方法はシリコン基
板中に応力を生じに<<、かつ結晶欠陥が生じにくいと
ともに、耐薬品性にすぐれ、均一な膜厚の珪化物が形成
できるなどのすぐれた性質を有している。しかしながら
上記方法では、高融点金属の珪化物を不純物拡散層上に
自己整合的に形成することができない、このため高融点
金属の珪化物膜の加工には、写真食刻法を用いる必要が
あり、半導体装置の微細化の妨げになっていた。
また、自己整合的に不純物拡散層上に高融点金属の珪化
物を形成して上記不純物拡散層の低抵抗化をはかる場合
について、どのような高融点金属の珪化物を、どのよう
に形成するかという点については今まで十分に論じられ
ていない。
珪化タングステン膜および珪化モリブデン膜は、シリコ
ン基板上に形成された場合に膜内の応力が他の高融点金
属の珪化物より小さく、シリコン基板内に結晶欠陥を生
じにくい、これは珪化タングステンおよび珪化モリブデ
ンの熱膨張係数とシリコンの熱膨張係数との差異が比較
的少ないためである。また珪化タングステンおよび珪化
モリブデンは、シリコン半導体工業でしばしば用いられ
る弗酸によってエツチングされないため、シリコン、半
導体装置の製造に関して極めて好都合である。
しかしシリコンと高融点金属との反応により均一な膜厚
の高融点金属の珪化物を形成する上では。
高融点金属として、チタン、タンタル、ニオブ、ハフニ
ウムおよびジルコニウムを用いる方が、高融点金属とし
てタングステンやモリブデンを用いるよりも好ましい、
これはシリコンと高融点金属との反応による高融点金属
における珪化物の形成機構に起因している。つぎにその
理由を記す、珪化物形成前にシリコンと高融点金属との
界面には。
高融点金属の被着前にシリコン表面に生成したシリコン
の自然酸化膜が介在している。高融点金属の珪化物を形
成するためにはこのシリコンの自然酸化膜を破壊し、シ
リコンと高融点金属とを直接接触させる必要がある。高
融点金属としてタングステンおよびモリブデンを選んだ
場合、これらの金属の酸化物生成の自由エネルギが酸化
シリコンの生成自由エネルギよりも大きいため、シリコ
ンの自然酸化膜を破壊するためには、高温にして熱的な
変動を用いる必要がある。しかし熱的な変動を用いて自
然酸化膜を破壊する場合は、膜厚が薄い個所のようにシ
リコン自然酸化膜の膜質か弱い個所で局部的に破壊し、
この部分で高融点金属の珪化物生成の反応が局部的に起
ってしまう、そのため生成した高融点金属の珪化物の膜
厚が不均一になり、粗表面になる。このことに関して。
Japanase J 、 Appl、 Phys、 
(1983年)■、L57−L59におけるNagas
awa他による“A  5elf−Aligned M
o −5ilicide Formation”と題す
る文献では、高融点金属被着後にイオン注入を行うこと
により、上記シリコンの自然酸化膜を破壊し均一な高融
点金属の珪化物を形成することに関して論じている。し
かしこの方法によると、高融点金属下部のシリコン基板
の結晶性が劣化し。
この劣化は高融点金属の珪化物形成後にも残存し、半導
体装置の信頼性を低下させる。
一方、高融点金属としてチタン、タンタル、ニオブ、ハ
フニウムおよびジルコニウムを用いた場合には、これら
の金属の酸化物生成自由エネルギが酸化シリコンの生成
自由エネル、ギと同程度か。
または小さいため、シリコンの自然酸化膜を還元し消滅
させることができる。このため均一な高融点金属の珪化
物生成が比較的容易に行われる。
上記のように、すべての点においてシリコン半導体装置
への適用に適した高融点金属の珪化物は従来見出されて
いない。
〔発明の目的〕
本発明は、シリコン膜と高融点金属膜との反応によって
形成される均一な膜厚の珪化タングステン膜あるいは珪
化モリブデン膜を設けて不純物拡散層の低抵抗化を行い
、高周波特性がすぐれた半導体装置およびその製造方法
を得ることを目的とする。
〔発明の概要〕
珪化タングステン膜および珪化モリブデン膜はシリコン
半導体装置の製造に対してすぐれた特性を有しているが
、これら高融点金属の珪化物を生成する場合に、シリコ
ン表面に介在するシリコンの自然酸化膜によって上記高
融点金属の珪化物生成が抑止され、膜厚が均一な珪化物
を形成することが妨げられていた。しかし第2図に示す
ように。
タングステン膜またはモリブデン膜と、シリコン膜1を
覆うシリコンの自然酸化膜3との間に、酸化物の生成自
由エネルギがシリコン酸化物の生成自由エネルギよりも
小さいか、または同程度の金属膜4を挿入することによ
って、つぎに示すように、上記問題点を解決することが
できた。
熱処理を行うと、上記金属膜4は珪化タングステンまた
は珪化モリブデンの形成に先立って上記シリコンの自然
酸化膜3を還元し、第3図に示すように自然酸化膜3を
消滅させ、新たに金属の酸化膜5を生成するが、この金
属酸化膜5は膜厚が0から10nmと極めて不均一であ
り、大部分の領域でタングステン膜あるいはモリブデン
膜2が、上記金属膜4を介してシリコン膜1と接触する
ことになる。すなわち熱処理によって上記金属膜4が珪
化物生成反応をしたのちに、タングステン膜またはモリ
ブデン膜2の珪化物反応が均一に起り、均一な膜厚の上
記金属の珪化物膜6と珪化タングステンまたは珪化モリ
ブデン膜7を形成することができる。
酸化物の生成自由エネルギが酸化シリコンの生成自由エ
ネルギより小さいか同程度である金属としては、チタン
、タンタル、ニオブ、ハフニウム、ジルコニウムおよび
これらの化合物が挙げられる。
また、これらの金属およびその珪化物の耐熱温度は10
00℃程度であるため、一般の半導体装置の製造に際し
ては差支えがない、このチタン、タンタル、ニオブ、ハ
フニウム、ジルコニウム、またはこれらの金属からなる
合金の膜厚は、シリコンの自然酸化膜をすべて還元でき
る厚さであれば十分である。この膜を厚くしすぎると、
珪化タングステンまたは珪化モリブデンの生成前に、上
記金属の厚い珪化物膜が生成され、シリコン基板の応力
が増大する。さらにこれら金属の珪化物中のシリコン元
素の拡散定数は、珪化タングステンまたは珪化モリブデ
ンのシリコン元素の拡散定数と同程度か大きい、このた
め自然酸化膜に覆われたシリコンと、これらの金属が直
接接触している部分での自他タングステンまたは珪化モ
リブデンの生成と並行し、この部分の周辺においても二
九ら金属の珪化物が形成されてしまう、さらにこの珪化
物中を経由してタングステン膜またはモリブデン膜中に
シリコンが供給されるため、結局自然酸化膜に覆われた
シリコンと上記金属との直接接触部の周辺においても珪
化タングステンまたは珪化モリブデンが形成されて′し
まう、この現象はブリッジングと言われ、半導体装置の
製造上好ましくない。
上記の点を考慮すると、チタン、タンタル、ニオブ、ハ
フニウム、ジルコニウム、またはこれらの金属の合金か
らなる金属膜の膜厚はIons以下にすることが望まし
い。
本発明による半導体装置およびその製造方法は。
開口部をもつ絶縁膜で覆われたシリコン半導体を有する
半導体装置において、開口部を有するシリコン半導体層
上に、チタン、タンタル、ニオブ、ハフニウム、ジルコ
ニウムのうち少なくとも一種の金属よりなる下部金属層
を被着する工程と、上記下部金属層上にタングステンま
たはモリブデンあるいはそれら両者よりなる上部金属層
を被着する工程と、窒素、水素、酸素、希ガス、水蒸気
のうち少なくとも一種類のガスよりなる雰囲気または真
空中で400℃以上の熱処理を行う工程とを含み、上記
下部金属層の珪化物と上部金属層の珪化物とを備え、か
つ上部開口部に接する部分の絶縁物の裏面より上記シリ
コン半導体層の内側に、上記下部金属層の珪化物の裏面
が位置するようにしたものである。
〔発明の実施例〕
つぎに本発明の実施例を図面とともに説明する。
第1図は本発明による半導体装置の一実施例を示す断面
図で、(a)、(b)、(c)はそれぞれ製造工程にお
ける断面図である。第1図(a)において、p型シリコ
ン単結晶基板lOの表面の所望の位置に、素子間の絶縁
分離領域となる二酸化シリコン膜11を通常の選択酸化
によって形成した。
つぎにシリコンの熱酸化反応によってゲート酸化膜12
を上記シリコン基板10の露出面上に5on11形成し
た。さらに多結晶シリコン膜13を通常の化学気相成長
法によって30on鵬の厚さに堆積し写真食刻法により
所望の位置の多結晶シリコン13をエツチングした。つ
ぎに通常の化学気相成長法を用いてりんガラス膜を50
0nm堆積し、引続き反応性イオンエツチングによりエ
ツチングを行い、上記りんガラス膜14および多結晶シ
リコン膜13に覆われていないゲート酸化膜の部分12
′を形成した。なお反応性イオンエツチングでは、シリ
コン基板10の表面に平行方向のエツチング速度が垂直
方向の速度に比して極めて遅いため、多結晶シリコン膜
13の側壁に沿いりんガラス14およびゲート酸化膜の
表面12′が残存する。その後通常のイオン打込みおよ
び熱処理によってn型不純物領域15を形成した。
つぎに希弗酸液を用いてシリコン露出面を洗浄したのち
、第1図(b)に示すようにチタン膜16をlOnm真
空蒸着法によって形成した。上記チタン膜16の代りと
してタンタル膜、ニオブ膜、ハフニウム膜、ジルコニウ
ム膜、またはこれらを混合した膜を用いてもよい。なお
、n型不純物拡散領域15および多結晶シリコン膜13
と上記チタン膜16との界面には、上記チタン膜16堆
積前に生成したシリコンの自然酸化膜18が存在してい
た。上記チタン膜16上にタングステン膜17を5On
朧の厚さに通常のスパッタ堆積法により形成した。上記
タングステン膜17はモリブデン膜を代りに用いてもよ
い。
つぎに第1図(Q)に示すように、真空中において58
0°の熱処理を行い、自然酸化膜18に覆われたシリコ
ンとチタン膜16とが直接接触している部分で、チタン
膜16により自然酸化膜18の還元、珪化チタン膜19
および珪化タングステン膜20の生成を順次行った。上
記熱処理は必ずしも真空中で行う必要はなく、窒素雰囲
気、希ガス雰囲気、水素雰囲気、酸素界−気、水蒸気ま
たはこれらのガスの混合雰囲気中で行ってもよい、その
後過酸化水素により未反応部分のタングステン膜17お
よびチタン膜16を除去した。ついで通常の化学気相成
長法によりりんガラス膜21を500ns被着し、写真
食刻法によって所望の位置に孔を開口したのちアルミニ
ウム膜を真空蒸着法によって堆積し、さらに写真食刻法
により所望個処以外のアルミニウム膜を除去してソース
配線22.23およびゲート配線24を形成した。
本実施例により、均一な膜厚を有する珪化タングステン
膜20をソースおよびドレインのn型不純物拡散領域1
5の表面に自己整合的に形成することができた。電気的
特性を測定した結果、ソースおよびドレインの不純物拡
散領域15のシート抵抗を低減でき、素子の高周波特性
の改善が見られた。
さらに珪化タングステン膜の膜厚が均一で、かつ応力が
低いため、逆方向耐圧等の特性がすぐれたn型不純物拡
散層15とP型シリコン基板間の接合が得られ、半導体
装置の信頼性の向上をはかφことができた。
〔発明の効果〕
上記のように本発明による半導体装置およびその製造方
法は、開口部をもつ絶縁物で覆われたシリコン半導体を
有する半導体装置およびその製造方法において、開口部
を有するシリコン半導体層上に、チタン、タンタル、ニ
オブ、ハフニウム、ジルコニウムのうち少なくとも一種
の金属よりなる下部金属層を被着する工程と、上記下部
金属層上にタングステンまたはモリブデンあるいはそれ
ら両者よりなる上部金属層を被着する工程と、窒素、水
素、酸素、希ガス、水蒸気のうち少なくとも一種類のガ
スよりなる雰囲気または真空中で400℃以上の熱処理
を行う工程とを含み、上記下部金属層の珪化物と上部金
属層の珪化物とを備え、かつ上記開口部に接する部分の
絶縁物の裏面より上記シリコン半導体層の内側に、上記
下部金属層の珪化物の裏面が位置するようにしたことに
より。
均一な膜厚を有する珪化タングステン膜または珪化モリ
ブデン膜を、シリコンの露出部にだけ自己整合的に形成
できるとともに、上記珪化タングステンまたは珪化モリ
ブデンは比抵抗が小さいため、シリコン不純物拡散層の
低抵抗化をはかることができ、高周波特性がよく、極め
て信頼性が高い半導体装置を得ることができる。
【図面の簡単な説明】
第1図は本発明による半導体装置の一実施例を示す断面
図で、(a)、(b)、(c)はそれぞれ製造工程にお
ける断面図、第2図は本発明の概要を示す説明図、第3
図は上記状態の熱処理後における状態を示す説明図であ
る。 10・・・シリコン半導体層 11・・・二酸化シリコ
ン膜12・・・ゲート酸化膜   13・・・多結晶シ
リコン14・・・りんガラス膜

Claims (3)

    【特許請求の範囲】
  1. (1)開口部をもつ絶縁膜で覆われたシリコン半導体層
    を有する半導体装置において、上記開口部でシリコン半
    導体層に接し、かつ上記シリコン半導体層との反応によ
    って生成した珪化チタン、珪化タンタル、珪化ニオブ、
    珪化ハフニウム、珪化ジルコニウムのうち少なくとも一
    種の珪化物よりなる下部珪化物層と、該下部珪化物層と
    接し、上記シリコン半導体層との反応により生成した珪
    化タングステン、珪化モリブデンのうち少なくとも一種
    の珪化物よりなる上部珪化物層とを備え、かつ上記開口
    部に接する部分の絶縁膜の裏面より上記シリコン半導体
    層の内側に、上記下部珪化物層の裏面が位置することを
    特徴とする半導体装置。
  2. (2)開口部を有するシリコン半導体層上に、チタン、
    タンタル、ニオブ、ハフニウム、ジルコニウムのうち少
    なくとも一種の金属よりなる下部金属層を被着する工程
    と、上記下部金属層上にタングステンまたはモリブデン
    あるいはそれら両者よりなる上部金属層を被着する工程
    と、窒素、水素、酸素、希ガス、水蒸気のうち少なくと
    も一種類のガスよりなる雰囲気または真空中で400℃
    以上の熱処理を行う工程とを含むことを特徴とする半導
    体装置の製造方法。
  3. (3)上記下部金属層は、その膜厚が10nm以下であ
    ることを特徴とする特許請求の範囲第2項に記載した半
    導体装置の製造方法。
JP59256489A 1984-12-06 1984-12-06 半導体装置およびその製造方法 Pending JPS61135156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59256489A JPS61135156A (ja) 1984-12-06 1984-12-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59256489A JPS61135156A (ja) 1984-12-06 1984-12-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS61135156A true JPS61135156A (ja) 1986-06-23

Family

ID=17293346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59256489A Pending JPS61135156A (ja) 1984-12-06 1984-12-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS61135156A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114211A (ja) * 1986-10-31 1988-05-19 Fujitsu Ltd 半導体装置の製造方法
JPS6459954A (en) * 1987-08-31 1989-03-07 Nec Corp Semiconductor integrated circuit
JPH08116054A (ja) * 1994-10-14 1996-05-07 Nec Corp コバルトシリサイド膜より成る半導体装置及び該装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114211A (ja) * 1986-10-31 1988-05-19 Fujitsu Ltd 半導体装置の製造方法
JPS6459954A (en) * 1987-08-31 1989-03-07 Nec Corp Semiconductor integrated circuit
JPH08116054A (ja) * 1994-10-14 1996-05-07 Nec Corp コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
JP2586345B2 (ja) * 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法

Similar Documents

Publication Publication Date Title
JP3132750B2 (ja) 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法
US4505028A (en) Method of producing semiconductor device
JPS62101049A (ja) シリサイド層の形成方法
EP0725429A2 (en) Method of forming a metalfluoride film of an electronic device
JPH08116057A (ja) 半導体装置のTiNゲート電極の製造方法
JP3486118B2 (ja) 半導体装置の製造方法
KR100743618B1 (ko) 반도체 소자의 게이트 및 그 제조방법
JPS61135156A (ja) 半導体装置およびその製造方法
EP0100454B1 (en) Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device
JPS609160A (ja) 半導体装置およびその製造方法
JPS6327864B2 (ja)
JP2918914B2 (ja) 半導体装置及びその製造方法
JPS61224435A (ja) 半導体装置
JPH11297988A (ja) 金属シリサイドのスパイキング効果を防止するゲート電極製造方法
KR19990049059A (ko) 반도체 소자의 제조방법
JPH05291567A (ja) 半導体装置及びその製造方法
JP2857170B2 (ja) 半導体装置の製造方法
JPH069201B2 (ja) 半導体装置用電極・配線
JPH02114641A (ja) 半導体装置の製造方法
JPH10223561A (ja) 半導体装置の製造方法
JPS6138264B2 (ja)
JPH05136398A (ja) 半導体装置の製造方法
JPS63283064A (ja) ポリサイドパタ−ンの形成方法
JPH09306867A (ja) 半導体装置の製造方法
JPS6218021A (ja) 半導体装置の製造方法