[go: up one dir, main page]

JPH01179316A - 化合物半導体装置の電極形成方法 - Google Patents

化合物半導体装置の電極形成方法

Info

Publication number
JPH01179316A
JPH01179316A JP94488A JP94488A JPH01179316A JP H01179316 A JPH01179316 A JP H01179316A JP 94488 A JP94488 A JP 94488A JP 94488 A JP94488 A JP 94488A JP H01179316 A JPH01179316 A JP H01179316A
Authority
JP
Japan
Prior art keywords
substrate
layer
gallium arsenide
indium
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP94488A
Other languages
English (en)
Other versions
JPH0732146B2 (ja
Inventor
Akihiko Okamoto
明彦 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63000944A priority Critical patent/JPH0732146B2/ja
Publication of JPH01179316A publication Critical patent/JPH01179316A/ja
Publication of JPH0732146B2 publication Critical patent/JPH0732146B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は化合物半導体装置の電極形成方法に関し、特に
オーム接触を有すする化合物半導体装置の電極形成方法
に関する。
〔従来の技術〕
集積回路、半導体レーザ及び光検知素子等の微細構造を
有する化合物半導体装置の製造において、低抵抗のオー
ム接触を有する電極形成技術はきわめて重要である。
従来、低抵抗のオーム接触を有する電極を、例えば、砒
化ガリウム基板上に形成する場合、前記砒化ガリウム基
板上に、金ゲルマニウム合金層及びニッケル層を順次蒸
着し、約450℃に加熱して合金化し、オーム接触を形
成する方法がとられる。しかし、このような方法では、
合金化反応が一様でなく、未反応の砒化ガリウムの部分
と合金化した部分が平坦にならず、針状の合金化した領
域が形成される場合がある。また、組成の異なる部分が
島状に点在して表面も凹凸の形状になるという問題点が
ある。従って、合金化の工程がなく、しかも、低抵抗の
オーム接触を有する電極形成が望ましく、例えば、砒化
ガリウム基板上にn型のゲルマニウム層を形成した後、
電極用の金属層を蒸着したり、又は、ガリウムの組成を
変化させなから砒化ガリウムインジウム層を成長させた
後、電極用の金属層を形成する方法がとられている。
〔発明が解決しようとする問題点〕
上述した従来の化合物半導体装置の電極形成方法は、砒
化ガリウムインジウム層を形成する場合、分子線エピタ
キシャル成長法(以下MBEと記す)や、有機金属気相
成長法(MOCVD法)を用いて形成する。そのうち、
MBE法は超高真空中で分子又は原子を結晶基板へ照射
して結晶成長を行うために、結晶成長を原子レベルで制
御できる特長を有している。MBE法では、結晶成長の
ための構成元素を、それぞれ窒化ホウ素等のるつぼに入
れて真空中で加熱し、加熱されて蒸発した分子を分子線
の形で結晶基板上に当て結晶をエピタキシャル成長させ
る。
従来の■族及びV族よりなる化合物半導体のMBE法で
は、付着係数の小さいV族元素を供給過剰にし、付着係
数の大きい■族元素の供給量を制御することにより、成
長膜厚を制御する。通常の場合、基板温度を下げ■族元
素の付着係数を1とし、供給した■族元素に対応して成
長膜を形成する。
砒化ガリウムインジウム層のMBE成長では、付着係数
が1のため基板上ばかりでなく基板上に形成した酸化硅
素膜等の他種の股上にも■族元素が付着し、多結晶が該
薄膜にも析出する。そのため気相成長法等で応用される
I’A択成長技術は分子線エピタキシャル法では用いる
ことができないという問題点があった。
本発明の目的(よ、分子線エピタキシャル法において選
択成長を可能にし、しかも良好なオーム接触を有する電
極を形成できる電極形成方法を提供することにある。
〔問題点を解決するための手段〕
本発明の化合物半導体装置の電極形成方法は、砒化ガリ
ウム基板上に絶縁膜を堆積し該絶縁膜を選択的にエツチ
ングして開口部を設ける工程と、前記砒化ガリウム基板
を600℃乃至650℃に加熱し前記開口部の前記砒化
ガリウム基板表面に砒化インジウム層を選択的に成長さ
せる工程と、前記開口部を含む表面に金属層を堆積し選
択的にエツチングして前記砒化ガリウム基板とオーム接
触を有する電極を形成する工程とを含んで構成される。
〔作用〕
本発明のMBE法においては、V族元素は過剰に供給さ
れ、成長速度は■族元素の供給量により依存する。その
供給される■族原子の分圧をP、また、加熱された基板
上における熱平衡状態での■族原子の分圧をPeqとす
ると、結晶成長速度は、 P −P eq に比例する。従って、酸化硅素膜上での熱平衡状態での
■族原子の分圧をp eq’とするとp−peq’<。
p −p eq> 。
の条件で選択成長が可能になる。
ところで、砒化ガリウムインジウム膜の場合、インジウ
ムとガリウムの熱平衡状態での分圧は大きく異なるので
選択成長はできない。例えは、砒崇圧がlXl0−5T
orrの場合、砒化ガリウムの選択成長は700〜77
5℃の範囲であり、砒化インジウムの場合、550〜6
25℃の範囲である。
本発明では、砒化ガリウム基板の温度を600〜650
℃に保つことにより、砒化インジウム層を選択的に成長
するが、その際におこる砒化カリウムとインジウムの反
応を利用することにより、砒化ガリウム基板表面から砒
化インジウム層内へ■族の組成を変化させることが可能
となる。すなわち、砒化ガリウムの一部分とインジウム
が吸着した際に反応し、砒化ガリウムインジウムの組成
になり、そのガリウムの組成は砒化ガリウム基板に近い
ところよりエピタキシャル層表面へかけて徐々に小さく
なってゆく。したがって、選択性を〔実施例〕 次に、本発明の実施例について図面を参照して説明する
第1図(a)、(b)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
まず、第1図(a)に示すように、砒化ガリウム基板1
の上に絶縁膜として酸化硅素膜2を200〜500 r
r mの厚さに堆積し、これを選択的にエツチングして
開口部3を形成する。
次に、第1図(b)に示すように、砒化ガリウム基板1
を分子線エピタキシャル装置に装着し、600℃に加熱
する。次に、結晶成長用の元素として砒素とインジウム
を窒化ホウ素のるつぼにそれぞれ入れ砒素は約200℃
、インジウムは約750℃に加熱し、発生した蒸気を分
子線の形で砒化ガリウム基板1の表面に当てエピタキシ
ャル層4を成長させる。ここで、砒化ガリウム基板1の
温度が600〜650℃のとき、開口部3の砒化ガリウ
ム基板1の表面にのみエピタキシャル層4が形成され、
酸化硅素膜2の上には砒化インジウム膜が析出されない
。また、ここで、エピタキシャル層4の導電型をn型に
する場合には硅素を、p型にする場合にはベリリウムを
同様にして分子線として照射することにより、所望する
導電型が得られる。次に、開口部3を含む表面にタング
ステン層を蒸着法により堆積し、これを選択的にエツチ
ングして電極5を形成する。
第2図は本発明の一実施例により形成したエピタキシャ
ル層4の膜表面からの深さに対するガリウム組成の変化
の関係を示す図である。
第2図に示すように、エピタキシャル層(膜厚1μm)
4と砒化ガリウム基板1との界面近傍において砒化ガリ
ウムとインジウムが反応して砒化ガリウムインジウム層
が形成されている。
本発明による砒化ガリウム基板へのオーム接触を有する
電極は、金ゲルマニウムニッケル合金により形成される
従来の電極と同程度に低いオーム接触抵抗が得られた。
一方、600℃未満の基板温度で砒化インジウム層を成
長させた場合には、砒化ガリウム基板と砒化インジウム
層との界面でガリウムの組成は極めて急峻となり、砒化
ガリウムと砒化インジウムとの電子親和力の差により、
価電子帯のエネルギーレベルが急峻に変化し、オーム接
触が形成できなかった。
〔発明の効果〕
以上説明したように本発明は、砒化ガリウム基板上に絶
縁膜を堆積し、該絶縁膜に31択的に設けた開口部の砒
化ガリウム基板上にMBE法により砒化インジウム層を
エピタキシャル成長させ、且つ砒化ガリウム基板と砒化
インジウム層の界面に砒化ガリウムインジウム層を設け
ることにより砒化インジウム層の上に)A択的に設けた
金属層と砒化ガリウム基板との低抵抗オーム接触を形成
することができ、従来の合金化法によって生ずる合金と
砒化ガリウム基板との界面の荒れ及び合金の表面の凹凸
を防ぐと共に、MBE法による高制御性を活かせるとい
う効果を有する。
【図面の簡単な説明】
第1図(a>、(b)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第2図は本
発明の一実施例により形成したエピタキシャル層の膜表
面からの深さに対するガリウム組成の変化の関係を示す
図である。 1・・・砒化ガリウム基板、2・・・酸化珪素膜、3・
・・開口部、4・・・エピタキシャル層、5・・・電極

Claims (1)

    【特許請求の範囲】
  1.  砒化ガリウム基板上に絶縁膜を堆積し該絶縁膜を選択
    的にエッチングして開口部を設ける工程と、前記砒化ガ
    リウム基板を600℃乃至650℃に加熱し前記開口部
    の前記砒化ガリウム基板表面に砒化インジウム層を選択
    的に成長させる工程と、前記開口部を含む表面に金属層
    を堆積し選択的にエッチングして前記砒化ガリウム基板
    とオーム接触を有する電極を形成する工程とを含む化合
    物半導体装置の電極形成方法。
JP63000944A 1988-01-05 1988-01-05 化合物半導体装置の電極形成方法 Expired - Lifetime JPH0732146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63000944A JPH0732146B2 (ja) 1988-01-05 1988-01-05 化合物半導体装置の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63000944A JPH0732146B2 (ja) 1988-01-05 1988-01-05 化合物半導体装置の電極形成方法

Publications (2)

Publication Number Publication Date
JPH01179316A true JPH01179316A (ja) 1989-07-17
JPH0732146B2 JPH0732146B2 (ja) 1995-04-10

Family

ID=11487785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63000944A Expired - Lifetime JPH0732146B2 (ja) 1988-01-05 1988-01-05 化合物半導体装置の電極形成方法

Country Status (1)

Country Link
JP (1) JPH0732146B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624928A (en) * 1979-08-09 1981-03-10 Nippon Telegr & Teleph Corp <Ntt> Electrode forming method of semiconductor
JPS5624958A (en) * 1979-08-07 1981-03-10 Nec Kyushu Ltd Lead frame for semiconductor device
JPS5835919A (ja) * 1981-08-28 1983-03-02 Nippon Telegr & Teleph Corp <Ntt> 金属半導体接合電極の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624958A (en) * 1979-08-07 1981-03-10 Nec Kyushu Ltd Lead frame for semiconductor device
JPS5624928A (en) * 1979-08-09 1981-03-10 Nippon Telegr & Teleph Corp <Ntt> Electrode forming method of semiconductor
JPS5835919A (ja) * 1981-08-28 1983-03-02 Nippon Telegr & Teleph Corp <Ntt> 金属半導体接合電極の製造方法

Also Published As

Publication number Publication date
JPH0732146B2 (ja) 1995-04-10

Similar Documents

Publication Publication Date Title
US4188710A (en) Ohmic contacts for group III-V n-type semiconductors using epitaxial germanium films
US4477308A (en) Heteroepitaxy of multiconstituent material by means of a _template layer
JPH01289108A (ja) ヘテロエピタキシャル成長方法
US2802759A (en) Method for producing evaporation fused junction semiconductor devices
JPS6163017A (ja) 半導体薄膜結晶層の製造方法
JP2743377B2 (ja) 半導体薄膜の製造方法
US5363799A (en) Method for growth of crystal
US3525146A (en) Method of making semiconductor devices having crystal extensions for leads
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
US3397094A (en) Method of changing the conductivity of vapor deposited gallium arsenide by the introduction of water into the vapor deposition atmosphere
JPH01179316A (ja) 化合物半導体装置の電極形成方法
EP0306153B1 (en) Method for growth of crystal
JPH02260628A (ja) 半導体デバイスの製造方法
JPH04245419A (ja) 半導体基板の製造方法
EP0625801B1 (en) Process for fabricating an ohmic electrode
JPH0249422A (ja) 炭化珪素半導体装置の製造方法
JPS5821820B2 (ja) 半導体結晶の選択成長方法
JP2737925B2 (ja) 選択ヘテロエピタキシャル成長方法
JPS58134478A (ja) 化合物半導体fetの製造方法
JPS61198789A (ja) 光半導体素子の連続製造方法
JPS6398120A (ja) 結晶成長方法
JPH08306635A (ja) 半導体成長プロセス用ドーピングプロセス
JPH03236224A (ja) 半導体装置の製造方法
JPH01161822A (ja) 素子およびその製造法
Chi PN junction fabrication technology