JPH02121360A - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JPH02121360A JPH02121360A JP63274137A JP27413788A JPH02121360A JP H02121360 A JPH02121360 A JP H02121360A JP 63274137 A JP63274137 A JP 63274137A JP 27413788 A JP27413788 A JP 27413788A JP H02121360 A JPH02121360 A JP H02121360A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- conductor pattern
- electronic component
- component mounting
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 47
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 32
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052737 gold Inorganic materials 0.000 claims abstract description 19
- 239000010931 gold Substances 0.000 claims abstract description 19
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052802 copper Inorganic materials 0.000 claims abstract description 13
- 239000010949 copper Substances 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 abstract description 18
- 239000000463 material Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 8
- 239000000919 ceramic Substances 0.000 abstract description 2
- 239000003822 epoxy resin Substances 0.000 abstract 1
- 229920000647 polyepoxide Polymers 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000008188 pellet Substances 0.000 description 4
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、電子部品搭載用基板に関し、特に、外部接続
端子となるリードを、電子部品が搭載される配線基板上
の5i4Nからなる導体パターンに接続した電子部品搭
載用基板に関する。
端子となるリードを、電子部品が搭載される配線基板上
の5i4Nからなる導体パターンに接続した電子部品搭
載用基板に関する。
(従来の技術)
近年の高密度化された電子部品は、そのままでは各種電
子機器を構成することができないから、これを基板に実
装してから使用することとなる。
子機器を構成することができないから、これを基板に実
装してから使用することとなる。
そのために、従来より種々の形式の電子部品搭載用基板
あるいは、装置が開発され提案されてきている。
あるいは、装置が開発され提案されてきている。
電子部品とリード等の外部に接続するための端子とを、
基板において接続する形式としては種々なものがある。
基板において接続する形式としては種々なものがある。
この電子部品とリード等の外部に接続するための端子と
を所定配列にして接続する形式としては、例えば、所定
配列にして植設した多数の導体ビンと基板上の導体回路
を介して電子部品とを接続する所謂PGA、基板上の導
体回路の一部を電子部品が直接搭載されるフィンガーリ
ードとする所謂TAB、リードと電子部品とをワイヤー
ボンディングして、その全体をモールドする所m D
I PあるいはQFP等がある。
を所定配列にして接続する形式としては、例えば、所定
配列にして植設した多数の導体ビンと基板上の導体回路
を介して電子部品とを接続する所謂PGA、基板上の導
体回路の一部を電子部品が直接搭載されるフィンガーリ
ードとする所謂TAB、リードと電子部品とをワイヤー
ボンディングして、その全体をモールドする所m D
I PあるいはQFP等がある。
これらのうち、例えば互いに電気的に独立した複数のリ
ードを基材から突出させるとともに、この基材上に搭載
した電子部品の接続部と各リードとを電気的に接続した
QFP形式の基板を例にとってみても、特開昭59−9
8545号公報等においてその具体化されたものが種々
提案されている。この特開昭59−98545号公報等
において提案されているのは、 「導電層を形成したペレット取付は基板の上にペレット
を取り付け、前記ペレットのポンディングパッドと前記
導体層とをワイヤーボンディングにより電気的に接続し
、前記ペレット取付板の前記導電層をリードフレームに
接合してなる半導体装置」 であるが、このような混成集積回路装置を代表とする従
来の電子部品搭載用基板の基本構成とじては、第8図に
示すようなものがあげられる。この従来の電子部品搭載
用基板は、配線基板(4)上に導体パターン(3)を形
成し、この導体パターン(3)にニッケルめっき及び金
めつき(7)を施して、このめっきが施された導体パタ
ーン(3)上に、はんだ(6)によりリード(1)を接
続したものであり、このような電子部品搭載用基板は、
第9図に示すように、電子部品(5)が搭載されると共
にこの電子部品(5)と導体パターン<3)とをワイヤ
ーボンディングした後、樹脂封止等することによって、
電子部品搭載装置(9)を形成するのに用いられるもの
である。
ードを基材から突出させるとともに、この基材上に搭載
した電子部品の接続部と各リードとを電気的に接続した
QFP形式の基板を例にとってみても、特開昭59−9
8545号公報等においてその具体化されたものが種々
提案されている。この特開昭59−98545号公報等
において提案されているのは、 「導電層を形成したペレット取付は基板の上にペレット
を取り付け、前記ペレットのポンディングパッドと前記
導体層とをワイヤーボンディングにより電気的に接続し
、前記ペレット取付板の前記導電層をリードフレームに
接合してなる半導体装置」 であるが、このような混成集積回路装置を代表とする従
来の電子部品搭載用基板の基本構成とじては、第8図に
示すようなものがあげられる。この従来の電子部品搭載
用基板は、配線基板(4)上に導体パターン(3)を形
成し、この導体パターン(3)にニッケルめっき及び金
めつき(7)を施して、このめっきが施された導体パタ
ーン(3)上に、はんだ(6)によりリード(1)を接
続したものであり、このような電子部品搭載用基板は、
第9図に示すように、電子部品(5)が搭載されると共
にこの電子部品(5)と導体パターン<3)とをワイヤ
ーボンディングした後、樹脂封止等することによって、
電子部品搭載装置(9)を形成するのに用いられるもの
である。
(発明が解決しようとする課題)
ところが、以上のような構成をとると、第1θ図に示す
ように、リード(1)を配線基板(4)上の導体パター
ン(3)のリード接続部(2)に、安価でかつ十分な精
度で接続することは、非常に困難である。
ように、リード(1)を配線基板(4)上の導体パター
ン(3)のリード接続部(2)に、安価でかつ十分な精
度で接続することは、非常に困難である。
なぜならば、十分な精度で位置決めする方法として、例
えば、配線基板(4)あるいはリード(1)の一方又は
両方に位置決め用の穴あるいはパターンを設けておき、
それを使用して位置合わせする方法が考えられるが、そ
の場合、画像処理をするシステム等が必要となり、非常
に高価なものとなってしまうからである。
えば、配線基板(4)あるいはリード(1)の一方又は
両方に位置決め用の穴あるいはパターンを設けておき、
それを使用して位置合わせする方法が考えられるが、そ
の場合、画像処理をするシステム等が必要となり、非常
に高価なものとなってしまうからである。
一方、安価に接続する方法としては、配線基板(4)の
外形を利用し位置合わせする方法が考えられるが、配線
基板(4)の外形加工を安価な方法で行うと、精度良く
行うことができず、接続不良といった問題が発生し、好
ましくない。又、精度良く外形加工する方法も考えられ
るが、その場合、安価に実現することは非常に難しいも
のである。
外形を利用し位置合わせする方法が考えられるが、配線
基板(4)の外形加工を安価な方法で行うと、精度良く
行うことができず、接続不良といった問題が発生し、好
ましくない。又、精度良く外形加工する方法も考えられ
るが、その場合、安価に実現することは非常に難しいも
のである。
また、次のような課題もあげられる。一般に、金属細線
、特に金細線で接続される電子部品(5)が搭載される
電子部品搭載用基板には、それを十分な強度で接続する
ために、金属細線と同一種類のめっきを厚さ0.5〜1
μmするものである。しかし、前記リード(1)と前記
リード接続部(2)をはんだ(6)により接続すると、
そこには金とばんだ(6)の非常にもろい金属層が形成
されることとなり、リード(1)と配線基板(4)のリ
ード接続部(2)の接続信頼性を大きく低下させる原因
となるものである。
、特に金細線で接続される電子部品(5)が搭載される
電子部品搭載用基板には、それを十分な強度で接続する
ために、金属細線と同一種類のめっきを厚さ0.5〜1
μmするものである。しかし、前記リード(1)と前記
リード接続部(2)をはんだ(6)により接続すると、
そこには金とばんだ(6)の非常にもろい金属層が形成
されることとなり、リード(1)と配線基板(4)のリ
ード接続部(2)の接続信頼性を大きく低下させる原因
となるものである。
そこで、本発明者等は、以上の課題を解決すべく鋭意研
究してきた結果、配線基板上に形成された銅層からなる
導体パターンのうちリード接続部は露出し、他の導体パ
ターン上にはニッケルめっき及び金めつきが施されて、
前記リード接続部とそれに連なる導体パターンの境界に
リード位置決め用段差を形成することが良い結果を生む
ことを新たに知見し、本発明を完成したのである。
究してきた結果、配線基板上に形成された銅層からなる
導体パターンのうちリード接続部は露出し、他の導体パ
ターン上にはニッケルめっき及び金めつきが施されて、
前記リード接続部とそれに連なる導体パターンの境界に
リード位置決め用段差を形成することが良い結果を生む
ことを新たに知見し、本発明を完成したのである。
そして、本発明の目的とするところは、配線基板上のリ
ード接続部とリードを容易にかつ精度良く位置決めさせ
、かつ、接続信頼性の高い電子部品搭載用基板を提供す
ることにある。
ード接続部とリードを容易にかつ精度良く位置決めさせ
、かつ、接続信頼性の高い電子部品搭載用基板を提供す
ることにある。
(課題を解決するための手段)
以上の課題を解決するために本発明者等が採った手段は
、実施例に対応する第1図〜第7図を参照して説明する
と、 「外部接続端子(12)となるリード(+)を、電子部
品(5)が搭載される配線基板(4)上の導体パターン
(3)に接続した電子部品搭載用基板(8)において、
前記導体パターン(3)のうちリード接続部(2)はf
il!が露出し、このリード接続部(2)に連なる導体
パターン(3)上にはニッケルめっき及び金めつき(7
)が施されて、前記リード接続部(2)とそれに連なる
導体パターン(3)の境界にリード位置決め用段差(l
O)が形成されていることを特徴とする電子部品搭載用
基板(8)」 である。
、実施例に対応する第1図〜第7図を参照して説明する
と、 「外部接続端子(12)となるリード(+)を、電子部
品(5)が搭載される配線基板(4)上の導体パターン
(3)に接続した電子部品搭載用基板(8)において、
前記導体パターン(3)のうちリード接続部(2)はf
il!が露出し、このリード接続部(2)に連なる導体
パターン(3)上にはニッケルめっき及び金めつき(7
)が施されて、前記リード接続部(2)とそれに連なる
導体パターン(3)の境界にリード位置決め用段差(l
O)が形成されていることを特徴とする電子部品搭載用
基板(8)」 である。
以上の本発明者等が採った手段を、図面に示した具体例
に従って詳細に説明すると、次の通りである。
に従って詳細に説明すると、次の通りである。
まず、この電子部品搭載用基板(8)は、これに搭載す
る各電子部品(5)を、その配線基板(4)から外部に
突出する各リード(+)によって他の大型基板等に実装
する形式のものであり、この電子部品搭載用基板(8)
は外部接続端子(12)となるリード(1)をはんだ(
6)によって、配線基板(4)上の導体パターン(3)
に接続したものである。ここで使用される配線基板(4
)としては、ガラスエポキシ等の樹脂系あるいはセラミ
ック等の材料の片面あるいは両面に、必要な導体パター
ン(3)が形成されており、この導体パターン(3)の
うちリード接続部(2)は銅層が露出し、このリード接
続部(2)に連なる導体パターン(3)上にはニッケル
めっき及び金めっき(7)が施された所謂部分めっきさ
れた配線基板(4)を用いる。この部分めっきの方法と
しては、感光性フィルムを用いてめっきマスクを形成す
る方法等が考えられるが、特に制限を受けるものではな
い。又、はんだ(6)の付与方法とじては、リード(1
)にはんだめっきする方法、あるいはリード(+)上に
クリームはんだを塗布する方法等が考えられる。
る各電子部品(5)を、その配線基板(4)から外部に
突出する各リード(+)によって他の大型基板等に実装
する形式のものであり、この電子部品搭載用基板(8)
は外部接続端子(12)となるリード(1)をはんだ(
6)によって、配線基板(4)上の導体パターン(3)
に接続したものである。ここで使用される配線基板(4
)としては、ガラスエポキシ等の樹脂系あるいはセラミ
ック等の材料の片面あるいは両面に、必要な導体パター
ン(3)が形成されており、この導体パターン(3)の
うちリード接続部(2)は銅層が露出し、このリード接
続部(2)に連なる導体パターン(3)上にはニッケル
めっき及び金めっき(7)が施された所謂部分めっきさ
れた配線基板(4)を用いる。この部分めっきの方法と
しては、感光性フィルムを用いてめっきマスクを形成す
る方法等が考えられるが、特に制限を受けるものではな
い。又、はんだ(6)の付与方法とじては、リード(1
)にはんだめっきする方法、あるいはリード(+)上に
クリームはんだを塗布する方法等が考えられる。
本発明に使用できる配線基板材料としては、前記の他に
、シリコン、ポリイミド、アルミナ、ガラストリアジン
、あるいは金属ベース上にポリイミド、ガラストリアジ
ン等の絶縁層を有する所謂金属ベース基板等、要するに
絶縁層上に導体パターンを形成できるものであれば何で
も良い。
、シリコン、ポリイミド、アルミナ、ガラストリアジン
、あるいは金属ベース上にポリイミド、ガラストリアジ
ン等の絶縁層を有する所謂金属ベース基板等、要するに
絶縁層上に導体パターンを形成できるものであれば何で
も良い。
リード(+)の材料においても、必要な導電性を有して
いれば何でも良く、銅系、鉄系あるいは4270イ又は
それらの複合材料等でも何ら問題はない。
いれば何でも良く、銅系、鉄系あるいは4270イ又は
それらの複合材料等でも何ら問題はない。
なお、この形式の基板は、−例として第2図に示すよう
に電子部品(5)が搭載されると共に電子部品と導体パ
ターンとがワイヤーボンディングされ、さらに樹脂等に
よって封止され、電子部品搭載装置(9)となるもので
ある。
に電子部品(5)が搭載されると共に電子部品と導体パ
ターンとがワイヤーボンディングされ、さらに樹脂等に
よって封止され、電子部品搭載装置(9)となるもので
ある。
(発明の作用)
本発明が以上のような手段を採ることにより、次のよう
な作用がある。
な作用がある。
配線基板(4)上のリード接続部(2)と、それに連な
る導体パターンの境界(11)に段差(10)が形成さ
れているため、リード(1)と配線基板(4)の位置決
めが安価にかつ容易にしかも精度よく行えるという作用
がある。
る導体パターンの境界(11)に段差(10)が形成さ
れているため、リード(1)と配線基板(4)の位置決
めが安価にかつ容易にしかも精度よく行えるという作用
がある。
また、配線基板(4)上のリード接続部(2)には、ニ
ッケルめっき及び金めつき層(7)がないため、リード
(1)とのはんだ接続時に、強度の弱い合金層が形成さ
れることなく、よって信頼性の高い電子部品搭載用基板
を提供するという作用も有するものである。
ッケルめっき及び金めつき層(7)がないため、リード
(1)とのはんだ接続時に、強度の弱い合金層が形成さ
れることなく、よって信頼性の高い電子部品搭載用基板
を提供するという作用も有するものである。
(実施例)
次に、本発明を図面に示した各実施例に従って詳細に説
明する。
明する。
実」1例」−
第1図は本発明の第一実施例を示す部分断面図、第3図
はリード(1)と配線基板(4)を位置合わせした状態
の部分断面図、又、第4図は第3図においてリード接続
部(2)の部分拡大断面図である。なお、第2図は本実
施例の電子部品搭載用基板(8)に電子部品(5)がt
f載され、電子部品搭載装置(9)とした状態の部分断
面図である。
はリード(1)と配線基板(4)を位置合わせした状態
の部分断面図、又、第4図は第3図においてリード接続
部(2)の部分拡大断面図である。なお、第2図は本実
施例の電子部品搭載用基板(8)に電子部品(5)がt
f載され、電子部品搭載装置(9)とした状態の部分断
面図である。
これらの図において、配線基板(4)としては片面のガ
ラストリアジン上に必要な銅層からなる導体パターン(
3)を形成したものを使用し、リード接続部(2)は露
出させ、かつ他の部分にはニッケルめっき及び金めフき
層(7)が形成されており、そこには、リード(1)位
置決め用の段差(10)が形成されている。一方、リー
ド(+)としては4270イ系のものを使用し、リード
接続部(2)には部分的にはんだめっきをし、はんだ(
6)を付与している。その後、第4図のごとくリード(
1)と配線基板(4)を前記段差(10)を使用し位置
合わせし、はんだ(6)をリフローさせ両者を接続し、
第1図のごとく、本発明による電子部品搭載用基板(8
)を完成した。この電子部品搭載用基板(8)は電子部
品(5)が搭載され、第2図のごとく電子部品搭載装置
(9)となるものである。
ラストリアジン上に必要な銅層からなる導体パターン(
3)を形成したものを使用し、リード接続部(2)は露
出させ、かつ他の部分にはニッケルめっき及び金めフき
層(7)が形成されており、そこには、リード(1)位
置決め用の段差(10)が形成されている。一方、リー
ド(+)としては4270イ系のものを使用し、リード
接続部(2)には部分的にはんだめっきをし、はんだ(
6)を付与している。その後、第4図のごとくリード(
1)と配線基板(4)を前記段差(10)を使用し位置
合わせし、はんだ(6)をリフローさせ両者を接続し、
第1図のごとく、本発明による電子部品搭載用基板(8
)を完成した。この電子部品搭載用基板(8)は電子部
品(5)が搭載され、第2図のごとく電子部品搭載装置
(9)となるものである。
寛止皇1
第6図は本発明の第二実施例を示す図であって、リード
(1)と配線基板(4)を位置合わせした状態のり一ト
接続部(2)の部分拡大断面図である。配線基板(4)
上の導体パターン(3)のリード接続部(2)は、銅層
(1)がハーフエツチングされており、かつ他の導体パ
ターン(3)上にはニッケルめっき及び金めつき層(7
)が形成されている。この場合、ハーフエツチングされ
た厚みだけ第一実施例の場合より段差(10)が大きく
、よって位置決めも容易かつ確実になるものである。一
方リード(1)としては銅系のものを使用し、第一実施
例と同様、リード接続部(2)には部分めっきにより、
はんだ(6)を付与している。その後、第6図に示すよ
うに、配線基板(4)とリード(1)を前記段差(!0
)を使用し位置合わせし、はんだ(6)をリフローさせ
、第5図のごとく本実施例に係る電子部品搭載用基板(
8)を完成したものである。
(1)と配線基板(4)を位置合わせした状態のり一ト
接続部(2)の部分拡大断面図である。配線基板(4)
上の導体パターン(3)のリード接続部(2)は、銅層
(1)がハーフエツチングされており、かつ他の導体パ
ターン(3)上にはニッケルめっき及び金めつき層(7
)が形成されている。この場合、ハーフエツチングされ
た厚みだけ第一実施例の場合より段差(10)が大きく
、よって位置決めも容易かつ確実になるものである。一
方リード(1)としては銅系のものを使用し、第一実施
例と同様、リード接続部(2)には部分めっきにより、
はんだ(6)を付与している。その後、第6図に示すよ
うに、配線基板(4)とリード(1)を前記段差(!0
)を使用し位置合わせし、はんだ(6)をリフローさせ
、第5図のごとく本実施例に係る電子部品搭載用基板(
8)を完成したものである。
寛胤■ユ
第7図は本発明の第三実施例を示す図であって、リード
(1)と配線基板(4)を位置合わせした後のリード接
続部(2)の部分拡大断面図である。本図において、配
線基板(4)は第一実施例と同様に、銅層からなる導体
パターン(3)のリード接続部(2)は鋼表面が露出し
ており、かつ他の導体パターン(3)は、ニッケルめっ
き及び金めつき層(7)が形成され、そこに段差(10
)を有するものである。また、はんだ(6)は、クリー
ムはんだとしてリード(1)のリード接続部(2)上に
塗布されており、前記めっき層(7)により形成された
段差(lO)により、リード(+)と配線基板(4)は
位置合わせされた状態にある。その後、はんだ(6)を
リフローさせ、リード(1)と配線基板(4)を接続し
て、第1図と同様の電子部品搭載用基板(8)を完成し
たものである。
(1)と配線基板(4)を位置合わせした後のリード接
続部(2)の部分拡大断面図である。本図において、配
線基板(4)は第一実施例と同様に、銅層からなる導体
パターン(3)のリード接続部(2)は鋼表面が露出し
ており、かつ他の導体パターン(3)は、ニッケルめっ
き及び金めつき層(7)が形成され、そこに段差(10
)を有するものである。また、はんだ(6)は、クリー
ムはんだとしてリード(1)のリード接続部(2)上に
塗布されており、前記めっき層(7)により形成された
段差(lO)により、リード(+)と配線基板(4)は
位置合わせされた状態にある。その後、はんだ(6)を
リフローさせ、リード(1)と配線基板(4)を接続し
て、第1図と同様の電子部品搭載用基板(8)を完成し
たものである。
(発明の効果)
以上、要するに本発明にあっては、前記実施例にて例示
した如く、 「外部接続端子(12)となるリード(1)を、電子部
品(5)が搭載される配線基板(4)上の導体パターン
(3)に接続した電子部品搭載用基板(8)において、
前記導体パターン(3)のうちリード接続部(2)は銅
層が露出し、このリード接続部(2)に連なる導体パタ
ーン(3)上にはニッケルめっき及び金めつき(7)が
施されて、前記リード接続部(2)とそれに連なる導体
パターン(3)の境界にリード位置決め用段差(10)
が形成されていること」にその構成上の特徴があり、次
に示すような具体的効果を有するものである。
した如く、 「外部接続端子(12)となるリード(1)を、電子部
品(5)が搭載される配線基板(4)上の導体パターン
(3)に接続した電子部品搭載用基板(8)において、
前記導体パターン(3)のうちリード接続部(2)は銅
層が露出し、このリード接続部(2)に連なる導体パタ
ーン(3)上にはニッケルめっき及び金めつき(7)が
施されて、前記リード接続部(2)とそれに連なる導体
パターン(3)の境界にリード位置決め用段差(10)
が形成されていること」にその構成上の特徴があり、次
に示すような具体的効果を有するものである。
つまり、配線基板(4)上に形成された導体パターン(
3)の銅層が露出したリード接続部(2)と、それに連
なる導体パターン(3)の境界(11)には、ニッケル
めっき及び金めつき層(7)により形成されたリード(
+)の位置決め用段差(10)を有しており、この位置
決め用段差(lO)により、両者の位置決めが安価であ
り、かつ、容易で、しかも精度良く行うことができると
いう効果がある。
3)の銅層が露出したリード接続部(2)と、それに連
なる導体パターン(3)の境界(11)には、ニッケル
めっき及び金めつき層(7)により形成されたリード(
+)の位置決め用段差(10)を有しており、この位置
決め用段差(lO)により、両者の位置決めが安価であ
り、かつ、容易で、しかも精度良く行うことができると
いう効果がある。
また、配線基板(4)上のリード接続部(2)には、ニ
ッケルめっき及び金めつきN(7)がないため、はんだ
(6)により両者を接続しても、そこにもろく、強度の
弱いはんだ(6)と金の合金層が形成されることがなく
、よって接続信頼性の高い電子部品搭載用基板(8)を
提供することができるという効果もある。
ッケルめっき及び金めつきN(7)がないため、はんだ
(6)により両者を接続しても、そこにもろく、強度の
弱いはんだ(6)と金の合金層が形成されることがなく
、よって接続信頼性の高い電子部品搭載用基板(8)を
提供することができるという効果もある。
第1図は本発明に係る電子部品搭載用基板の第一実施例
を示す部分断面図、第2図は第1図の電子部品搭載用基
板を用いた電子部品搭載装置の部分断面図、第3図はリ
ードと配線基板を位置合わせした状態の部分断面図、第
4図は第3図の部分拡大断面図、第5図は第二実施例に
係る電子部品搭載用基板の部分拡大断面図、第6図は第
5図においてリードと配線基板を位置合わせした状態の
部分拡大断面図、第7図は第三実施例に係る電子部品搭
載用基板の部分拡大断面図、第8図は従来の電子部品搭
載用基板を示す部分断面図、第9図は第8図の従来の電
子部品搭載用基板を用いた電子部品搭載装置を示す部分
断面図、第10図は従来の電子部品搭載用基板において
リードと配線基板を位置合わせした状態の部分断面図で
ある。 符 号 の 説 明 1・・・リード、2・・・リード接続部、3・・・導体
パターン、4・・・配線基板、5・・・電子部品、6・
・・はんだ、7・・・ニッケルめっき及び金めつき、8
・・・電子部品搭載用基板、9・・・電子部品搭載装置
、10・・・段差、II・・・境界、12・・・外部接
続端子。 第1図 第4図 ]] 第5図 第 図 第 図 第10図
を示す部分断面図、第2図は第1図の電子部品搭載用基
板を用いた電子部品搭載装置の部分断面図、第3図はリ
ードと配線基板を位置合わせした状態の部分断面図、第
4図は第3図の部分拡大断面図、第5図は第二実施例に
係る電子部品搭載用基板の部分拡大断面図、第6図は第
5図においてリードと配線基板を位置合わせした状態の
部分拡大断面図、第7図は第三実施例に係る電子部品搭
載用基板の部分拡大断面図、第8図は従来の電子部品搭
載用基板を示す部分断面図、第9図は第8図の従来の電
子部品搭載用基板を用いた電子部品搭載装置を示す部分
断面図、第10図は従来の電子部品搭載用基板において
リードと配線基板を位置合わせした状態の部分断面図で
ある。 符 号 の 説 明 1・・・リード、2・・・リード接続部、3・・・導体
パターン、4・・・配線基板、5・・・電子部品、6・
・・はんだ、7・・・ニッケルめっき及び金めつき、8
・・・電子部品搭載用基板、9・・・電子部品搭載装置
、10・・・段差、II・・・境界、12・・・外部接
続端子。 第1図 第4図 ]] 第5図 第 図 第 図 第10図
Claims (1)
- 【特許請求の範囲】 外部接続端子となるリードを、電子部品が搭載される配
線基板上の導体パターンに接続した電子部品搭載用基板
において、 前記導体パターンのうちリード接続部は銅層が露出し、
このリード接続部に連なる導体パターン上にはニッケル
めっき及び金めっきが施されて、前記リード接続部とそ
れに連なる導体パターンの境界にリード位置決め用段差
が形成されていることを特徴とする電子部品搭載用基板
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63274137A JP2652222B2 (ja) | 1988-10-28 | 1988-10-28 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63274137A JP2652222B2 (ja) | 1988-10-28 | 1988-10-28 | 電子部品搭載用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02121360A true JPH02121360A (ja) | 1990-05-09 |
JP2652222B2 JP2652222B2 (ja) | 1997-09-10 |
Family
ID=17537539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63274137A Expired - Lifetime JP2652222B2 (ja) | 1988-10-28 | 1988-10-28 | 電子部品搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2652222B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0656150A4 (en) * | 1992-08-21 | 1995-11-29 | Olin Corp | ELECTRONIC METAL BOX COMPRISING A MULTICHIP MODULE. |
US5655919A (en) * | 1994-09-02 | 1997-08-12 | Yazaki Corporation | Electric connection device interposed between handle and steering column of automotive vehicle |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62243302A (ja) * | 1986-04-15 | 1987-10-23 | ロ−ム株式会社 | 電子部品におけるリ−ド部の装着方法 |
-
1988
- 1988-10-28 JP JP63274137A patent/JP2652222B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62243302A (ja) * | 1986-04-15 | 1987-10-23 | ロ−ム株式会社 | 電子部品におけるリ−ド部の装着方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0656150A4 (en) * | 1992-08-21 | 1995-11-29 | Olin Corp | ELECTRONIC METAL BOX COMPRISING A MULTICHIP MODULE. |
US5655919A (en) * | 1994-09-02 | 1997-08-12 | Yazaki Corporation | Electric connection device interposed between handle and steering column of automotive vehicle |
Also Published As
Publication number | Publication date |
---|---|
JP2652222B2 (ja) | 1997-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100206893B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US8072770B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
JP2781019B2 (ja) | 半導体装置およびその製造方法 | |
JP2798108B2 (ja) | 混成集積回路装置 | |
JPH02121360A (ja) | 電子部品搭載用基板 | |
JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
JP2651608B2 (ja) | 電子部品搭載用基板 | |
JP3297959B2 (ja) | 半導体装置 | |
JPH03129745A (ja) | 半導体装置の実装方法 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JP2676107B2 (ja) | 電子部品搭載用基板 | |
JPH04139737A (ja) | 半導体チップの実装方法 | |
JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
JP2784209B2 (ja) | 半導体装置 | |
JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 | |
JP2649251B2 (ja) | 電子部品搭載用基板 | |
JPH1092964A (ja) | 半導体装置 | |
JPH03269962A (ja) | 電気的接続部材の製造方法 | |
JP2001291800A (ja) | 電子部品用パッケージ | |
JPH02252251A (ja) | フィルムキャリヤーテープ | |
JPS5923432Y2 (ja) | 半導体装置 | |
JPS6292354A (ja) | ハイブリツドic | |
JPH0629443A (ja) | 混成集積回路の製造方法 | |
JPH02105595A (ja) | 混成集積回路 | |
JP2000216200A (ja) | 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器 |