JP2001291800A - 電子部品用パッケージ - Google Patents
電子部品用パッケージInfo
- Publication number
- JP2001291800A JP2001291800A JP2000145720A JP2000145720A JP2001291800A JP 2001291800 A JP2001291800 A JP 2001291800A JP 2000145720 A JP2000145720 A JP 2000145720A JP 2000145720 A JP2000145720 A JP 2000145720A JP 2001291800 A JP2001291800 A JP 2001291800A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- package
- metal circuit
- concave shape
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 凹形状の底部に薄い絶縁層、該絶縁層の裏面
に金属回路層、該絶縁層の表裏を貫通する穴、及び、該
穴の上に電気的導通性を有する接続端子を有し、該接続
端子により、該凹形状内に収容された電子部品と該金属
回路層を電気的に接続してパッケージの小型化を実現す
る。また、凹形状内に収容した電子部品の直上に他の電
子部品を搭載することで、小型パッケージの部品実装密
度を向上し、パッケージの多機能化を実現する。 【構成】 半導体チップ等の電子部品を収容するための
凹形状を有する電子部品用パッケージにおいて、凹形状
の底部に薄い絶縁層、該絶縁層の裏面に金属回路層、該
絶縁層の表裏を貫通する穴、及び、該穴の上に電気的導
通性を有する接続端子を有し、該接続端子により、前記
凹形状内に収容された電子部品と該金属回路層を電気的
に接続することを特徴とする。また、凹形状内に収容し
た電子部品の直上に他の電子部品を搭載することを特徴
とする。
に金属回路層、該絶縁層の表裏を貫通する穴、及び、該
穴の上に電気的導通性を有する接続端子を有し、該接続
端子により、該凹形状内に収容された電子部品と該金属
回路層を電気的に接続してパッケージの小型化を実現す
る。また、凹形状内に収容した電子部品の直上に他の電
子部品を搭載することで、小型パッケージの部品実装密
度を向上し、パッケージの多機能化を実現する。 【構成】 半導体チップ等の電子部品を収容するための
凹形状を有する電子部品用パッケージにおいて、凹形状
の底部に薄い絶縁層、該絶縁層の裏面に金属回路層、該
絶縁層の表裏を貫通する穴、及び、該穴の上に電気的導
通性を有する接続端子を有し、該接続端子により、前記
凹形状内に収容された電子部品と該金属回路層を電気的
に接続することを特徴とする。また、凹形状内に収容し
た電子部品の直上に他の電子部品を搭載することを特徴
とする。
Description
【０００１】
【産業上の利用分野】本考案は、半導体チップ等の電子
部品を収容する電子部品用パッケージ、特に電子部品を
収容するための凹形状を有することを特徴とする電子部
品用パッケージ及びその製造方法に関する。
部品を収容する電子部品用パッケージ、特に電子部品を
収容するための凹形状を有することを特徴とする電子部
品用パッケージ及びその製造方法に関する。
【０００２】
【従来の技術】通常、半導体チップ等の電子部品（以
下、電子部品という）を収容する凹形状を有する電子部
品用パッケージ（以下、パッケージという）において、
電子部品と絶縁層を介した他の金属回路層とを電気的に
接続させる場合は、搭載した電子部品側の接続端子とワ
イヤーボンディングするための金属回路を電子部品の周
囲に設ける方法が用いられている。
下、電子部品という）を収容する凹形状を有する電子部
品用パッケージ（以下、パッケージという）において、
電子部品と絶縁層を介した他の金属回路層とを電気的に
接続させる場合は、搭載した電子部品側の接続端子とワ
イヤーボンディングするための金属回路を電子部品の周
囲に設ける方法が用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、図１１
に示す上記に記した従来のパッケージにおいては、搭載
した電子部品の接続端子とワイヤーボンディング（８
０）するためのワイヤーボンディング用金属回路（９
０）を電子部品の周囲に設ける必要があるので、電子部
品を収容する凹形状は該ワイヤーボンディング用金属回
路を設けるエリアを確保して大きくしなければならない
ことからパッケージの小型化を阻害する。本発明はこの
ような問題点を鑑みてなされ、凹形状の底部に薄い絶縁
層、該絶縁層の裏面に金属回路層、該絶縁層の上面より
裏面の金属回路層に至る穴、及び、該穴の上に電気的導
通性を有する接続端子を有し、該接続端子により、該凹
形状内に収容された電子部品と該金属回路層を電気的に
接続して、パッケージの小型化を実現することを目的と
している。また、凹形状内に収容した電子部品の直上に
他の電子部品を搭載することで、小型パッケージの部品
実装密度を向上し、パッケージの多機能化を実現するこ
とを目的としている。
に示す上記に記した従来のパッケージにおいては、搭載
した電子部品の接続端子とワイヤーボンディング（８
０）するためのワイヤーボンディング用金属回路（９
０）を電子部品の周囲に設ける必要があるので、電子部
品を収容する凹形状は該ワイヤーボンディング用金属回
路を設けるエリアを確保して大きくしなければならない
ことからパッケージの小型化を阻害する。本発明はこの
ような問題点を鑑みてなされ、凹形状の底部に薄い絶縁
層、該絶縁層の裏面に金属回路層、該絶縁層の上面より
裏面の金属回路層に至る穴、及び、該穴の上に電気的導
通性を有する接続端子を有し、該接続端子により、該凹
形状内に収容された電子部品と該金属回路層を電気的に
接続して、パッケージの小型化を実現することを目的と
している。また、凹形状内に収容した電子部品の直上に
他の電子部品を搭載することで、小型パッケージの部品
実装密度を向上し、パッケージの多機能化を実現するこ
とを目的としている。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のパッケージは次の構成を備える。すなわ
ち、凹形状の底部に薄い絶縁層、該絶縁層の裏面に金属
回路層、該絶縁層の上面より裏面の金属回路層に至る
穴、及び、該穴の上に電気的導通性を有する接続端子を
有し、該接続端子により、前記凹形状内に収容された電
子部品と該金属回路層を電気的に接続することを特徴と
する。また、凹形状内に収容した電子部品の直上に他の
電子部品を搭載することを特徴とする。
めに、本発明のパッケージは次の構成を備える。すなわ
ち、凹形状の底部に薄い絶縁層、該絶縁層の裏面に金属
回路層、該絶縁層の上面より裏面の金属回路層に至る
穴、及び、該穴の上に電気的導通性を有する接続端子を
有し、該接続端子により、前記凹形状内に収容された電
子部品と該金属回路層を電気的に接続することを特徴と
する。また、凹形状内に収容した電子部品の直上に他の
電子部品を搭載することを特徴とする。
【０００５】
【作用】本発明によれば、凹形状の底部に薄い絶縁層、
該絶縁層の裏面に金属回路層、該絶縁層の上面より裏面
の金属回路層に至る穴、及び、該穴の上に電気的導通性
を有する接続端子を有し、該接続端子により、該凹形状
内に収容された電子部品と該金属回路層を電気的に接続
して、パッケージの小型化を可能とする。また、凹形状
内に収容した電子部品の直上に他の電子部品を搭載する
ことで、小型パッケージの部品実装密度を向上し、パッ
ケージの多機能化を可能とする。
該絶縁層の裏面に金属回路層、該絶縁層の上面より裏面
の金属回路層に至る穴、及び、該穴の上に電気的導通性
を有する接続端子を有し、該接続端子により、該凹形状
内に収容された電子部品と該金属回路層を電気的に接続
して、パッケージの小型化を可能とする。また、凹形状
内に収容した電子部品の直上に他の電子部品を搭載する
ことで、小型パッケージの部品実装密度を向上し、パッ
ケージの多機能化を可能とする。
【０００６】
【実施例】以下、本発明に係るパッケージ及びその製造
方法に関する好適な実施例について添付図面とともに説
明する。図では、説明上一部のみ示す。また、収容する
電子部品としては半導体チップを例示する。 図１は、通常のプリント配線基板の製造工程を経
て、所要の金属回路層（３０）を形成した後、ザグリ工
法を用いて、電子部品を収容する凹形状を形成した本発
明に係る電子部品用パッケージの断面図である。図２
は、あらかじめ電子部品を収容する所要の大きさの窓明
け加工した基材と該基材の下方に位置する金属回路層
（３０）と、該基材と該金属回路層を接着するためのあ
らかじめ電子部品を収容する所要の大きさの窓明け加工
した接着性絶縁層（２０）を張り合わせる工法、即ち張
り合わせ工法にて凹形状を形成した、本発明に係る電子
部品用パッケージの断面図である。図３は、あらかじめ
半導体チップ等の電子部品を収容する所要の大きさの窓
明け加工した基材と、該基材の下方に位置するあらかじ
め所要の部位にソルダーレジスト層（２５）を被着した
金属回路層（３０）と、該基材と該金属回路層を接着す
るためのあらかじめ半導体チップ等の電子部品を収容す
る所要の大きさの窓明け加工した接着性を有する絶縁層
（２０）を張り合わせて凹形状を形成した本発明に係る
電子部品用パッケージの断面図である。図４は、あらか
じめ半導体チップ等の電子部品を収容する所要の大きさ
の窓明け加工した基材と、該基材の下方に金属回路層を
被着した接着性絶縁層（２０）を張り合わせて形成した
凹形状を有する電子部品用パッケージ。凹形状底部の絶
縁層の厚さは、１０μｍから１００μｍとすることがで
き、後工程で設ける接続端子間の電気的短絡を防止する
作用を有する。
方法に関する好適な実施例について添付図面とともに説
明する。図では、説明上一部のみ示す。また、収容する
電子部品としては半導体チップを例示する。 図１は、通常のプリント配線基板の製造工程を経
て、所要の金属回路層（３０）を形成した後、ザグリ工
法を用いて、電子部品を収容する凹形状を形成した本発
明に係る電子部品用パッケージの断面図である。図２
は、あらかじめ電子部品を収容する所要の大きさの窓明
け加工した基材と該基材の下方に位置する金属回路層
（３０）と、該基材と該金属回路層を接着するためのあ
らかじめ電子部品を収容する所要の大きさの窓明け加工
した接着性絶縁層（２０）を張り合わせる工法、即ち張
り合わせ工法にて凹形状を形成した、本発明に係る電子
部品用パッケージの断面図である。図３は、あらかじめ
半導体チップ等の電子部品を収容する所要の大きさの窓
明け加工した基材と、該基材の下方に位置するあらかじ
め所要の部位にソルダーレジスト層（２５）を被着した
金属回路層（３０）と、該基材と該金属回路層を接着す
るためのあらかじめ半導体チップ等の電子部品を収容す
る所要の大きさの窓明け加工した接着性を有する絶縁層
（２０）を張り合わせて凹形状を形成した本発明に係る
電子部品用パッケージの断面図である。図４は、あらか
じめ半導体チップ等の電子部品を収容する所要の大きさ
の窓明け加工した基材と、該基材の下方に金属回路層を
被着した接着性絶縁層（２０）を張り合わせて形成した
凹形状を有する電子部品用パッケージ。凹形状底部の絶
縁層の厚さは、１０μｍから１００μｍとすることがで
き、後工程で設ける接続端子間の電気的短絡を防止する
作用を有する。
【０００７】 図５は、図１に示す本実施例の製造方
法を説明するための断面図である。図５（ａ）は、通常
のプリント配線基板の製造工程を経て、所要の金属回路
層（３０）を形成した後、ザグリ工法を用いて電子部品
を収容する凹形状底部の薄い絶縁層（１０）を形成した
状態を示す。図５（ｂ）は、凹形状底部の薄い絶縁層
（１０）に、レーザー加工によって下方の金属回路層
（３０）に至る所要の穴（４０）を設けた後、該穴（４
０）の開口により露出した金属回路層及び他の露出した
金属回路層にメッキ処理を施してメッキ層（５０）を被
着形成した状態を示す。このレーザー加工は、ビルドア
ップ工法等に採用されているものを適用できる。また、
メッキ処理は、通常のプリント配線基板の製造工程で採
用されるニッケル・金メッキ等の金属メッキが適用でき
る。メッキ処理を施すことにより、耐湿性・耐腐食性・
接続の信頼性が向上する点で望ましい。図５（ｃ）は、
前記穴（４０）の上に電気的導通性を有する接続端子を
設けた状態を示す。本実施例は、該接続端子として半田
ボール（６０）を採用した。該半田ボールは、絶縁層
（１０）に設けられた所要の穴（４０）に位置決めして
搭載された後、リフロー等により加熱加工されてメッキ
処理を施された下方の金属回路層（３０）に固着され
る。
法を説明するための断面図である。図５（ａ）は、通常
のプリント配線基板の製造工程を経て、所要の金属回路
層（３０）を形成した後、ザグリ工法を用いて電子部品
を収容する凹形状底部の薄い絶縁層（１０）を形成した
状態を示す。図５（ｂ）は、凹形状底部の薄い絶縁層
（１０）に、レーザー加工によって下方の金属回路層
（３０）に至る所要の穴（４０）を設けた後、該穴（４
０）の開口により露出した金属回路層及び他の露出した
金属回路層にメッキ処理を施してメッキ層（５０）を被
着形成した状態を示す。このレーザー加工は、ビルドア
ップ工法等に採用されているものを適用できる。また、
メッキ処理は、通常のプリント配線基板の製造工程で採
用されるニッケル・金メッキ等の金属メッキが適用でき
る。メッキ処理を施すことにより、耐湿性・耐腐食性・
接続の信頼性が向上する点で望ましい。図５（ｃ）は、
前記穴（４０）の上に電気的導通性を有する接続端子を
設けた状態を示す。本実施例は、該接続端子として半田
ボール（６０）を採用した。該半田ボールは、絶縁層
（１０）に設けられた所要の穴（４０）に位置決めして
搭載された後、リフロー等により加熱加工されてメッキ
処理を施された下方の金属回路層（３０）に固着され
る。
【０００８】 図６は、図２に示す本実施例の製造方
法を説明するための断面図である。図６（ａ）は、あら
かじめ電子部品を収容する所要の大きさの窓明け加工し
た基材と、該基材の下方に位置する金属回路層（３０）
と、該基材と該金属回路層を接着するためのあらかじめ
電子部品を収容する所要の大きさの窓明け加工した接着
性絶縁層（２０）を張り合わせる工法、即ち張り合わせ
工法にて凹形状を形成した状態を示す。図６（ｂ）は、
凹形状底部の薄い絶縁層（１０）に、レーザー加工によ
って下方の金属回路層（３０）に至る所要の穴（４０）
を設けた後、該穴（４０）の開口により露出した金属回
路層及び他の露出した金属回路層にメッキ処理を施して
メッキ層（５０）を被着形成した状態を示す。このレー
ザー加工は、ビルドアップ工法等に採用されているもの
を適用できる。また、メッキ処理は、通常のプリント配
線基板の製造工程で採用されるニッケル・金メッキ等の
金属メッキが適用できる。メッキ処理を施すことによ
り、耐湿性・耐腐食性・接続の信頼性が向上する点で望
ましい。図６（ｃ）は、前記穴（４０）の上に電気的導
通性を有する接続端子を設けた状態を示す。本実施例
は、該接続端子として半田ボール（６０）を採用した。
該半田ボールは、絶縁層（１０）に設けられた所要の穴
（４０）に位置決めして搭載された後、リフロー等によ
り加熱加工されてメッキ処理を施された下方の金属回路
層（３０）に固着される。
法を説明するための断面図である。図６（ａ）は、あら
かじめ電子部品を収容する所要の大きさの窓明け加工し
た基材と、該基材の下方に位置する金属回路層（３０）
と、該基材と該金属回路層を接着するためのあらかじめ
電子部品を収容する所要の大きさの窓明け加工した接着
性絶縁層（２０）を張り合わせる工法、即ち張り合わせ
工法にて凹形状を形成した状態を示す。図６（ｂ）は、
凹形状底部の薄い絶縁層（１０）に、レーザー加工によ
って下方の金属回路層（３０）に至る所要の穴（４０）
を設けた後、該穴（４０）の開口により露出した金属回
路層及び他の露出した金属回路層にメッキ処理を施して
メッキ層（５０）を被着形成した状態を示す。このレー
ザー加工は、ビルドアップ工法等に採用されているもの
を適用できる。また、メッキ処理は、通常のプリント配
線基板の製造工程で採用されるニッケル・金メッキ等の
金属メッキが適用できる。メッキ処理を施すことによ
り、耐湿性・耐腐食性・接続の信頼性が向上する点で望
ましい。図６（ｃ）は、前記穴（４０）の上に電気的導
通性を有する接続端子を設けた状態を示す。本実施例
は、該接続端子として半田ボール（６０）を採用した。
該半田ボールは、絶縁層（１０）に設けられた所要の穴
（４０）に位置決めして搭載された後、リフロー等によ
り加熱加工されてメッキ処理を施された下方の金属回路
層（３０）に固着される。
【０００９】 図７は、図３に示す本実施例の製造方
法を説明するための断面図である。図７（ａ）は、あら
かじめ半導体チップ等の電子部品を収容する所要の大き
さの窓明け加工した基材と、該基材の下方に位置するあ
らかじめ所要の部位に接続端子を設けるための開口を有
するソルダーレジスト層（２５）を被着した金属回路層
（３０）と、該基材と該金属回路層を接着するためのあ
らかじめ半導体チップ等の電子部品を収容する所要の大
きさの窓明け加工した接着性を有する絶縁層（２０）を
張り合わせて凹形状を形成した状態を示す。図７（ｂ）
は、ソルダーレジスト開口（４５）により露出した金属
回路層及び他の露出した金属回路層にメッキ処理を施し
てメッキ層（５０）を被着形成した状態を示す。メッキ
処理を施すことにより、耐湿性・耐腐食性・接続の信頼
性が向上する点で望ましい。このメッキ処理は、通常の
プリント配線基板の製造工程で採用されるニッケル・金
メッキ等の金属メッキが適用できる。図７（ｃ）は、前
記ソルダーレジスト開口（４５）の上に電気的導通性を
有する接続端子を設けた状態を示す。本実施例は、該接
続端子として半田ボール（６０）を採用した。該半田ボ
ールは、所要の部位に設けられたソルダーレジスト開口
（４５）に位置決めして搭載された後、リフロー等によ
り加熱加工されてメッキ処理を施された下方の金属回路
層（３０）に固着される。
法を説明するための断面図である。図７（ａ）は、あら
かじめ半導体チップ等の電子部品を収容する所要の大き
さの窓明け加工した基材と、該基材の下方に位置するあ
らかじめ所要の部位に接続端子を設けるための開口を有
するソルダーレジスト層（２５）を被着した金属回路層
（３０）と、該基材と該金属回路層を接着するためのあ
らかじめ半導体チップ等の電子部品を収容する所要の大
きさの窓明け加工した接着性を有する絶縁層（２０）を
張り合わせて凹形状を形成した状態を示す。図７（ｂ）
は、ソルダーレジスト開口（４５）により露出した金属
回路層及び他の露出した金属回路層にメッキ処理を施し
てメッキ層（５０）を被着形成した状態を示す。メッキ
処理を施すことにより、耐湿性・耐腐食性・接続の信頼
性が向上する点で望ましい。このメッキ処理は、通常の
プリント配線基板の製造工程で採用されるニッケル・金
メッキ等の金属メッキが適用できる。図７（ｃ）は、前
記ソルダーレジスト開口（４５）の上に電気的導通性を
有する接続端子を設けた状態を示す。本実施例は、該接
続端子として半田ボール（６０）を採用した。該半田ボ
ールは、所要の部位に設けられたソルダーレジスト開口
（４５）に位置決めして搭載された後、リフロー等によ
り加熱加工されてメッキ処理を施された下方の金属回路
層（３０）に固着される。
【００１０】 図８は、図４に示す本実施例の製造方
法を説明するための断面図である。図８（ａ）は、あら
かじめ電子部品を収容する所要の大きさの窓明け加工し
た基材と、該基材の下方に金属回路層（３０）を被着し
た接着性絶縁層（２０）を張り合わせる工法、即ち張り
合わせ工法にて凹形状を形成した状態を示す。図８
（ｂ）は、凹形状底部の薄い絶縁層（１０）に、レーザ
ー加工によって下方の金属回路層（３０）に至る所要の
穴（４０）を設けた後、該穴（４０）の開口により露出
した金属回路層及び他の露出した金属回路層にメッキ処
理を施してメッキ層（５０）を被着形成した状態を示
す。このレーザー加工は、ビルドアップ工法等に採用さ
れているものを適用できる。また、メッキ処理は、通常
のプリント配線基板の製造工程で採用されるニッケル・
金メッキ等の金属メッキが適用できる。メッキ処理を施
すことにより、耐湿性・耐腐食性・接続の信頼性が向上
する点で望ましい。図８（ｃ）は、前記穴（４０）の上
に電気的導通性を有する接続端子を設けた状態を示す。
本実施例は、該接続端子として半田ボール（６０）を採
用した。該半田ボールは、絶縁層（１０）に設けられた
所要の穴（４０）に位置決めして搭載された後、リフロ
ー等により加熱加工されてメッキ処理を施された下方の
金属回路層（３０）に固着される。
法を説明するための断面図である。図８（ａ）は、あら
かじめ電子部品を収容する所要の大きさの窓明け加工し
た基材と、該基材の下方に金属回路層（３０）を被着し
た接着性絶縁層（２０）を張り合わせる工法、即ち張り
合わせ工法にて凹形状を形成した状態を示す。図８
（ｂ）は、凹形状底部の薄い絶縁層（１０）に、レーザ
ー加工によって下方の金属回路層（３０）に至る所要の
穴（４０）を設けた後、該穴（４０）の開口により露出
した金属回路層及び他の露出した金属回路層にメッキ処
理を施してメッキ層（５０）を被着形成した状態を示
す。このレーザー加工は、ビルドアップ工法等に採用さ
れているものを適用できる。また、メッキ処理は、通常
のプリント配線基板の製造工程で採用されるニッケル・
金メッキ等の金属メッキが適用できる。メッキ処理を施
すことにより、耐湿性・耐腐食性・接続の信頼性が向上
する点で望ましい。図８（ｃ）は、前記穴（４０）の上
に電気的導通性を有する接続端子を設けた状態を示す。
本実施例は、該接続端子として半田ボール（６０）を採
用した。該半田ボールは、絶縁層（１０）に設けられた
所要の穴（４０）に位置決めして搭載された後、リフロ
ー等により加熱加工されてメッキ処理を施された下方の
金属回路層（３０）に固着される。
【００１１】図９は、本発明に係る多層パッケージの実
施例を示す。多層化は通常のプリント配線基板の工程で
容易に製造することができ、本発明に係るパッケージの
他の実施例においても、多層化は同様に可能であり、本
発明はパッケージの層数に関わらず適用できる。
施例を示す。多層化は通常のプリント配線基板の工程で
容易に製造することができ、本発明に係るパッケージの
他の実施例においても、多層化は同様に可能であり、本
発明はパッケージの層数に関わらず適用できる。
【００１２】図１０は、本発明に係るパッケージにおい
て、凹形状内に収容した電子部品の直上に他の電子部品
を搭載したパッケージの例を示す。凹形状内に収容した
電子部品は、リフロー等の加熱処理により半田ボールと
接続される。その後、該電子部品の直上に他の電子部品
を固着する。このとき、通常の接着性を有する銀ペース
ト等で容易に接着することができる。該直上に固着され
た電子部品は、ワイヤーボンディングにより所要の金属
回路と接続される。こうして、凹形状内に収容した電子
部品の直上に他の電子部品を搭載することで小型パッケ
ージの部品実装密度を向上することができる。
て、凹形状内に収容した電子部品の直上に他の電子部品
を搭載したパッケージの例を示す。凹形状内に収容した
電子部品は、リフロー等の加熱処理により半田ボールと
接続される。その後、該電子部品の直上に他の電子部品
を固着する。このとき、通常の接着性を有する銀ペース
ト等で容易に接着することができる。該直上に固着され
た電子部品は、ワイヤーボンディングにより所要の金属
回路と接続される。こうして、凹形状内に収容した電子
部品の直上に他の電子部品を搭載することで小型パッケ
ージの部品実装密度を向上することができる。
【００１３】
【発明の効果】本発明によれば、凹形状の底部に薄い絶
縁層、該絶縁層の裏面に金属回路層、該絶縁層の表裏を
貫通する穴、及び、該穴の上方に電気的導通性を有する
接続端子を有し、該接続端子により、該凹形状内に収容
された電子部品と該金属回路層を電気的に接続してパッ
ケージの小型化を実現する。また、凹形状内に収容した
電子部品の直上に他の電子部品を搭載することで、小型
パッケージの部品実装密度を向上し、パッケージの多機
能化を実現する。
縁層、該絶縁層の裏面に金属回路層、該絶縁層の表裏を
貫通する穴、及び、該穴の上方に電気的導通性を有する
接続端子を有し、該接続端子により、該凹形状内に収容
された電子部品と該金属回路層を電気的に接続してパッ
ケージの小型化を実現する。また、凹形状内に収容した
電子部品の直上に他の電子部品を搭載することで、小型
パッケージの部品実装密度を向上し、パッケージの多機
能化を実現する。
【図１】ザグリ工法により凹形状を形成した本発明によ
るパッケージの断面図。
るパッケージの断面図。
【図２】張り合わせ工法により凹形状を形成した本発明
によるパッケージの断面図。
によるパッケージの断面図。
【図３】ソルダーレジスト層を有する張り合わせ工法に
より凹形状を形成した本発明によるパッケージの断面
図。
より凹形状を形成した本発明によるパッケージの断面
図。
【図４】接着層を兼ねた絶縁層を有する張り合わせ工法
により凹形状を形成した本発明によるパッケージの断面
図。
により凹形状を形成した本発明によるパッケージの断面
図。
【図５】ザグリ工法により凹形状を形成した本発明によ
るパッケージの製造方法を説明する断面図。
るパッケージの製造方法を説明する断面図。
【図６】張り合わせ工法により凹形状を形成した本発明
によるパッケージの製造方法を説明する断面図。
によるパッケージの製造方法を説明する断面図。
【図７】ソルダーレジスト層を有する張り合わせ工法に
より凹形状を形成した本発明によるパッケージの製造方
法を説明する断面図。
より凹形状を形成した本発明によるパッケージの製造方
法を説明する断面図。
【図８】接着層を兼ねた絶縁層を有する張り合わせ工法
により凹形状を形成した本発明によるパッケージの製造
方法を説明する断面図。
により凹形状を形成した本発明によるパッケージの製造
方法を説明する断面図。
【図９】多層化した本発明によるパッケージ実施例の断
面図。
面図。
【図１０】凹形状内に収容した電子部品の直上に他の電
子部品を搭載した本発明によるパッケージ実施例の断面
図。
子部品を搭載した本発明によるパッケージ実施例の断面
図。
【図１１】パッケージの小型化を阻害する状態を示し
た、従来のパッケージの断面図。
た、従来のパッケージの断面図。
１０ 絶縁層 ２０ 接着性絶縁層 ２５ ソルダーレジスト層 ３０ 金属回路層 ４０ 穴 ４５ ソルダーレジスト開口 ５０ メッキ層 ６０ 半田ボール ７０ 半導体チップ ８０ ワイヤーボンディング ９０ ワイヤーボンディング用金属回路
Claims (8)
- 【請求項１】半導体チップ等の電子部品を収容するため
の凹形状を有する電子部品用パッケージにおいて、凹形
状の底部に薄い絶縁層、該絶縁層の裏面に金属回路層、
該絶縁層の上面より裏面の金属回路層に至る穴、及び、
該穴の上に電気的導通性を有する接続端子を有し、該接
続端子により、該凹形状内に収容された半導体チップ等
の電子部品と該金属回路層を電気的に接続する電子部品
用パッケージ。 - 【請求項２】請求項１に記載の電子部品用パッケージに
おいて、ザグリ工法を用いて形成した凹形状を有する電
子部品用パッケージ。 - 【請求項３】請求項１に記載の電子部品用パッケージに
おいて、あらかじめ半導体チップ等の電子部品を収容す
る所要の大きさの窓明け加工した基材と、該基材の下方
に位置する金属回路層と、該基材と該金属回路層を接着
するためのあらかじめ半導体チップ等の電子部品を収容
する所要の大きさの窓明け加工した接着性性を有する絶
縁層層を張り合わせて形成した凹形状を有する電子部品
用パッケージ。 - 【請求項４】請求項１に記載の電子部品用パッケージに
おいて、あらかじめ半導体チップ等の電子部品を収容す
る所要の大きさの窓明け加工した基材と、該基材の下方
に位置するあらかじめ所要の部位にソルダーレジスト層
を被着した金属回路層と、該基材と該金属回路層を接着
するためのあらかじめ半導体チップ等の電子部品を収容
する所要の大きさの窓明け加工した接着性を有する絶縁
層を張り合わせて形成した凹形状を有する電子部品用パ
ッケージ。 - 【請求項５】請求項１に記載の電子部品用パッケージに
おいて、あらかじめ半導体チップ等の電子部品を収容す
る所要の大きさの窓明け加工した基材と、該基材の下方
に金属回路層を被着した接着性を有する絶縁層を張り合
わせて形成した凹形状を有する電子部品用パッケージ。 - 【請求項６】請求項１乃至請求項５に記載の電子部品用
パッケージにおいて、接続端子として半田ボールを用い
た電子部品用パッケージ。 - 【請求項７】請求項１乃至請求項６に記載の電子部品用
パッケージにおいて、凹形状内に収容した電子部品の直
上に他の電子部品を搭載した電子部品用パッケージ。 - 【請求項８】請求項１乃至請求項７に記載の電子部品用
パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000145720A JP2001291800A (ja) | 2000-04-10 | 2000-04-10 | 電子部品用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000145720A JP2001291800A (ja) | 2000-04-10 | 2000-04-10 | 電子部品用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291800A true JP2001291800A (ja) | 2001-10-19 |
Family
ID=18652184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000145720A Pending JP2001291800A (ja) | 2000-04-10 | 2000-04-10 | 電子部品用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291800A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027155A (ja) * | 2005-07-12 | 2007-02-01 | Nichicon Corp | 微小はんだ付けランドへのはんだ供給方法 |
| JP2010521818A (ja) * | 2007-03-12 | 2010-06-24 | マイクロン テクノロジー， インク． | 半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法 |
| CN107872925A (zh) * | 2016-09-27 | 2018-04-03 | 奥特斯奥地利科技与系统技术有限公司 | 将部件嵌入导电箔上的芯中 |
-
2000
- 2000-04-10 JP JP2000145720A patent/JP2001291800A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027155A (ja) * | 2005-07-12 | 2007-02-01 | Nichicon Corp | 微小はんだ付けランドへのはんだ供給方法 |
| JP2010521818A (ja) * | 2007-03-12 | 2010-06-24 | マイクロン テクノロジー， インク． | 半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法 |
| CN107872925A (zh) * | 2016-09-27 | 2018-04-03 | 奥特斯奥地利科技与系统技术有限公司 | 将部件嵌入导电箔上的芯中 |
| US10743422B2 (en) | 2016-09-27 | 2020-08-11 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Embedding a component in a core on conductive foil |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| JPH09321408A (ja) | 電子回路基板の高密度実装構造 | |
| KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
| JP2000012773A (ja) | 半導体装置及びその製造方法 | |
| JP2001345559A (ja) | 配線基板及びその製造方法 | |
| JP2001291800A (ja) | 電子部品用パッケージ | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP3360492B2 (ja) | 電子回路基板 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPH05327152A (ja) | 配線基板及びその製造方法 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
| JP2002016330A (ja) | 部品実装用基板およびその製造方法 | |
| JPH05327156A (ja) | プリント回路基板 | |
| JP3084023B1 (ja) | 半導体デバイス及びその製造方法 | |
| JPH05235498A (ja) | 突起電極付プリント回路基板および接合方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JP2000299550A (ja) | 配線基板及びその製造方法 | |
| CN115497888A (zh) | 一种封装体及其制备方法 | |
| JPH05259376A (ja) | 半導体装置 | |
| JP2000294905A (ja) | パッケージ用配線板の製造方法 | |
| JPH0637457A (ja) | プリント配線板の製造方法 | |
| JP3872395B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH04147692A (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071012 |