JPH0629443A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH0629443A JPH0629443A JP4178729A JP17872992A JPH0629443A JP H0629443 A JPH0629443 A JP H0629443A JP 4178729 A JP4178729 A JP 4178729A JP 17872992 A JP17872992 A JP 17872992A JP H0629443 A JPH0629443 A JP H0629443A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- ceramic substrate
- lead frame
- tip
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 リードピッチを短縮してより高密度実装を行
なう。 【構成】 所定位置に貫通孔を設けてあるセラミック基
板１の表裏面にランド，ボンディングパッドなどの配線
パターンを形成する工程と、所定位置にチップ部品を接
着固定した後、回路接続する工程と、薄い金属板より、
必要とするリードピッチを備えたリードフレーム１８，
１９を形成する工程と、その先端を少なくともセラミッ
ク基板の1/2 の厚さの段差をもつように曲げ加工する工
程と、二枚のリードフレームを用い、先端部でセラミッ
ク基板を挟持した状態で高融点半田を用い、該セラミッ
ク基板のランドとリードフレームの先端部とを溶着し固
定する工程と、樹脂モールドする工程と、リード部にメ
ッキを施した後にリードの曲げ加工を行い、切断する工
程とを含む。
なう。 【構成】 所定位置に貫通孔を設けてあるセラミック基
板１の表裏面にランド，ボンディングパッドなどの配線
パターンを形成する工程と、所定位置にチップ部品を接
着固定した後、回路接続する工程と、薄い金属板より、
必要とするリードピッチを備えたリードフレーム１８，
１９を形成する工程と、その先端を少なくともセラミッ
ク基板の1/2 の厚さの段差をもつように曲げ加工する工
程と、二枚のリードフレームを用い、先端部でセラミッ
ク基板を挟持した状態で高融点半田を用い、該セラミッ
ク基板のランドとリードフレームの先端部とを溶着し固
定する工程と、樹脂モールドする工程と、リード部にメ
ッキを施した後にリードの曲げ加工を行い、切断する工
程とを含む。
Description
【０００１】
【産業上の利用分野】本発明はリードピッチを短縮した
混成集積回路の製造方法に関する。情報処理装置を構成
する電子機器を小型化するには半導体集積回路の集積度
の向上と共に搭載する回路部品の小型化および配線基板
の小型化と高密度化が必要である。
混成集積回路の製造方法に関する。情報処理装置を構成
する電子機器を小型化するには半導体集積回路の集積度
の向上と共に搭載する回路部品の小型化および配線基板
の小型化と高密度化が必要である。
【０００２】そのため、配線基板に搭載する半導体部品
および回路部品にはチップ部品が多く用いられており、
また、配線基板も当初の単層プリント板より、多層プリ
ント板、表面実装プリント板へと集積度の向上が行なわ
れている。
および回路部品にはチップ部品が多く用いられており、
また、配線基板も当初の単層プリント板より、多層プリ
ント板、表面実装プリント板へと集積度の向上が行なわ
れている。
【０００３】
【従来の技術】LSI やVLSIなど半導体集積回路の実装法
としては従来のリード挿入部品実装に代わってチップ部
品を配線基板上に接着剤や共晶合金などを用いて固定し
た後、半田やワイヤボンディングにより回路接続を行な
う表面実装技術(Surface Mounting Technology略称SMT)
が主流になっており、フラットパッケージが多く使用さ
れている。
としては従来のリード挿入部品実装に代わってチップ部
品を配線基板上に接着剤や共晶合金などを用いて固定し
た後、半田やワイヤボンディングにより回路接続を行な
う表面実装技術(Surface Mounting Technology略称SMT)
が主流になっており、フラットパッケージが多く使用さ
れている。
【０００４】さて、発明者等は混成集積回路（Hybrid I
C)についても表面実装型の要求が高まっていることから
QFP(Quarter Flat Package) タイプの表面実装混成集積
回路( 略称SMD-HYB)を開発し使用している。
C)についても表面実装型の要求が高まっていることから
QFP(Quarter Flat Package) タイプの表面実装混成集積
回路( 略称SMD-HYB)を開発し使用している。
【０００５】図３はこの構成を示す模式断面図である。
すなわち、アルミナなどのセラミック基板１の表裏面に
厚膜HYB 製造技術を用いて厚膜抵抗器２やランド，ボン
ディングパッド，導体線路３，スルーホール４などの配
線パターンを形成すると共に、半導体チップ５, チップ
コンデンサ６などを搭載し、半導体チップ５については
ワイヤ７を用いてボンデングパッドに回路接続し、ま
た、チップコンデンサ６については半田付けにより導体
線路３に設けてあるパッドに溶着している。
すなわち、アルミナなどのセラミック基板１の表裏面に
厚膜HYB 製造技術を用いて厚膜抵抗器２やランド，ボン
ディングパッド，導体線路３，スルーホール４などの配
線パターンを形成すると共に、半導体チップ５, チップ
コンデンサ６などを搭載し、半導体チップ５については
ワイヤ７を用いてボンデングパッドに回路接続し、ま
た、チップコンデンサ６については半田付けにより導体
線路３に設けてあるパッドに溶着している。
【０００６】このように、スルーホール４を用いてセラ
ミック基板１の両面に混成集積回路を形成した後、リー
ド端子８とセラミック基板１の端面にパターン形成して
あるランド部とを高温半田などを用いて溶着する。
ミック基板１の両面に混成集積回路を形成した後、リー
ド端子８とセラミック基板１の端面にパターン形成して
あるランド部とを高温半田などを用いて溶着する。
【０００７】そして、最後にトランスフアモールド法に
より樹脂外装９を行なって混成集積回路が完成してい
る。また、図４はこのようにして形成されたQFP タイプ
樹脂パッケージの平面図（Ａ）と側面図（Ｂ）である
が、高密度実装を行なっているために膨大な数のリード
端子８を備えている。
より樹脂外装９を行なって混成集積回路が完成してい
る。また、図４はこのようにして形成されたQFP タイプ
樹脂パッケージの平面図（Ａ）と側面図（Ｂ）である
が、高密度実装を行なっているために膨大な数のリード
端子８を備えている。
【０００８】例えば、現在使用しているパッケージ寸法
が横32 mm ，縦28，高さ4.4 mm のSMD-HYB について、
リード端子の数は104 本、また、横44 mm ，縦40，高さ
4.4mm のSMD-HYB について、リード端子の数は168 本に
及んでいるが、後者のパッケージ寸法について200 本以
上( 例えば256 本) のリード端子を備えたSMD-HYBの実
用化が要望されている。
が横32 mm ，縦28，高さ4.4 mm のSMD-HYB について、
リード端子の数は104 本、また、横44 mm ，縦40，高さ
4.4mm のSMD-HYB について、リード端子の数は168 本に
及んでいるが、後者のパッケージ寸法について200 本以
上( 例えば256 本) のリード端子を備えたSMD-HYBの実
用化が要望されている。
【０００９】こゝで、このような要求を満たすための対
策としてはセラミック回路基板にパターン形成されてい
る導体線路やチップを微小化することが必要であるが、
これ以外にリード端子の構造を変更する必要がある。
策としてはセラミック回路基板にパターン形成されてい
る導体線路やチップを微小化することが必要であるが、
これ以外にリード端子の構造を変更する必要がある。
【００１０】すなわち、従来のリード端子は図５に示す
ようにしてセラミック回路基板１と接合していた。すな
わち、先端に挟持部11をもつクリップリード12からな
り、挟持部11にセラミック基板１を挿入し、高温半田や
金錫共晶合金などを用いて溶着する方法が採られてい
た。
ようにしてセラミック回路基板１と接合していた。すな
わち、先端に挟持部11をもつクリップリード12からな
り、挟持部11にセラミック基板１を挿入し、高温半田や
金錫共晶合金などを用いて溶着する方法が採られてい
た。
【００１１】こゝで、従来はリード端子の材料としては
厚さが0.2 〜0.3mm の銅合金を用い、図６に示すように
クリップリード型の構造をとり、リードピッチ13の寸法
として0.8 mm を採っていたが、多ピン化を進めるため
にはリードピッチを0.5 mmに縮小する必要がある。
厚さが0.2 〜0.3mm の銅合金を用い、図６に示すように
クリップリード型の構造をとり、リードピッチ13の寸法
として0.8 mm を採っていたが、多ピン化を進めるため
にはリードピッチを0.5 mmに縮小する必要がある。
【００１２】然し、クリップリード型の構造をとる場
合、挟持部の間隙14として0.1mm が必要であり、また、
リード片15の幅として0.2mm が必要であり、また、リー
ド端子の相互間隔16として少なくとも0.1mm が必要であ
る。
合、挟持部の間隙14として0.1mm が必要であり、また、
リード片15の幅として0.2mm が必要であり、また、リー
ド端子の相互間隔16として少なくとも0.1mm が必要であ
る。
【００１３】そのため、クリップリード型の構造をとる
場合のリードピッチは0.6mm が限界であり、また、実際
に板厚が0.15 mm の銅合金を使用する場合でも上記の寸
法が加工限界である。
場合のリードピッチは0.6mm が限界であり、また、実際
に板厚が0.15 mm の銅合金を使用する場合でも上記の寸
法が加工限界である。
【００１４】
【発明が解決しようとする課題】情報処理装置を構成す
る電子機器を小型化する必要から、発明者等が開発した
表面実装混成集積回路（SMD-HYB)は更に実装密度を向上
する必要があり、従来のパッケージ面積でリード端子数
の増加が要望されている。
る電子機器を小型化する必要から、発明者等が開発した
表面実装混成集積回路（SMD-HYB)は更に実装密度を向上
する必要があり、従来のパッケージ面積でリード端子数
の増加が要望されている。
【００１５】そこで、従来のリードピッチ0.8mm を0.5m
m にして多ピン化を実現したいが、従来のクリップリー
ド型では実現できないことが問題であり、この解決が課
題である。
m にして多ピン化を実現したいが、従来のクリップリー
ド型では実現できないことが問題であり、この解決が課
題である。
【００１６】
【課題を解決するための手段】上記の課題は、今までリ
ードフレーム用として使用してきた金属板に較べて厚さ
が薄い金属板に打抜き加工を施して、必要とするリード
ピッチを備えたリードフレームを形成する工程と、この
リードフレームの先端を少なくともセラミック基板の1/
2 の厚さの段差をもつように曲げ加工する工程と、二枚
のリードフレームを用い、先端部でセラミック基板を挟
持した状態で高融点半田を用い、セラミック基板のラン
ドとリードフレームの先端部とを溶着し固定する工程と
を少なくとも含むことを特徴として混成集積回路の製造
方法を形成することにより解決することができる。
ードフレーム用として使用してきた金属板に較べて厚さ
が薄い金属板に打抜き加工を施して、必要とするリード
ピッチを備えたリードフレームを形成する工程と、この
リードフレームの先端を少なくともセラミック基板の1/
2 の厚さの段差をもつように曲げ加工する工程と、二枚
のリードフレームを用い、先端部でセラミック基板を挟
持した状態で高融点半田を用い、セラミック基板のラン
ドとリードフレームの先端部とを溶着し固定する工程と
を少なくとも含むことを特徴として混成集積回路の製造
方法を形成することにより解決することができる。
【００１７】
【作用】本発明は従来のクリップリードではリードピッ
チを0.5mm にすることは不可能なことから、セラミック
基板を従来のように一個のリード端子で挟持するのでは
なく、図２に示すように先端を曲げ加工したリード片1
8,19 を備えたリードフレームを準備し、このリード片1
8,19 によりセラミック基板のランドを挟持するように
したものである。
チを0.5mm にすることは不可能なことから、セラミック
基板を従来のように一個のリード端子で挟持するのでは
なく、図２に示すように先端を曲げ加工したリード片1
8,19 を備えたリードフレームを準備し、このリード片1
8,19 によりセラミック基板のランドを挟持するように
したものである。
【００１８】図１は本発明を適用したSMD-HYB の構成を
示す断面図であって、リード片18と19によりセラミック
基板１を挟持し、高温半田を用いて挟持部を溶着固定し
た後、樹脂外装９を施した状態を示している。
示す断面図であって、リード片18と19によりセラミック
基板１を挟持し、高温半田を用いて挟持部を溶着固定し
た後、樹脂外装９を施した状態を示している。
【００１９】このような方法をとることにより従来のク
リップリード構造をとる場合の0.6mm のリードピッチ限
界をクリヤーすることができ、0.5mm のリードピッチを
実現することができる。
リップリード構造をとる場合の0.6mm のリードピッチ限
界をクリヤーすることができ、0.5mm のリードピッチを
実現することができる。
【００２０】こゝで、リード端子のセラミック基板への
装着法としては、導電性ペーストのスクリーンプリント
によりパターン形成されているセラミック基板のランド
に二組のリードフレームを固定して一体化した状態で挿
入し、従来と同様に高温半田あるいは金錫(Au-Sn) 共晶
半田を用いて溶着する。
装着法としては、導電性ペーストのスクリーンプリント
によりパターン形成されているセラミック基板のランド
に二組のリードフレームを固定して一体化した状態で挿
入し、従来と同様に高温半田あるいは金錫(Au-Sn) 共晶
半田を用いて溶着する。
【００２１】そして、樹脂モールド後にリード端子に対
して半田付け性を向上するためにメッキ処理を行なう
が、この際に厚めにメッキを行なうことにより、二枚の
リード端子を完全に一体化することができる。
して半田付け性を向上するためにメッキ処理を行なう
が、この際に厚めにメッキを行なうことにより、二枚の
リード端子を完全に一体化することができる。
【００２２】そのために、本発明に係る製造工程におい
て使用するリードフレームの厚さは少なくとも従来の1/
2 で足りる。なお、その他の製造工程については従来と
全く同様である。
て使用するリードフレームの厚さは少なくとも従来の1/
2 で足りる。なお、その他の製造工程については従来と
全く同様である。
【００２３】
【実施例】従来のリードフレームは厚さが0.25 mm のCu
合金を使用しているが、本発明の実施においては0.1mm
の厚さのCu合金を使用し、打抜き加工により図２に示す
ように先端部が反対方向に曲げ加工してしてあるリード
フレームを準備した。
合金を使用しているが、本発明の実施においては0.1mm
の厚さのCu合金を使用し、打抜き加工により図２に示す
ように先端部が反対方向に曲げ加工してしてあるリード
フレームを準備した。
【００２４】さて、SMD-HYD については従来と全く同じ
工程で形成した。すなわち、所定位置に貫通孔を設けて
あるセラミック基板の表裏面に厚膜ペーストを印刷して
ランド，ボンディングパッド，導体線路，スルーホール
などの配線パターンを形成した後、この基板面の所定位
置に半導体チップとチップコンデンサなどのチップ部品
を接着固定した後、半導体チップについてはワイヤボン
ディング法で、また、コンデンサについては半田付けに
より回路接続を行なった。
工程で形成した。すなわち、所定位置に貫通孔を設けて
あるセラミック基板の表裏面に厚膜ペーストを印刷して
ランド，ボンディングパッド，導体線路，スルーホール
などの配線パターンを形成した後、この基板面の所定位
置に半導体チップとチップコンデンサなどのチップ部品
を接着固定した後、半導体チップについてはワイヤボン
ディング法で、また、コンデンサについては半田付けに
より回路接続を行なった。
【００２５】次に、二枚のリードフレームを用い、先端
部でセラミック基板を挟持した状態で高融点半田を用い
てセラミック基板のランドとリードフレームの先端部と
を溶着し固定した。
部でセラミック基板を挟持した状態で高融点半田を用い
てセラミック基板のランドとリードフレームの先端部と
を溶着し固定した。
【００２６】次に、リードフレームの先端部を溶着固定
したセラミック基板にエポキシ樹脂のトランスファモー
ルドを施して樹脂モールドした後、樹脂モールドを行な
ったリードフレームのリード部に半田メッキを10μm の
厚さに施した後にリードの曲げ加工を行い、引き続いて
リードフレームより切断することにより混成集積回路素
子が完成した。
したセラミック基板にエポキシ樹脂のトランスファモー
ルドを施して樹脂モールドした後、樹脂モールドを行な
ったリードフレームのリード部に半田メッキを10μm の
厚さに施した後にリードの曲げ加工を行い、引き続いて
リードフレームより切断することにより混成集積回路素
子が完成した。
【００２７】
【発明の効果】以上記したように本発明の実施によりリ
ードピッチが0.5mm 程度と小さく実装密度の大きなQFP
タイプのSMD-HYB を実用化することができる。
ードピッチが0.5mm 程度と小さく実装密度の大きなQFP
タイプのSMD-HYB を実用化することができる。
【図１】本発明を適用したSMD-HYB の構成を示す断面図
である。
である。
【図２】本発明に係るリード端子の構成を示す斜視図で
ある。
ある。
【図３】表面実装混成集積回路（SMD-HYB ）の構成を示
す模式断面図である。
す模式断面図である。
【図４】表面実装混成集積回路（SMD-HYB ）の平面図
（Ａ）と側面図（Ｂ）である。
（Ａ）と側面図（Ｂ）である。
【図５】従来のリード端子の構造を示す平面図（Ａ）と
側面図（Ｂ）である。
側面図（Ｂ）である。
【図６】クリップリード型をとるリード端子の平面図で
ある。
ある。
１ セラミック基板 ８ リード端子 12 クリップリード 13 リードピッチ 14 間隙 15,18,19 リード片 16 相互間隔
Claims (1)
- 【請求項１】 所定位置に貫通孔を設けてあるセラミッ
ク基板の表裏面に厚膜ペーストを印刷してランド，ボン
ディングパッド，導体線路，スルーホールなどの配線パ
ターンを形成する工程と、 該基板面の所定位置にチップ部品を接着固定した後、回
路接続する工程と、 従来、リードフレーム用として使用してきた金属板に較
べて厚さが薄い金属板に打抜き加工を施して、必要とす
るリードピッチを備えたリードフレームを形成する工程
と、 該リードフレームの先端を少なくともセラミック基板の
1/2 の厚さの段差をもつように曲げ加工する工程と、 二枚のリードフレームを用い、先端部でセラミック基板
を挟持した状態で高融点半田を用い、該セラミック基板
のランドとリードフレームの先端部とを溶着し固定する
工程と、 リードフレームの先端部を溶着固定したセラミック基板
に樹脂のトランスファモールドを施して樹脂モールドす
る工程と、 樹脂モールドを行なったリードフレームのリード部にメ
ッキを施した後にリードの曲げ加工を行い、引き続いて
該リードフレームより切断する工程と、 を少なくとも含むことを特徴とする混成集積回路の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4178729A JPH0629443A (ja) | 1992-07-07 | 1992-07-07 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4178729A JPH0629443A (ja) | 1992-07-07 | 1992-07-07 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629443A true JPH0629443A (ja) | 1994-02-04 |
Family
ID=16053560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4178729A Withdrawn JPH0629443A (ja) | 1992-07-07 | 1992-07-07 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629443A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343922A (ja) * | 2001-05-18 | 2002-11-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| JP2016134620A (ja) * | 2015-01-20 | 2016-07-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品 |
-
1992
- 1992-07-07 JP JP4178729A patent/JPH0629443A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343922A (ja) * | 2001-05-18 | 2002-11-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| JP2016134620A (ja) * | 2015-01-20 | 2016-07-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| EP0594427B1 (en) | A printed circuit board mounted with electric elements thereon | |
| JPH0661606A (ja) | 回路パッケージ構造 | |
| US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
| US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| EP0987748A2 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| US20240269764A1 (en) | Ribbon wire bond | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPH0629443A (ja) | 混成集積回路の製造方法 | |
| JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
| JPH05343608A (ja) | 混成集積回路装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP2004087717A (ja) | 電子部品 | |
| JPH04155856A (ja) | 混成集積回路装置およびその製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
| JPH0438159B2 (ja) | ||
| JPH022289B2 (ja) | ||
| JPH04241447A (ja) | 半導体モジュール | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPH02121360A (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |