JPH1092964A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1092964A JPH1092964A JP8239621A JP23962196A JPH1092964A JP H1092964 A JPH1092964 A JP H1092964A JP 8239621 A JP8239621 A JP 8239621A JP 23962196 A JP23962196 A JP 23962196A JP H1092964 A JPH1092964 A JP H1092964A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- semiconductor device
- wiring pattern
- printed board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 229910000679 solder Inorganic materials 0.000 claims abstract description 35
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 239000011347 resin Substances 0.000 claims abstract description 25
- 238000007747 plating Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 abstract description 12
- 230000001070 adhesive effect Effects 0.000 abstract description 12
- 229910052737 gold Inorganic materials 0.000 abstract description 7
- 229910052759 nickel Inorganic materials 0.000 abstract description 5
- 239000003822 epoxy resin Substances 0.000 abstract description 4
- 229920000647 polyepoxide Polymers 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 239000010949 copper Substances 0.000 description 11
- 239000010931 gold Substances 0.000 description 8
- 238000003754 machining Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229920001342 Bakelite® Polymers 0.000 description 2
- 239000004637 bakelite Substances 0.000 description 2
- 238000012993 chemical processing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Wire Bonding (AREA)
- Chemically Coating (AREA)
Abstract
(57)【要約】
【課題】 ソルダーレジストと樹脂部材との接着部の接
着を十分にし、半導体装置のワイヤーの切断を防止する
ことができる半導体装置を提供する。 【解決手段】 プリント基板２０を有し、その表面には
配線パターン２１が形成され、電気的接続が不要な部分
をソルダーレジスト２２で覆い、Ｎｉ，Ａｕメッキが施
されている。プリント基板２０上には半導体素子２３が
搭載され、エポキシ樹脂等の接着剤２４等によりプリン
ト基板２０と固着されている。半導体素子２３の電極部
はワイヤー２５によって、配線パターン２１の接続部と
接続されている。半導体素子２３、ワイヤー２５、及び
ワイヤー２５と配線パターン２１との接続部は、樹脂部
材２６で覆われ樹脂封止されている。この時、プリント
基板２０上のソルダーレジスト２２の表面に凹凸２２ａ
が施されている。
着を十分にし、半導体装置のワイヤーの切断を防止する
ことができる半導体装置を提供する。 【解決手段】 プリント基板２０を有し、その表面には
配線パターン２１が形成され、電気的接続が不要な部分
をソルダーレジスト２２で覆い、Ｎｉ，Ａｕメッキが施
されている。プリント基板２０上には半導体素子２３が
搭載され、エポキシ樹脂等の接着剤２４等によりプリン
ト基板２０と固着されている。半導体素子２３の電極部
はワイヤー２５によって、配線パターン２１の接続部と
接続されている。半導体素子２３、ワイヤー２５、及び
ワイヤー２５と配線パターン２１との接続部は、樹脂部
材２６で覆われ樹脂封止されている。この時、プリント
基板２０上のソルダーレジスト２２の表面に凹凸２２ａ
が施されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子等を搭
載する、有機性基板を用いた半導体装置に関するもので
ある。
載する、有機性基板を用いた半導体装置に関するもので
ある。
【０００２】
【従来の技術】従来、このような分野の技術としては、
以下に示すようなものがあった。図３はかかる従来の半
導体装置の断面図である。この図に示すように、この半
導体装置は、例えば硝子エポキシ基板や、ベークライト
基板等の有機性基板からなる、印刷配線基板（以下プリ
ント基板と言う）１を有し、そのプリント基板１の表面
には導電性の配線パターン２が銅箔パターンで形成され
ている。
以下に示すようなものがあった。図３はかかる従来の半
導体装置の断面図である。この図に示すように、この半
導体装置は、例えば硝子エポキシ基板や、ベークライト
基板等の有機性基板からなる、印刷配線基板（以下プリ
ント基板と言う）１を有し、そのプリント基板１の表面
には導電性の配線パターン２が銅箔パターンで形成され
ている。
【０００３】その配線パターン２にＮｉ、Ａｕメッキを
行い銅箔の酸化等を防止する。その時、Ｎｉ、Ａｕメッ
キエリアを少なくし、コストダウンを図るため、ソルダ
ーレジスト３で、部品搭載部等、電気的接続を必要とし
ない配線パターンを覆っている。このソルダーレジスト
３には、熱硬化型と、感光性の二種類がある。プリント
基板１上には、半導体素子４が搭載され、エポキシ樹脂
等の接着剤５で固着されている。半導体素子４の電極部
はワイヤー６（Ａｕ線、Ａｌ線等）によって配線パター
ン２と接続されている。そして、半導体素子４と配線パ
ターン２の接続箇所とが樹脂部材７（エポキシ樹脂等）
で樹脂封止されている。
行い銅箔の酸化等を防止する。その時、Ｎｉ、Ａｕメッ
キエリアを少なくし、コストダウンを図るため、ソルダ
ーレジスト３で、部品搭載部等、電気的接続を必要とし
ない配線パターンを覆っている。このソルダーレジスト
３には、熱硬化型と、感光性の二種類がある。プリント
基板１上には、半導体素子４が搭載され、エポキシ樹脂
等の接着剤５で固着されている。半導体素子４の電極部
はワイヤー６（Ａｕ線、Ａｌ線等）によって配線パター
ン２と接続されている。そして、半導体素子４と配線パ
ターン２の接続箇所とが樹脂部材７（エポキシ樹脂等）
で樹脂封止されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置では、ソルダーレジスト表面汚れ及
び樹脂部材７との接着強度が小さい等の問題により、ソ
ルダーレジスト３と樹脂部材７との接着部に剥離が入
り、半導体装置のワイヤー６を切断するという問題があ
る。
た従来の半導体装置では、ソルダーレジスト表面汚れ及
び樹脂部材７との接着強度が小さい等の問題により、ソ
ルダーレジスト３と樹脂部材７との接着部に剥離が入
り、半導体装置のワイヤー６を切断するという問題があ
る。
【０００５】本発明は、上記問題点を除去し、ソルダー
レジストと樹脂部材との接着部の接着を十分にし、半導
体装置のワイヤーの切断を防止することができる半導体
装置を提供することを目的とする。
レジストと樹脂部材との接着部の接着を十分にし、半導
体装置のワイヤーの切断を防止することができる半導体
装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）基板上に配線パターンを形成し、ソルダーレジス
トで電気的接続を必要としない配線パターンを覆い、樹
脂封止を行う半導体装置において、前記ソルダーレジス
ト上に機械加工により凹凸を施すようにしたものであ
る。
成するために、 （１）基板上に配線パターンを形成し、ソルダーレジス
トで電気的接続を必要としない配線パターンを覆い、樹
脂封止を行う半導体装置において、前記ソルダーレジス
ト上に機械加工により凹凸を施すようにしたものであ
る。
【０００７】このように、ソルダーレジスト塗布後に機
械加工により凹凸を付けるようにしたので、樹脂部材と
の密着面積が増大し、接着強度が向上し、信頼性の高い
半導体素子を得ることができる。 （２）基板上に配線パターンを形成し、ソルダーレジス
トで電気的接続を必要としない配線パターンを覆い、樹
脂封止を行う半導体装置において、前記ソルダーレジス
ト上に化学処理により凹凸を施すようにしたものであ
る。
械加工により凹凸を付けるようにしたので、樹脂部材と
の密着面積が増大し、接着強度が向上し、信頼性の高い
半導体素子を得ることができる。 （２）基板上に配線パターンを形成し、ソルダーレジス
トで電気的接続を必要としない配線パターンを覆い、樹
脂封止を行う半導体装置において、前記ソルダーレジス
ト上に化学処理により凹凸を施すようにしたものであ
る。
【０００８】このように、ソルダーレジスト塗布後に化
学加工により凹凸を付けるようにしたので、樹脂部材と
の密着面積が増大し、接着強度が向上し、信頼性の高い
半導体素子を得ることができる。 （３）基板上に配線パターンを形成し、ソルダーレジス
トで電気的接続を必要としない配線パターンを覆い、樹
脂封止を行う半導体装置において、前記ソルダーレジス
ト上に無電解Ｃｕメッキを施すようにしたものである。
学加工により凹凸を付けるようにしたので、樹脂部材と
の密着面積が増大し、接着強度が向上し、信頼性の高い
半導体素子を得ることができる。 （３）基板上に配線パターンを形成し、ソルダーレジス
トで電気的接続を必要としない配線パターンを覆い、樹
脂封止を行う半導体装置において、前記ソルダーレジス
ト上に無電解Ｃｕメッキを施すようにしたものである。
【０００９】このように、ソルダーレジスト塗布後に無
電解Ｃｕメッキを施すだけの簡単な工程により、樹脂部
材との密着面積が増大し、接着強度が向上し、信頼性の
高い半導体素子を得ることができる。
電解Ｃｕメッキを施すだけの簡単な工程により、樹脂部
材との密着面積が増大し、接着強度が向上し、信頼性の
高い半導体素子を得ることができる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の第１
実施例を示す半導体装置の断面図である。この半導体装
置は、チップ・オン・ボード（ｃｈｉｐ ｏｎ ｂｏａ
ｒｄ）と称されるタイプのものである。例えば、エポキ
シ基板やベークライト基板等の有機性基板からなる絶縁
性のプリント基板２０を有し、そのプリント基板２０の
表面には銅箔等からなる導電性の配線パターン２１が形
成され、電気的接続が不要な部分をソルダーレジスト２
２で覆い、Ｎｉ，Ａｕメッキが施されている。
て図面を参照して詳細に説明する。図１は本発明の第１
実施例を示す半導体装置の断面図である。この半導体装
置は、チップ・オン・ボード（ｃｈｉｐ ｏｎ ｂｏａ
ｒｄ）と称されるタイプのものである。例えば、エポキ
シ基板やベークライト基板等の有機性基板からなる絶縁
性のプリント基板２０を有し、そのプリント基板２０の
表面には銅箔等からなる導電性の配線パターン２１が形
成され、電気的接続が不要な部分をソルダーレジスト２
２で覆い、Ｎｉ，Ａｕメッキが施されている。
【００１１】また、プリント基板２０上には半導体素子
２３が搭載され、エポキシ樹脂等の接着剤２４やＡｕ−
Ｓｉ（金、シリコン）共晶合金方法等により、プリント
基板２０に固着されている。半導体素子２３の電極部
は、Ａｌ（アルミニウム）、Ａｕ（金）等のワイヤー２
５によって、配線パターン２１の接続部と接続されてい
る。
２３が搭載され、エポキシ樹脂等の接着剤２４やＡｕ−
Ｓｉ（金、シリコン）共晶合金方法等により、プリント
基板２０に固着されている。半導体素子２３の電極部
は、Ａｌ（アルミニウム）、Ａｕ（金）等のワイヤー２
５によって、配線パターン２１の接続部と接続されてい
る。
【００１２】更に、半導体素子２３、ワイヤー２５、及
びワイヤー２５と配線パターン２１との接続部は、エポ
キシ、シリコン、ポリイミド樹脂等からなる樹脂部材２
６で覆われ樹脂封止されている。この時、プリント基板
２０上のソルダーレジスト２２の表面に凹凸２２ａが施
されている。
びワイヤー２５と配線パターン２１との接続部は、エポ
キシ、シリコン、ポリイミド樹脂等からなる樹脂部材２
６で覆われ樹脂封止されている。この時、プリント基板
２０上のソルダーレジスト２２の表面に凹凸２２ａが施
されている。
【００１３】図２は、上記したプリント基板、配線パタ
ーン及びソルダーレジストの製造工程図である。なお、
ここでは両面プリント基板として示されている。 （１）まず、図２（ａ）に示すように、プリント基板２
０を用意する。 （２）次に、図２（ｂ）に示すように、プリント基板２
０に対し、穴空け加工を行い、スルーホール２０ａを形
成する。
ーン及びソルダーレジストの製造工程図である。なお、
ここでは両面プリント基板として示されている。 （１）まず、図２（ａ）に示すように、プリント基板２
０を用意する。 （２）次に、図２（ｂ）に示すように、プリント基板２
０に対し、穴空け加工を行い、スルーホール２０ａを形
成する。
【００１４】（３）次に、図２（ｃ）に示すように、ス
ルーホール２０ａ内に無電解Ｃｕメッキ２１ａにより銅
の薄膜を形成し、全面を電解Ｃｕメッキ２１ｂによりス
ルーホール２０ａの壁の銅メッキ厚を厚くする。その
後、有機レジストにより回路形成を行い、不要の銅パタ
ーンをエッチングし、除去することにより、プリント基
板２０上に配線パターンを複数形成する。
ルーホール２０ａ内に無電解Ｃｕメッキ２１ａにより銅
の薄膜を形成し、全面を電解Ｃｕメッキ２１ｂによりス
ルーホール２０ａの壁の銅メッキ厚を厚くする。その
後、有機レジストにより回路形成を行い、不要の銅パタ
ーンをエッチングし、除去することにより、プリント基
板２０上に配線パターンを複数形成する。
【００１５】（４）その後、図２（ｄ）に示すように、
電気的接続部をマスキングし、ソルダーレジスト２２を
非電気的接続部に塗布する。この後、パターニングされ
たソルダーレジスト表面にバフ研磨等の機械加工を加え
て、ソルダーレジスト表面に凹凸２２ａを付ける。 （５）次に、マスキング材を取り去り、図２（ｅ）に示
すように、配線パターン２１のソルダーレジスト２２で
覆われた以外の配線パターン部に、Ｎｉ、Ａｕメッキ２
１ｃを行う。
電気的接続部をマスキングし、ソルダーレジスト２２を
非電気的接続部に塗布する。この後、パターニングされ
たソルダーレジスト表面にバフ研磨等の機械加工を加え
て、ソルダーレジスト表面に凹凸２２ａを付ける。 （５）次に、マスキング材を取り去り、図２（ｅ）に示
すように、配線パターン２１のソルダーレジスト２２で
覆われた以外の配線パターン部に、Ｎｉ、Ａｕメッキ２
１ｃを行う。
【００１６】このように、製造されたプリント基板２０
上に半導体素子２３を搭載し、その電極部をワイヤー２
５で配線パターン２１の接続部と接続し、その後、樹脂
部材２６で覆うことにより、図１に示したような半導体
装置が得られる。上記のように、ソルダーレジスト塗布
後に機械加工により、凹凸を付けたことにより、樹脂部
材との密着面積が増大し、接着強度が向上し、信頼性の
高い半導体素子を得ることができる。
上に半導体素子２３を搭載し、その電極部をワイヤー２
５で配線パターン２１の接続部と接続し、その後、樹脂
部材２６で覆うことにより、図１に示したような半導体
装置が得られる。上記のように、ソルダーレジスト塗布
後に機械加工により、凹凸を付けたことにより、樹脂部
材との密着面積が増大し、接着強度が向上し、信頼性の
高い半導体素子を得ることができる。
【００１７】なお、上記実施例ではソルダーレジスト上
の凹凸の作製を機械加工によって施したが、化学的処理
により凹凸を設けることにより、機械加工時のようにプ
リント基板毎に機械加工するのではなく、複数枚のプリ
ント基板を一括で処理することにより、作業性の向上及
び低コストでの加工が行えるようになる。次に、本発明
の第２実施例について説明する。
の凹凸の作製を機械加工によって施したが、化学的処理
により凹凸を設けることにより、機械加工時のようにプ
リント基板毎に機械加工するのではなく、複数枚のプリ
ント基板を一括で処理することにより、作業性の向上及
び低コストでの加工が行えるようになる。次に、本発明
の第２実施例について説明する。
【００１８】図４は本発明の第２実施例を示す半導体装
置の断面図である。この図において、上記第１実施例と
同じ部分については同じ符号を付し、それらの説明にい
ては重複するので省略する。図４に示すように、この実
施例については、ソルダーレジスト２２上に無電解Ｃｕ
メッキ２７を施すようにしている。
置の断面図である。この図において、上記第１実施例と
同じ部分については同じ符号を付し、それらの説明にい
ては重複するので省略する。図４に示すように、この実
施例については、ソルダーレジスト２２上に無電解Ｃｕ
メッキ２７を施すようにしている。
【００１９】これにより、無電解Ｃｕメッキ２７のＣｕ
表面の酸化により、樹脂部材との接着強度を向上させる
ことができる。なお、本発明は上記実施例に限定される
ものではなく、本発明の趣旨に基づいて種々の変形が可
能であり、これらを本発明の範囲から排除するものでは
ない。
表面の酸化により、樹脂部材との接着強度を向上させる
ことができる。なお、本発明は上記実施例に限定される
ものではなく、本発明の趣旨に基づいて種々の変形が可
能であり、これらを本発明の範囲から排除するものでは
ない。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ソルダーレジスト
塗布後に機械加工により凹凸を付けたことにより、樹脂
部材との密着面積が増大し、接着強度が向上し、信頼性
の高い半導体素子を得ることができる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ソルダーレジスト
塗布後に機械加工により凹凸を付けたことにより、樹脂
部材との密着面積が増大し、接着強度が向上し、信頼性
の高い半導体素子を得ることができる。
【００２１】（２）請求項２記載の発明によれば、ソル
ダーレジスト塗布後に化学加工により凹凸を付けたこと
により、樹脂部材との密着面積が増大し、接着強度が向
上し、信頼性の高い半導体素子を得ることができる。 （３）請求項３記載の発明によれば、ソルダーレジスト
塗布後に無電解Ｃｕメッキを施すだけの簡単な工程によ
り、樹脂部材との密着面積が増大し、接着強度が向上
し、信頼性の高い半導体素子を得ることができる。
ダーレジスト塗布後に化学加工により凹凸を付けたこと
により、樹脂部材との密着面積が増大し、接着強度が向
上し、信頼性の高い半導体素子を得ることができる。 （３）請求項３記載の発明によれば、ソルダーレジスト
塗布後に無電解Ｃｕメッキを施すだけの簡単な工程によ
り、樹脂部材との密着面積が増大し、接着強度が向上
し、信頼性の高い半導体素子を得ることができる。
【図１】本発明の第１実施例を示す半導体装置の断面図
である。
である。
【図２】本発明の第１実施例を示すプリント基板、配線
パターン及びソルダーレジストの製造工程図である。
パターン及びソルダーレジストの製造工程図である。
【図３】従来の半導体装置の断面図である。
【図４】本発明の第２実施例を示す半導体装置の断面図
である。
である。
２０ プリント基板 ２０ａ スルーホール ２１ 配線パターン ２２ ソルダーレジスト ２２ａ 凹凸 ２３ 半導体素子 ２４ 接着剤 ２５ ワイヤー ２６ 樹脂部材
Claims (3)
- 【請求項１】 基板上に配線パターンを形成し、ソルダ
ーレジストで電気的接続を必要としない配線パターンを
覆い、樹脂封止を行う半導体装置において、 前記ソルダーレジスト上に機械加工により凹凸を施すよ
うにしたことを特徴とする半導体装置。 - 【請求項２】 基板上に配線パターンを形成し、ソルダ
ーレジストで電気的接続を必要としない配線パターンを
覆い、樹脂封止を行う半導体装置において、 前記ソルダーレジスト上に化学処理により凹凸を施すよ
うにしたことを特徴とする半導体装置。 - 【請求項３】 基板上に配線パターンを形成し、ソルダ
ーレジストで電気的接続を必要としない配線パターンを
覆い、樹脂封止を行う半導体装置において、 前記ソルダーレジスト上に無電解Ｃｕメッキを施すよう
にしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8239621A JPH1092964A (ja) | 1996-09-11 | 1996-09-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8239621A JPH1092964A (ja) | 1996-09-11 | 1996-09-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1092964A true JPH1092964A (ja) | 1998-04-10 |
Family
ID=17047462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8239621A Withdrawn JPH1092964A (ja) | 1996-09-11 | 1996-09-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1092964A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105451466A (zh) * | 2014-09-23 | 2016-03-30 | 罗伯特·博世有限公司 | 电子模块和所属的制造方法 |
| DE102017208476A1 (de) * | 2017-05-19 | 2018-11-22 | Conti Temic Microelectronic Gmbh | Verfahren zum Herstellen einer elektronischen Komponente und elektronische Komponente |
| CN110677992A (zh) * | 2019-09-26 | 2020-01-10 | 维沃移动通信有限公司 | 一种电路板组件、电路板组件制作方法及终端设备 |
-
1996
- 1996-09-11 JP JP8239621A patent/JPH1092964A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105451466A (zh) * | 2014-09-23 | 2016-03-30 | 罗伯特·博世有限公司 | 电子模块和所属的制造方法 |
| CN105451466B (zh) * | 2014-09-23 | 2019-07-09 | 罗伯特·博世有限公司 | 电子模块和所属的制造方法 |
| DE102017208476A1 (de) * | 2017-05-19 | 2018-11-22 | Conti Temic Microelectronic Gmbh | Verfahren zum Herstellen einer elektronischen Komponente und elektronische Komponente |
| CN110677992A (zh) * | 2019-09-26 | 2020-01-10 | 维沃移动通信有限公司 | 一种电路板组件、电路板组件制作方法及终端设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| US7855451B2 (en) | Device having a contacting structure | |
| JP3003624B2 (ja) | 半導体装置 | |
| JPH0399456A (ja) | 半導体装置およびその製造方法 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JPH1050734A (ja) | チップ型半導体 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JPH1092964A (ja) | 半導体装置 | |
| JPH06112363A (ja) | 半導体パッケージ | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JPH10126056A (ja) | プリント配線基板の製造方法 | |
| KR20030075823A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| JPH05166961A (ja) | 半導体装置及びその実装方法 | |
| JP2009038265A (ja) | 半導体装置用基板 | |
| JPH10126026A (ja) | 電子部品搭載用基板及びその製造方法 | |
| KR20030075824A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| JPH02121360A (ja) | 電子部品搭載用基板 | |
| KR100301096B1 (ko) | 반도체 디바이스 및 그 제조방법 | |
| JP2797995B2 (ja) | 半導体装置 | |
| JPH0521634A (ja) | 半導体装置 | |
| JPH08181236A (ja) | 電子部品搭載用基板及び電子部品搭載装置 | |
| KR20030075825A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| JPH0637457A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |