JP2000216200A - 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器Info
- Publication number
- JP2000216200A JP2000216200A JP1171799A JP1171799A JP2000216200A JP 2000216200 A JP2000216200 A JP 2000216200A JP 1171799 A JP1171799 A JP 1171799A JP 1171799 A JP1171799 A JP 1171799A JP 2000216200 A JP2000216200 A JP 2000216200A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- substrate
- manufacturing
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000007772 electroless plating Methods 0.000 claims abstract description 13
- 238000004080 punching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 68
- 239000004020 conductor Substances 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000002245 particle Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 238000007747 plating Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の側面に配線の端面を露出させな
いことが可能な半導体装置及びその製造方法、テープキ
ャリア、回路基板並びに電子機器を提供することにあ
る。 【解決手段】 半導体装置の製造方法は、複数のスルー
ホール２８が形成され、一方の面でスルーホール２８上
を通り電気的に独立した複数の配線２２が形成されたテ
ープキャリア４０を用意する第１工程と、配線２２に対
して無電解メッキを施す第２工程と、テープキャリア４
０に半導体チップ１０をフェースダウン実装し、配線２
２の表面、側面及び先端面を被覆する第３工程と、半導
体チップ１０よりも外側であって配線２２を避ける位置
でテープキャリア４０を打ち抜く第４工程と、を含む。
いことが可能な半導体装置及びその製造方法、テープキ
ャリア、回路基板並びに電子機器を提供することにあ
る。 【解決手段】 半導体装置の製造方法は、複数のスルー
ホール２８が形成され、一方の面でスルーホール２８上
を通り電気的に独立した複数の配線２２が形成されたテ
ープキャリア４０を用意する第１工程と、配線２２に対
して無電解メッキを施す第２工程と、テープキャリア４
０に半導体チップ１０をフェースダウン実装し、配線２
２の表面、側面及び先端面を被覆する第３工程と、半導
体チップ１０よりも外側であって配線２２を避ける位置
でテープキャリア４０を打ち抜く第４工程と、を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、テープキャリア、回路基板並びに電子機器
に関する。
の製造方法、テープキャリア、回路基板並びに電子機器
に関する。
【０００２】
【発明の背景】ＣＳＰ（Chip Scale/ Size Package）型
の半導体装置の中で、１つの形態として、半導体チップ
を基板に対してフェースダウン実装（フリップチップ接
続）した構造が知られている。基板としてテープを採用
し、これに複数の半導体装置に対応する複数の配線パタ
ーンを形成しておき、半導体チップの実装後に各半導体
装置に応じてテープを打ち抜くことで、生産性を向上す
ることができる。それぞれの配線パターンは電解メッキ
を施すために相互に導通しており、テープを打ち抜くと
きに配線パターンも切断される。
の半導体装置の中で、１つの形態として、半導体チップ
を基板に対してフェースダウン実装（フリップチップ接
続）した構造が知られている。基板としてテープを採用
し、これに複数の半導体装置に対応する複数の配線パタ
ーンを形成しておき、半導体チップの実装後に各半導体
装置に応じてテープを打ち抜くことで、生産性を向上す
ることができる。それぞれの配線パターンは電解メッキ
を施すために相互に導通しており、テープを打ち抜くと
きに配線パターンも切断される。
【０００３】したがって、完成した半導体装置の基板の
端面には、配線パターンの切断面が露出する。そして、
この露出した切断面から半導体チップの電極に向けて腐
食が進むことがあり得る。また、配線パターンを構成す
る個々の配線間隔の狭ピッチ化によって、露出した切断
面に例えば導電性の異物が介在する等によりショートが
生じて機能が損なわれることもあり得る。
端面には、配線パターンの切断面が露出する。そして、
この露出した切断面から半導体チップの電極に向けて腐
食が進むことがあり得る。また、配線パターンを構成す
る個々の配線間隔の狭ピッチ化によって、露出した切断
面に例えば導電性の異物が介在する等によりショートが
生じて機能が損なわれることもあり得る。
【０００４】特に、ＣＳＰ型の半導体装置のように小型
化が進めば進むほどこれらの課題を解決するための策を
講じる必要性が高くなる。
化が進めば進むほどこれらの課題を解決するための策を
講じる必要性が高くなる。
【０００５】本発明は、上述したような課題を解決する
ものであり、その目的は、半導体装置の側面に配線の端
面を露出させないことが可能な半導体装置及びその製造
方法、テープキャリア、回路基板並びに電子機器を提供
することにある。
ものであり、その目的は、半導体装置の側面に配線の端
面を露出させないことが可能な半導体装置及びその製造
方法、テープキャリア、回路基板並びに電子機器を提供
することにある。
【０００６】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、複数のスルーホールが形成され、
一方の面で各々の前記スルーホールに対して電気的に接
続された配線が形成された基板を用意する第１工程と、
前記配線に対して無電解メッキを施す第２工程と、前記
基板に少なくとも一つの半導体チップをフェースダウン
実装し、前記配線における前記基板との非接触面全面を
樹脂で被覆する第３工程と、前記半導体チップよりも外
側であって前記配線を避ける位置で前記基板を打ち抜く
第４工程と、を含む。
体装置の製造方法は、複数のスルーホールが形成され、
一方の面で各々の前記スルーホールに対して電気的に接
続された配線が形成された基板を用意する第１工程と、
前記配線に対して無電解メッキを施す第２工程と、前記
基板に少なくとも一つの半導体チップをフェースダウン
実装し、前記配線における前記基板との非接触面全面を
樹脂で被覆する第３工程と、前記半導体チップよりも外
側であって前記配線を避ける位置で前記基板を打ち抜く
第４工程と、を含む。
【０００７】本発明によれば、無電解メッキを適用して
配線にメッキを施すことができる。また、第４工程で配
線を避ける位置で基板が打ち抜かれるので、配線が切断
されることがなく、切断面が露出することもない。な
お、配線は、第３工程で樹脂にて被覆される。こうし
て、得られた半導体装置によれば、配線の端面が露出し
ていないので、湿気の進入経路を遮断することができ
る。また、電解メッキを施すときには必要であったメッ
キリードがないので、配線の設計効率が向上して多ピン
（多グリッド）の半導体装置（特にＣＳＰ）を容易に設
計することができる。さらに、メッキリードがないの
で、不要なリードに信号を伝えることがなく、伝送特性
が向上する。
配線にメッキを施すことができる。また、第４工程で配
線を避ける位置で基板が打ち抜かれるので、配線が切断
されることがなく、切断面が露出することもない。な
お、配線は、第３工程で樹脂にて被覆される。こうし
て、得られた半導体装置によれば、配線の端面が露出し
ていないので、湿気の進入経路を遮断することができ
る。また、電解メッキを施すときには必要であったメッ
キリードがないので、配線の設計効率が向上して多ピン
（多グリッド）の半導体装置（特にＣＳＰ）を容易に設
計することができる。さらに、メッキリードがないの
で、不要なリードに信号を伝えることがなく、伝送特性
が向上する。
【０００８】（２）この製造方法において、前記第３工
程で、前記樹脂としての接着剤に導電粒子が含有されて
なる異方性導電材料を介して前記半導体チップをフェー
スダウン実装し、前記配線における前記基板との非接触
面全面を覆って前記異方性導電材料を設けることで前記
配線を被覆してもよい。
程で、前記樹脂としての接着剤に導電粒子が含有されて
なる異方性導電材料を介して前記半導体チップをフェー
スダウン実装し、前記配線における前記基板との非接触
面全面を覆って前記異方性導電材料を設けることで前記
配線を被覆してもよい。
【０００９】これによれば、半導体チップを簡単に実装
することができ、実装するときに同時に配線の被覆も可
能になる。
することができ、実装するときに同時に配線の被覆も可
能になる。
【００１０】（３）この製造方法において、前記スルー
ホール内の導電部材を介して前記配線に電気的に導通す
る複数の外部端子を設ける工程をさらに含んでもよい。
ホール内の導電部材を介して前記配線に電気的に導通す
る複数の外部端子を設ける工程をさらに含んでもよい。
【００１１】（４）この製造方法において、それぞれの
前記配線の一方の端部は前記半導体チップのいずれかの
電極と接合され、他方の端部は前記スルーホール内の導
電部材を介していずれかの前記外部端子と接合されても
よい。
前記配線の一方の端部は前記半導体チップのいずれかの
電極と接合され、他方の端部は前記スルーホール内の導
電部材を介していずれかの前記外部端子と接合されても
よい。
【００１２】こうすることで、配線の両端に、半導体チ
ップの電極と外部端子とが接合されるので、信号の伝送
が必要な経路のみに配線が形成されることになり、伝送
特性が向上する。
ップの電極と外部端子とが接合されるので、信号の伝送
が必要な経路のみに配線が形成されることになり、伝送
特性が向上する。
【００１３】（５）この製造方法において、前記第３工
程で前記基板に複数の半導体チップをフェースダウン実
装し、前記第４工程でそれぞれの半導体チップごとに前
記基板を打ち抜いてもよい。
程で前記基板に複数の半導体チップをフェースダウン実
装し、前記第４工程でそれぞれの半導体チップごとに前
記基板を打ち抜いてもよい。
【００１４】こうすることで、半導体装置の生産性が向
上する。
上する。
【００１５】（６）この製造方法において、前記基板
は、テープキャリアであってもよい。
は、テープキャリアであってもよい。
【００１６】（７）本発明に係る半導体装置は、上記方
法により製造される。
法により製造される。
【００１７】（８）本発明に係る半導体装置は、複数の
スルーホールが形成され、一方の面で各々の前記スルー
ホールに対して電気的に接続されて無電解メッキが施さ
れている配線が形成された基板と、接着剤に導電粒子が
含有されてなり、前記配線における前記基板との非接触
面全面を覆う異方性導電材料と、前記異方性導電材料を
介して前記基板にフェースダウン実装された半導体チッ
プと、前記スルーホール内の導電部材を介して前記配線
に電気的に導通する複数の外部端子と、を含む。
スルーホールが形成され、一方の面で各々の前記スルー
ホールに対して電気的に接続されて無電解メッキが施さ
れている配線が形成された基板と、接着剤に導電粒子が
含有されてなり、前記配線における前記基板との非接触
面全面を覆う異方性導電材料と、前記異方性導電材料を
介して前記基板にフェースダウン実装された半導体チッ
プと、前記スルーホール内の導電部材を介して前記配線
に電気的に導通する複数の外部端子と、を含む。
【００１８】本発明によれば、配線の端面が露出してい
ないので、湿気の進入経路を遮断することができる。ま
た、電解メッキを施すときには必要であったメッキリー
ドがないので、配線の設計効率が向上して多ピン化（多
グリッド化）が可能である。さらに、メッキリードがな
いので、不要なリードに信号を伝えることがなく、伝送
特性が向上する。
ないので、湿気の進入経路を遮断することができる。ま
た、電解メッキを施すときには必要であったメッキリー
ドがないので、配線の設計効率が向上して多ピン化（多
グリッド化）が可能である。さらに、メッキリードがな
いので、不要なリードに信号を伝えることがなく、伝送
特性が向上する。
【００１９】（９）この半導体装置において、それぞれ
の前記配線の一方の端部は前記半導体チップのいずれか
の電極と接合され、他方の端部は前記スルーホール内の
導電部材を介していずれかの前記外部端子と接合されて
もよい。
の前記配線の一方の端部は前記半導体チップのいずれか
の電極と接合され、他方の端部は前記スルーホール内の
導電部材を介していずれかの前記外部端子と接合されて
もよい。
【００２０】こうすることで、配線の両端に、半導体チ
ップの電極と外部端子とが接合されるので、信号の伝送
が必要な経路のみに配線が形成されることになり、伝送
特性が向上する。
ップの電極と外部端子とが接合されるので、信号の伝送
が必要な経路のみに配線が形成されることになり、伝送
特性が向上する。
【００２１】（１０）本発明に係るテープキャリアは、
複数のスルーホールが形成されたテープ状の基板と、前
記基板の一方の面で前記スルーホール上を通り電気的に
独立しており無電解メッキが施されている複数の配線
と、を含み、前記配線は、複数の半導体装置のために複
数の配線パターンを構成する。
複数のスルーホールが形成されたテープ状の基板と、前
記基板の一方の面で前記スルーホール上を通り電気的に
独立しており無電解メッキが施されている複数の配線
と、を含み、前記配線は、複数の半導体装置のために複
数の配線パターンを構成する。
【００２２】本発明によれば、電気的に独立しているに
もかかわらず、無電解メッキを適用することで、複数の
配線がメッキされている。
もかかわらず、無電解メッキを適用することで、複数の
配線がメッキされている。
【００２３】（１１）本発明に係る回路基板には、上記
半導体装置が搭載されている。
半導体装置が搭載されている。
【００２４】（１２）本発明に係る電子機器は、上記半
導体装置を備える。
導体装置を備える。
【００２５】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
について図面を参照して説明する。
【００２６】図１は、本発明の実施の形態に係る半導体
装置を示す図である。この半導体装置１は、半導体チッ
プ１０と、基板２０と、を含む。半導体チップ１０の平
面形状が矩形（正方形又は長方形）である場合には、少
なくとも一辺（対向する二辺又は全ての辺を含む）に沿
って、半導体チップ１０の一方の面（能動面）に複数の
電極１２が形成されている。電極１２には、ハンダボー
ル、金ワイヤーボール、金メッキなどによってバンプ１
４が設けられている。電極１２自体がバンプの形状をな
していてもよい。電極１２とバンプ１４との間にバンプ
金属の拡散防止層として、ニッケル、クロム、チタン等
を付加してもよい。
装置を示す図である。この半導体装置１は、半導体チッ
プ１０と、基板２０と、を含む。半導体チップ１０の平
面形状が矩形（正方形又は長方形）である場合には、少
なくとも一辺（対向する二辺又は全ての辺を含む）に沿
って、半導体チップ１０の一方の面（能動面）に複数の
電極１２が形成されている。電極１２には、ハンダボー
ル、金ワイヤーボール、金メッキなどによってバンプ１
４が設けられている。電極１２自体がバンプの形状をな
していてもよい。電極１２とバンプ１４との間にバンプ
金属の拡散防止層として、ニッケル、クロム、チタン等
を付加してもよい。
【００２７】基板２０の全体形状は特に限定されず、矩
形、多角形、あるいは複数の矩形を組み合わせた形状の
いずれであってもよいが、半導体チップ１０の平面形状
の相似形とすることができる。基板２０の厚みは、その
材質により決まることが多いが、これも限定されない。
基板２０は、有機系又は無機系のいずれの材料から形成
されたものであってもよく、これらの複合構造からなる
ものであってもよいが、打ち抜けることが好ましい。有
機系の材料から形成されたテープ状のフレキシブル基板
を打ち抜いて基板２０を形成することができる。例え
ば、図３に示すキャリアテープ４０を打ち抜いて、複数
の基板２０が得られる。
形、多角形、あるいは複数の矩形を組み合わせた形状の
いずれであってもよいが、半導体チップ１０の平面形状
の相似形とすることができる。基板２０の厚みは、その
材質により決まることが多いが、これも限定されない。
基板２０は、有機系又は無機系のいずれの材料から形成
されたものであってもよく、これらの複合構造からなる
ものであってもよいが、打ち抜けることが好ましい。有
機系の材料から形成されたテープ状のフレキシブル基板
を打ち抜いて基板２０を形成することができる。例え
ば、図３に示すキャリアテープ４０を打ち抜いて、複数
の基板２０が得られる。
【００２８】図２は、図１に示す半導体装置の基板の平
面図である。図１及び図２に示すように、基板２０の一
方の面には、複数の配線（リード）２２が形成されて、
配線パターン４２を構成している。複数の配線２２のう
ちの少なくとも一つ又は全部は、他の配線２２と電気的
に導通しておらず、電気的に独立している。あるいは、
複数の配線２２のうち、半導体チップ１０の電源やグラ
ンドなどに接続される共通の配線などは、ランド同士が
接続されていてもよい。それぞれの配線２２の両端に
は、ランド部２４、２６が形成されている。ランド部２
４、２６は、その間を接続する部分よりも大きい幅を有
するように形成されていることが多い。一方のランド部
２４を基板２０の、最終的な製品としての半導体装置の
端部に近い位置に形成し、他方のランド部２６を基板２
０の中央に近い位置に形成してもよい。
面図である。図１及び図２に示すように、基板２０の一
方の面には、複数の配線（リード）２２が形成されて、
配線パターン４２を構成している。複数の配線２２のう
ちの少なくとも一つ又は全部は、他の配線２２と電気的
に導通しておらず、電気的に独立している。あるいは、
複数の配線２２のうち、半導体チップ１０の電源やグラ
ンドなどに接続される共通の配線などは、ランド同士が
接続されていてもよい。それぞれの配線２２の両端に
は、ランド部２４、２６が形成されている。ランド部２
４、２６は、その間を接続する部分よりも大きい幅を有
するように形成されていることが多い。一方のランド部
２４を基板２０の、最終的な製品としての半導体装置の
端部に近い位置に形成し、他方のランド部２６を基板２
０の中央に近い位置に形成してもよい。
【００２９】基板２０には、複数のスルーホール２８が
形成されている。それぞれのスルーホール２８上を、い
ずれかの配線２２が通る。配線２２の端部がスルーホー
ル２８上に位置してもよい。配線２２の端部にランド部
２６が形成されている場合には、ランド部２６がスルー
ホール２８上に位置する。
形成されている。それぞれのスルーホール２８上を、い
ずれかの配線２２が通る。配線２２の端部がスルーホー
ル２８上に位置してもよい。配線２２の端部にランド部
２６が形成されている場合には、ランド部２６がスルー
ホール２８上に位置する。
【００３０】配線２２には、メッキ層３０が形成されて
いる。配線２２を銅で形成し、メッキ層３０をニッケ
ル、金、ハンダ又はスズで形成することができる。メッ
キ層３０を形成することで、導電性が確保される。具体
的には、外部端子との良好なハンダ付けが可能になり、
配線２２の表面の酸化が防止され、バンプとの電気的な
接続抵抗が低下する。
いる。配線２２を銅で形成し、メッキ層３０をニッケ
ル、金、ハンダ又はスズで形成することができる。メッ
キ層３０を形成することで、導電性が確保される。具体
的には、外部端子との良好なハンダ付けが可能になり、
配線２２の表面の酸化が防止され、バンプとの電気的な
接続抵抗が低下する。
【００３１】それぞれの配線２２は、電気的に独立して
いるので、無電解メッキを施すことでメッキ層３０を形
成することができる。メッキ層３０は、配線２２におけ
る基板２０との接着面とは反対側の表面に形成される。
メッキ層３０は、配線２２における基板２０との接着面
であってスルーホール２８の内側の領域にも形成され、
この領域はランド部２６の一部ともなり得る。さらに、
メッキ層３０は、配線２２における側面及び先端面にも
形成される。
いるので、無電解メッキを施すことでメッキ層３０を形
成することができる。メッキ層３０は、配線２２におけ
る基板２０との接着面とは反対側の表面に形成される。
メッキ層３０は、配線２２における基板２０との接着面
であってスルーホール２８の内側の領域にも形成され、
この領域はランド部２６の一部ともなり得る。さらに、
メッキ層３０は、配線２２における側面及び先端面にも
形成される。
【００３２】半導体チップ１０は、基板２０に対してフ
ェースダウン実装される。半導体チップ１０のバンプ１
４と、基板２０に形成された配線２２と、が電気的に接
続される。配線２２にはメッキ層３０が形成されている
ので、良好な電気的接続が得られる。配線２２にランド
部２４、２６が形成される場合には、一方のランド部２
４とバンプ１４とが電気に接続される。電気的接続の手
段として、樹脂からなる接着剤に導電粒子が含有されて
なる異方性導電材料３２を使用してもよい。その場合に
は、導電粒子が配線２２とバンプ１４との間に介在して
電気的な導通が図られる。異方性導電材料３２は、異方
性導電膜又は異方性導電接着剤であってもよい。
ェースダウン実装される。半導体チップ１０のバンプ１
４と、基板２０に形成された配線２２と、が電気的に接
続される。配線２２にはメッキ層３０が形成されている
ので、良好な電気的接続が得られる。配線２２にランド
部２４、２６が形成される場合には、一方のランド部２
４とバンプ１４とが電気に接続される。電気的接続の手
段として、樹脂からなる接着剤に導電粒子が含有されて
なる異方性導電材料３２を使用してもよい。その場合に
は、導電粒子が配線２２とバンプ１４との間に介在して
電気的な導通が図られる。異方性導電材料３２は、異方
性導電膜又は異方性導電接着剤であってもよい。
【００３３】異方性導電材料３２が使用される場合に
は、これによって配線２２における基板２０との接着面
とは反対側の表面、側面及び先端面が覆われる。異方性
導電材料３２が使用されない場合には、アンダーフィル
材などの樹脂によって、配線２２における基板２０との
接着面とは反対側の表面、側面及び先端面を覆う。配線
２２を覆う材料は、基板２０の一方の面の全面を覆って
もよい。
は、これによって配線２２における基板２０との接着面
とは反対側の表面、側面及び先端面が覆われる。異方性
導電材料３２が使用されない場合には、アンダーフィル
材などの樹脂によって、配線２２における基板２０との
接着面とは反対側の表面、側面及び先端面を覆う。配線
２２を覆う材料は、基板２０の一方の面の全面を覆って
もよい。
【００３４】配線２２には、外部端子３４が電気的に接
続されている。外部端子３４は、ハンダボールであるこ
とが多いが、メッキ、導電樹脂などの導電性突起であっ
てもよい。外部端子３４は、スルーホール２８内の導電
部材を介して配線２２に電気的に接続することができ
る。スルーホール２８内にハンダなどの導電部材を充填
して、配線２２に直接的に外部端子３４を設けてもよ
い。特に、配線２２の一方の端部に半導体チップの電極
１２を接続し、配線２２の他方の端部に外部端子３４を
接続すれば、両者間の電気的な経路にのみ配線２２が形
成されることになり、信号の伝送特性が向上する。すな
わち、設計上、電気的経路以外の余分な配線パターン、
例えばメッキリードなどが全く不要になるため、信号の
反射などが減少する。配線２２には、スルーホール２８
によって露出する部分にもメッキ層３０が形成されてい
るので、外部端子３４と配線２２との良好な電気的接続
が得られる。あるいは、スルーホール２８を介して配線
２２に電気的に接続される第２の配線を、基板２０の他
方の面に形成して、その第２の配線に外部端子を設けて
もよい。この場合には、基板２０は、両面に配線が形成
されるので両面基板である。さらに、基板２０として、
多層基板やビルドアップ型基板を用いても良く、表面の
配線（リード）が、最終的製品としての半導体装置の外
形内に位置してかつ前記配線を覆う樹脂に全部覆われて
無電解メッキされていればよい。ビルドアップ型基板や
多層基板を利用した場合、平面的に拡がるベタグランド
層上に配線パターンを形成すれば、余分な配線パターン
のないマイクロストリップ構造となるので、信号の伝送
特性をより向上させることができる。
続されている。外部端子３４は、ハンダボールであるこ
とが多いが、メッキ、導電樹脂などの導電性突起であっ
てもよい。外部端子３４は、スルーホール２８内の導電
部材を介して配線２２に電気的に接続することができ
る。スルーホール２８内にハンダなどの導電部材を充填
して、配線２２に直接的に外部端子３４を設けてもよ
い。特に、配線２２の一方の端部に半導体チップの電極
１２を接続し、配線２２の他方の端部に外部端子３４を
接続すれば、両者間の電気的な経路にのみ配線２２が形
成されることになり、信号の伝送特性が向上する。すな
わち、設計上、電気的経路以外の余分な配線パターン、
例えばメッキリードなどが全く不要になるため、信号の
反射などが減少する。配線２２には、スルーホール２８
によって露出する部分にもメッキ層３０が形成されてい
るので、外部端子３４と配線２２との良好な電気的接続
が得られる。あるいは、スルーホール２８を介して配線
２２に電気的に接続される第２の配線を、基板２０の他
方の面に形成して、その第２の配線に外部端子を設けて
もよい。この場合には、基板２０は、両面に配線が形成
されるので両面基板である。さらに、基板２０として、
多層基板やビルドアップ型基板を用いても良く、表面の
配線（リード）が、最終的製品としての半導体装置の外
形内に位置してかつ前記配線を覆う樹脂に全部覆われて
無電解メッキされていればよい。ビルドアップ型基板や
多層基板を利用した場合、平面的に拡がるベタグランド
層上に配線パターンを形成すれば、余分な配線パターン
のないマイクロストリップ構造となるので、信号の伝送
特性をより向上させることができる。
【００３５】以上の説明は、異方性導電材料を用いる方
式のフェースダウン型接合について述べてきたが、この
方式のフェースダウン型接合に限られることはなく、ハ
ンダバンプ付きの半導体チップを加熱（必要に応じて加
圧）する方式や、金バンプ付きの半導体チップを加熱・
加圧（必要に応じて超音波接合）する方式や、樹脂の硬
化収縮力を利用した方式のフェースダウン接合にも本発
明を適用することができる。
式のフェースダウン型接合について述べてきたが、この
方式のフェースダウン型接合に限られることはなく、ハ
ンダバンプ付きの半導体チップを加熱（必要に応じて加
圧）する方式や、金バンプ付きの半導体チップを加熱・
加圧（必要に応じて超音波接合）する方式や、樹脂の硬
化収縮力を利用した方式のフェースダウン接合にも本発
明を適用することができる。
【００３６】また、上述してきた形態では、配線２２上
の全ての部分が無電解メッキされているが、必要に応じ
て接続に関与する部分のみに無電解メッキを施し、それ
以外の部分を無電解メッキなしでレジストなどの樹脂で
覆っても良い。
の全ての部分が無電解メッキされているが、必要に応じ
て接続に関与する部分のみに無電解メッキを施し、それ
以外の部分を無電解メッキなしでレジストなどの樹脂で
覆っても良い。
【００３７】図１には、配線２２が半導体チップ１０の
搭載領域内にのみ形成されて外部端子３４が半導体チッ
プ１０の搭載領域内にのみ設けられたＦＡＮ−ＩＮ型の
半導体装置が示されているが、これに限定されるもので
はない。例えば、配線２２を半導体チップ１０の外にま
で引き出して半導体チップ１０の搭載領域外にのみ外部
端子３４が設けられたＦＡＮ−ＯＵＴ型の半導体装置
や、これにＦＡＮ−ＩＮ型を組み合わせたＦＡＮ−ＩＮ
／ＯＵＴ型の半導体装置にも本発明を適用することがで
きる。いずれの場合であっても、配線２２に無電解メッ
キを施して樹脂によって被覆し、そのさらに外側を半導
体装置の外形となるように打ち抜けばよい。なお、ＦＡ
Ｎ−ＯＵＴ型又はＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置
では、配線を被覆する樹脂によって、半導体チップの外
側にスティフナを貼り付けても良い。
搭載領域内にのみ形成されて外部端子３４が半導体チッ
プ１０の搭載領域内にのみ設けられたＦＡＮ−ＩＮ型の
半導体装置が示されているが、これに限定されるもので
はない。例えば、配線２２を半導体チップ１０の外にま
で引き出して半導体チップ１０の搭載領域外にのみ外部
端子３４が設けられたＦＡＮ−ＯＵＴ型の半導体装置
や、これにＦＡＮ−ＩＮ型を組み合わせたＦＡＮ−ＩＮ
／ＯＵＴ型の半導体装置にも本発明を適用することがで
きる。いずれの場合であっても、配線２２に無電解メッ
キを施して樹脂によって被覆し、そのさらに外側を半導
体装置の外形となるように打ち抜けばよい。なお、ＦＡ
Ｎ−ＯＵＴ型又はＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置
では、配線を被覆する樹脂によって、半導体チップの外
側にスティフナを貼り付けても良い。
【００３８】以上述べてきた形態の他に、半導体チップ
の実装前に予め、半導体装置の外形位置の一部好ましく
は半分以上に、一つ好ましくは複数の穴（例えば長穴）
を形成しておき、半導体チップの実装後に、外形位置の
残りの部分（例えば複数の穴の間の部分）を打ち抜いて
もよい。
の実装前に予め、半導体装置の外形位置の一部好ましく
は半分以上に、一つ好ましくは複数の穴（例えば長穴）
を形成しておき、半導体チップの実装後に、外形位置の
残りの部分（例えば複数の穴の間の部分）を打ち抜いて
もよい。
【００３９】本実施の形態は、上記のように構成されて
おり、以下その製造方法について説明する。
おり、以下その製造方法について説明する。
【００４０】（第１工程）上述した基板２０は、それよ
りも大きい基板（基材）を打ち抜いて形成することがで
きる。本実施の形態では、図３に示すテープキャリア４
０を用意する。テープキャリア４０には、打ち抜きによ
って、複数の基板２０を得られるようになっている。す
なわち、テープキャリア４０には、複数の基板２０に対
応する複数の配線パターン４２を構成する複数の配線２
２が形成されている。テープキャリア４０は、配線２２
にメッキ層３０が形成されていない点を除き、複数の基
板２０（図１及び図２参照）の構成を含む。
りも大きい基板（基材）を打ち抜いて形成することがで
きる。本実施の形態では、図３に示すテープキャリア４
０を用意する。テープキャリア４０には、打ち抜きによ
って、複数の基板２０を得られるようになっている。す
なわち、テープキャリア４０には、複数の基板２０に対
応する複数の配線パターン４２を構成する複数の配線２
２が形成されている。テープキャリア４０は、配線２２
にメッキ層３０が形成されていない点を除き、複数の基
板２０（図１及び図２参照）の構成を含む。
【００４１】（第２工程）次に、テープキャリア４０に
形成された配線２２に、無電解メッキを施して、図１に
示すようにメッキ層３０を形成する。
形成された配線２２に、無電解メッキを施して、図１に
示すようにメッキ層３０を形成する。
【００４２】（第３工程）テープキャリア４０に形成さ
れたそれぞれの配線パターン４２に、半導体チップ１０
をフェースダウン実装する。例えば、図１に示すよう
に、異方性導電材料３２を使用することができる。異方
性導電材料３２は、半導体チップ１０における電極１２
が形成された面に予め設けておいても良いし、テープキ
ャリア４０における配線２２が形成された面に予め設け
ておいても良い。個々の配線パターン４２ごとに覆うよ
うに異方性導電材料３２を設けてもよいし、複数の配線
パターン４２を覆うように異方性導電材料３２を設けて
もよい。
れたそれぞれの配線パターン４２に、半導体チップ１０
をフェースダウン実装する。例えば、図１に示すよう
に、異方性導電材料３２を使用することができる。異方
性導電材料３２は、半導体チップ１０における電極１２
が形成された面に予め設けておいても良いし、テープキ
ャリア４０における配線２２が形成された面に予め設け
ておいても良い。個々の配線パターン４２ごとに覆うよ
うに異方性導電材料３２を設けてもよいし、複数の配線
パターン４２を覆うように異方性導電材料３２を設けて
もよい。
【００４３】そして、全ての配線２２の表面、側面及び
先端面を被覆する。異方性導電材料３２が使用される場
合には、これを設けることで同時に被覆してもよい。あ
るいは、他の材料によって被覆しても良い。
先端面を被覆する。異方性導電材料３２が使用される場
合には、これを設けることで同時に被覆してもよい。あ
るいは、他の材料によって被覆しても良い。
【００４４】また、図１に示す外部端子３４を設ける。
外部端子３４の詳細は、本実施の形態で説明した通りで
ある。
外部端子３４の詳細は、本実施の形態で説明した通りで
ある。
【００４５】こうして、図４に示すように、テープキャ
リア４０に複数の半導体チップ１０が実装されて、複数
の半導体装置１が一体化された半導体装置アッセンブリ
が得られる。
リア４０に複数の半導体チップ１０が実装されて、複数
の半導体装置１が一体化された半導体装置アッセンブリ
が得られる。
【００４６】（第４工程）図４に示すように、それぞれ
の半導体チップ１０よりも外側であって、配線２２を避
ける位置で、テープキャリア４０を打ち抜く。打ち抜き
形状は、特に限定されないが、半導体チップ１０の平面
形状の相似形としてもよい。打ち抜きのために、切断治
具４４、４６を使用することができる。こうして、半導
体装置１を連続して製造することができる。
の半導体チップ１０よりも外側であって、配線２２を避
ける位置で、テープキャリア４０を打ち抜く。打ち抜き
形状は、特に限定されないが、半導体チップ１０の平面
形状の相似形としてもよい。打ち抜きのために、切断治
具４４、４６を使用することができる。こうして、半導
体装置１を連続して製造することができる。
【００４７】本実施の形態によれば、予め電気的に独立
した状態で複数の配線２２を形成してあるので、無電解
メッキを適用して配線２２にメッキ層３０を形成するこ
とができる。また、第４工程で配線２２を避ける位置で
テープキャリア４０が打ち抜かれるので、配線２２が切
断されることがなく、切断面が露出することもない。こ
うして、得られた半導体装置１によれば、配線２２の端
面が露出していないので、湿気の進入経路を遮断するこ
とができ、切断面を被覆するために半導体装置の側面に
樹脂などを設けなくてもよい。また、電解メッキを施す
ときには必要であったメッキリードがないので、配線２
２の設計効率が向上して多ピン（多グリッド）の半導体
装置（特にＣＳＰ）を容易に設計することができる。さ
らに、メッキリードがないので、不要なリードに信号を
伝えることがなく、伝送特性が向上する。
した状態で複数の配線２２を形成してあるので、無電解
メッキを適用して配線２２にメッキ層３０を形成するこ
とができる。また、第４工程で配線２２を避ける位置で
テープキャリア４０が打ち抜かれるので、配線２２が切
断されることがなく、切断面が露出することもない。こ
うして、得られた半導体装置１によれば、配線２２の端
面が露出していないので、湿気の進入経路を遮断するこ
とができ、切断面を被覆するために半導体装置の側面に
樹脂などを設けなくてもよい。また、電解メッキを施す
ときには必要であったメッキリードがないので、配線２
２の設計効率が向上して多ピン（多グリッド）の半導体
装置（特にＣＳＰ）を容易に設計することができる。さ
らに、メッキリードがないので、不要なリードに信号を
伝えることがなく、伝送特性が向上する。
【００４８】図５には、本実施の形態に係る半導体装置
１を実装した回路基板５０が示されている。回路基板５
０には例えばガラスエポキシ基板等の有機系基板を用い
ることが一般的である。回路基板５０には例えば銅から
なる配線パターン５２が所望の回路となるように形成さ
れていて、それらの配線パターンと半導体装置１の外部
端子３４とを機械的に接続することでそれらの電気的導
通を図る。
１を実装した回路基板５０が示されている。回路基板５
０には例えばガラスエポキシ基板等の有機系基板を用い
ることが一般的である。回路基板５０には例えば銅から
なる配線パターン５２が所望の回路となるように形成さ
れていて、それらの配線パターンと半導体装置１の外部
端子３４とを機械的に接続することでそれらの電気的導
通を図る。
【００４９】そして、本発明を適用した半導体装置１を
有する電子機器６０として、図６には、ノート型パーソ
ナルコンピュータが示されている。
有する電子機器６０として、図６には、ノート型パーソ
ナルコンピュータが示されている。
【００５０】なお、上記本発明の構成要件「半導体チッ
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、抵抗器、コンデンサ、コイル、発振器、フィル
タ、温度センサ、サーミスタ、バリスタ、ボリューム又
はヒューズなどがある。
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、抵抗器、コンデンサ、コイル、発振器、フィル
タ、温度センサ、サーミスタ、バリスタ、ボリューム又
はヒューズなどがある。
【図１】図１は、本発明の実施の形態に係る半導体装置
を示す図である。
を示す図である。
【図２】図２は、本発明の実施の形態に係る半導体装置
の基板を示す図である。
の基板を示す図である。
【図３】図３は、本発明の実施の形態で使用するテープ
キャリアを示す図である。
キャリアを示す図である。
【図４】図４は、本発明の実施の形態に係る半導体装置
の製造方法を説明する図である。
の製造方法を説明する図である。
【図５】図５は、本発明の実施の形態に係る回路基板を
示す図である。
示す図である。
【図６】図６は、本発明に係る方法を適用して製造され
た半導体装置を備える電子機器を示す図である。
た半導体装置を備える電子機器を示す図である。
１ 半導体装置 １０ 半導体チップ ２０ 基板 ２２ 配線 ２８ スルーホール ３０ メッキ層 ３２ 異方性導電材料 ３４ 外部端子 ４０ キャリアテープ ４２ 配線パターン ５０ 回路基板 ６０ 電子機器
Claims (12)
- 【請求項１】 複数のスルーホールが形成され、一方の
面で各々の前記スルーホールに対して電気的に接続され
た配線が形成された基板を用意する第１工程と、 前記配線に対して無電解メッキを施す第２工程と、 前記基板に少なくとも一つの半導体チップをフェースダ
ウン実装し、前記配線における前記基板との非接触面全
面を樹脂で被覆する第３工程と、 前記半導体チップよりも外側であって前記配線を避ける
位置で前記基板を打ち抜く第４工程と、 を含む半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記第３工程で、前記樹脂としての接着剤に導電粒子が
含有されてなる異方性導電材料を介して前記半導体チッ
プをフェースダウン実装し、前記配線における前記基板
との非接触面全面を覆って前記異方性導電材料を設ける
ことで前記配線を被覆する半導体装置の製造方法。 - 【請求項３】 請求項１又は請求項２記載の半導体装置
の製造方法において、 前記スルーホール内の導電部材を介して前記配線に電気
的に導通する複数の外部端子を設ける工程をさらに含む
半導体装置の製造方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、 それぞれの前記配線の一方の端部は前記半導体チップの
いずれかの電極と接合され、他方の端部は前記スルーホ
ール内の導電部材を介していずれかの前記外部端子と接
合される半導体装置の製造方法。 - 【請求項５】 請求項１から請求項４のいずれかに記載
の半導体装置の製造方法において、 前記第３工程で前記基板に複数の半導体チップをフェー
スダウン実装し、前記第４工程でそれぞれの半導体チッ
プごとに前記基板を打ち抜く半導体装置の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、 前記基板は、テープキャリアである半導体装置の製造方
法。 - 【請求項７】 請求項１から請求項６のいずれかに記載
の方法により製造された半導体装置。 - 【請求項８】 複数のスルーホールが形成され、一方の
面で各々の前記スルーホールに対して電気的に接続され
て無電解メッキが施されている配線が形成された基板
と、 接着剤に導電粒子が含有されてなり、前記配線における
前記基板との非接触面全面を覆う異方性導電材料と、 前記異方性導電材料を介して前記基板にフェースダウン
実装された半導体チップと、 前記スルーホール内の導電部材を介して前記配線に電気
的に導通する複数の外部端子と、 を含む半導体装置。 - 【請求項９】 請求項８記載の半導体装置において、 それぞれの前記配線の一方の端部は前記半導体チップの
いずれかの電極と接合され、他方の端部は前記スルーホ
ール内の導電部材を介していずれかの前記外部端子と接
合される半導体装置。 - 【請求項１０】 複数のスルーホールが形成されたテー
プ状の基板と、前記基板の一方の面で前記スルーホール
上を通り電気的に独立しており無電解メッキが施されて
いる複数の配線と、を含み、前記配線は、複数の半導体
装置のために複数の配線パターンを構成するテープキャ
リア。 - 【請求項１１】 請求項７から請求項９のいずれかに記
載の半導体装置が搭載された回路基板。 - 【請求項１２】 請求項７から請求項９のいずれかに記
載の半導体装置を備える電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1171799A JP3692810B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1171799A JP3692810B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004299995A Division JP2005020031A (ja) | 2004-10-14 | 2004-10-14 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216200A true JP2000216200A (ja) | 2000-08-04 |
| JP3692810B2 JP3692810B2 (ja) | 2005-09-07 |
Family
ID=11785805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1171799A Expired - Fee Related JP3692810B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3692810B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930584B2 (en) | 2003-01-16 | 2005-08-16 | Fuji Electric Device Technology Co., Ltd. | Microminiature power converter |
| CN102742379A (zh) * | 2010-02-06 | 2012-10-17 | 泰克斯蒂尔玛股份公司 | 用于将rfid芯片模块附连到基底尤其是标签上的安装装置 |
-
1999
- 1999-01-20 JP JP1171799A patent/JP3692810B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930584B2 (en) | 2003-01-16 | 2005-08-16 | Fuji Electric Device Technology Co., Ltd. | Microminiature power converter |
| CN102742379A (zh) * | 2010-02-06 | 2012-10-17 | 泰克斯蒂尔玛股份公司 | 用于将rfid芯片模块附连到基底尤其是标签上的安装装置 |
| JP2013519220A (ja) * | 2010-02-06 | 2013-05-23 | テクスティルマ・アクチェンゲゼルシャフト | 基材上、特にラベル上にｒｆｉｄチップモジュールを取り付けるための取付装置 |
| US8776361B2 (en) | 2010-02-06 | 2014-07-15 | Textilma Ag | Mounting system for applying an RFID chip module to a substrate, in particular a label |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3692810B2 (ja) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100231276B1 (ko) | 반도체패키지의 구조 및 제조방법 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6420664B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US8179689B2 (en) | Printed circuit board, method of fabricating printed circuit board, and semiconductor device | |
| US8110245B2 (en) | Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20040164396A1 (en) | Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument | |
| JPH11307689A (ja) | 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100510316B1 (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3378171B2 (ja) | 半導体パッケージの製造方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2004014651A (ja) | 配線基板、それを用いた半導体装置及び配線基板の製造方法 | |
| JPH09148482A (ja) | 半導体装置 | |
| JP2005020031A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000286360A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |