JP3841135B2 - 半導体装置、回路基板及び電子機器 - Google Patents
半導体装置、回路基板及び電子機器 Download PDFInfo
- Publication number
- JP3841135B2 JP3841135B2 JP489399A JP489399A JP3841135B2 JP 3841135 B2 JP3841135 B2 JP 3841135B2 JP 489399 A JP489399 A JP 489399A JP 489399 A JP489399 A JP 489399A JP 3841135 B2 JP3841135 B2 JP 3841135B2
- Authority
- JP
- Japan
- Prior art keywords
- flexible substrate
- semiconductor chip
- wiring pattern
- semiconductor device
- flatness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置のパッケージの一形態としてＣＳＰ（Chip Size／Scale Package）が知られている。そのなかで、 Fan-In/Out 型ＣＳＰでは、パッケージサイズがチップサイズよりもわずかに大きくなっている。Fan-In/Out型ＣＳＰにフレキシブル基板が使用されると、フレキシブル基板が半導体チップからわずかにはみ出すことから、はみ出した部分の平坦性（Coplanarity ）を確保することが難しかった。この場合に、ＢＧＡ（Ball Grid Array）型パッケージで適用されるように、スティフナを貼り付けることも考えられるが、その貼り付け工程は煩雑であった。
【０００３】
本発明は、この問題点を解決するものであり、その目的は、フレキシブル基板の平坦性が確保される半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きいフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の前記一方の面における少なくとも前記搭載領域よりも外側の領域で、前記配線パターンの少なくとも一部を覆うとともに硬化して平坦性を有する厚みのレジストと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含む。
【０００５】
フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、平坦性を有する厚みで硬化したレジストが形成されている。レジストは、配線パターンの保護膜とするために必要なものであるから、スティフナのような新たな構成を付加せずに、簡単に平坦性を確保することができる。
【０００６】
（２）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きく、内部に平坦性を有するコア層を有するフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含む。
【０００７】
本発明によれば、フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、フレキシブル基板がコア層を内蔵して平坦性を確保している。コア層によって、電気的特性が向上するのみならず熱的な特性も向上させることができる。
【０００８】
（３）この半導体装置において、
前記フレキシブル基板には、前記複数の外部端子が設けられる複数のスルーホールが形成され、
前記コア層は、前記スルーホールを避けて設けられてもよい。
【０００９】
こうすることで、外部端子とコア層との間にフレキシブル基板を構成する材料が介在するので、外部端子に加えられる応力を緩和することができる。
【００１０】
（４）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きいフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
前記フレキシブル基板の前記他方の面で、前記外部電極を避けて形成され、平坦性を有する補強パターンと、
を含む。
【００１１】
本発明によれば、フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、補強パターンが形成されていることで平坦性を確保している。
【００１２】
（５）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きいフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載面及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の前記一方の面で、前記配線パターンを避けて形成され、平坦性を有する補強パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載面に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含む。
【００１３】
本発明によれば、フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、補強パターンが形成されていることで平坦性を確保している。
【００１４】
（６）この半導体装置において、
前記補強パターンは、前記配線パターンと同じ材料で同じ厚みで形成されていてもよい。
【００１５】
（７）この半導体装置において、
前記半導体チップは、接着剤に導電粒子が含有されてなる異方性導電材料を介して、前記フレキシブル基板にフェースダウン実装されていてもよい。
【００１６】
異方性導電材料を使用することで、信頼性の高いボンディングが可能になる。
【００１７】
（８）本発明に係る回路基板には、上記半導体装置が搭載されている。
【００１８】
（９）本発明に係る電子機器は、上記半導体装置を備える。
【００１９】
（１０）半導体装置の製造方法は、半導体チップと、前記半導体チップよりも大きくて一方の面における前記半導体チップの搭載領域及びその外側の領域に配線パターンが形成されたフレキシブル基板と、を用意する工程と、
前記フレキシブル基板の前記一方の面における少なくとも前記半導体チップの搭載領域よりも外側の領域に、硬化して平坦性を有する厚みでレジストを塗って前記配線パターンの少なくとも一部を覆う工程と、
前記半導体チップを前記フレキシブル基板の前記一方の面に搭載して、前記半導体チップと前記配線パターンとを電気的に接続する工程と、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に、前記配線パターンに電気的に接続される複数の外部端子を設ける工程と、
を含む。
【００２０】
半導体チップよりも大きいフレキシブル基板を使用し、半導体チップの搭載領域よりも外側に外部端子を設けるので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、硬化したときに平坦性を有する厚みとなるように、レジストを形成する。レジストの形成工程は、配線パターンの保護膜を形成するために必要なものであるから、スティフナの貼り付けのような新たな工程を付加せずに、簡単に平坦性を確保することができる。なお、スティフナの貼り付け工程では、スティフナに接着剤を塗布する工程とスティフナを貼り付ける工程の２工程が必要となる。
【００２１】
（１１）本発明に係る半導体装置の製造方法は、半導体チップの搭載領域及びその外側の領域に位置する配線パターンと、前記配線パターンを避ける領域に位置する補強パターンと、を同時に形成して、前記半導体チップよりも大きくて前記配線パターン及び補強パターンが一方の面に形成されたフレキシブル基板を得る工程と、
前記半導体チップを前記フレキシブル基板の前記一方の面に搭載して、前記半導体チップと前記配線パターンとを電気的に接続する工程と、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に、前記配線パターンに電気的に接続される複数の外部端子を設ける工程と、
を含む。
【００２２】
本発明によれば、半導体チップよりも大きいフレキシブル基板を使用し、半導体チップの搭載領域よりも外側に外部端子を設けるので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、補強パターンを形成して平坦性を確保している。しかも、補強パターンは、配線パターンと同時に形成するので、新たな工程を付加せずに、簡単に平坦性を確保することができる。
【００２３】
（１２）この製造方法において、
導電箔をエッチングして前記配線パターン及び補強パターンを同時に形成してもよい。
【００２４】
（１３）この製造方法において、
接着剤に導電粒子が含有されてなる異方性導電材料を介して、前記半導体チップを前記フレキシブル基板にフェースダウン実装してもよい。
【００２５】
異方性導電材料を使用すれば、簡単な工程でボンディングを行うことができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。本実施の形態に係る半導体装置は、パッケージサイズが半導体チップのサイズよりもわずかに大きいＣＳＰに分類することができるが、パッケージサイズがさらに大きくなれば、ＢＧＡに分類してもよい。本実施の形態は、半導体チップの搭載領域に対応する領域及びその外側に外部端子を有する Fan-In/Out型の半導体装置である。本発明は、外部端子が搭載領域に対応する領域の外側の領域のみに設けられる Fan-Out型の半導体装置にも適用される。
【００２７】
（第１の実施の形態）
図１は、参考例に係る第１の実施の形態に係る半導体装置を示す図である。図１に示す半導体装置は、少なくとも一つの半導体チップ１０と、フレキシブル基板２０と、複数の外部端子３０と、を含む。
【００２８】
半導体チップ１０の一方の面（能動面）には、アルミニウムなどで形成された複数の電極１２が形成されている。電極１２は、半導体チップ１０が矩形をなす場合には、平行な２辺に沿って配列されてもよいし、４辺に沿って配列されてもよいし、半導体チップ１０の中央部又はその付近に配列されてもよい。電極１２を避けて、能動面には、パッシベーション膜を形成してもよい。電極１２には、バンプ１４を設けることができる。バンプ１４は、Ａｕ、Ｎｉ−Ａｕ、Ｉｎ、Ａｕ−Ｓｎなどが多く用いられるが、ハンダボールでもよく、導電樹脂を用いた突起でもよい。あるいは、電極１２を凸状にすることでバンプを設けてもよい。
【００２９】
フレキシブル基板２０は、例えばポリイミド樹脂で形成することができる。テープ基板を打ち抜いてフレキシブル基板２０を得ることができ、この場合には、半導体装置の製造方法としてＴＡＢ（Tape Automated Bonding）を適用することができる。フレキシブル基板２０は、ある程度の弾力性や柔軟性を有するものであって、薄いガラスエポキシ基板などでも良いがセラミックス基板のようなリジッド基板は含まない。フレキシブル基板２０は、外部端子３０に加えられる応力を吸収することができる。フレキシブル基板２０は、その厚みのばらつきや配線パターンの疎密によって、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいものでもよい。フレキシブル基板２０は、半導体チップ１０の能動面よりも大きい。
【００３０】
なお、７５μｍ程度以上のユーピレックス（商標）や、１２５μｍ程度以上のカプトン（商標）などの厚いポリイミド基板をフレキシブル基板２０として使用することもできる。この場合、半導体チップ１０に対する大きさが小さくても同じでも大きくても平坦性が確保され、特に半導体チップ１０よりも大きい場合、半導体チップ１０が搭載される部分のみならず、半導体チップ１０からはみ出した部分においても平坦性が確保される。
【００３１】
フレキシブル基板２０には、複数のスルーホール２２が形成されてもよい。スルーホール２２は、外部端子３０との電気的な接続に使用することができる。半導体チップ１０の搭載領域の内側に一群の複数のスルーホール２２が形成されており、その外側にも一群の複数のスルーホール２２が形成されている。
【００３２】
フレキシブル基板２０には、配線パターン２４が形成されている。配線パターン２４は、電気的に独立した複数の配線から構成される。配線パターン２４は、半導体チップ１０の搭載領域の内側に形成されており、その外側にも至るように形成されている。それぞれの配線の一部は、スルーホール２２上に位置し、その部分が他の部分よりも大きい平面形状をなすランド部となっていてもよい。配線パターン２４は、半導体チップ１０の電極１２と電気的に接続されるので、その接続のための部分もランド部となっていてもよく、そのランド部はバンプとなっていてもよい。なお、半導体チップ１０の電極１２に形成されたバンプ１４とともにあるいはその代わりに、フレキシブル基板２０上の配線パターン２４に突起を設けてもよい。
【００３３】
外部端子３０は、フレキシブル基板２０における配線パターン２４が形成された面とは反対側の面に設けられている。外部端子３０は、半導体チップ１０が搭載される面の裏面において、その搭載領域に対応する領域に設けられており、その外側の領域にも設けられている。外部端子３０は、スルーホール２２を介して配線パターン２４に直接設けらてもよく、この場合には、外部端子３０に加えられる応力が、フレキシブル基板２０に直接伝えられて、その応力が吸収される。あるいは、スルーホール２２から配線を引き回して外部端子３０を設けてもよい。ハンダボールで外部端子３０を形成してもよい。
【００３４】
半導体チップ１０は、フレキシブル基板２０における配線パターン２４が形成された面に実装又は搭載され、例えば、フェースアップ実装やフェースダウン実装を適用することができる。フェースダウン実装が適用される場合には、異方性導電材料２６を使用することができる。異方性導電材料２６は、接着剤に導電粒子が分散されてなり、異方性導電膜であってもよい。この場合には、半導体チップ１０における電極１２が形成された面と、フレキシブル基板２０における配線パターン２４が形成された面と、の間に異方性導電材料２６が介在する。半導体チップ１０のバンプ１４と配線パターン２４との間が、異方性導電材料２６の導電粒子によって電気的に導通する。バンプ１４の代わりに、あるいはこれとともに配線パターン２４にバンプを形成してもよい。
【００３５】
フレキシブル基板２０には、フォトレジストやソルダレジストなどのレジスト３２が設けられている。レジスト３２は、フレキシブル基板２０における配線パターン２４が形成された面で、半導体チップ１０の搭載領域の外側に形成されている。すなわち、配線パターン２４における半導体チップ１０に覆われずに露出した部分がレジスト３２で覆われている。また、レジスト３２は、硬化して平坦性を有する厚みで形成されている。こうすることで、フレキシブル基板２０におけるレジスト３２が形成された部分の平坦性が確保される。その結果、フレキシブル基板２０におけるレジスト３２が形成されていない部分でも平坦性が確保され得る。レジスト３２は、配線パターン２４の保護膜となり、通常のＴＡＢ基板の製造工程やフレキシブル基板の製造工程の構成を付加することなく厚みを調整するだけで平坦性を確保する機能も有する。
【００３６】
本実施の形態は、上記のように構成されており、以下その製造方法を説明する。まず、配線パターン２４が形成されたフレキシブル基板２０を用意する。例えば、銅などの導電箔をエッチングして配線パターン２４を形成することができる。フレキシブル基板２０としてテープ基板を使用し、複数の配線パターン２４を連続的に形成すれば、ＴＡＢを適用して半導体装置を製造することができる。
【００３７】
フレキシブル基板２０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト３２を塗る。レジスト３２は、硬化したときにフレキシブル基板２０が平坦性を有するようになる厚みで塗布する。そのためには、塗布工程を複数回行ってもよい。
【００３８】
この塗布工程の前であっても良いが好ましくはその後に、フレキシブル基板２０における配線パターン２４が形成された面と、半導体チップ１０における電極１２又はバンプ１４が形成された面と、の少なくとも一方に異方性導電材料２６を設ける。異方性導電材料２６が異方性導電膜である場合には、これを貼り付ける。続いて、半導体チップ１０及びフレキシブル基板２０の少なくとも一方を押圧して、両者を接着するとともに、配線パターン２４と電極１２とを電気的に導通させる。
【００３９】
このボンディング工程の前又は後のいずれであってもよいが、複数の外部電極３０を設ける。例えば、ハンダボールを搭載することで外部電極３０を設けることができる。以上の工程によって、図１に示す半導体装置を製造することができる。
【００４０】
以上述べた構造以外で、フェースアップで半導体チップが実装される場合は、半導体チップはダイボンディングされ、その電極と配線パターンは、ワイヤーボンディングで接続され、その後半導体チップの実装部は樹脂で覆われることが多い。フェースダウンで実装される場合は、前述してきた異方性導電膜による接合の他に、導電樹脂ペーストによるもの、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの方法があり、そのいずれの方法を用いても良い。これは以下の実施の形態でも同様である。
【００４１】
また、フレキシブル基板は、両面、多層、ビルドアップ型のいずれを用いても良く、この場合、外部端子搭載用のランドは半導体チップ搭載面とは逆の面に形成され、外部端子以外の部分にスルーホールが形成され、半導体チップと結線されていても良い。これも、以下の実施の形態でも同様である。
【００４２】
（第２の実施の形態）
図２は、第２の実施の形態に係る半導体装置を示す図である。図２に示す半導体装置は、図１に示す半導体装置と比べて、フレキシブル基板４０及びレジスト４２において異なり、これ以外の構成は同じである。
【００４３】
フレキシブル基板４０は、内部にコア層４４を有する点で、図１に示すフレキシブル基板２０と異なり、これ以外の点では同じである。コア層４４は、平坦性を確保する強度を有する。したがって、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいフレキシブル基板４０であっても、内部にコア層４４が存在ることで平坦性が確保される。コア層４４は、フレキシブル基板４０に形成されるスルーホール４６を避けて設けられる。こうすることで、スルーホール４６内に外部端子３０を設けたときに、フレキシブル基板４０を構成する材料、例えばポリイミド樹脂などが、外部端子３０とコア層４０との間に介在する。そして、外部端子３０に加えられる応力を緩和することができ、コア層４４が金属で形成されていても外部端子３０とコア層４４との電気的な導通を遮断することができる。また、コア層４４は、高周波特性を向上させる目的で、ＧＮＤや電源プレーンを兼ねていても良い。
【００４４】
コア層４４によってフレキシブル基板４０の平坦性が確保されるので、レジスト４２は、配線パターン２４の保護膜となるに足りる厚さで形成すればよい。ただし、レジスト４２は、平坦性を確保できるほどの厚みであってもよい。
【００４５】
本実施の形態は、上記のように構成されており、その製造方法では、配線パターン２４が形成されるとともにコア層４４を内蔵するフレキシブル基板４０を用意する。フレキシブル基板４０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト４２を塗る。レジスト４２は、配線パターン２４を保護するに足りる厚みで形成すればよいが、硬化したときに平坦性を有するほどの厚みであってもよい。この塗布工程の前であっても良いが好ましくはその後に、半導体チップ１０をフレキシブル基板４０に搭載してボンディングする工程と、複数の外部電極３０を設ける工程と、を行う。以上の工程によって、図２に示す半導体装置を製造することができる。コア層４４の形成によって、電気的特性が向上するのみならず熱的な特性も向上させることができる。
【００４６】
（第３の実施の形態）
図３は、第３の実施の形態に係る半導体装置を示す図である。図３に示す半導体装置において、フレキシブル基板２０に補強パターン４８が形成されている。また、図１に示す厚みのレジスト３２の代わりに図２に示す厚みのレジスト４２が形成されている。これ以外の構成は、図１に示す半導体装置と同じである。
【００４７】
補強パターン４８は、フレキシブル基板２０における外部端子３０が形成された面に、外部端子３０を避けて設けられている。補強パターン４８は、配線パターン２４とは反対側の面に設けられている。補強パターン４８は、例えば銅などの金属で形成され、平坦性を確保する強度を有する。したがって、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいフレキシブル基板２０であっても、補強パターン４８が設けられていることで平坦性が確保される。補強パターン４８によってフレキシブル基板２０の平坦性が確保されるので、レジスト４２は、配線パターン２４の保護膜となるに足りる厚さで形成すればよい。ただし、レジスト４２は、平坦性を確保できるほどの厚みであってもよい。補強パターン４８が金属で形成されるときには、これにも保護膜を形成することが好ましい。
【００４８】
本実施の形態は、上記のように構成されており、その製造方法では、一方の面に配線パターン２４が形成されるとともに他方の面に補強パターン４８が形成されたフレキシブル基板２０を用意する。配線パターン２４及び補強パターン４８のうち少なくとも一方は、フレキシブル基板２０に銅などの導電箔を貼り付け、これをエッチングして形成することができる。フレキシブル基板２０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト４２を塗る。レジスト４２は、配線パターン２４を保護するに足りる厚みで形成すればよいが、硬化したときに平坦性を有するほどの厚みであってもよい。この塗布工程の前であっても良いが好ましくはその後に、半導体チップ１０をフレキシブル基板２０に搭載してボンディングする工程と、複数の外部電極３０を設ける工程と、を行う。以上の工程によって、図３に示す半導体装置を製造することができる。補強パターン４８は、図示した構成以外に、特に平坦性が悪くなりがちな部分、すなわち半導体チップよりも外側の部分に主として形成してもよい。これは以下の実施の形態でも同様である。
【００４９】
（第４の実施の形態）
図４は、第４の実施の形態に係る半導体装置を示す図である。図４に示す半導体装置において、フレキシブル基板２０に補強パターン５０が形成されている。図５は、図４のＶ−Ｖ線断面図である。また、図１に示す厚みのレジスト３２の代わりに図２に示す厚みのレジスト４２が形成されている。また、これ以外の構成は、図１に示す半導体装置と同じである。
【００５０】
補強パターン５０は、フレキシブル基板２０における配線パターン２４が形成された面に、配線パターン２４を避けて設けられている。補強パターン５０は、配線パターン２４と同じ面に設けられている。補強パターン５０は、例えば銅などの金属で形成され、平坦性を確保する強度を有し、この条件を満たせば、配線パターン２４と同じ材料で同じ厚みで形成してもよい。補強パターン５０が存在することで、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいフレキシブル基板２０であっても平坦性が確保される。補強パターン５０によってフレキシブル基板２０の平坦性が確保されるので、レジスト４２は、配線パターン２４の保護膜となるに足りる厚さで形成すればよい。ただし、レジスト４２は、平坦性を確保できるほどの厚みであってもよい。なお、レジスト４２は、補強パターン５０も覆うことが好ましい。
【００５１】
本実施の形態は、上記のように構成されており、その製造方法では、一方の面に配線パターン２４及び補強パターン５０が形成されたフレキシブル基板２０を用意する。フレキシブル基板２０に銅などの導電箔を貼り付け、これをエッチングして、配線パターン２４及び補強パターン５０を同時に形成してもよい。そして、フレキシブル基板２０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト４２を塗る。レジスト４２は、配線パターン２４を保護するに足りる厚みで形成すればよいが、硬化したときに平坦性を有するほどの厚みであってもよい。この塗布工程の前であっても良いが好ましくはその後に、半導体チップ１０をフレキシブル基板２０に搭載してボンディングする工程と、複数の外部電極３０を設ける工程と、を行う。以上の工程によって、図４に示す半導体装置を製造することができる。
【００５２】
図６には、本実施の形態に係る半導体装置１００を実装した回路基板２００が示されている。回路基板２００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板２００には例えば銅からなる配線パターン２１０が所望の回路となるように形成されていて、それらの配線パターン２１０と半導体装置１００の外部端子３０とを機械的に接続することでそれらの電気的導通を図る。
【００５３】
そして、本発明を適用した半導体装置１００を有する電子機器３００として、図７には、ノート型パーソナルコンピュータが示されている。
【００５４】
なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】 図１は、参考例に係る第１の実施の形態に係る半導体装置を示す図である。
【図２】 図２は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図３】 図３は、本発明の第３の実施の形態に係る半導体装置を示す図である。
【図４】 図４は、本発明の第４の実施の形態に係る半導体装置を示す図である。
【図５】 図５は、図４のＶ−Ｖ線断面図である。
【図６】 図６は、本実施の形態に係る回路基板を示す図である。
【図７】 図７は、本発明に係る方法を適用して製造された半導体装置を実装した回路基板を備える電子機器を示す図である。
【符号の説明】
１０ 半導体装置
１２ 電極
１４ バンプ
２０ フレキシブル基板
２２ スルーホール
２４ 配線パターン
２６ 異方性導電材料
３０ 外部端子
３２ レジスト
４０ フレキシブル基板
４２ レジスト
４４ コア層
４６ スルーホール
４８ 補強パターン
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置のパッケージの一形態としてＣＳＰ（Chip Size／Scale Package）が知られている。そのなかで、 Fan-In/Out 型ＣＳＰでは、パッケージサイズがチップサイズよりもわずかに大きくなっている。Fan-In/Out型ＣＳＰにフレキシブル基板が使用されると、フレキシブル基板が半導体チップからわずかにはみ出すことから、はみ出した部分の平坦性（Coplanarity ）を確保することが難しかった。この場合に、ＢＧＡ（Ball Grid Array）型パッケージで適用されるように、スティフナを貼り付けることも考えられるが、その貼り付け工程は煩雑であった。
【０００３】
本発明は、この問題点を解決するものであり、その目的は、フレキシブル基板の平坦性が確保される半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きいフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の前記一方の面における少なくとも前記搭載領域よりも外側の領域で、前記配線パターンの少なくとも一部を覆うとともに硬化して平坦性を有する厚みのレジストと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含む。
【０００５】
フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、平坦性を有する厚みで硬化したレジストが形成されている。レジストは、配線パターンの保護膜とするために必要なものであるから、スティフナのような新たな構成を付加せずに、簡単に平坦性を確保することができる。
【０００６】
（２）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きく、内部に平坦性を有するコア層を有するフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含む。
【０００７】
本発明によれば、フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、フレキシブル基板がコア層を内蔵して平坦性を確保している。コア層によって、電気的特性が向上するのみならず熱的な特性も向上させることができる。
【０００８】
（３）この半導体装置において、
前記フレキシブル基板には、前記複数の外部端子が設けられる複数のスルーホールが形成され、
前記コア層は、前記スルーホールを避けて設けられてもよい。
【０００９】
こうすることで、外部端子とコア層との間にフレキシブル基板を構成する材料が介在するので、外部端子に加えられる応力を緩和することができる。
【００１０】
（４）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きいフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
前記フレキシブル基板の前記他方の面で、前記外部電極を避けて形成され、平坦性を有する補強パターンと、
を含む。
【００１１】
本発明によれば、フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、補強パターンが形成されていることで平坦性を確保している。
【００１２】
（５）本発明に係る半導体装置は、半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きいフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載面及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の前記一方の面で、前記配線パターンを避けて形成され、平坦性を有する補強パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載面に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含む。
【００１３】
本発明によれば、フレキシブル基板が半導体チップよりも大きく、半導体チップの搭載領域よりも外側に外部端子が設けられているので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、補強パターンが形成されていることで平坦性を確保している。
【００１４】
（６）この半導体装置において、
前記補強パターンは、前記配線パターンと同じ材料で同じ厚みで形成されていてもよい。
【００１５】
（７）この半導体装置において、
前記半導体チップは、接着剤に導電粒子が含有されてなる異方性導電材料を介して、前記フレキシブル基板にフェースダウン実装されていてもよい。
【００１６】
異方性導電材料を使用することで、信頼性の高いボンディングが可能になる。
【００１７】
（８）本発明に係る回路基板には、上記半導体装置が搭載されている。
【００１８】
（９）本発明に係る電子機器は、上記半導体装置を備える。
【００１９】
（１０）半導体装置の製造方法は、半導体チップと、前記半導体チップよりも大きくて一方の面における前記半導体チップの搭載領域及びその外側の領域に配線パターンが形成されたフレキシブル基板と、を用意する工程と、
前記フレキシブル基板の前記一方の面における少なくとも前記半導体チップの搭載領域よりも外側の領域に、硬化して平坦性を有する厚みでレジストを塗って前記配線パターンの少なくとも一部を覆う工程と、
前記半導体チップを前記フレキシブル基板の前記一方の面に搭載して、前記半導体チップと前記配線パターンとを電気的に接続する工程と、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に、前記配線パターンに電気的に接続される複数の外部端子を設ける工程と、
を含む。
【００２０】
半導体チップよりも大きいフレキシブル基板を使用し、半導体チップの搭載領域よりも外側に外部端子を設けるので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、硬化したときに平坦性を有する厚みとなるように、レジストを形成する。レジストの形成工程は、配線パターンの保護膜を形成するために必要なものであるから、スティフナの貼り付けのような新たな工程を付加せずに、簡単に平坦性を確保することができる。なお、スティフナの貼り付け工程では、スティフナに接着剤を塗布する工程とスティフナを貼り付ける工程の２工程が必要となる。
【００２１】
（１１）本発明に係る半導体装置の製造方法は、半導体チップの搭載領域及びその外側の領域に位置する配線パターンと、前記配線パターンを避ける領域に位置する補強パターンと、を同時に形成して、前記半導体チップよりも大きくて前記配線パターン及び補強パターンが一方の面に形成されたフレキシブル基板を得る工程と、
前記半導体チップを前記フレキシブル基板の前記一方の面に搭載して、前記半導体チップと前記配線パターンとを電気的に接続する工程と、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に、前記配線パターンに電気的に接続される複数の外部端子を設ける工程と、
を含む。
【００２２】
本発明によれば、半導体チップよりも大きいフレキシブル基板を使用し、半導体チップの搭載領域よりも外側に外部端子を設けるので、フレキシブル基板だけでは平坦性を確保しにくい。つまり、フレキシブル基板の厚みのばらつきや、配線パターンの疎密によって、フレキシブル基板が波をうった状態になりやすい。そこで、本発明では、補強パターンを形成して平坦性を確保している。しかも、補強パターンは、配線パターンと同時に形成するので、新たな工程を付加せずに、簡単に平坦性を確保することができる。
【００２３】
（１２）この製造方法において、
導電箔をエッチングして前記配線パターン及び補強パターンを同時に形成してもよい。
【００２４】
（１３）この製造方法において、
接着剤に導電粒子が含有されてなる異方性導電材料を介して、前記半導体チップを前記フレキシブル基板にフェースダウン実装してもよい。
【００２５】
異方性導電材料を使用すれば、簡単な工程でボンディングを行うことができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。本実施の形態に係る半導体装置は、パッケージサイズが半導体チップのサイズよりもわずかに大きいＣＳＰに分類することができるが、パッケージサイズがさらに大きくなれば、ＢＧＡに分類してもよい。本実施の形態は、半導体チップの搭載領域に対応する領域及びその外側に外部端子を有する Fan-In/Out型の半導体装置である。本発明は、外部端子が搭載領域に対応する領域の外側の領域のみに設けられる Fan-Out型の半導体装置にも適用される。
【００２７】
（第１の実施の形態）
図１は、参考例に係る第１の実施の形態に係る半導体装置を示す図である。図１に示す半導体装置は、少なくとも一つの半導体チップ１０と、フレキシブル基板２０と、複数の外部端子３０と、を含む。
【００２８】
半導体チップ１０の一方の面（能動面）には、アルミニウムなどで形成された複数の電極１２が形成されている。電極１２は、半導体チップ１０が矩形をなす場合には、平行な２辺に沿って配列されてもよいし、４辺に沿って配列されてもよいし、半導体チップ１０の中央部又はその付近に配列されてもよい。電極１２を避けて、能動面には、パッシベーション膜を形成してもよい。電極１２には、バンプ１４を設けることができる。バンプ１４は、Ａｕ、Ｎｉ−Ａｕ、Ｉｎ、Ａｕ−Ｓｎなどが多く用いられるが、ハンダボールでもよく、導電樹脂を用いた突起でもよい。あるいは、電極１２を凸状にすることでバンプを設けてもよい。
【００２９】
フレキシブル基板２０は、例えばポリイミド樹脂で形成することができる。テープ基板を打ち抜いてフレキシブル基板２０を得ることができ、この場合には、半導体装置の製造方法としてＴＡＢ（Tape Automated Bonding）を適用することができる。フレキシブル基板２０は、ある程度の弾力性や柔軟性を有するものであって、薄いガラスエポキシ基板などでも良いがセラミックス基板のようなリジッド基板は含まない。フレキシブル基板２０は、外部端子３０に加えられる応力を吸収することができる。フレキシブル基板２０は、その厚みのばらつきや配線パターンの疎密によって、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいものでもよい。フレキシブル基板２０は、半導体チップ１０の能動面よりも大きい。
【００３０】
なお、７５μｍ程度以上のユーピレックス（商標）や、１２５μｍ程度以上のカプトン（商標）などの厚いポリイミド基板をフレキシブル基板２０として使用することもできる。この場合、半導体チップ１０に対する大きさが小さくても同じでも大きくても平坦性が確保され、特に半導体チップ１０よりも大きい場合、半導体チップ１０が搭載される部分のみならず、半導体チップ１０からはみ出した部分においても平坦性が確保される。
【００３１】
フレキシブル基板２０には、複数のスルーホール２２が形成されてもよい。スルーホール２２は、外部端子３０との電気的な接続に使用することができる。半導体チップ１０の搭載領域の内側に一群の複数のスルーホール２２が形成されており、その外側にも一群の複数のスルーホール２２が形成されている。
【００３２】
フレキシブル基板２０には、配線パターン２４が形成されている。配線パターン２４は、電気的に独立した複数の配線から構成される。配線パターン２４は、半導体チップ１０の搭載領域の内側に形成されており、その外側にも至るように形成されている。それぞれの配線の一部は、スルーホール２２上に位置し、その部分が他の部分よりも大きい平面形状をなすランド部となっていてもよい。配線パターン２４は、半導体チップ１０の電極１２と電気的に接続されるので、その接続のための部分もランド部となっていてもよく、そのランド部はバンプとなっていてもよい。なお、半導体チップ１０の電極１２に形成されたバンプ１４とともにあるいはその代わりに、フレキシブル基板２０上の配線パターン２４に突起を設けてもよい。
【００３３】
外部端子３０は、フレキシブル基板２０における配線パターン２４が形成された面とは反対側の面に設けられている。外部端子３０は、半導体チップ１０が搭載される面の裏面において、その搭載領域に対応する領域に設けられており、その外側の領域にも設けられている。外部端子３０は、スルーホール２２を介して配線パターン２４に直接設けらてもよく、この場合には、外部端子３０に加えられる応力が、フレキシブル基板２０に直接伝えられて、その応力が吸収される。あるいは、スルーホール２２から配線を引き回して外部端子３０を設けてもよい。ハンダボールで外部端子３０を形成してもよい。
【００３４】
半導体チップ１０は、フレキシブル基板２０における配線パターン２４が形成された面に実装又は搭載され、例えば、フェースアップ実装やフェースダウン実装を適用することができる。フェースダウン実装が適用される場合には、異方性導電材料２６を使用することができる。異方性導電材料２６は、接着剤に導電粒子が分散されてなり、異方性導電膜であってもよい。この場合には、半導体チップ１０における電極１２が形成された面と、フレキシブル基板２０における配線パターン２４が形成された面と、の間に異方性導電材料２６が介在する。半導体チップ１０のバンプ１４と配線パターン２４との間が、異方性導電材料２６の導電粒子によって電気的に導通する。バンプ１４の代わりに、あるいはこれとともに配線パターン２４にバンプを形成してもよい。
【００３５】
フレキシブル基板２０には、フォトレジストやソルダレジストなどのレジスト３２が設けられている。レジスト３２は、フレキシブル基板２０における配線パターン２４が形成された面で、半導体チップ１０の搭載領域の外側に形成されている。すなわち、配線パターン２４における半導体チップ１０に覆われずに露出した部分がレジスト３２で覆われている。また、レジスト３２は、硬化して平坦性を有する厚みで形成されている。こうすることで、フレキシブル基板２０におけるレジスト３２が形成された部分の平坦性が確保される。その結果、フレキシブル基板２０におけるレジスト３２が形成されていない部分でも平坦性が確保され得る。レジスト３２は、配線パターン２４の保護膜となり、通常のＴＡＢ基板の製造工程やフレキシブル基板の製造工程の構成を付加することなく厚みを調整するだけで平坦性を確保する機能も有する。
【００３６】
本実施の形態は、上記のように構成されており、以下その製造方法を説明する。まず、配線パターン２４が形成されたフレキシブル基板２０を用意する。例えば、銅などの導電箔をエッチングして配線パターン２４を形成することができる。フレキシブル基板２０としてテープ基板を使用し、複数の配線パターン２４を連続的に形成すれば、ＴＡＢを適用して半導体装置を製造することができる。
【００３７】
フレキシブル基板２０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト３２を塗る。レジスト３２は、硬化したときにフレキシブル基板２０が平坦性を有するようになる厚みで塗布する。そのためには、塗布工程を複数回行ってもよい。
【００３８】
この塗布工程の前であっても良いが好ましくはその後に、フレキシブル基板２０における配線パターン２４が形成された面と、半導体チップ１０における電極１２又はバンプ１４が形成された面と、の少なくとも一方に異方性導電材料２６を設ける。異方性導電材料２６が異方性導電膜である場合には、これを貼り付ける。続いて、半導体チップ１０及びフレキシブル基板２０の少なくとも一方を押圧して、両者を接着するとともに、配線パターン２４と電極１２とを電気的に導通させる。
【００３９】
このボンディング工程の前又は後のいずれであってもよいが、複数の外部電極３０を設ける。例えば、ハンダボールを搭載することで外部電極３０を設けることができる。以上の工程によって、図１に示す半導体装置を製造することができる。
【００４０】
以上述べた構造以外で、フェースアップで半導体チップが実装される場合は、半導体チップはダイボンディングされ、その電極と配線パターンは、ワイヤーボンディングで接続され、その後半導体チップの実装部は樹脂で覆われることが多い。フェースダウンで実装される場合は、前述してきた異方性導電膜による接合の他に、導電樹脂ペーストによるもの、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの方法があり、そのいずれの方法を用いても良い。これは以下の実施の形態でも同様である。
【００４１】
また、フレキシブル基板は、両面、多層、ビルドアップ型のいずれを用いても良く、この場合、外部端子搭載用のランドは半導体チップ搭載面とは逆の面に形成され、外部端子以外の部分にスルーホールが形成され、半導体チップと結線されていても良い。これも、以下の実施の形態でも同様である。
【００４２】
（第２の実施の形態）
図２は、第２の実施の形態に係る半導体装置を示す図である。図２に示す半導体装置は、図１に示す半導体装置と比べて、フレキシブル基板４０及びレジスト４２において異なり、これ以外の構成は同じである。
【００４３】
フレキシブル基板４０は、内部にコア層４４を有する点で、図１に示すフレキシブル基板２０と異なり、これ以外の点では同じである。コア層４４は、平坦性を確保する強度を有する。したがって、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいフレキシブル基板４０であっても、内部にコア層４４が存在ることで平坦性が確保される。コア層４４は、フレキシブル基板４０に形成されるスルーホール４６を避けて設けられる。こうすることで、スルーホール４６内に外部端子３０を設けたときに、フレキシブル基板４０を構成する材料、例えばポリイミド樹脂などが、外部端子３０とコア層４０との間に介在する。そして、外部端子３０に加えられる応力を緩和することができ、コア層４４が金属で形成されていても外部端子３０とコア層４４との電気的な導通を遮断することができる。また、コア層４４は、高周波特性を向上させる目的で、ＧＮＤや電源プレーンを兼ねていても良い。
【００４４】
コア層４４によってフレキシブル基板４０の平坦性が確保されるので、レジスト４２は、配線パターン２４の保護膜となるに足りる厚さで形成すればよい。ただし、レジスト４２は、平坦性を確保できるほどの厚みであってもよい。
【００４５】
本実施の形態は、上記のように構成されており、その製造方法では、配線パターン２４が形成されるとともにコア層４４を内蔵するフレキシブル基板４０を用意する。フレキシブル基板４０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト４２を塗る。レジスト４２は、配線パターン２４を保護するに足りる厚みで形成すればよいが、硬化したときに平坦性を有するほどの厚みであってもよい。この塗布工程の前であっても良いが好ましくはその後に、半導体チップ１０をフレキシブル基板４０に搭載してボンディングする工程と、複数の外部電極３０を設ける工程と、を行う。以上の工程によって、図２に示す半導体装置を製造することができる。コア層４４の形成によって、電気的特性が向上するのみならず熱的な特性も向上させることができる。
【００４６】
（第３の実施の形態）
図３は、第３の実施の形態に係る半導体装置を示す図である。図３に示す半導体装置において、フレキシブル基板２０に補強パターン４８が形成されている。また、図１に示す厚みのレジスト３２の代わりに図２に示す厚みのレジスト４２が形成されている。これ以外の構成は、図１に示す半導体装置と同じである。
【００４７】
補強パターン４８は、フレキシブル基板２０における外部端子３０が形成された面に、外部端子３０を避けて設けられている。補強パターン４８は、配線パターン２４とは反対側の面に設けられている。補強パターン４８は、例えば銅などの金属で形成され、平坦性を確保する強度を有する。したがって、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいフレキシブル基板２０であっても、補強パターン４８が設けられていることで平坦性が確保される。補強パターン４８によってフレキシブル基板２０の平坦性が確保されるので、レジスト４２は、配線パターン２４の保護膜となるに足りる厚さで形成すればよい。ただし、レジスト４２は、平坦性を確保できるほどの厚みであってもよい。補強パターン４８が金属で形成されるときには、これにも保護膜を形成することが好ましい。
【００４８】
本実施の形態は、上記のように構成されており、その製造方法では、一方の面に配線パターン２４が形成されるとともに他方の面に補強パターン４８が形成されたフレキシブル基板２０を用意する。配線パターン２４及び補強パターン４８のうち少なくとも一方は、フレキシブル基板２０に銅などの導電箔を貼り付け、これをエッチングして形成することができる。フレキシブル基板２０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト４２を塗る。レジスト４２は、配線パターン２４を保護するに足りる厚みで形成すればよいが、硬化したときに平坦性を有するほどの厚みであってもよい。この塗布工程の前であっても良いが好ましくはその後に、半導体チップ１０をフレキシブル基板２０に搭載してボンディングする工程と、複数の外部電極３０を設ける工程と、を行う。以上の工程によって、図３に示す半導体装置を製造することができる。補強パターン４８は、図示した構成以外に、特に平坦性が悪くなりがちな部分、すなわち半導体チップよりも外側の部分に主として形成してもよい。これは以下の実施の形態でも同様である。
【００４９】
（第４の実施の形態）
図４は、第４の実施の形態に係る半導体装置を示す図である。図４に示す半導体装置において、フレキシブル基板２０に補強パターン５０が形成されている。図５は、図４のＶ−Ｖ線断面図である。また、図１に示す厚みのレジスト３２の代わりに図２に示す厚みのレジスト４２が形成されている。また、これ以外の構成は、図１に示す半導体装置と同じである。
【００５０】
補強パターン５０は、フレキシブル基板２０における配線パターン２４が形成された面に、配線パターン２４を避けて設けられている。補強パターン５０は、配線パターン２４と同じ面に設けられている。補強パターン５０は、例えば銅などの金属で形成され、平坦性を確保する強度を有し、この条件を満たせば、配線パターン２４と同じ材料で同じ厚みで形成してもよい。補強パターン５０が存在することで、波をうった状態になりやすいほど薄くて、平坦性を確保しにくいフレキシブル基板２０であっても平坦性が確保される。補強パターン５０によってフレキシブル基板２０の平坦性が確保されるので、レジスト４２は、配線パターン２４の保護膜となるに足りる厚さで形成すればよい。ただし、レジスト４２は、平坦性を確保できるほどの厚みであってもよい。なお、レジスト４２は、補強パターン５０も覆うことが好ましい。
【００５１】
本実施の形態は、上記のように構成されており、その製造方法では、一方の面に配線パターン２４及び補強パターン５０が形成されたフレキシブル基板２０を用意する。フレキシブル基板２０に銅などの導電箔を貼り付け、これをエッチングして、配線パターン２４及び補強パターン５０を同時に形成してもよい。そして、フレキシブル基板２０に、半導体チップ１０の搭載領域を避けて、配線パターン２４が形成された面にレジスト４２を塗る。レジスト４２は、配線パターン２４を保護するに足りる厚みで形成すればよいが、硬化したときに平坦性を有するほどの厚みであってもよい。この塗布工程の前であっても良いが好ましくはその後に、半導体チップ１０をフレキシブル基板２０に搭載してボンディングする工程と、複数の外部電極３０を設ける工程と、を行う。以上の工程によって、図４に示す半導体装置を製造することができる。
【００５２】
図６には、本実施の形態に係る半導体装置１００を実装した回路基板２００が示されている。回路基板２００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板２００には例えば銅からなる配線パターン２１０が所望の回路となるように形成されていて、それらの配線パターン２１０と半導体装置１００の外部端子３０とを機械的に接続することでそれらの電気的導通を図る。
【００５３】
そして、本発明を適用した半導体装置１００を有する電子機器３００として、図７には、ノート型パーソナルコンピュータが示されている。
【００５４】
なお、上記本発明の構成要件「半導体チップ」を「電子素子」に置き換えて、半導体チップと同様に電子素子（能動素子か受動素子かを問わない）を、基板に実装して電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】 図１は、参考例に係る第１の実施の形態に係る半導体装置を示す図である。
【図２】 図２は、本発明の第２の実施の形態に係る半導体装置を示す図である。
【図３】 図３は、本発明の第３の実施の形態に係る半導体装置を示す図である。
【図４】 図４は、本発明の第４の実施の形態に係る半導体装置を示す図である。
【図５】 図５は、図４のＶ−Ｖ線断面図である。
【図６】 図６は、本実施の形態に係る回路基板を示す図である。
【図７】 図７は、本発明に係る方法を適用して製造された半導体装置を実装した回路基板を備える電子機器を示す図である。
【符号の説明】
１０ 半導体装置
１２ 電極
１４ バンプ
２０ フレキシブル基板
２２ スルーホール
２４ 配線パターン
２６ 異方性導電材料
３０ 外部端子
３２ レジスト
４０ フレキシブル基板
４２ レジスト
４４ コア層
４６ スルーホール
４８ 補強パターン
Claims (4)
- 半導体チップと、
前記半導体チップが一方の面に搭載され、前記半導体チップよりも大きく、内部に平坦性を有する金属コア層を有するフレキシブル基板と、
前記フレキシブル基板の前記一方の面における前記半導体チップの搭載領域及びその外側の領域に形成されて、前記半導体チップと電気的に接続される配線パターンと、
前記フレキシブル基板の他方の面において、前記一方の面の前記搭載領域に対応する領域の外側の領域に設けられて前記配線パターンに電気的に接続される複数の外部端子と、
を含み、
前記半導体チップは、接着剤に導電粒子が含有されてなる異方性導電材料を介して、前記フレキシブル基板にフェースダウン実装される半導体装置。 - 請求項１記載の半導体装置において、
前記フレキシブル基板には、前記複数の外部端子が設けられる複数のスルーホールが形成され、
前記金属コア層は、前記スルーホールを避けて設けられる半導体装置。 - 請求項１又は請求項２に記載の半導体装置が搭載された回路基板。
- 請求項１又は請求項２に記載の半導体装置を備える電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP489399A JP3841135B2 (ja) | 1999-01-12 | 1999-01-12 | 半導体装置、回路基板及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP489399A JP3841135B2 (ja) | 1999-01-12 | 1999-01-12 | 半導体装置、回路基板及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208663A JP2000208663A (ja) | 2000-07-28 |
| JP3841135B2 true JP3841135B2 (ja) | 2006-11-01 |
Family
ID=11596362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP489399A Expired - Fee Related JP3841135B2 (ja) | 1999-01-12 | 1999-01-12 | 半導体装置、回路基板及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3841135B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825514B2 (en) * | 2007-12-11 | 2010-11-02 | Dai Nippon Printing Co., Ltd. | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device |
| KR101092945B1 (ko) * | 2009-12-18 | 2011-12-12 | 삼성전기주식회사 | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 |
| CN106684003B (zh) * | 2016-12-29 | 2019-03-29 | 清华大学 | 扇出型封装结构及其制作方法 |
-
1999
- 1999-01-12 JP JP489399A patent/JP3841135B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000208663A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3876953B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6507095B1 (en) | Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| US20030173679A1 (en) | Stacked dice standoffs | |
| JP2006060128A (ja) | 半導体装置 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JPH0425038A (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
| WO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP2004288815A (ja) | 半導体装置及びその製造方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
| JP4328978B2 (ja) | 半導体装置の製造方法 | |
| JP2004288814A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4273352B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050823 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |