JP2001127245A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2001127245A JP2001127245A JP30329499A JP30329499A JP2001127245A JP 2001127245 A JP2001127245 A JP 2001127245A JP 30329499 A JP30329499 A JP 30329499A JP 30329499 A JP30329499 A JP 30329499A JP 2001127245 A JP2001127245 A JP 2001127245A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- semiconductor device
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 249
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 229920005989 resin Polymers 0.000 claims abstract description 56
- 239000011347 resin Substances 0.000 claims abstract description 56
- 239000004020 conductor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 15
- 239000002245 particle Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 封止する樹脂の厚みを小さくして小型化かつ
高密度化された半導体装置及びその製造方法、回路基
板、並びに電子機器を提供することにある。 【解決手段】 配線パターン３２が形成された基板３０
と、前記基板３０に搭載されており、前記配線パターン
３２と、複数の第１の電極１２の少なくとも一つとがワ
イヤボンディングによって電気的に接続された第１の半
導体チップ１０と、前記第１の半導体チップ１０におけ
る前記第１の電極１２の形成された面に、複数の第２の
電極２２を有する面が対向して搭載され、前記第１の半
導体チップ１０と電気的に接続された少なくとも一つの
第２の半導体チップ２０と、前記基板３０における前記
第１及び第２の半導体チップ１０、２０の搭載された側
を封止した樹脂３８と、を含む。
高密度化された半導体装置及びその製造方法、回路基
板、並びに電子機器を提供することにある。 【解決手段】 配線パターン３２が形成された基板３０
と、前記基板３０に搭載されており、前記配線パターン
３２と、複数の第１の電極１２の少なくとも一つとがワ
イヤボンディングによって電気的に接続された第１の半
導体チップ１０と、前記第１の半導体チップ１０におけ
る前記第１の電極１２の形成された面に、複数の第２の
電極２２を有する面が対向して搭載され、前記第１の半
導体チップ１０と電気的に接続された少なくとも一つの
第２の半導体チップ２０と、前記基板３０における前記
第１及び第２の半導体チップ１０、２０の搭載された側
を封止した樹脂３８と、を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】電子機器の小型化に伴い、複数の半導体
チップを高密度に組み込んだマルチチップモジュールの
開発が進められている。その一つの形態として複数の半
導体チップを積み重ねてワンパッケージ化したStacked
−CSP（Chip Scale / Size Package）がある。
チップを高密度に組み込んだマルチチップモジュールの
開発が進められている。その一つの形態として複数の半
導体チップを積み重ねてワンパッケージ化したStacked
−CSP（Chip Scale / Size Package）がある。
【０００３】例えば、特開平６−２０９０７１号公報に
開示される半導体装置では、第１の半導体チップとそれ
より大きい第２の半導体チップとが対面配置された状態
で、全体がパッケージ樹脂でモールドされている。詳し
く言うと、第１及び第２の半導体チップがリードフレー
ムのダイパッド上に搭載されており、半導体チップの上
下側に樹脂が位置していた。
開示される半導体装置では、第１の半導体チップとそれ
より大きい第２の半導体チップとが対面配置された状態
で、全体がパッケージ樹脂でモールドされている。詳し
く言うと、第１及び第２の半導体チップがリードフレー
ムのダイパッド上に搭載されており、半導体チップの上
下側に樹脂が位置していた。
【０００４】しかし、上述の構成では、樹脂の流れによ
る応力によって、ダイパッドがシフトする場合がある。
したがって、ダイパッド上に搭載した半導体チップを完
全に封止するためには、半導体チップの上下側にある程
度の間隔を設ける必要があった。このことは、半導体装
置の小型化を妨げることになる場合があった。
る応力によって、ダイパッドがシフトする場合がある。
したがって、ダイパッド上に搭載した半導体チップを完
全に封止するためには、半導体チップの上下側にある程
度の間隔を設ける必要があった。このことは、半導体装
置の小型化を妨げることになる場合があった。
【０００５】本発明は、この問題点を解決するものであ
り、その目的は、封止する樹脂の厚みを小さくして小型
化かつ高密度化された半導体装置及びその製造方法、回
路基板、並びに電子機器を提供することにある。
り、その目的は、封止する樹脂の厚みを小さくして小型
化かつ高密度化された半導体装置及びその製造方法、回
路基板、並びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、配線パターンが形成された基板と、前記基板
に搭載されており、前記配線パターンと、複数の第１の
電極の少なくとも一つとがワイヤボンディングによって
電気的に接続された第１の半導体チップと、前記第１の
半導体チップにおける前記第１の電極の形成された面
に、複数の第２の電極を有する面が対向して搭載され、
前記第１の半導体チップと電気的に接続された少なくと
も一つの第２の半導体チップと、前記基板における前記
第１及び第２の半導体チップの搭載された側を封止した
樹脂と、を含む。
体装置は、配線パターンが形成された基板と、前記基板
に搭載されており、前記配線パターンと、複数の第１の
電極の少なくとも一つとがワイヤボンディングによって
電気的に接続された第１の半導体チップと、前記第１の
半導体チップにおける前記第１の電極の形成された面
に、複数の第２の電極を有する面が対向して搭載され、
前記第１の半導体チップと電気的に接続された少なくと
も一つの第２の半導体チップと、前記基板における前記
第１及び第２の半導体チップの搭載された側を封止した
樹脂と、を含む。
【０００７】本発明によれば、基板上にワイヤボンディ
ングされた第１の半導体チップに、第２の半導体チップ
がフェースダウンボンディングされており、基板におけ
る半導体チップの載置側が樹脂によって封止されてい
る。言い換えると、樹脂は、基板に固定された第１及び
第２の半導体チップの周囲であって、基板に対して流し
込まれる。すなわち、樹脂を流し込まれるときに、その
流れによって各半導体チップに応力が加えられたとして
も、各半導体チップは基板上に固定されており、かつ、
樹脂は基板に対して流し込まれるので、第１及び第２の
半導体チップをそれぞれのボンディング位置から移動さ
せることなく、安定な状態で樹脂を充填することができ
る。さらに、充填する樹脂の厚みは、基板から第２の半
導体チップの裏面程度までに抑えることができる。した
がって、基板上における樹脂を設けるための領域を最小
限に抑えることができ、半導体装置を高密度化、かつ、
小型化にすることができる。
ングされた第１の半導体チップに、第２の半導体チップ
がフェースダウンボンディングされており、基板におけ
る半導体チップの載置側が樹脂によって封止されてい
る。言い換えると、樹脂は、基板に固定された第１及び
第２の半導体チップの周囲であって、基板に対して流し
込まれる。すなわち、樹脂を流し込まれるときに、その
流れによって各半導体チップに応力が加えられたとして
も、各半導体チップは基板上に固定されており、かつ、
樹脂は基板に対して流し込まれるので、第１及び第２の
半導体チップをそれぞれのボンディング位置から移動さ
せることなく、安定な状態で樹脂を充填することができ
る。さらに、充填する樹脂の厚みは、基板から第２の半
導体チップの裏面程度までに抑えることができる。した
がって、基板上における樹脂を設けるための領域を最小
限に抑えることができ、半導体装置を高密度化、かつ、
小型化にすることができる。
【０００８】（２）この半導体装置において、前記第２
の電極は、前記第１の電極のうちでワイヤボンディング
されるための電極を除く電極上に配置されてもよい。
の電極は、前記第１の電極のうちでワイヤボンディング
されるための電極を除く電極上に配置されてもよい。
【０００９】これによって、第２の半導体チップにおけ
る第２の電極を、例えばバンプを介して第１の半導体チ
ップにおける第１の電極に接続することによって、フェ
ースダウンボンディングすることができる。したがっ
て、第２の半導体チップにおける設計自由度の高いフェ
ースダウンボンディングを行うことができる。
る第２の電極を、例えばバンプを介して第１の半導体チ
ップにおける第１の電極に接続することによって、フェ
ースダウンボンディングすることができる。したがっ
て、第２の半導体チップにおける設計自由度の高いフェ
ースダウンボンディングを行うことができる。
【００１０】（３）この半導体装置において、前記第１
の半導体チップは、前記第１の電極の形成面に設けられ
た配線を含み、前記配線を介して、前記第１の電極と前
記第２の電極とが電気的に接続されてもよい。
の半導体チップは、前記第１の電極の形成面に設けられ
た配線を含み、前記配線を介して、前記第１の電極と前
記第２の電極とが電気的に接続されてもよい。
【００１１】これによって、既存の半導体チップを用い
て、第１及び第２の半導体チップを積み重ねることがで
きる。
て、第１及び第２の半導体チップを積み重ねることがで
きる。
【００１２】（４）この半導体装置において、前記第２
の電極は、異方性導電材料における導電粒子を介して、
前記第１の電極と電気的に接続されてもよい。
の電極は、異方性導電材料における導電粒子を介して、
前記第１の電極と電気的に接続されてもよい。
【００１３】異方性導電材料によって第１及び第２の半
導体チップを電気的に導通させるのと同時に、両半導体
チップのアンダーフィルを同時に行えるので、信頼性及
び生産性に優れた方法で半導体装置を製造することがで
きる。
導体チップを電気的に導通させるのと同時に、両半導体
チップのアンダーフィルを同時に行えるので、信頼性及
び生産性に優れた方法で半導体装置を製造することがで
きる。
【００１４】（５）この半導体装置において、前記基板
には複数の貫通孔が形成されており、前記配線パターン
は前記基板の一方の面に形成されるとともに前記配線パ
ターンの一部は前記貫通孔上を通り、前記配線パターン
上に設けられ、前記基板における前記配線パターンの側
の面とは反対側の面から、前記貫通孔を介して突出する
複数の外部端子を有してもよい。
には複数の貫通孔が形成されており、前記配線パターン
は前記基板の一方の面に形成されるとともに前記配線パ
ターンの一部は前記貫通孔上を通り、前記配線パターン
上に設けられ、前記基板における前記配線パターンの側
の面とは反対側の面から、前記貫通孔を介して突出する
複数の外部端子を有してもよい。
【００１５】（６）この半導体装置において、前記配線
パターンに電気的に接続される複数の外部端子を設ける
ための複数のランド部を有してもよい。
パターンに電気的に接続される複数の外部端子を設ける
ための複数のランド部を有してもよい。
【００１６】（７）本発明に係る回路基板は、上記半導
体装置が搭載されている。
体装置が搭載されている。
【００１７】（８）本発明に係る電子機器は、上記半導
体装置を有する。
体装置を有する。
【００１８】（９）本発明に係る半導体装置の製造方法
は、第１の半導体チップにおける第１の電極が形成され
た面に、第２の半導体チップにおける第２の電極が形成
された面を対向させて、前記第２の電極と前記第１の電
極とを電気的に接続する工程と、前記第１の半導体チッ
プを、配線パターンが形成された基板に搭載して、前記
第１の電極の少なくとも一つと前記配線パターンとをワ
イヤボンディングする工程と、前記基板における第１及
び第２の半導体チップが搭載された側を樹脂によって封
止する工程と、を含む。
は、第１の半導体チップにおける第１の電極が形成され
た面に、第２の半導体チップにおける第２の電極が形成
された面を対向させて、前記第２の電極と前記第１の電
極とを電気的に接続する工程と、前記第１の半導体チッ
プを、配線パターンが形成された基板に搭載して、前記
第１の電極の少なくとも一つと前記配線パターンとをワ
イヤボンディングする工程と、前記基板における第１及
び第２の半導体チップが搭載された側を樹脂によって封
止する工程と、を含む。
【００１９】本発明によれば、樹脂を基板における半導
体チップの載置側に設ける。詳しく言うと、樹脂を、基
板に固定した第１及び第２の半導体チップの周囲であっ
て、基板に対して流し込む。すなわち、樹脂を流し込む
ときに、その流れによって各半導体チップに応力が加え
られたとしても、各半導体チップは基板上に固定されて
おり、かつ、樹脂を基板に対して流し込むので、第１及
び第２の半導体チップをそれぞれのボンディング位置か
ら移動させることなく、安定な状態で樹脂を充填するこ
とができる。さらに、充填する樹脂の厚みを、基板から
第２の半導体チップの裏面程度までに抑えることができ
る。したがって、基板上における樹脂を設けるための領
域を最小限に抑えることができ、半導体装置を高密度
化、かつ、小型化にすることができる。
体チップの載置側に設ける。詳しく言うと、樹脂を、基
板に固定した第１及び第２の半導体チップの周囲であっ
て、基板に対して流し込む。すなわち、樹脂を流し込む
ときに、その流れによって各半導体チップに応力が加え
られたとしても、各半導体チップは基板上に固定されて
おり、かつ、樹脂を基板に対して流し込むので、第１及
び第２の半導体チップをそれぞれのボンディング位置か
ら移動させることなく、安定な状態で樹脂を充填するこ
とができる。さらに、充填する樹脂の厚みを、基板から
第２の半導体チップの裏面程度までに抑えることができ
る。したがって、基板上における樹脂を設けるための領
域を最小限に抑えることができ、半導体装置を高密度
化、かつ、小型化にすることができる。
【００２０】（１０）この半導体装置の製造方法におい
て、前記第２の電極は、前記第１の電極のうちでワイヤ
ボンディングされるための電極を除く電極の配置に対応
して形成されており、前記第１及び第２の半導体チップ
を電気的に接続する工程は、前記第２の電極を、前記第
１の電極のうちでワイヤボンディングされるための電極
を除く電極上に配置する工程を含んでもよい。
て、前記第２の電極は、前記第１の電極のうちでワイヤ
ボンディングされるための電極を除く電極の配置に対応
して形成されており、前記第１及び第２の半導体チップ
を電気的に接続する工程は、前記第２の電極を、前記第
１の電極のうちでワイヤボンディングされるための電極
を除く電極上に配置する工程を含んでもよい。
【００２１】これによって、第２の半導体チップにおけ
る第２の電極を、例えばバンプを介して第１の半導体チ
ップにおける第１の電極に接続することによって、フェ
ースダウンボンディングすることができる。したがっ
て、第２の半導体チップにおける設計自由度の高いフェ
ースダウンボンディングを行うことができる。
る第２の電極を、例えばバンプを介して第１の半導体チ
ップにおける第１の電極に接続することによって、フェ
ースダウンボンディングすることができる。したがっ
て、第２の半導体チップにおける設計自由度の高いフェ
ースダウンボンディングを行うことができる。
【００２２】（１１）この半導体装置の製造方法におい
て、前記第１の半導体チップにおける前記第１の電極形
成面に、前記第１の電極と電気的に接続された配線が形
成されており、前記第１及び第２の半導体チップを電気
的に接続する工程は、前記第２の電極を、前記配線に電
気的に接続する工程を含んでもよい。
て、前記第１の半導体チップにおける前記第１の電極形
成面に、前記第１の電極と電気的に接続された配線が形
成されており、前記第１及び第２の半導体チップを電気
的に接続する工程は、前記第２の電極を、前記配線に電
気的に接続する工程を含んでもよい。
【００２３】これによって、既存の半導体チップを用い
て、第１及び第２の半導体チップを積み重ねることがで
きる。
て、第１及び第２の半導体チップを積み重ねることがで
きる。
【００２４】（１２）この半導体装置の製造方法におい
て、前記第１及び第２の半導体チップを電気的に接続す
る工程は、異方性導電材料における導電粒子を介して、
前記第１の電極と前記第２の電極とを電気的に接続する
工程を含んでもよい。
て、前記第１及び第２の半導体チップを電気的に接続す
る工程は、異方性導電材料における導電粒子を介して、
前記第１の電極と前記第２の電極とを電気的に接続する
工程を含んでもよい。
【００２５】異方性導電材料によって第１及び第２の半
導体チップを電気的に導通させるのと同時に、両半導体
チップのアンダーフィルを同時に行えるので、信頼性及
び生産性に優れた方法で半導体装置を製造することがで
きる。
導体チップを電気的に導通させるのと同時に、両半導体
チップのアンダーフィルを同時に行えるので、信頼性及
び生産性に優れた方法で半導体装置を製造することがで
きる。
【００２６】（１３）この半導体装置の製造方法におい
て、前記第１及び第２の半導体チップを電気的に接続す
る工程後に、前記ワイヤボンディングする工程を行って
もよい。
て、前記第１及び第２の半導体チップを電気的に接続す
る工程後に、前記ワイヤボンディングする工程を行って
もよい。
【００２７】これによって、ワイヤに損傷を与えること
なく、第１の半導体チップを容易にワイヤボンディング
することができる。
なく、第１の半導体チップを容易にワイヤボンディング
することができる。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
面を参照して説明する。
【００２９】（第１の実施の形態）図１は、本実施の形
態に係る半導体装置を示した図である。同図に示す半導
体装置は、第１及び第２の半導体チップ１０、２０と、
基板３０と、樹脂３８と、を含む。
態に係る半導体装置を示した図である。同図に示す半導
体装置は、第１及び第２の半導体チップ１０、２０と、
基板３０と、樹脂３８と、を含む。
【００３０】第１の半導体チップ１０の一方の面（能動
面）には、複数の第１の電極１２が形成されている。複
数の第１の電極１２は、半導体チップ１０の平面形状が
矩形（正方形又は長方形）である場合には、少なくとも
一辺（対向する二辺又は全ての辺を含む）に沿って形成
されている。あるいは、マトリクス状（エリア状）に二
次元的に形成されていてもよい。
面）には、複数の第１の電極１２が形成されている。複
数の第１の電極１２は、半導体チップ１０の平面形状が
矩形（正方形又は長方形）である場合には、少なくとも
一辺（対向する二辺又は全ての辺を含む）に沿って形成
されている。あるいは、マトリクス状（エリア状）に二
次元的に形成されていてもよい。
【００３１】第１の電極１２には、ハンダボール、金ワ
イヤーボール、金メッキなどによってバンプが設けられ
ていてもよく、第１の電極１２自体がバンプの形状をな
していてもよい。第１の電極１２とバンプとの間にバン
プ金属の拡散防止層として、ニッケル、クロム、チタン
等を付加してもよい。
イヤーボール、金メッキなどによってバンプが設けられ
ていてもよく、第１の電極１２自体がバンプの形状をな
していてもよい。第１の電極１２とバンプとの間にバン
プ金属の拡散防止層として、ニッケル、クロム、チタン
等を付加してもよい。
【００３２】第１の電極１２の表面の少なくとも一部を
避けて、第１の半導体チップ１０には、ＳｉＮ、ＳｉＯ
2 、ＭｇＯなどのパッシベーション膜（図示しない）が
形成されていてもよい。パッシベーション膜は電気的な
絶縁膜である。パッシベーション膜は、本発明の必須要
件ではないが、形成されていることが好ましい。
避けて、第１の半導体チップ１０には、ＳｉＮ、ＳｉＯ
2 、ＭｇＯなどのパッシベーション膜（図示しない）が
形成されていてもよい。パッシベーション膜は電気的な
絶縁膜である。パッシベーション膜は、本発明の必須要
件ではないが、形成されていることが好ましい。
【００３３】本実施の形態では、図１に示すように、複
数の第１の電極１２のうち少なくとも一つの第１の電極
１２はワイヤボンディングされており、残りの第１の電
極１２は第２の半導体チップ２０と電気的に接続されて
いる。したがって、例えば第１の電極１２は、少なくと
も一辺（一般的に対向する二辺又は全ての辺）に沿って
形成される電極と、該電極よりも第１の半導体チップ１
０の中央側に位置した電極と、を有してもよい。この場
合に、ワイヤボンディングされる電極は、ワイヤ１４を
好適に形成するために、第１の半導体チップ１０におけ
る第１の電極１２の形成面の外周に設けられることが好
ましい。これによって、ワイヤ１４を容易に第１の半導
体チップ１０の外側に位置する配線パターン３２に接続
することができる。
数の第１の電極１２のうち少なくとも一つの第１の電極
１２はワイヤボンディングされており、残りの第１の電
極１２は第２の半導体チップ２０と電気的に接続されて
いる。したがって、例えば第１の電極１２は、少なくと
も一辺（一般的に対向する二辺又は全ての辺）に沿って
形成される電極と、該電極よりも第１の半導体チップ１
０の中央側に位置した電極と、を有してもよい。この場
合に、ワイヤボンディングされる電極は、ワイヤ１４を
好適に形成するために、第１の半導体チップ１０におけ
る第１の電極１２の形成面の外周に設けられることが好
ましい。これによって、ワイヤ１４を容易に第１の半導
体チップ１０の外側に位置する配線パターン３２に接続
することができる。
【００３４】第２の半導体チップ２０は第１の半導体チ
ップ１０と同様の構成であってもよい。本実施の形態で
は、複数の第２の電極２２と電気的に接続されるための
第１の電極１２は、第２の電極２２の配置に対応して設
けられる。すなわち、第２の電極２２のそれぞれを第１
の電極１２に平面的に重ねて接続できるように第１の電
極１２を設ける。これによって、例えば、第２の電極２
２を、例えばバンプを介して第１の電極１２に接続する
ことによって、第２の半導体チップ２０を第１の半導体
チップ１０にフェースダウンボンディングすることがで
きる。したがって、再配線の必要をなくすことができ、
設計を自由に決めることができる。また、各半導体チッ
プの回路内の信号の伝達を高速化することができる。
ップ１０と同様の構成であってもよい。本実施の形態で
は、複数の第２の電極２２と電気的に接続されるための
第１の電極１２は、第２の電極２２の配置に対応して設
けられる。すなわち、第２の電極２２のそれぞれを第１
の電極１２に平面的に重ねて接続できるように第１の電
極１２を設ける。これによって、例えば、第２の電極２
２を、例えばバンプを介して第１の電極１２に接続する
ことによって、第２の半導体チップ２０を第１の半導体
チップ１０にフェースダウンボンディングすることがで
きる。したがって、再配線の必要をなくすことができ、
設計を自由に決めることができる。また、各半導体チッ
プの回路内の信号の伝達を高速化することができる。
【００３５】上述のように、第２の半導体チップ２０
は、第１の半導体チップ１０と同様の構成であってもよ
く、第２の電極２２は第１の電極１２の少なくとも一つ
と対応して配置されていてもよい。また、第２の半導体
チップ２０の外形の大きさは、第１の半導体チップ１０
よりも平面的に小さいことが好ましい。これによって、
第１の半導体チップ１０におけるワイヤ１４を接続する
ための第１の電極１２の領域を避けて、第２の半導体チ
ップ２０を第１の半導体チップ１０に搭載することがで
きる。
は、第１の半導体チップ１０と同様の構成であってもよ
く、第２の電極２２は第１の電極１２の少なくとも一つ
と対応して配置されていてもよい。また、第２の半導体
チップ２０の外形の大きさは、第１の半導体チップ１０
よりも平面的に小さいことが好ましい。これによって、
第１の半導体チップ１０におけるワイヤ１４を接続する
ための第１の電極１２の領域を避けて、第２の半導体チ
ップ２０を第１の半導体チップ１０に搭載することがで
きる。
【００３６】なお、本実施の形態において第２の半導体
チップ２０は一つであってもよく、複数であってもよ
い。複数の第２の半導体チップ２０を第１の半導体チッ
プ１０に搭載する場合は、第１の半導体チップ１０にお
ける第１の電極１２の形成面に、平面的に第２の半導体
チップ２０を並べて、搭載してもよい。
チップ２０は一つであってもよく、複数であってもよ
い。複数の第２の半導体チップ２０を第１の半導体チッ
プ１０に搭載する場合は、第１の半導体チップ１０にお
ける第１の電極１２の形成面に、平面的に第２の半導体
チップ２０を並べて、搭載してもよい。
【００３７】第２の電極２２上にはバンプ２４が設けら
れてもよく、バンプ２４を介して第１及び第２の半導体
チップ１０、２０を電気的に接続してもよい。
れてもよく、バンプ２４を介して第１及び第２の半導体
チップ１０、２０を電気的に接続してもよい。
【００３８】基板３０は、有機系又は無機系のいずれの
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。基板３０は、個片で
用いてもよく、又は第１の半導体チップ１０を搭載する
領域がマトリクス状に複数形成された短冊状で用いても
よい。短冊状の場合は、別工程で個片に打ち抜かれる。
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。基板３０は、個片で
用いてもよく、又は第１の半導体チップ１０を搭載する
領域がマトリクス状に複数形成された短冊状で用いても
よい。短冊状の場合は、別工程で個片に打ち抜かれる。
【００３９】有機系の材料から形成された基板３０とし
て、例えばポリイミド樹脂からなるフレキシブル基板が
挙げられる。フレキシブル基板として、ＴＡＢ技術で使
用されるテープを使用してもよい。また、無機系の材料
から形成された基板３０として、例えばセラミック基板
やガラス基板が挙げられる。有機系及び無機系の材料の
複合構造として、例えばガラスエポキシ基板が挙げられ
る。基板３０の平面形状は問わないが、第１及び第２の
半導体チップ１０、２０の相似形であることが好まし
い。また、基板３０として絶縁樹脂と配線パターンを積
層して構成されるビルドアップ多層構造の基板や、複数
の基板が積層された多層基板を使用してもよい。
て、例えばポリイミド樹脂からなるフレキシブル基板が
挙げられる。フレキシブル基板として、ＴＡＢ技術で使
用されるテープを使用してもよい。また、無機系の材料
から形成された基板３０として、例えばセラミック基板
やガラス基板が挙げられる。有機系及び無機系の材料の
複合構造として、例えばガラスエポキシ基板が挙げられ
る。基板３０の平面形状は問わないが、第１及び第２の
半導体チップ１０、２０の相似形であることが好まし
い。また、基板３０として絶縁樹脂と配線パターンを積
層して構成されるビルドアップ多層構造の基板や、複数
の基板が積層された多層基板を使用してもよい。
【００４０】基板３０には配線パターン３２が形成され
ている。図１では配線パターン３２は基板の一方の面に
形成されているが、両面に形成されていてもよい。配線
パターン３２は、複数層から構成されることが多い。例
えば、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔ
ｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−
Ｗ）のうちのいずれかを積層して配線パターン３２を形
成することができる。例えば、フォトリソグラフィを適
用して配線パターン３２を形成してもよく、スパッタに
よって配線パターン３２を基板３０に直接形成してもよ
く、メッキ処理によって配線パターン３２を形成しても
よい。また、配線パターン３２の一部は配線となる部分
よりも面積の大きいランド部（図示しない）となってい
てもよい。このランド部は電気的接続部を十分に確保す
る機能を有する。したがって、ランド部はワイヤ１４と
の接続部に形成されてもよく、半導体装置の外部との電
気的な接続部に形成されていてもよい。
ている。図１では配線パターン３２は基板の一方の面に
形成されているが、両面に形成されていてもよい。配線
パターン３２は、複数層から構成されることが多い。例
えば、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔ
ｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−
Ｗ）のうちのいずれかを積層して配線パターン３２を形
成することができる。例えば、フォトリソグラフィを適
用して配線パターン３２を形成してもよく、スパッタに
よって配線パターン３２を基板３０に直接形成してもよ
く、メッキ処理によって配線パターン３２を形成しても
よい。また、配線パターン３２の一部は配線となる部分
よりも面積の大きいランド部（図示しない）となってい
てもよい。このランド部は電気的接続部を十分に確保す
る機能を有する。したがって、ランド部はワイヤ１４と
の接続部に形成されてもよく、半導体装置の外部との電
気的な接続部に形成されていてもよい。
【００４１】第１の半導体チップ１０と第２の半導体チ
ップ２０は、エポキシ樹脂などの樹脂３８によって一括
封止されている。封止には、金型を使用すればよい。金
型を使用した場合には、樹脂３８をモールド樹脂と称し
てもよい。基板３０における第１の半導体チップ１０が
搭載された面に配線パターン３２が形成されていれば、
樹脂３８によって配線パターン３２が覆われて保護され
る。また、第１の半導体チップ１０における第１の電極
１２に接続したワイヤ１４は、樹脂３８によって覆われ
て保護される。
ップ２０は、エポキシ樹脂などの樹脂３８によって一括
封止されている。封止には、金型を使用すればよい。金
型を使用した場合には、樹脂３８をモールド樹脂と称し
てもよい。基板３０における第１の半導体チップ１０が
搭載された面に配線パターン３２が形成されていれば、
樹脂３８によって配線パターン３２が覆われて保護され
る。また、第１の半導体チップ１０における第１の電極
１２に接続したワイヤ１４は、樹脂３８によって覆われ
て保護される。
【００４２】配線パターン３２上に、複数の外部端子４
０が設けられていてもよい。図１では基板３０に形成さ
れた貫通孔３１を介して、外部端子８０が配線パターン
３２上に設けられている。この場合に、貫通孔３１上に
ランド部が形成されていてもよい。詳しく言うと、外部
端子４０は貫通孔３１から露出したランド部に設けら
れ、基板３０における配線パターン３２が形成された面
とは反対側から突出している。外部端子４０はハンダで
形成してもよく、ハンダボールの材料となるハンダを貫
通孔３１に充填して、ハンダボールと一体化した導電部
材を貫通孔３１内に形成してもよい。また、外部端子４
０は、上述のハンダ以外の金属や導電性樹脂などから形
成してもよい。
０が設けられていてもよい。図１では基板３０に形成さ
れた貫通孔３１を介して、外部端子８０が配線パターン
３２上に設けられている。この場合に、貫通孔３１上に
ランド部が形成されていてもよい。詳しく言うと、外部
端子４０は貫通孔３１から露出したランド部に設けら
れ、基板３０における配線パターン３２が形成された面
とは反対側から突出している。外部端子４０はハンダで
形成してもよく、ハンダボールの材料となるハンダを貫
通孔３１に充填して、ハンダボールと一体化した導電部
材を貫通孔３１内に形成してもよい。また、外部端子４
０は、上述のハンダ以外の金属や導電性樹脂などから形
成してもよい。
【００４３】図１には、外部端子４０が第１の半導体チ
ップ１０の搭載領域内にのみ設けられたＦＡＮ−ＩＮ型
の半導体装置が示されているが、本発明はこれに限定さ
れるものではない。例えば、第１の半導体チップ１０の
搭載領域外にのみ外部端子４０が設けられたＦＡＮ−Ｏ
ＵＴ型の半導体装置や、これにＦＡＮ−ＩＮ型を組み合
わせたＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置にも本発明
を適用することができる。
ップ１０の搭載領域内にのみ設けられたＦＡＮ−ＩＮ型
の半導体装置が示されているが、本発明はこれに限定さ
れるものではない。例えば、第１の半導体チップ１０の
搭載領域外にのみ外部端子４０が設けられたＦＡＮ−Ｏ
ＵＴ型の半導体装置や、これにＦＡＮ−ＩＮ型を組み合
わせたＦＡＮ−ＩＮ／ＯＵＴ型の半導体装置にも本発明
を適用することができる。
【００４４】また、上述の形態とは異なり、積極的に外
部端子４０を形成せず、マザーボード実装時にマザーボ
ード側に塗布されるハンダクリームを利用し、その溶融
時の表面張力で結果的に外部端子を形成してもよい。こ
の半導体装置は、外部端子を形成するためのランド部を
有する、いわゆるランドグリッドアレイ型の半導体装置
である。また、配線パターン３２の一部がランド部とな
っていてもよいし、基板３０における配線パターン３２
が形成された面とは反対側の面にランド部を形成し、貫
通孔３１を介して、ランド部と配線パターン３２とが電
気的に接続されていてもよい。また、貫通孔３１を導電
材料によって埋めて、その表面をランド部としてもよ
い。
部端子４０を形成せず、マザーボード実装時にマザーボ
ード側に塗布されるハンダクリームを利用し、その溶融
時の表面張力で結果的に外部端子を形成してもよい。こ
の半導体装置は、外部端子を形成するためのランド部を
有する、いわゆるランドグリッドアレイ型の半導体装置
である。また、配線パターン３２の一部がランド部とな
っていてもよいし、基板３０における配線パターン３２
が形成された面とは反対側の面にランド部を形成し、貫
通孔３１を介して、ランド部と配線パターン３２とが電
気的に接続されていてもよい。また、貫通孔３１を導電
材料によって埋めて、その表面をランド部としてもよ
い。
【００４５】なお、基板３０の一部を延出し、そこから
外部接続を図るようにしてもよい。基板３０の一部をコ
ネクタのリードとしたり、コネクタを基板３０上に実装
したり、基板３０の配線パターン３２そのものを他の電
子機器に接続してもよい。
外部接続を図るようにしてもよい。基板３０の一部をコ
ネクタのリードとしたり、コネクタを基板３０上に実装
したり、基板３０の配線パターン３２そのものを他の電
子機器に接続してもよい。
【００４６】第１の半導体チップ１０は基板３０に搭載
されており、基板３０における配線パターン３２と、第
１の半導体チップ１０における第１の電極１２の少なく
とも一つと、がワイヤボンディングによって電気的に接
続されている。言い換えると、第１の半導体チップ１０
は基板３０にフェースアップボンディングされており、
第１の電極１２と配線パターン３２とはワイヤ１４によ
って電気的に接続されている。また、第１の半導体チッ
プ１０は接着剤３９を介して基板３０に搭載してもよ
く、接着剤３９は絶縁性の樹脂であることが好ましい。
されており、基板３０における配線パターン３２と、第
１の半導体チップ１０における第１の電極１２の少なく
とも一つと、がワイヤボンディングによって電気的に接
続されている。言い換えると、第１の半導体チップ１０
は基板３０にフェースアップボンディングされており、
第１の電極１２と配線パターン３２とはワイヤ１４によ
って電気的に接続されている。また、第１の半導体チッ
プ１０は接着剤３９を介して基板３０に搭載してもよ
く、接着剤３９は絶縁性の樹脂であることが好ましい。
【００４７】ワイヤ１４は、金、銅又はアルミニウムな
どで構成されることが多いが、導電性の材料であれば特
に限定されない。図１では、基板３０における平面視に
おいて、ワイヤ１４は第１の半導体チップ１０の第１の
電極１２から引き出され、第１の半導体チップ１０の外
側に位置する配線パターン３２に接続される。ワイヤ１
４の形状は問わないが、第１の半導体チップ１０の特に
端部に接触しない形状が好ましい。例えば、図１に示す
ようにワイヤを三次元的なループ状に形成することがで
きる。なお、ワイヤボンディングされる第１の電極１２
上にバンプが設けられてもよいが、別になくてもよい。
どで構成されることが多いが、導電性の材料であれば特
に限定されない。図１では、基板３０における平面視に
おいて、ワイヤ１４は第１の半導体チップ１０の第１の
電極１２から引き出され、第１の半導体チップ１０の外
側に位置する配線パターン３２に接続される。ワイヤ１
４の形状は問わないが、第１の半導体チップ１０の特に
端部に接触しない形状が好ましい。例えば、図１に示す
ようにワイヤを三次元的なループ状に形成することがで
きる。なお、ワイヤボンディングされる第１の電極１２
上にバンプが設けられてもよいが、別になくてもよい。
【００４８】第１の半導体チップ１０における第１の電
極１２を有する面に、第２の半導体チップ２０における
第２の電極２２を有する面が対向して搭載されている。
すなわち、第２の半導体チップ２０は第１の半導体チッ
プ１０にフェースダウンボンディングされている。
極１２を有する面に、第２の半導体チップ２０における
第２の電極２２を有する面が対向して搭載されている。
すなわち、第２の半導体チップ２０は第１の半導体チッ
プ１０にフェースダウンボンディングされている。
【００４９】フェースダウンボンディングでは、導電樹
脂ペーストによるもの、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハン
ダなどによる金属接合によるもの、絶縁樹脂の収縮力に
よるものなどの形態があり、そのいずれの形態を用いて
もよい。例えば、図１に示すように第２の半導体チップ
２０における第２の電極２２上に設けられたバンプ２４
を用いてフェースダウンボンディングしてもよい。バン
プ２４は、ボンディングワイヤを用いたボールバンプ
法、電解メッキ法、無電解メッキ法、ペースト印刷法、
ボール載置法などや、それらの組合わせ手法を用いて形
成してもよい。また、バンプは第１の電極１２上に設け
られてもよい。なお、第２の半導体チップ２０と第１の
半導体チップ１０との間に樹脂が設けられてもよく、樹
脂として図１に示すように異方性導電材料３６を用いて
もよい。
脂ペーストによるもの、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハン
ダなどによる金属接合によるもの、絶縁樹脂の収縮力に
よるものなどの形態があり、そのいずれの形態を用いて
もよい。例えば、図１に示すように第２の半導体チップ
２０における第２の電極２２上に設けられたバンプ２４
を用いてフェースダウンボンディングしてもよい。バン
プ２４は、ボンディングワイヤを用いたボールバンプ
法、電解メッキ法、無電解メッキ法、ペースト印刷法、
ボール載置法などや、それらの組合わせ手法を用いて形
成してもよい。また、バンプは第１の電極１２上に設け
られてもよい。なお、第２の半導体チップ２０と第１の
半導体チップ１０との間に樹脂が設けられてもよく、樹
脂として図１に示すように異方性導電材料３６を用いて
もよい。
【００５０】異方性導電材料３６は、接着剤（バイン
ダ）に導電粒子（フィラー）が分散されたもので、分散
剤が添加される場合もある。異方性導電材料３６の接着
剤として、熱硬化性の接着剤が使用されることが多い。
また、異方性導電材料３６として、予めシート状に形成
された異方性導電膜が使用されることが多いが、液状の
ものを使用してもよい。異方性導電材料３６は、第１及
び第２の半導体チップ１０、２０の相互の電極間で押し
つぶされて、導電粒子によって両者間での電気的導通を
図るようになっている。
ダ）に導電粒子（フィラー）が分散されたもので、分散
剤が添加される場合もある。異方性導電材料３６の接着
剤として、熱硬化性の接着剤が使用されることが多い。
また、異方性導電材料３６として、予めシート状に形成
された異方性導電膜が使用されることが多いが、液状の
ものを使用してもよい。異方性導電材料３６は、第１及
び第２の半導体チップ１０、２０の相互の電極間で押し
つぶされて、導電粒子によって両者間での電気的導通を
図るようになっている。
【００５１】本実施の形態では、基板３０の片面に樹脂
３８が設けられ、第１及び第２の半導体チップ１０、２
０が封止されている。言い換えると、樹脂３８は、基板
３０に固定された第１及び第２の半導体チップ１０、２
０の周囲であって、基板３０に対して流し込まれる。す
なわち、樹脂３８を流すときに、その流れによって各半
導体チップに応力が加えられたとしても、各半導体チッ
プは基板３０上に固定されており、かつ、樹脂３８は基
板３０に対して流し込まれるので、第１及び第２の半導
体チップ１０、２０をそれぞれのボンディング位置から
移動させることなく、安定な状態で樹脂３８を充填する
ことができる。したがって、基板３０上における樹脂３
８を設けるための領域（基板３０からの高さを含む）を
最小限に抑えることができ、半導体装置を高密度化、か
つ、小型化にすることができる。なお、本実施の形態で
は、第２の半導体チップ２０をフェースダウンボンディ
ングするので、例えば樹脂３８の厚みを基板３０におけ
る平面から第２の半導体チップの裏面程度にまでに抑え
ることができる。このことにおいても、本実施の形態に
係る半導体装置は、高密度化、かつ、小型化を実現する
ことができる。
３８が設けられ、第１及び第２の半導体チップ１０、２
０が封止されている。言い換えると、樹脂３８は、基板
３０に固定された第１及び第２の半導体チップ１０、２
０の周囲であって、基板３０に対して流し込まれる。す
なわち、樹脂３８を流すときに、その流れによって各半
導体チップに応力が加えられたとしても、各半導体チッ
プは基板３０上に固定されており、かつ、樹脂３８は基
板３０に対して流し込まれるので、第１及び第２の半導
体チップ１０、２０をそれぞれのボンディング位置から
移動させることなく、安定な状態で樹脂３８を充填する
ことができる。したがって、基板３０上における樹脂３
８を設けるための領域（基板３０からの高さを含む）を
最小限に抑えることができ、半導体装置を高密度化、か
つ、小型化にすることができる。なお、本実施の形態で
は、第２の半導体チップ２０をフェースダウンボンディ
ングするので、例えば樹脂３８の厚みを基板３０におけ
る平面から第２の半導体チップの裏面程度にまでに抑え
ることができる。このことにおいても、本実施の形態に
係る半導体装置は、高密度化、かつ、小型化を実現する
ことができる。
【００５２】以下に、本実施の形態に係る半導体装置の
製造方法を示す。
製造方法を示す。
【００５３】第２の半導体チップ２０を第１の半導体チ
ップ１０に搭載する。詳しく言うと、第２の半導体チッ
プ２０における第２の電極２２の形成面を、第１の半導
体チップ１０における第１の電極１２の形成面に対向さ
せて搭載する。この場合に、第１の半導体チップ１０に
おけるワイヤボンディングを行うための第１の電極１２
を避けた領域に、第２の半導体チップ２０を搭載する。
なお、第２の半導体チップ２０が複数であれば、それぞ
れの第２の半導体チップ２０を第１の半導体チップ１０
の平面上に並べて搭載してもよい。この場合に、第２の
半導体チップ２０は同一の半導体チップであっても、異
種の半導体チップであってもよい。
ップ１０に搭載する。詳しく言うと、第２の半導体チッ
プ２０における第２の電極２２の形成面を、第１の半導
体チップ１０における第１の電極１２の形成面に対向さ
せて搭載する。この場合に、第１の半導体チップ１０に
おけるワイヤボンディングを行うための第１の電極１２
を避けた領域に、第２の半導体チップ２０を搭載する。
なお、第２の半導体チップ２０が複数であれば、それぞ
れの第２の半導体チップ２０を第１の半導体チップ１０
の平面上に並べて搭載してもよい。この場合に、第２の
半導体チップ２０は同一の半導体チップであっても、異
種の半導体チップであってもよい。
【００５４】本実施の形態では、第２の電極２２と電気
的に接続されるための第１の電極１２は、第２の電極２
２の配置に対応して設けられているので、第２の電極２
２を第１の電極１２上に配置して接続する。この場合
に、例えば第２の電極２２に設けたバンプ２４を介して
もよく、さらに異方性導電材料３６における導電粒子に
よって電気的に接続してもよい。
的に接続されるための第１の電極１２は、第２の電極２
２の配置に対応して設けられているので、第２の電極２
２を第１の電極１２上に配置して接続する。この場合
に、例えば第２の電極２２に設けたバンプ２４を介して
もよく、さらに異方性導電材料３６における導電粒子に
よって電気的に接続してもよい。
【００５５】異方性導電材料３６を用いてフェースダウ
ンボンディングする場合は、第１及び第２の半導体チッ
プ１０、２０の少なくともいずれか一方に、予め異方性
導電材料３６を設けて、第１の半導体チップ１０におけ
る第１の電極１２の形成面を第２の半導体チップ２０に
搭載することが好ましい。この場合に、搭載する第２の
半導体チップ２０が複数であれば、異方性導電材料３６
を複数の搭載領域に一括して設けてもよい。これによっ
て、簡単な工程でフェースダウンボンディングを行うこ
とができる。また、異方性導電材料３６を電気的接続部
分のみに設けてもよく、これによって、少ない量の異方
性導電材料３６でフェースダウンボンディングを行うこ
とができる。なお、異方性導電材料３６ではなく、応力
緩和のための樹脂（例えばエポキシ樹脂等）を第１及び
第２の半導体チップ１０、２０の間に設ける場合は、第
２の半導体チップ２０をフェースダウンボンディングし
た後に、第１の半導体チップ１０と第２の半導体チップ
２０の間に注入してもよい。また、応力緩和のための樹
脂は、第２の半導体チップ２０をフェースダウンボンデ
ィングする前に、第１及び第２の半導体チップ１０、２
０の対向するそれぞれの面の少なくともいずれか一方に
塗布してもよい。
ンボンディングする場合は、第１及び第２の半導体チッ
プ１０、２０の少なくともいずれか一方に、予め異方性
導電材料３６を設けて、第１の半導体チップ１０におけ
る第１の電極１２の形成面を第２の半導体チップ２０に
搭載することが好ましい。この場合に、搭載する第２の
半導体チップ２０が複数であれば、異方性導電材料３６
を複数の搭載領域に一括して設けてもよい。これによっ
て、簡単な工程でフェースダウンボンディングを行うこ
とができる。また、異方性導電材料３６を電気的接続部
分のみに設けてもよく、これによって、少ない量の異方
性導電材料３６でフェースダウンボンディングを行うこ
とができる。なお、異方性導電材料３６ではなく、応力
緩和のための樹脂（例えばエポキシ樹脂等）を第１及び
第２の半導体チップ１０、２０の間に設ける場合は、第
２の半導体チップ２０をフェースダウンボンディングし
た後に、第１の半導体チップ１０と第２の半導体チップ
２０の間に注入してもよい。また、応力緩和のための樹
脂は、第２の半導体チップ２０をフェースダウンボンデ
ィングする前に、第１及び第２の半導体チップ１０、２
０の対向するそれぞれの面の少なくともいずれか一方に
塗布してもよい。
【００５６】第１の半導体チップ１０を基板３０に搭載
して、第１の電極１２と配線パターン３２とをワイヤボ
ンディングする。なお、搭載するときには、第１の半導
体チップ１０を、接着剤３９を介して基板３０に搭載し
てもよい。接着剤３９は絶縁性のものが好ましく、これ
によって、基板３０における第１の半導体チップ１０の
搭載領域に配線パターン３２が形成された場合であって
も、配線パターン３２に支障を与えることがなく、第１
の半導体チップ１０を基板３０に搭載することができ
る。
して、第１の電極１２と配線パターン３２とをワイヤボ
ンディングする。なお、搭載するときには、第１の半導
体チップ１０を、接着剤３９を介して基板３０に搭載し
てもよい。接着剤３９は絶縁性のものが好ましく、これ
によって、基板３０における第１の半導体チップ１０の
搭載領域に配線パターン３２が形成された場合であって
も、配線パターン３２に支障を与えることがなく、第１
の半導体チップ１０を基板３０に搭載することができ
る。
【００５７】第２の電極２２と配線パターン３２とのワ
イヤボンディングは、例えば圧力、熱及び超音波振動の
少なくともいずれか一つを用いてボンディングすること
ができる。ワイヤボンディングは、第２の電極２２と配
線パターン３２とのどちらを先に行ってもよい。
イヤボンディングは、例えば圧力、熱及び超音波振動の
少なくともいずれか一つを用いてボンディングすること
ができる。ワイヤボンディングは、第２の電極２２と配
線パターン３２とのどちらを先に行ってもよい。
【００５８】なお、第１の半導体チップ１０を基板３０
に搭載する工程は、第１及び第２の半導体チップ１０、
２０を電気的に接続する工程の前に行ってもよいが、後
に行うほうが好ましい。後者の場合は、ワイヤ１４に損
傷を与えることなく、容易にワイヤボンディングするこ
とができる。
に搭載する工程は、第１及び第２の半導体チップ１０、
２０を電気的に接続する工程の前に行ってもよいが、後
に行うほうが好ましい。後者の場合は、ワイヤ１４に損
傷を与えることなく、容易にワイヤボンディングするこ
とができる。
【００５９】基板３０における第１及び第２の半導体チ
ップ１０、２０が搭載された側を樹脂によって封止す
る。例えば、金型を用いて樹脂３８を流し込み、形成領
域において樹脂３８の気泡を抜きつつ、第１及び第２の
半導体チップ１０、２０を封止する。この場合に、第１
及び第２の半導体チップ１０、２０は基板３０上にボン
ディングされているので、安定した状態で樹脂３８を注
入することができる。これによって、樹脂３８を注入す
ることによって各半導体チップが傾くことがないので、
樹脂３８の充填領域を各半導体チップを露出させない程
度に抑えることができる。したがって、基板３０上にお
ける樹脂３８を設けるための領域（基板３０からの高さ
を含む）を最小限に抑えることができ、半導体装置を高
密度化、かつ、小型化にすることができる。
ップ１０、２０が搭載された側を樹脂によって封止す
る。例えば、金型を用いて樹脂３８を流し込み、形成領
域において樹脂３８の気泡を抜きつつ、第１及び第２の
半導体チップ１０、２０を封止する。この場合に、第１
及び第２の半導体チップ１０、２０は基板３０上にボン
ディングされているので、安定した状態で樹脂３８を注
入することができる。これによって、樹脂３８を注入す
ることによって各半導体チップが傾くことがないので、
樹脂３８の充填領域を各半導体チップを露出させない程
度に抑えることができる。したがって、基板３０上にお
ける樹脂３８を設けるための領域（基板３０からの高さ
を含む）を最小限に抑えることができ、半導体装置を高
密度化、かつ、小型化にすることができる。
【００６０】（第２の実施の形態）図２は、本実施の形
態に係る半導体装置を示した図である。同図に示す半導
体装置は、第１及び第２の半導体チップ１０、２０と、
基板３０と、樹脂３８と、を含む。
態に係る半導体装置を示した図である。同図に示す半導
体装置は、第１及び第２の半導体チップ１０、２０と、
基板３０と、樹脂３８と、を含む。
【００６１】第１の半導体チップ１０は、配線３４をさ
らに含む。詳しく言うと、配線３４は、第１の半導体チ
ップ１０における第１の電極１２の形成面に設けられて
おり、第１の電極１２と電気的に接続されている。配線
３４は、第１の半導体チップ１０におけるパッシベーシ
ョン膜（図示しない）上に形成されることが好ましく、
パッシベーション膜上にさらに樹脂などによる絶縁層
（図示しない）が形成されている場合は、絶縁層上に形
成されることがさらに好ましい。また、第１の半導体チ
ップ１０の電極形成面の外周に第１の電極１２が設けら
れている場合は、配線３４は、第１の電極１２から第１
の半導体チップ１０の中央方向に向かって延びるように
形成されることが好ましい。
らに含む。詳しく言うと、配線３４は、第１の半導体チ
ップ１０における第１の電極１２の形成面に設けられて
おり、第１の電極１２と電気的に接続されている。配線
３４は、第１の半導体チップ１０におけるパッシベーシ
ョン膜（図示しない）上に形成されることが好ましく、
パッシベーション膜上にさらに樹脂などによる絶縁層
（図示しない）が形成されている場合は、絶縁層上に形
成されることがさらに好ましい。また、第１の半導体チ
ップ１０の電極形成面の外周に第１の電極１２が設けら
れている場合は、配線３４は、第１の電極１２から第１
の半導体チップ１０の中央方向に向かって延びるように
形成されることが好ましい。
【００６２】本実施の形態では、第２の半導体チップ２
０における第２の電極２２は配線３４に電気的に接続さ
れている。詳しく言うと、第１の電極１２に電気的に接
続された配線３４に、第２の電極２２が接続されてい
る。第１の電極１２及び第２の電極２２のそれぞれに接
続される配線３４の一部は、上述のランド部（図示しな
い）であってもよく、これによって電気的接続を確実に
することができる。また、図２に示すように異方性導電
材料３６を用いて第２の電極２２を配線３４に電気的に
接続してもよく、バンプ２４を第２の電極２２と配線３
４の一部との少なくとも一方に設けて接続を図ってもよ
い。
０における第２の電極２２は配線３４に電気的に接続さ
れている。詳しく言うと、第１の電極１２に電気的に接
続された配線３４に、第２の電極２２が接続されてい
る。第１の電極１２及び第２の電極２２のそれぞれに接
続される配線３４の一部は、上述のランド部（図示しな
い）であってもよく、これによって電気的接続を確実に
することができる。また、図２に示すように異方性導電
材料３６を用いて第２の電極２２を配線３４に電気的に
接続してもよく、バンプ２４を第２の電極２２と配線３
４の一部との少なくとも一方に設けて接続を図ってもよ
い。
【００６３】配線３４を形成することによって、既存の
半導体チップを用いて第１及び第２の半導体チップ１
０、２０を電気的に接続することができる。また、配線
３４を形成できる領域であれば、複数の第２の半導体チ
ップ２０を第１の半導体チップ１０の平面に並べて搭載
することができるので、自由度の高い設計をすることが
できる。なお、本実施の形態でも、前実施の形態のよう
に第１の電極１２のうち少なくとも一つは第２の電極２
２に対応して配置されていてもよい。
半導体チップを用いて第１及び第２の半導体チップ１
０、２０を電気的に接続することができる。また、配線
３４を形成できる領域であれば、複数の第２の半導体チ
ップ２０を第１の半導体チップ１０の平面に並べて搭載
することができるので、自由度の高い設計をすることが
できる。なお、本実施の形態でも、前実施の形態のよう
に第１の電極１２のうち少なくとも一つは第２の電極２
２に対応して配置されていてもよい。
【００６４】本実施の形態における半導体装置の製造方
法は、配線３４に第２の半導体チップ２０の第２の電極
２２を電気的に接続することを除いて、上述の実施の形
態と同様とすることができる。
法は、配線３４に第２の半導体チップ２０の第２の電極
２２を電気的に接続することを除いて、上述の実施の形
態と同様とすることができる。
【００６５】図３には、本実施の形態に係る半導体装置
１を実装した回路基板１００が示されている。回路基板
１００には例えばガラスエポキシ基板等の有機系基板を
用いることが一般的である。回路基板１００には例えば
銅などからなる配線パターンが所望の回路となるように
形成されていて、それらの配線パターンと半導体装置１
の外部端子４０とを機械的に接続することでそれらの電
気的導通を図る。
１を実装した回路基板１００が示されている。回路基板
１００には例えばガラスエポキシ基板等の有機系基板を
用いることが一般的である。回路基板１００には例えば
銅などからなる配線パターンが所望の回路となるように
形成されていて、それらの配線パターンと半導体装置１
の外部端子４０とを機械的に接続することでそれらの電
気的導通を図る。
【００６６】そして、本発明を適用した半導体装置１を
有する電子機器として、図４にはノート型パーソナルコ
ンピュータ、図５には携帯電話が示されている。
有する電子機器として、図４にはノート型パーソナルコ
ンピュータ、図５には携帯電話が示されている。
【００６７】なお、上記発明の構成要件で「半導体チッ
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、光素子、抵抗器、コンデンサ、コイル、発振器、
フィルタ、温度センサ、サーミスタ、バリスタ、ボリュ
ーム又はヒューズなどがある。
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、光素子、抵抗器、コンデンサ、コイル、発振器、
フィルタ、温度センサ、サーミスタ、バリスタ、ボリュ
ーム又はヒューズなどがある。
【図１】図１は、本発明を適用した第１の実施の形態に
係る半導体装置を示した図である。
係る半導体装置を示した図である。
【図２】図２は、本発明を適用した第２の実施の形態に
係る半導体装置を示した図である。
係る半導体装置を示した図である。
【図３】図３は、本発明に係る半導体装置を搭載した回
路基板を示す図である。
路基板を示す図である。
【図４】図４は、本発明に係る半導体装置を有する電子
機器を示す図である。
機器を示す図である。
【図５】図５は、本発明に係る半導体装置を有する電子
機器を示す図である。
機器を示す図である。
１０ 第１の半導体チップ １２ 電極 １４ ワイヤ ２０ 第２の半導体チップ ２２ 電極 ２４ バンプ ３０ 基板 ３１ 貫通孔 ３２ 配線パターン ３４ 配線 ３６ 異方性導電材料 ３８ 樹脂 ３９ 接着剤 ４０ 外部端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/32
Claims (13)
- 【請求項１】 配線パターンが形成された基板と、 前記基板に搭載されており、前記配線パターンと、複数
の第１の電極の少なくとも一つとがワイヤボンディング
によって電気的に接続された第１の半導体チップと、 前記第１の半導体チップにおける前記第１の電極の形成
された面に、複数の第２の電極を有する面が対向して搭
載され、前記第１の半導体チップと電気的に接続された
少なくとも一つの第２の半導体チップと、 前記基板における前記第１及び第２の半導体チップの搭
載された側を封止した樹脂と、 を含む半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記第２の電極は、前記第１の電極のうちでワイヤボン
ディングされるための電極を除く電極上に配置された半
導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記第１の半導体チップは、前記第１の電極の形成面に
設けられた配線を含み、 前記配線を介して、前記第１の電極と前記第２の電極と
が電気的に接続された半導体装置。 - 【請求項４】 請求項１から請求項３のいずれかに記載
の半導体装置において、 前記第２の電極は、異方性導電材料における導電粒子を
介して、前記第１の電極と電気的に接続された半導体装
置。 - 【請求項５】 請求項１から請求項４のいずれかに記載
の半導体装置において、 前記基板には複数の貫通孔が形成されており、前記配線
パターンは前記基板の一方の面に形成されるとともに前
記配線パターンの一部は前記貫通孔上を通り、 前記配線パターン上に設けられ、前記基板における前記
配線パターンの側の面とは反対側の面から、前記貫通孔
を介して突出する複数の外部端子を有する半導体装置。 - 【請求項６】 請求項１から請求項４のいずれかに記載
の半導体装置において、 前記配線パターンは、複数の外部端子を設けるための複
数のランド部を有する半導体装置。 - 【請求項７】 請求項１から請求項６のいずれかの半導
体装置を搭載した回路基板。 - 【請求項８】 請求項１から請求項６のいずれかの半導
体装置を有する電子機器。 - 【請求項９】 第１の半導体チップにおける第１の電極
が形成された面に、第２の半導体チップにおける第２の
電極が形成された面を対向させて、前記第２の電極と前
記第１の電極とを電気的に接続する工程と、 前記第１の半導体チップを、配線パターンが形成された
基板に搭載して、前記第１の電極の少なくとも一つと前
記配線パターンとをワイヤボンディングする工程と、 前記基板における第１及び第２の半導体チップが搭載さ
れた側を樹脂によって封止する工程と、 を含む半導体装置の製造方法。 - 【請求項１０】 請求項９記載の半導体装置の製造方法
において、 前記第２の電極は、前記第１の電極のうちでワイヤボン
ディングされるための電極を除く電極の配置に対応して
形成されており、 前記第１及び第２の半導体チップを電気的に接続する工
程は、 前記第２の電極を、前記第１の電極のうちでワイヤボン
ディングされるための電極を除く電極上に配置する工程
を含む半導体装置の製造方法。 - 【請求項１１】 請求項９記載の半導体装置の製造方法
において、 前記第１の半導体チップにおける前記第１の電極形成面
に、前記第１の電極と電気的に接続された配線が形成さ
れており、 前記第１及び第２の半導体チップを電気的に接続する工
程は、 前記第２の電極を、前記配線に電気的に接続する工程を
含む半導体装置の製造方法。 - 【請求項１２】 請求項９から請求項１１のいずれかに
記載の半導体装置の製造方法において、 前記第１及び第２の半導体チップを電気的に接続する工
程は、 異方性導電材料における導電粒子を介して、前記第１の
電極と前記第２の電極とを電気的に接続する工程を含む
半導体装置の製造方法。 - 【請求項１３】 請求項９から請求項１２のいずれかに
記載の半導体装置の製造方法において、 前記第１及び第２の半導体チップを電気的に接続する工
程後に、前記ワイヤボンディングする工程を行う半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30329499A JP2001127245A (ja) | 1999-10-26 | 1999-10-26 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30329499A JP2001127245A (ja) | 1999-10-26 | 1999-10-26 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127245A true JP2001127245A (ja) | 2001-05-11 |
Family
ID=17919232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30329499A Withdrawn JP2001127245A (ja) | 1999-10-26 | 1999-10-26 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127245A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017655A (ja) * | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体実装体およびそれを用いた半導体装置 |
| JP4041675B2 (ja) * | 2000-04-20 | 2008-01-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2008226943A (ja) * | 2007-03-09 | 2008-09-25 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2009194201A (ja) * | 2008-02-15 | 2009-08-27 | Oki Semiconductor Co Ltd | 半導体デバイスの製造方法及び半導体デバイス |
-
1999
- 1999-10-26 JP JP30329499A patent/JP2001127245A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4041675B2 (ja) * | 2000-04-20 | 2008-01-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2003017655A (ja) * | 2001-07-04 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 半導体実装体およびそれを用いた半導体装置 |
| JP4631223B2 (ja) * | 2001-07-04 | 2011-02-16 | パナソニック株式会社 | 半導体実装体およびそれを用いた半導体装置 |
| JP2008226943A (ja) * | 2007-03-09 | 2008-09-25 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2009194201A (ja) * | 2008-02-15 | 2009-08-27 | Oki Semiconductor Co Ltd | 半導体デバイスの製造方法及び半導体デバイス |
| US8435839B2 (en) | 2008-02-15 | 2013-05-07 | Lapis Semiconductor Co., Ltd. | Method of manufacturing semiconductor device and the semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100533673B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| US6489687B1 (en) | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment | |
| JP3546131B2 (ja) | 半導体チップパッケージ | |
| JP2541487B2 (ja) | 半導体装置パッケ―ジ | |
| JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
| JP5280014B2 (ja) | 半導体装置及びその製造方法 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| US20050212110A1 (en) | Circuit device | |
| US20020079594A1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20020061812A (ko) | 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JP4449258B2 (ja) | 電子回路装置およびその製造方法 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP4417974B2 (ja) | 積層型半導体装置の製造方法 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP4140012B2 (ja) | チップ状電子部品、その製造方法及び実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |