[go: up one dir, main page]

JP6948100B2 - コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ - Google Patents

コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ Download PDF

Info

Publication number
JP6948100B2
JP6948100B2 JP2018522913A JP2018522913A JP6948100B2 JP 6948100 B2 JP6948100 B2 JP 6948100B2 JP 2018522913 A JP2018522913 A JP 2018522913A JP 2018522913 A JP2018522913 A JP 2018522913A JP 6948100 B2 JP6948100 B2 JP 6948100B2
Authority
JP
Japan
Prior art keywords
layer
graphene
metal
metal layer
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018522913A
Other languages
English (en)
Other versions
JP2019501519A5 (ja
JP2019501519A (ja
Inventor
ルイジ　コロンボ
コロンボ ルイジ
ヴェヌゴパル アーチャナ
ヴェヌゴパル アーチャナ
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2019501519A publication Critical patent/JP2019501519A/ja
Publication of JP2019501519A5 publication Critical patent/JP2019501519A5/ja
Priority to JP2021148228A priority Critical patent/JP7219524B2/ja
Application granted granted Critical
Publication of JP6948100B2 publication Critical patent/JP6948100B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本願は、グラフェン及びカーボンナノチューブ（ＣＮＴ）ベースのデバイスに関連する。
グラフェン及びカーボンナノチューブ（ＣＮＴ）ベースのデバイスは、アナログデバイス及び種々のタイプのセンサなどの応用例の候補である。これらのデバイスの性能に悪影響を与える要因の一つは、概して非浸潤性／非反応性インタフェースである、金属／グラフェン又はＣＮＴインタフェースにおいて生じるコンタクト抵抗である。このコンタクト抵抗は、概して、短絡チャネルグラフェン及びＣＮＴ電界効果トランジスタ（ＦＥＴ）デバイスにおける移動度劣化に著しく寄与し、また、デバイスノイズの潜在的な原因である。
記載される例において、或る方法が、堆積される低仕事関数金属を用いて有機残存物グラフェンの表面を洗浄することを含み、その後、ウェットエッチングによる、コンタクト領域における（例えば、酸化された形態の）低仕事関数金属材料の選択的除去が続く。その後、グラフェン表面に対する低コンタクト耐性を提供するため、コンタクト金属（本明細書において第２の金属層と称する）とグラフェン表面ソース及びドレインコンタクトとの間で（ソース／ドレインコンタクトにおける）コンタクト領域においてグロウンイン（grown-in）黒鉛（graphitic）インタフェース層が形成され、これにより、外来的影響／汚染の影響が最小化される。グラフェン層はＣＮＴの形態であり得る。
例示の一実施例に従った、ソース（Ｓ）及びドレイン（Ｄ）コンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴベースのＦＥＴを形成するための例示の方法における工程のフローチャートである。
例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。 例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェン又はＣＮＴ ＦＥＴを形成する例示の方法のための処理進行を示す断面図である。
例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有する例示のグラフェン又はＣＮＴ ＦＥＴの断面図である。
添付の図面は必ずしも一定の縮尺で描いてはいない。図面において、同様の参照番号は、同様の又は同等の要素を指すために用いられる。幾つかの行為又は事象は、異なる順で及び／又は他の行為又は事象と同時に起こり得る。また、幾つかの例示の行為又は事象は、本開示に従った方法論を実装するために必ず要求されるわけではない。
コンタクト抵抗は、グラフェン及びカーボンナノチューブ（ＣＮＴ）チャネルベースの電界効果トランジスタ（ＦＥＴ）に対する最小オン抵抗を実質的に制限する。このコンタクト抵抗率に寄与する要因には、搬送及び製造からの残存物、金属によるグラフェンシート又はＣＮＴ表面の摂動が含まれ、幾つかの場合において、高抵抗コンタクトにつながり得る幾つかの低仕事関数金属の場合のような、金属におけるＯＨ又はＯの存在が含まれる。グラフェンに対し報告されている典型的なコンタクト抵抗率は、１０−５〜１０−６Ω−ｃｍ２の範囲である。これに対し、シリコンに対するシリサイド化Ｎｉ又はＰｔコンタクトのコンタクト抵抗率は、１０−８Ω−ｃｍ２程度に低くなるよう測定されている。
図１は、例示の一実施例に従った、Ｓ及びＤコンタクトにおいて黒鉛インタフェース層を有するグラフェンベースのＦＥＴを形成するための例示の方法１００における工程を示すフローチャートである。本明細書において用いられるように、開示される「グロウンイン・グラファイト層」における「グラファイト層」とは、コンタクト金属とグラフェン又はＣＮＴ表面との間のソース及びドレインに対してコンタクト領域に位置する、互いの上に積層された、２つ又はそれ以上のグラフェン層を指す。開示されるグロウンイン・グラファイト層は、純黒鉛Ｃ／多層グラフェンであり、黒鉛Ｃ及び非晶質炭素（ａ−Ｃ）の組み合わせではない。開示されるグロウンイン・グラファイト層における各グラフェン層は、規則的な原子スケールの六角形構造で密にパックされた炭素原子を含み、この構造において、各Ｃ原子は、各々の３つの近隣との一つのσ結合と、面外に向けられる一つのπ結合との４つの結合を有する。Ｃ原子は、ハニカム格子において約１．４２Å離れ、平面間の間隔は約３．３５Åであるので、例示の５層黒鉛インタフェースは約１６．７Åの厚みである。
ステップ１０１は、基板上にグラフェン表面を有するグラフェン層を提供することを含む。グラフェン層は、カーボンナノチューブ（ＣＮＴ）の形態であり得る。材料科学の技術において知られているように、グラフェンシートは、ＣＮＴと呼ばれる炭素の別の同素体を形成するために丸められ得る。ＣＮＴは、単層ナノチューブ（ＳＷＮＴ）、又はグラフェンの複数の丸められた層（同心管）を含む多層ナノチューブ（ＭＷＮＴ）であり得る。
基板は、ＳｉＯ２（シリカ）、ＳｉＯＮ、Ｓｉ３Ｎ４、ｈ−ＢＮ、ＧａＮ、又は遷移金属ダイカルコゲナイドなど、その上に誘電体層を有するシリコン又はその他の基板（例えば、石英ガラス、ＳｉＣ、又はＧａＡｓ）を含むウェハを含み得る。図２Ａは、シリコン基板２０５上のＳｉＯ２層２１０上のグラフェン又はＣＮＴ層２１１を示す断面図である。グラフェン又はＣＮＴ層２１１の表面は、約３００℃の温度で約３時間など、超高真空（ＵＨＶ）洗浄プロセスを用いて洗浄され得る。
ステップ１０２は、グラフェン又はＣＮＴ層２１１の表面上に、２５℃、４．３ｅＶより大きい仕事関数（ＷＦ）を有する第１の金属層を堆積することを含む。例えば、第１の金属層の厚みは１．５ｎｍ〜３ｎｍであり得る。第１の金属層は、Ａｌ、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、又はＬｕを含み得る。第１の金属材料が低仕事関数金属である場合、これは、グラフェン又はＣＮＴ層２１１の表面上の汚染をその中に取り込むグラフェン又はＣＮＴの表面を低減する。
ステップ１０３は、第１の金属酸化物層を形成するため第１の金属層を酸化させることを含む。酸化は、１０‐８Ｔｏｒｒ〜１ａｔｍの酸素（Ｏ２）分圧、及び、室温〜約４００℃の温度範囲でなど、空気中で又は制御された酸化環境において成され得る。この酸化プロセスは、第１の金属層をその厚みにわたって酸化させる。図２Ｂは、シリコン基板２０５上のＳｉＯ２層２１０上のグラフェン又はＣＮＴ層２１１上の第１の金属酸化物層２１２上のフォトレジスト（レジスト）２１３の層を示す断面図である。その後、レジスト２１３の層はリソグラフィプロセスを用いてパターニングされる。
ステップ１０４は、それぞれ、グラフェン表面ソースコンタクト２１１ａ及びグラフェン表面ドレインコンタクト２１１ｂを提供するために、グラフェン層の第１及び第２の領域を含むオープン表面コンタクト領域を提供するように第１の金属酸化物層２１２をエッチングすることを含む。第１の金属酸化物層２１２をウェットエッチングするために、１００：１の水：濃縮ＨＦなどの希釈ＨＦ溶液を用いることができる。ドライエッチも用いられ得る。図２Ｃは、第１の金属酸化物層２１２を介してグラフェン表面ソースコンタクト領域２１１ａ及びグラフェン表面ドレインコンタクト領域２１１ｂを空けるようにウェットエッチングし、その後レジスト層２１３を取り除いた後の断面図を示す。
ステップ１０５は、第２の金属層２１４を形成することを含み、第２の金属層２１４は、グラフェン表面ソースコンタクト２１１ａの上にソースコンタクト２１４ａ１を備えるソースを提供する第２の金属層部２１４ａと、グラフェン表面ドレインコンタクト２１１ｂの上にドレインコンタクト２１４ｂ１を備えるドレインを提供する第２の金属層部２１４ｂとを含む。例えば、第２の金属層２１４の厚みは、約１０ｎｍ〜２００ｎｍであり得る。図２Ｄは、グラフェン又はＣＮＴ層２１１の上に第２の金属層２１４を堆積した後の断面図を示す。第２の金属層は、Ｎｉ、Ｃｏ、Ｃｕ、Ｒｕ、Ｒｈ、又はＰｄを含み得る。Ｎｉ、Ｃｏ、Ｃｕ、Ｒｕ、及びＰｄを含む幾つかの金属において、炭素は、約５００℃〜１０００℃など、５００℃を超える温度で可溶である。
第２の金属層２１４の堆積は、堆積のために低圧化学気相成長（ＬＰＣＶＤ）又はプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）システムを用いるなど、第２の金属前駆物質ガスと共に炭素前駆物質ガスを用いるインサイチュ堆積された炭素を含み得る。ＬＰＣＶＤ及びＰＥＣＶＤ処理のための炭素前駆物質ガスは、例示のガス源としてのメタン（ＣＨ４）又はアセチレン（Ｃ２Ｈ２）、例示の液体源としてのエタノール又はエチレン、及び例示の固体源としての砂糖又はショウノウなど、種々の炭素前駆物質材料から得ることができ、これらは、各々、Ｃ種を生成するために加熱され得又はプラズマソース活性化される。
ＬＰＣＶＤ及びＰＥＣＶＤの場合、炭素前駆物質ガス気体が、２００℃〜１，０００℃の範囲の温度で第２の金属層２１４内にインサイチュ導入され得、プロセス温度は、炭素前駆物質ガス又はその他のＣの源材料の分解温度に基づいて選択される。結果の第２の金属層２１４は、≧１０１７ｃｍ-３のＣ濃度を有するようにその厚みにわたってＣで事前飽和され得る。図２Ｅは、グラフェン表面ソースコンタクト２１１ａの上にソースコンタクト２１４ａ１を備えるソースを提供する第２の金属層部２１４ａとグラフェン表面ドレインコンタクト２１１ｂの上にドレインコンタクト２１４ｂ１を備えるドレインを提供する第２の金属層部２１４ｂとを提供するように第２の金属層２１４をパターニングした後の断面図を示す。第２の金属層２１４をパターニングするためにウェット又はドライエッチが用いられ得る。
ステップ１０６は、ソースコンタクト２１４ａ１とグラフェン表面ソースコンタクト２１１ａとの間、及びドレインコンタクト２１４ｂｌとグラフェン表面ドレインコンタクト２１１ｂとの間のインタフェースにおいて、グロウンイン・グラファイト層を形成することを含む。上述のように、開示されるグロウンイン・グラファイト層は、純黒鉛Ｃ／多層グラフェンであり、黒鉛Ｃ及び非晶質炭素（ａ−Ｃ）の組み合わせではない。典型的に、開示されるグロウンイン・グラファイト層は２〜３０層のグラフェンを含む。しかし、開示されるグロウンイン・グラファイト層は、３０層以上のグラフェンを含んでいてもよい。
図２Ｆ及び図２Ｇは、ソースコンタクト２１４ａ１とグラフェン表面ソースコンタクト２１１ａとの間、及びドレインコンタクト２１４ｂｌとグラフェン表面ドレインコンタクト２１１ｂとの間のインタフェースにおいて、グロウンイン・グラファイト層を形成するための第１のプロセスフローを図示する。上述のように、グロウンイン・グラファイト層は、互いの上に積層された２つ又はそれ以上のグラフェン層を含む。図２Ｆは、ソースコンタクト２１４ａ１を備えるソースを提供する第２の金属層部２１４ａとドレインコンタクト２１４ｂｌを備えるドレインを提供する第２の金属層部２１４ｂとを提供する、図２Ｅにおけるパターニングされた第２の金属層２１４を示し、いずれの金属層部も、その中に、ＰＥＣＶＤ又はＬＰＣＶＤプロセスを用いて第２の金属層２１４においてインサイチュ堆積された上述のように提供され得るＣを有する（Ｍ２−Ｃとして示される）。
炭素はまた、他の炭素源プロセスにより第２の金属層２１４において提供され得る。例えば、炭素イオン注入が、Ｃｏｌｏｍｂｏらに付与された特許番号ＵＳ８，４６１，０２８、発明の名称「イオン注入を用いる金属−炭素ソリューションによるグラフェン合成」、及びＣｏｌｏｍｂｏらに付与された特許番号ＵＳ８，３０９，４３８、発明の名称「イオン注入を用いる金属炭素ソリューションによるグラフェン合成」に開示されるものなど、所望の量のＣを第２の金属層２１４に導入するために用いることができる。
米国特許番号第８，４６１，０２８号 米国特許番号第８，３０９，４３８号
また、炭素は、第２の金属層２１４の頂部表面上に非晶質炭素層を堆積することにより第２の金属層内に所望の量で提供され得、その後、アニーリングプロセスが続く。非晶質炭素層の厚みは概して数ｎｍの厚みであり、この厚みは、金属における溶解度限界を補償し、金属を介して拡散するために充分な炭素原子を提供する。上述の炭素源実施例のいずれか（インサイチュＣ事前飽和を備えた第２の金属層２１４、Ｃ注入された第２の金属層２１４、又は、第２の金属層２１４の頂部上の非晶質炭素層）に対して、第２の金属層２１４膜はその後、第２の金属層とグラフェン又はＣＮＴ表面との間のインタフェースにおいてグロウンイン・グラファイト層を形成するために、２００℃〜１０００℃の温度範囲で１秒から６００秒の範囲の時間、アニーリングされ得る。
図２Ｇは、２００℃を超える温度でアニーリングし、その後、黒鉛インタフェース層２２０を形成するために１００℃／ｓでなど、ファーネス冷却及び高速冷却により室温まで冷却した後の断面図を示す。グラフェン層の堆積は、上述のようにアニーリング温度に応じて、アニーリング温度からの冷却の間に又は等温的に（一定温度）、成され得る。
図２Ｈは、ソースコンタクト２１４ａ１とグラフェン表面ソースコンタクト２１１aとの間、及びドレインコンタクト２１４ｂ１とグラフェン表面ドレインコンタクト２１１ｂとの間のインタフェースにおいて、開示されるグロウンイン・グラファイト層２２０を形成するための第２のプロセスフローを示し、このプロセスは、６００℃を超える温度など、２００℃を超える温度で炭素前駆物質金属（例えば、メタン、アセチレン、エタノール、又はショウノウ）からの炭素前駆物質ガス又は気体で第２の金属層２１４が処理されるように、図２Ｅに示す構造を露出させることに関与する。このプロセスにおいて、炭素前駆物質ガスの熱分解から生成される炭素は、図示される黒鉛インタフェース層２２０を形成するために第２の金属層２１４を介して拡散する。
例えば、上述のように、ＬＰＣＶＤ及びＰＥＣＶＤの場合、分解温度を超えるメタンが炭素及びＨ２に分解し、Ｃは、Ｎｉ又はその他の第２の金属層２１４の表面からその金属の溶解度限界まで第２の金属層２１４内に拡散し、この時点で、Ｃは第２の金属層を介して均一に分布される。しかしながら、特定の金属に対するＣ可溶性限界に達し、より多くのＣがメタン又はその他のＣ前駆物質ガス分解から金属の表面上に生成された後、Ｃは、等温過飽和のため、反対側で（グラフェン又はＣＮＴ表面）沈殿し始める。この時点で、Ｃ濃度勾配が生じ、頂部の第２の金属層表面が前駆物質ガスからＣに晒される限りプロセスが継続し得、第２の金属層２１４とグラフェンとのインタフェースにおいて黒鉛炭素が沈殿し続け得る。これにより、単にアニーリング温度及び／又は露出時間を変えることによって、開示されるグロウンイン・グラファイト層におけるグラフェン層の数の制御が可能となる。
また、グラフェン層の数は、Ｃ過飽和の状況において、異なる時間の間、第２の金属層をＣに晒すことによって制御され得る。この場合、グラフェン層の数は、第２の金属層２１４におけるＣの等温過飽和によって形成され得る。そのため、黒鉛層は、等温的に第２の金属層２１４を介してＣの拡散及び沈殿によって形成され、層の数は、Ｃ源のタイプに応じて露出時間又はアニーリング時間により制御される。露出時間とは、炭素前駆物質が用いられている時間を指し、アニーリング時間とは、Ｃが第２の金属層上に堆積されている時間を指す。
上述のように、黒鉛インタフェース層は、ＡＢＡＢタイプの積層配置でＢｅｒｎａｌ積層され得る。この配置において、一つのシート（Ａ又はＢ）における炭素原子は、全てｓｐ２混成される（Ｃ原子が３つのグループに取り付けられ、そのため、混成セットにおいて３つの軌道を有する３つのσ結合に関与する）。シートＢにおけるＣ原子は、典型的に、シートＡにおけるＣ原子から６０度オフセットされる。Ｂｅｒｎａｌ積層されたグラファイトの横方向熱伝導率は、そのアウトオブプレイン（out of plane）熱伝導率の約１０倍より大きい。
ＦＥＴの形成を完成するために、ソースコンタクト２１４ａ１とグラフェン表面ソースコンタクト２１１ａとの間、及びドレインコンタクト２１４ｂ１とグラフェン表面ドレインコンタクト２１１ｂとの間のインタフェースにおいて、グロウンイン・グラファイト層２１０を形成した後の処理に関して、Ｓｉなどの基板へのコンタクトが、バックゲートを形成するために用いられ得る。バックゲートに加えて又はバックゲートの代替として、頂部ゲートも可能である。典型的なグラフェンＦＥＴは、デュアルゲート（頂部及びバックゲート）制御を有し得る。
図３は、例示の一実施例に従った、頂部ゲート３２０及びバックゲート３４０両方を有する、例示のグラフェン又はＣＮＴ ＦＥＴ（ＦＥＴ）３００の断面図である。ＦＥＴ３００は、上にＳｉＯ２層２１０を有するシリコン基板として示される基板２０５上に、グラフェン表面ソースコンタクト２１１ａ及びグラフェン表面ドレインコンタクト２１１ｂを有するグラフェン又はＣＮＴ層２１１を含む。第１の金属酸化物層２１２により提供されるゲート誘電体層が、グラフェン又はＣＮＴ層２１１のチャネル部の上に示される。代わりに、第１の金属酸化物層２１２が、ゲート領域の上で取り除かれ得、ゲート誘電体層は、Ａｌ２Ｏ３、ＨｆＯ２、Ｙ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＺｒＯ４、ＳｉＯＮ、ｈ−ＢＮ、パリレン、又はペリレン３、４、９、１０テトラカルボン酸ジアンヒドリド（ＰＴＣＤＡ）を含むなどの堆積されたゲート誘電体層であり得る。
上述のように、第１の金属酸化物層は、４．３ｅＶより大きい仕事関数（ＷＦ）を有する第１の金属を含み、オープンコンタクト領域（コンタクト領域）表面が、グラフェン又はＣＮＴ層２１１のＳ及びＤ表面コンタクトに対応する。ＦＥＴ３００は、グラフェン表面Ｓコンタクト２１１ａの上にＳコンタクト２１４ａ１を備えるＳを提供する第２の金属層部２１４ａと、グラフェン表面ドレインコンタクト２１１ｂの上にＤコンタクト２１４ｂｌを備えるＤを提供する第２の金属層部２１４ｂとを含む。第２の金属層部分２１４ａ、ｂは、少なくとも１０１７ａｔｍｓ／ｃｍ３の炭素濃度を含む。第２の金属層は典型的に、≧１０１７ａｔｍｓ／ｃｍ３の一定炭素濃度を有するが、第２の金属層の厚みにわたって炭素が非等方的に分布される場合、第２の金属層は、平均炭素濃度>１０１７ａｔｍｓ／ｃｍ３を提供し得る。黒鉛インタフェース層２２０は、第２の金属コンタクトとグラフェン又はＣＮＴ表面２１１の表面との間にある。黒鉛インタフェース層２２０によりイネーブルされると、グラフェン又はＣＮＴ表面２１１の表面への開示される第２の金属コンタクトに対するコンタクト抵抗率は、概して１×１０−７Ω−ｃｍ２〜５×１０−７Ω−ｃｍ２であり、これは、上述のシリコンに対するシリサイド化したＮｉ及びＰｔコンタクトの超低コンタクト抵抗率（１０−８Ω−ｃｍ２）に匹敵する。
３２５として示される層は、ＳｉＯ２、Ｓｉ３Ｎ４、ＨｆＯ２、又はＺｒＯ２を含むなどの誘電体層である。頂部又は底部ゲートのみが必要とされるが、ＦＥＴ３００は、グラフェン又はＣＮＴ層２１１のチャネル部に対して頂部ゲート３２０及びバックゲート３４０両方を有して示される。図示していないが、頂部ゲート３２０に対するコンタクトがあり得る。
開示されるＦＥＴは、ディスクリートデバイスであってもよく、又はアレイ状に配されてもよい。開示されるＦＥＴは、同じダイ上の種々のその他の回路要素と共に製造され得る。
開示される実施例は、種々の異なるデバイス及び関連する製品を形成するために種々のアッセンブリフローに統合され得る半導体ダイを形成するために有用である。半導体ダイは、障壁層、誘電体層、デバイス構造、能動要素、及びソース領域、ドレイン領域、ビットライン、ベース、エミッタ、コレクタ、導電性ライン、導電性ビアなどを含む受動要素を含む、その中の種々の要素及び／又はその上の層を含み得る。また、半導体ダイは、バイポーラ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＣＭＯＳ、ＢｉＣＭＯＳ、及びＭＥＭＳを含む種々のプロセスから形成され得る。
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

Claims (22)

  1. グラフェン電界効果トランジスタ（ＦＥＴ）のためのコンタクトを形成するための方法であって、
    グラフェン表面を有するグラフェン層を基板上に提供することと、
    前記グラフェン表面上に４．３ｅＶより大きい仕事関数（ＷＦ）を有する第１の金属層を堆積することと、
    第１の金属酸化物層を形成するために前記第１の金属層を酸化させることと、
    グラフェン表面ソースコンタクトとグラフェン表面ドレインコンタクトとを提供するために前記グラフェン層の第１及び第２の領域を含むオープン表面コンタクト領域をそれぞれ提供するように前記第１の金属酸化物層をエッチングすることと、
    前記グラフェン表面ソースコンタクトの上にソースコンタクトを備えるソースを提供する第２の金属層の部分と、前記グラフェン表面ドレインコンタクトの上にドレインコンタクトを備えるドレインを提供する第２の金属層の部分とを含む第２の金属層を堆積することと、
    前記ソースコンタクトと前記グラフェン表面ソースコンタクトとの間と前記ドレインコンタクトと前記グラフェン表面ドレインコンタクトとの間とのインタフェースに黒鉛インタフェース層を形成することであって、２００℃を超える温度で炭素前駆物質ガスを含む雰囲気において前記基板を加熱することを含む、前記黒鉛インタフェース層を形成することと、
    を含む、方法。
  2. 請求項１に記載の方法であって、
    前記第２の金属層を堆積することが、炭素飽和された第２の金属層を形成するために第２の金属層を炭素で飽和させることを含み、
    前記黒鉛インタフェース層を形成することが、前記黒鉛インタフェース層を形成するために前記炭素飽和された第２の金属層から前記炭素を沈殿させるように、前記第２の金属層のＣでの等温過飽和、前記インタフェースへのＣ拡散、又は前記炭素飽和された第２の金属層の冷却を含む、方法。
  3. 請求項１に記載の方法であって、
    前記黒鉛インタフェース層を形成することが、前記第２の金属層の頂部上にアモルファスＣ層を堆積することと、その後、２００℃〜１，０００℃の温度範囲でアニーリングすることとを含む、方法。
  4. 請求項１に記載の方法であって、
    前記第１の金属層が、Ａｌ、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、又はＬｕを含む、方法。
  5. 請求項１に記載の方法であって、
    前記第２の金属層が、Ｎｉ、Ｃｏ、Ｃｕ、Ｒｕ、Ｒｈ、又はＰｄを含む、方法。
  6. 請求項１に記載の方法であって、
    前記第１の金属酸化物層を形成することが、
    前記グラフェン表面上に前記第１の金属層を堆積することと、
    第１の金属酸化物層を形成するために前記第１の金属層を酸化させることと、
    オープン表面コンタクト領域を提供するために前記第１の金属酸化物層をパターニングすることと、
    を含む、方法。
  7. 請求項１に記載の方法であって、
    前記グラフェン層が、カーボンナノチューブ（ＣＮＴ）の形態である、方法。
  8. 請求項１に記載の方法であって、
    前記黒鉛インタフェース層が、２〜３０層のグラフェンを含む、方法。
  9. 請求項１に記載の方法であって、
    前記黒鉛インタフェース層を形成することが、
    前記第２の金属層に炭素イオンを注入することと、
    その後、２００℃から１０００℃の温度範囲でアニールすることと、
    を含む、方法。
  10. グラフェン電界効果トランジスタ（ＦＥＴ）のためのコンタクトを形成する方法であって、
    グラフェン表面を有するグラフェン層を基板上に形成することと、
    前記グラフェン層上に第１の金属層を堆積することと、
    第１の金属酸化物層を形成するために前記第１の金属層を酸化させることと、
    前記グラフェン層の第１及び第２の領域を露出させるために前記第１の金属酸化物層をエッチングすることであって、前記第１の領域がグラフェン表面ソースコンタクトを提供し、前記第２の領域がグラフェン表面ドレインコンタクトを提供する、前記第１の金属酸化物層をエッチングすることと、
    前記第１の金属酸化物層と前記グラフェン表面ソースコンタクトと前記グラフェン表面ドレインコンタクトとの上に第２の金属層を堆積することであって、前記第２の金属層が前記グラフェン表面ソースコンタクトの上の金属ソースコンタクトと前記グラフェン表面ドレインコンタクトの上の金属ドレインコンタクトとを提供する、前記第２の金属層を堆積することと、
    前記第２の金属層を堆積した後に、前記第２の金属層を介した炭素の拡散によって前記金属ソースコンタクトと前記グラフェン表面ソースコンタクトとの間と前記金属ドレインコンタクトと前記グラフェン表面ドレインコンタクトとの間とのインタフェースに黒鉛インタフェース層を成長させることと、
    を含む、方法。
  11. 請求項１０に記載の方法であって、
    前記第２の金属層の堆積の間にその場で前記炭素が前記第２の金属層内に含まれ、
    炭素を含む前記第２の金属層をアニールすることによって前記黒鉛インタフェース層が成長される、方法。
  12. 請求項１０に記載の方法であって、
    前記第２の金属層の堆積の後に炭素イオン注入を用いて前記炭素が前記第２の金属層内に含まれ、
    炭素を含む前記第２の金属層をアニールすることによって前記黒鉛インタフェース層が成長される、方法。
  13. 請求項１０に記載の方法であって、
    前記第２の金属層の堆積の後に前記第２の金属層の表面上に非結晶炭素層を堆積することによって前記炭素が前記第２の金属層内に含まれ、
    炭素を含む前記第２の金属層をアニールすることによって前記黒鉛インタフェース層が成長される、方法。
  14. 請求項１０に記載の方法であって、
    ２００℃以上の温度において炭素前駆体を用いて前記第２の金属層を含む前記基板を処理することによって前記黒鉛インタフェース層が成長される、方法。
  15. グラフェン電界効果トランジスタ（ＦＥＴ）であって、
    グラフェン表面を有する基板上のグラフェン層と、
    前記グラフェン層のチャネル部の上に形成されるゲート誘電体層と、
    グラフェン表面ソースコンタクトとグラフェン表面ドレインコンタクトとをそれぞれ提供する、前記グラフェン層の第１及び第２の領域を含むオープン表面コンタクト領域（コンタクト領域）を備える４．３ｅＶより大きい仕事関数（ＷＦ）を有する第１の金属を含むパターニングされた第１の金属酸化物と、
    前記グラフェン表面ソースコンタクトの上にソースコンタクトを備えるソースを提供する第２の金属層の部分と、前記グラフェン表面ドレインコンタクトの上にドレインコンタクトを備えるドレインを提供する第２の金属層の部分とを含む第２の金属層であって、少なくとも１０１７ａｔｏｍｓ／ｃｍ３の炭素濃度を含む、前記第２の金属層と、
    前記ソースコンタクトと前記グラフェン表面ソースコンタクトとの間と前記ドレインコンタクトと前記グラフェン表面ドレインコンタクトとの間との黒鉛インタフェース層と、
    前記グラフェン層の前記チャネル部の上の頂部ゲート構造とバックゲート構造とのうちの少なくとも一方と、
    を含む、グラフェンＦＥＴ。
  16. 請求項１５に記載のグラフェンＦＥＴであって、
    前記第１の金属が、Ａｌ、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｙ、ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、又はＬｕを含む、グラフェンＦＥＴ。
  17. 請求項１５に記載のグラフェンＦＥＴであって、
    前記第２の金属層が、Ｎｉ、Ｃｏ、Ｃｕ、Ｒｕ、又はＰｄを含む、グラフェンＦＥＴ。
  18. 請求項１５に記載のグラフェンＦＥＴであって、
    前記基板が、シリコンを含む、グラフェンＦＥＴ。
  19. 請求項１５に記載のグラフェンＦＥＴであって、
    グラフェン層が、カーボンナノチューブ（ＣＮＴ）の形態である、グラフェンＦＥＴ。
  20. 請求項１５に記載のグラフェンＦＥＴであって、
    前記黒鉛インタフェース層が、２〜３０層のグラフェンを含む、グラフェンＦＥＴ。
  21. 請求項１５に記載のグラフェンＦＥＴであって、
    前記黒鉛インタフェース層が、Ｂｅｒｎａｌ積層される、グラフェンＦＥＴ。
  22. グラフェン電界効果トランジスタ（ＦＥＴ）であって、
    グラフェン表面を有する基板上のグラフェン層と、
    ソースコンタクト領域とドレインコンタクト領域とを備える第１の金属を含む第１の金属酸化物層と、
    前記ソースコンタクト領域における前記グラフェン層の上のソースコンタクトを備えるソースを提供する第１の金属部分と前記ドレインコンタクト領域における前記グラフェン層の上のドレインコンタクトを備えるドレインを提供する第２の金属部分とを含む第２の金属であって、少なくとも１０１７ａｔｏｍｓ／ｃｍ３の炭素濃度を含む、前記第２の金属と、
    前記ソースコンタクトと前記グラフェン層との間と前記ドレインコンタクトと前記グラフェン層との間との黒鉛インタフェース層と、
    前記グラフェン層の上の頂部ゲートとバックゲートとの少なくとも一方と、
    を含む、グラフェンＦＥＴ。
JP2018522913A 2015-11-05 2016-11-07 コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ Active JP6948100B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021148228A JP7219524B2 (ja) 2015-11-05 2021-09-13 コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/933,872 US9882008B2 (en) 2015-11-05 2015-11-05 Graphene FET with graphitic interface layer at contacts
US14/933,872 2015-11-05
PCT/US2016/000095 WO2017078750A1 (en) 2015-11-05 2016-11-07 Graphene fet with graphitic interface layer at contacts

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021148228A Division JP7219524B2 (ja) 2015-11-05 2021-09-13 コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ

Publications (3)

Publication Number Publication Date
JP2019501519A JP2019501519A (ja) 2019-01-17
JP2019501519A5 JP2019501519A5 (ja) 2019-12-05
JP6948100B2 true JP6948100B2 (ja) 2021-10-13

Family

ID=58663134

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018522913A Active JP6948100B2 (ja) 2015-11-05 2016-11-07 コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ
JP2021148228A Active JP7219524B2 (ja) 2015-11-05 2021-09-13 コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021148228A Active JP7219524B2 (ja) 2015-11-05 2021-09-13 コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ

Country Status (5)

Country Link
US (4) US9882008B2 (ja)
EP (1) EP3371822B1 (ja)
JP (2) JP6948100B2 (ja)
CN (2) CN108352323A (ja)
WO (1) WO2017078750A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
US10665798B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
KR102618541B1 (ko) * 2016-08-04 2023-12-28 삼성전자주식회사 이차원 물질층을 포함하는 전자 소자
DE102016124973A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
US10170702B2 (en) * 2017-01-12 2019-01-01 International Business Machines Corporation Intermetallic contact for carbon nanotube FETs
US10141528B1 (en) * 2017-05-23 2018-11-27 International Business Machines Corporation Enhancing drive current and increasing device yield in n-type carbon nanotube field effect transistors
US10164018B1 (en) * 2017-05-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect structure having graphene-capped metal interconnects
US10490673B2 (en) 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device
US10304967B1 (en) 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
JP6642769B1 (ja) * 2018-06-28 2020-02-12 三菱電機株式会社 グラフェンを用いた電子デバイスの製造方法
GB2585844B (en) * 2019-07-16 2022-04-20 Paragraf Ltd Method of forming conductive contacts on graphene
KR20220019175A (ko) 2020-08-07 2022-02-16 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
EP4214158A4 (en) * 2020-12-10 2024-12-04 The Regents Of The University Of California CMOS-COMPATIBLE GRAPHENE STRUCTURES, INTERCONNECTIONS AND MANUFACTURING METHODS
US12191143B2 (en) 2021-01-28 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
JP7610103B2 (ja) 2021-01-28 2025-01-08 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
KR20240089265A (ko) * 2021-12-22 2024-06-20 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 전자/광 디바이스 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0802912D0 (en) * 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
US8309438B2 (en) 2009-03-03 2012-11-13 Board Of Regents, The University Of Texas System Synthesizing graphene from metal-carbon solutions using ion implantation
CN101988184B (zh) * 2009-08-06 2012-11-07 北京大学 一种制备石墨烯薄膜的方法
KR101251020B1 (ko) * 2010-03-09 2013-04-03 국립대학법인 울산과학기술대학교 산학협력단 그라펜의 제조 방법, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 태양전지 및 염료감응 태양전지
US8709881B2 (en) * 2010-04-30 2014-04-29 The Regents Of The University Of California Direct chemical vapor deposition of graphene on dielectric surfaces
US8445320B2 (en) * 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
US9368599B2 (en) 2010-06-22 2016-06-14 International Business Machines Corporation Graphene/nanostructure FET with self-aligned contact and gate
US8617941B2 (en) 2011-01-16 2013-12-31 International Business Machines Corporation High-speed graphene transistor and method of fabrication by patternable hard mask materials
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US8895417B2 (en) 2011-11-29 2014-11-25 International Business Machines Corporation Reducing contact resistance for field-effect transistor devices
US9064842B2 (en) 2012-03-20 2015-06-23 International Business Machines Corporation Semiconductor device including graphene layer and method of making the semiconductor device
CN102963883A (zh) * 2012-10-22 2013-03-13 武汉大学 一种制备石墨烯的方法
JP2014127652A (ja) * 2012-12-27 2014-07-07 Nagoya Univ 電界効果トランジスタ
US9593019B2 (en) * 2013-03-15 2017-03-14 Guardian Industries Corp. Methods for low-temperature graphene precipitation onto glass, and associated articles/devices
WO2014162625A1 (ja) 2013-04-03 2014-10-09 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
US9337275B2 (en) 2014-01-28 2016-05-10 Infineon Technologies Ag Electrical contact for graphene part

Also Published As

Publication number Publication date
US10923567B2 (en) 2021-02-16
US20190115433A1 (en) 2019-04-18
US20170133468A1 (en) 2017-05-11
WO2017078750A1 (en) 2017-05-11
US20200185498A1 (en) 2020-06-11
EP3371822A4 (en) 2018-10-31
US20180130882A1 (en) 2018-05-10
US9882008B2 (en) 2018-01-30
CN108352323A (zh) 2018-07-31
JP7219524B2 (ja) 2023-02-08
US10593763B2 (en) 2020-03-17
EP3371822B1 (en) 2023-03-01
JP2019501519A (ja) 2019-01-17
JP2022000911A (ja) 2022-01-04
US10181516B2 (en) 2019-01-15
CN116387343A (zh) 2023-07-04
EP3371822A1 (en) 2018-09-12

Similar Documents

Publication Publication Date Title
JP6948100B2 (ja) コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ
JP5353009B2 (ja) 半導体装置の製造方法および半導体装置
Song et al. Large scale metal-free synthesis of graphene on sapphire and transfer-free device fabrication
JP5708493B2 (ja) 半導体装置及びその製造方法
JP5109648B2 (ja) 層状炭素構造体の製造方法および半導体装置の製造方法
US9748421B2 (en) Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
TWI544645B (zh) 薄膜電晶體及其製備方法
US9299939B1 (en) Formation of CMOS device using carbon nanotubes
JP5578639B2 (ja) グラファイト膜製造方法
TW201341309A (zh) 石墨烯奈米窄帶的製備方法
JP6052537B2 (ja) グラフェン構造体及びそれを用いた半導体装置並びにそれらの製造方法
JP2014027166A (ja) グラフェントランジスタの製造方法
Park et al. Wafer-scale single-domain-like graphene by defect-selective atomic layer deposition of hexagonal ZnO
JP2014218386A (ja) グラフェン膜、電子装置、及び電子装置の製造方法
JP5825683B2 (ja) 半導体装置の製造方法
KR20160103420A (ko) 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
JP5685987B2 (ja) 電子装置およびその製造方法
CN103650093A (zh) 包括纳米结构的器件及其制造方法
JP2017195358A (ja) グラフェントランジスタおよびその製造方法
JP5763597B2 (ja) グラフェンの製造方法
JP2013098396A (ja) グラフェン構造の製造方法及びこれを用いた半導体装置の製造方法
Young Synthesis and Characterization of Novel Two-Dimensional Materials
Chang et al. Nanostructured material formation for beyond Si devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210913

R150 Certificate of patent or registration of utility model

Ref document number: 6948100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250