[go: up one dir, main page]

TWI544645B - 薄膜電晶體及其製備方法 - Google Patents

薄膜電晶體及其製備方法 Download PDF

Info

Publication number
TWI544645B
TWI544645B TW102114094A TW102114094A TWI544645B TW I544645 B TWI544645 B TW I544645B TW 102114094 A TW102114094 A TW 102114094A TW 102114094 A TW102114094 A TW 102114094A TW I544645 B TWI544645 B TW I544645B
Authority
TW
Taiwan
Prior art keywords
walled carbon
carbon nanotube
layer
nanotube layer
thin film
Prior art date
Application number
TW102114094A
Other languages
English (en)
Other versions
TW201442245A (zh
Inventor
鄒淵
李群慶
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201442245A publication Critical patent/TW201442245A/zh
Application granted granted Critical
Publication of TWI544645B publication Critical patent/TWI544645B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

薄膜電晶體及其製備方法
本發明涉及一種薄膜電晶體及其製備方法，尤其涉及一種基於奈米碳管的薄膜電晶體及其製備方法。
薄膜電晶體(Thin Film Transistor，TFT)是現代微電子技術中的一種關鍵性電子元件，目前已經被廣泛的應用於平板顯示器等領域。薄膜電晶體主要包括閘極、絕緣層、半導體層、源極和汲極。其中，源極和汲極間隔設置並與半導體層電連接，閘極通過絕緣層與半導體層及源極和汲極間隔絕緣設置。所述半導體層位於所述源極和汲極之間的區域形成一溝道。薄膜電晶體中的閘極、源極、汲極均由導電材料構成，該導電材料一般為金屬或合金。當在閘極上施加一電壓時，與閘極通過絕緣層間隔設置的半導體層中的溝道會積累載流子，當載流子積累到一定程度，與半導體層電連接的源極汲極之間將導通，從而有電流從源極流向汲極。在實際應用中，對薄膜電晶體的要求是希望得到較大的開關電流比，即，具有較好的P型或N型單極性。
先前技術中，薄膜電晶體中半導體層採用半導體材料，閘極、源極和汲極採用金屬材料，由於半導體層與源極及汲極採用不同的材料，半導體層與源極及汲極之間存在較大的介面勢壘，降低了 開關電流比，這對薄膜電晶體的性能將產生不利影響。並且，先前的半導體層與源極及汲極厚度較大，不利於器件的整體透光性能。
有鑒於此，實為必要提供一種具有較大的開關電流比和較好的透光性的薄膜電晶體。
一種薄膜電晶體，包括：一絕緣層，該絕緣層具有相對的第一表面和第二表面；一閘極設置於所述絕緣層的第一表面；一半導體層、一源極和一汲極設置在所述絕緣層的第二表面，該源極和該汲極相互間隔設置且分別與所述半導體層電接觸，其中，所述閘極、所述源極和所述汲極均由一第一單壁奈米碳管層組成，該第一單壁奈米碳管層的薄膜電阻小於等於10kΩ/□，所述半導體層由一第二單壁奈米碳管層組成，該第二單壁奈米碳管層的薄膜電阻大於等於100kΩ/□。
一種薄膜電晶體，包括：一閘極；通過一絕緣層與該閘極絕緣設置的一半導體層、一源極和一汲極，該源極和該汲極相互間隔設置且分別與該半導體層電接觸，其中，所述閘極、所述源極和所述汲極均由一第一單壁奈米碳管層組成，所述半導體層由一第二單壁奈米碳管層組成，所述第一單壁奈米碳管層中單壁奈米碳管的分佈密度是第二單壁奈米碳管層中單壁奈米碳管的分佈密度的20倍以上，所述第二單壁奈米碳管層中的複數單壁奈米碳管的分佈密度小於等於1根/平方微米。
一種薄膜電晶體的製備方法，包括以下步驟：提供一絕緣基底；提供一第一單壁奈米碳管層，該第一單壁奈米碳管層通過在一生 長基板表面直接生長獲得，該第一單壁奈米碳管層的薄膜電阻為小於等於10kΩ/□；將上述第一單壁奈米碳管層從生長基板表面轉移到所述絕緣基底表面獲得一閘極；形成一絕緣層覆蓋所述閘極；提供另一上述第一單壁奈米碳管層，並轉移到所述絕緣層遠離閘極的表面；刻蝕該第一單壁奈米碳管層，獲得間隔設置的一源極和一汲極；提供一第二單壁奈米碳管層，該第二單壁奈米碳管層通過在一生長基板表面直接生長獲得，該第二單壁奈米碳管層的薄膜電阻為大於等於100kΩ/□；將該第二單壁奈米碳管層從生長基板轉移覆蓋所述源極和汲極以作為半導體層；以及，刻蝕所述源極及汲極之間的部分第二單壁奈米碳管層形成一溝道區域，所述溝道區域的長度與寬度的比值大於1。
與先前技術相比較，所述薄膜電晶體通過將薄膜電阻較小的第一單壁奈米碳管膜作為所述閘極、源極及汲極，薄膜電阻較大的第二單壁奈米碳管膜作為半導體層，即，所述閘極、半導體層、源極及汲極均由單壁奈米碳管組成，因而降低了所述半導體層與所述源極及汲極之間的介面電阻，提高了所述薄膜電晶體的電子遷移率及開關電流比；並且，由於單壁奈米碳管的直徑小於10奈米，因而所述薄膜電晶體的整體厚度較小，透光性較好。所述薄膜電晶體的製備方法較簡單，易於工業化應用。
10，20‧‧‧薄膜電晶體
110‧‧‧絕緣基底
120‧‧‧閘極
130‧‧‧絕緣層
132‧‧‧第一表面
134‧‧‧第二表面
140‧‧‧半導體層
142‧‧‧溝道區域
144‧‧‧第一連接區域
146‧‧‧第二連接區域
150‧‧‧源極
160‧‧‧汲極
圖1係本發明第一實施例薄膜電晶體的結構示意圖。
圖2係本發明第一實施例薄膜電晶體的結構分解示意圖。
圖3係本發明第一實施例提供的第一單壁奈米碳管層的掃描電鏡圖。
圖4係本發明第一實施例提供的第二單壁奈米碳管層的掃描電鏡圖。
圖5係本發明第一實施例薄膜電晶體的開關電流比的性能測試圖。
圖6係本發明第一實施例薄膜電晶體的製備方法的流程示意圖。
圖7係本發明第一實施例生長第一單壁奈米碳管層時於生長基板表面沈積的催化劑的原子力顯微鏡圖。
圖8係本發明第一實施例生長第二單壁奈米碳管層時於生長基板表面沈積的催化劑的原子力顯微鏡圖。
圖9係本發明第二實施例薄膜電晶體的結構示意圖。
以下將結合附圖對本發明實施例提供的薄膜電晶體及其製備方法作進一步的說明。
請參閱圖1及圖2，為本發明第一實施例提供的薄膜電晶體10，該薄膜電晶體10為底閘型薄膜電晶體，其包括一閘極120、一絕緣層130、一半導體層140、一源極150、及一汲極160。所述絕緣層130具有相對的第一表面132和第二表面134。所述閘極120設置於所述絕緣基底110的第一表面132。所述半導體層140、源極150、及汲極160設置於所述絕緣基底110的第二表面134。所述薄膜電晶體10形成於一絕緣基底110的表面。
具體的，所述源極150與汲極160間隔設置且分別與所述半導體層140電接觸。所述閘極120通過所述絕緣層130與所述半導體層140 、源極150及汲極160絕緣設置。
所述絕緣基底110起支撐作用，其材料可選擇為玻璃、石英、陶瓷、金剛石、矽片等硬性材料或塑膠、樹脂等柔性材料。具體的，所述柔性材料可為聚碳酸酯(PC)、聚甲基丙烯酸甲酯(PMMA)、聚醚碸(PES)、纖維素酯、聚氯乙烯(PVC)、苯並環丁烯(BCB)、丙烯酸樹脂、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯/丙烯腈-丁二烯-苯乙烯共聚物共混物(PC/ABS)、聚碳酸酯/聚對苯二甲酸丁二酯共混物(PC/PBT)、聚碳酸酯/聚對苯二甲酸乙二酯共混物(PC/PET)、聚碳酸酯/聚甲基丙烯酸甲酯共混物(PC/PMMA)或聚醯胺(PA)等材料。本實施例中，所述絕緣基底110的材料為PET。
所述閘極120、源極150及汲極160均為一第一單壁奈米碳管層，從微觀結構來看，所述第一單壁奈米碳管層由複數單壁奈米碳管組成。請參閱圖3，所述第一單壁奈米碳管層中複數單壁奈米碳管呈無序排列且通過凡得瓦力相互連接。所述第一單壁奈米碳管層中複數單壁奈米碳管的分佈密度大於等於20根/平方微米。由於所述第一單壁奈米碳管層中單壁奈米碳管的分佈密度較大，所述第一單壁奈米碳管層中複數單壁奈米碳管相互連接形成良好的導電網路，因而所述第一單壁奈米碳管層的薄膜電阻較小，表現出優異的導電性。具體的，所述第一單壁奈米碳管層的薄膜電阻Rs1小於等於10kΩ/□。
所述第一單壁奈米碳管層中複數單壁奈米碳管大致平行於所述第一單壁奈米碳管層的表面。由於單壁奈米碳管相互纏繞，因此所述第一單壁奈米碳管層具有很好的韌性，可以彎曲折疊成任意形 狀而不破裂。該網路狀結構包括大量的微孔結構，該微孔孔徑小於50微米。由於該第一單壁奈米碳管層中包括大量的微孔結構，因此，該第一單壁奈米碳管層的透光性較好。
所述第一單壁奈米碳管層中的單壁奈米碳管的直徑小於10奈米，其長度為1微米~2毫米不限。優選地，該第一單壁奈米碳管層中單壁奈米碳管的直徑為6奈米，長度為5微米~100微米。本實施例中，所述第一單壁奈米碳管層的厚度為6奈米，薄膜電阻Rs1為5kΩ/□，所述閘極120、源極150及汲極160的長度為10微米，寬度為10微米。
所述半導體層140為一第二單壁奈米碳管層，從微觀結構來看，所述第二單壁奈米碳管層由複數單壁奈米碳管組成。請參閱圖4，所述第二單壁奈米碳管層中複數單壁奈米碳管呈無序排列且通過凡得瓦力相互連接。所述第二單壁奈米碳管層與所述第一單壁奈米碳管層的不同之處在於，所述第二單壁奈米碳管層中的複數單壁奈米碳管的分佈密度小於等於1根/平方微米，也就是說，所述第一單壁奈米碳管層中單壁奈米碳管的分佈密度是第二單壁奈米碳管層中單壁奈米碳管的分佈密度的20倍以上，因而，第二單壁奈米碳管層相對於第一單壁奈米碳管層的薄膜電阻較大，具體的，第二單壁奈米碳管層的薄膜電阻Rs2的範圍為大於等於100kΩ/□。該第二單壁奈米碳管層中的單壁奈米碳管的直徑小於5奈米，其長度不限。本實施例中，所述第二單壁奈米碳管層的厚度為3奈米，所述第二單壁奈米碳管層中的單壁奈米碳管的直徑為3奈米，長度為5微米~100毫米。
所述半導體層140至少包括一溝道區域142，所述溝道區域142位 於所述源極150和汲極160之間，用於所述薄膜電晶體10的溝道。可以理解，所述半導體層140還可包括一第一連接區域144和一第二連接區域146分別位於所述溝道區域142的兩端，用於與所述源極150及汲極160進行連接。本實施例中，所述第一連接區域144及第二連接區域146分別位於所述源極150及汲極160的遠離絕緣層130的表面。所述溝道區域142連接在所述第一連接區域144與第二連接區域146之間。所述半導體層140通過所述第一連接區域144及第二連接區域146與所述源極150及汲極160形成良好的電接觸。
定義平行於所述半導體層140的表面的水平面內從所述源極150向汲極160的方向延伸的方向為一X方向；在所述平行於所述半導體層140的表面的水平面內垂直於X方向的方向定義為一Y方向；以及同時垂直於X方向及Y方向定義為一Z方向。所述半導體層140的溝道區域142在X方向的尺度為所述溝道區域142的長度L；所述溝道區域142在Y方向的尺度即為所述溝道區域142的寬度W；所述半導體層140在Z方向的尺度為所述半導體層140的厚度。所述半導體層140的溝道區域142的電阻R與所述第二單壁奈米碳管層的薄膜電阻Rs2、所述溝道區域142的長度L以及寬度W滿足以下關係式：
其中，R為所述半導體層140的溝道區域142的電阻，Rs2為第二單壁奈米碳管層的薄膜電阻，L為所述溝道區域142的長度，W為所述溝道區域142的寬度。
所述半導體層140的溝道區域142的長度L與寬度W的比值大於1，且L>5微米，W≧5微米，優選的，40微米≦L≦100微米。所述第二單壁奈米碳管層的薄膜電阻Rs2的範圍為大於等於100kΩ/□。故，所述半導體層140的溝道區域142的電阻R大於等於100kΩ。本實施例中，所述溝道區域142的長度L為40微米，寬度W為5微米，所述第二單壁奈米碳管層的薄膜電阻Rs2為330kΩ/□。由於第二單壁奈米碳管層中的單壁奈米碳管分佈密度較小，其薄膜電阻Rs2大於等於100kΩ/□，且溝道區域142的長度與寬度的比值大於1，因而，所述半導體層140的溝道區域142的電阻較大，介於導體與絕緣體之間，故，所述半導體層140的溝道區域142表現出較好的半導體性。
所述半導體層140的第一連接區域144及第二連接區域146在X方向上的長度和在Y方向上的寬度不限，只要與所述源極150及汲極160形成良好的接觸即可。優選的，所述第一連接區域144及第二連接區域146的寬度大於等於所述溝道區域142的寬度。本實施例中，所述半導體層140的第一連接區域144及第二連接區域146的寬度均為10微米，長度為5微米。
所述源極150及汲極160分別設置於所述半導體層140在長度方向上的兩端。即，所述半導體層140的第一連接區域144及第二連接區域146分別與所述源極150及汲極160相接觸，有利於所述半導體層140與所述源極150及汲極160更好地電連接。具體的，所述半導體層140部分覆蓋所述源極150和汲極160，以使所述源極150及汲極160的表面部分暴露，以方便所述源極150及汲極160與外部電路電連接。由於所述半導體層140的厚度很薄，可以理解， 所述半導體層140基本與所述源極150及汲極160共面設置，即，所述半導體層140與所述源極150及汲極160設置在同一個水平面上。另外，所述半導體層140可僅包括溝道區域142，即，所述半導體層140的溝道區域142的兩端分別與所述源極150及汲極160相接觸。由於所述半導體層140、源極150及汲極160均由奈米碳管組成，因而所述半導體層140分別與源極150及汲極160形成良好的介面接觸，進而提高所述薄膜電晶體10的電學性能。
所述絕緣層130的材料為氧化鋁、氮化矽、氧化矽等硬性材料或苯並環丁烯(BCB)、聚酯或丙烯酸樹脂等柔性材料。該絕緣層130的厚度為10奈米~100微米。本實施例中，所述絕緣層130的材料為氧化鋁，厚度為40奈米。可以理解，根據具體的形成工藝不同，所述絕緣層130不必完全覆蓋所述半導體層140、源極150及汲極160，只要能保證半導體層140、源極150和汲極160與相對設置的閘極120絕緣即可。
使用時，所述源極150接地，在所述汲極160上施加一電壓Vds，在所述閘極120上施一電壓Vg。當閘極120施加一定的正電壓或負電壓，在溝道對應於所述閘極120的部分產生電場，並在溝道靠近閘極120的表面處產生感應載流子。當感應載流子累積到一定程度，在源極150與汲極160之間會產生電流。請參見圖5，本實施例所述薄膜電晶體10具有較好的開關電流比(>104)及較高的電子遷移率。
請參閱圖6，為本發明第一實施例提供的薄膜電晶體10的製備方法，所述薄膜電晶體10的製備方法包括以下步驟：S1，提供一絕緣基底110； S2，提供一第一單壁奈米碳管層，該第一單壁奈米碳管層通過在一生長基板表面直接生長獲得，該第一單壁奈米碳管層的薄膜電阻為小於等於10kΩ/□；S3，將上述第一單壁奈米碳管層從生長基板表面轉移到所述絕緣基底表面以獲得一閘極120；S4，形成一絕緣層130覆蓋所述閘極120；S5，提供另一上述第一單壁奈米碳管層，並轉移到所述絕緣層130遠離閘極120的表面；S6，刻蝕該第一單壁奈米碳管層，獲得間隔設置的一源極150和一汲極160；S7，提供一第二單壁奈米碳管層，該第二單壁奈米碳管層的薄膜電阻為大於等於100kΩ/□，該第二單壁奈米碳管層通過在一生長基板表面直接生長獲得；以及S8，將該第二單壁奈米碳管層轉移覆蓋所述源極150和汲極160，並刻蝕所述源極150及汲極160之間的部分第二單壁奈米碳管層使所述絕緣層130至少部分暴露，形成一半導體層140。
在步驟S1中，所述絕緣基底110為玻璃、石英、陶瓷、金剛石、矽片等硬性材料或塑膠、樹脂等柔性材料。本實施例中，所述絕緣基底110為一PET材料。進一步的，還包括一對所述絕緣基底110進行親水處理的過程。
在步驟S2中，所述第一單壁奈米碳管層由複數無序排列的單壁奈米碳管組成的一整體結構。所述第一單壁奈米碳管層的製備方法 如下：S21，提供一生長基板，並對生長基板進行預處理；S22，在預處理後的生長基板的表面沈積一催化劑層；S23，將表面沈積催化劑層的生長基板放入一反應裝置內，並向反應裝置內通入惰性氣體；S24，向反應裝置通入碳源氣體，並採用階段升溫的方式以CVD法生長第一單壁奈米碳管層。
在步驟S21中，對所述生長基板進行預處理以使生長基板後續能與催化劑層更好的結合。本實施例中，對所述生長基板進行預處理具體包括以下步驟：首先，對所述生長基板進行親水處理；然後，將親水處理後的生長基板用一有機溶劑進行處理。其中，利用過氧化氫和氨水的混合液對所述生長基板進行親水處理，以使生長基板的表面帶有羥基。所述有機溶劑為氨丙基三乙氧基矽烷(APTES)溶液，所述生長基板表面帶有的羥基可與APTES更好的結合，而APTES中的氨基可以與催化劑鐵蛋白很好的結合，從而生長基板通過行預處理使得生長基板的表面帶有氨基，進而使得催化劑鐵蛋白很好的固定於生長基板的表面。
在步驟S22中，所述催化劑可為鐵蛋白(ferritin)、金屬鐵、鈷、鎳及其氧化物。形成催化劑層的方法有：電子束蒸發法、其他電化學方法等。本實施例中，採用鐵蛋白作為催化劑。所述在預處理後的生長基板的表面沈積一催化劑層具體為：首先將鐵蛋白與溶劑水以一定的體積比混合得到鐵蛋白溶液，然後將預處理後的生長基板浸泡於所述鐵蛋白溶液，以在所述生長基板的表面沈 積鐵蛋白。其中，所述鐵蛋白與溶劑水的體積比為1：100-1：20，優選為1：50。所述生長基板浸泡於所述鐵蛋白溶液的時間為20分鐘-2小時，優選的，為1小時。本實施例中，所述鐵蛋白與溶劑水的體積比為1：50，所述生長基板浸泡於所述鐵蛋白溶液的時間為1小時。請參閱圖7，為生長第一單壁奈米碳管層時於生長基板表面沈積的催化劑的原子力顯微鏡圖。該催化劑的採集區域的長度和寬度均為1微米，可以看出，該催化劑分佈較密集，具體的，催化劑的分佈密度為大於800個每平方微米。
在步驟S23中，向反應裝置內通入惰性氣體是為了保證反應裝置內無氧的環境。所述惰性氣體不限，可為氮氣、氬氣等。本實施例中，所述惰性氣體為氬氣。
在步驟S24中，所述碳源氣不限，可為甲烷、甲醇、乙醇、乙烯或乙炔等。所述階段升溫的方式具體是指先在一第一溫度下於空氣氛圍中保溫5分鐘-30分鐘以使催化劑氧化，然後在一第二溫度下通入氨氣或氫氣並保溫5分鐘-30分鐘以使被氧化的催化劑還原，最後於一第三溫度下通入碳源氣體並保持20分鐘-2小時以在催化劑顆粒上生長出單壁奈米碳管。其中，第一溫度的範圍為650℃-750℃，第二溫度的範圍為750℃-850℃，第三溫度的範圍為850℃-950℃。所得到的第一單壁奈米碳管層中的單壁奈米碳管的分佈密度大於20根/平方微米，第一單壁奈米碳管層的薄膜電阻Rs1的範圍為小於等於10kΩ/□。本實施例中，所述碳源氣體為乙醇、甲醇和甲烷的混合氣體，載氣為氫氣，其中，甲醇和乙醇的混合體積比為1：1-1：5，優選的，為1：3。所述載氣的通入流量為50-200sccm，優選的，為100sccm，所述甲烷通入流量為 50-200sccm，優選的，為100sccm，所述階段升溫的方式為先升溫至700℃並保持20分鐘，然後繼續升溫至800℃並保持20分鐘，最後繼續升溫至900℃並保持1小時以生長第一單壁奈米碳管層。所得到的第一單壁奈米碳管層的薄膜電阻Rs1為5kΩ/□，所述第一單壁奈米碳管層的厚度為6奈米。
在步驟S3中，將第一單壁奈米碳管層轉移至所述絕緣基底110的表面手段不限，只需要保證所述第一單壁奈米碳管層整體轉移而不破壞所述第一單壁奈米碳管層的整體結構即可。
具體的，所述轉移第一單壁奈米碳管層的手段包括兩種：幹法轉移和濕法轉移。所述幹法轉移是指先通過一膠帶將所述第一單壁奈米碳管層從生長基板轉至絕緣基底110的表面，然後通過加熱的方式將膠帶剝離。其中，對膠帶加熱的溫度為90℃-150℃，優選為120℃。所述濕法轉移是指通過一有機黏結層將所述第一單壁奈米碳管層轉移至所述絕緣基底110的表面。具體步驟包括：首先將一有機黏結層覆蓋所述第一單壁奈米碳管層，並固化所述有機黏結層；然後通過一反應試劑將第一單壁奈米碳管層與生長基板分離；再將所述有機黏結層與第一單壁奈米碳管層同時轉至所述絕緣基底；最後將所述有機黏結層通過一有機溶劑去除。其中，所述有機黏結層的材料為ZEP、PMMA等，所述生長基板為表面為二氧化矽的矽基板，所述反應試劑為氟化氫、四氟化碳、氫氧化鈉、氫氧化鉀等，所述反應試劑通過與生長基板反應而使得第一單壁奈米碳管層與生長基板分離。本實施例中，通過一PMMA層將所述第一單壁奈米碳管層轉移至所述絕緣基底110的表面。由於轉移的過程中所述第一單壁奈米碳管層整體轉移，因而並未 破壞所述第一單壁奈米碳管層的整體結構。
所述第一單壁奈米碳管層轉移至所述絕緣基底110的表面可直接作為所述閘極120。可以理解，也可對第一單壁奈米碳管層進行進一步的刻蝕得到所述閘極120。刻蝕所述第一單壁奈米碳管層形成所述閘極120的手段不限，如光刻法、反應性離子蝕刻法、氧化法。本實施例中，刻蝕所述第一單壁奈米碳管層形成所述閘極具體為：先於所述第一單壁奈米碳管層的遠離所述絕緣基底110的表面形成一掩模層；然後光刻部分的所述掩模層而得到一清晰的第一單壁奈米碳管層圖案；再通過氧氣反應性等離子蝕刻法去除暴露的第一單壁奈米碳管層；最後，去除剩餘的掩模層，得到所述閘極120。其中，所述掩模層為HSQ層。
在步驟S4中，可通過真空蒸鍍、或磁控濺射等方法在所述閘極120遠離所述絕緣基底110的表面設置絕緣層130。本實施例中，通過真空蒸鍍法在所述閘極120遠離絕緣基底110的表面設置絕緣層130，所述閘極120完全被絕緣層120覆蓋，所述絕緣層130的材料為氧化鋁，厚度為40奈米。
在步驟S5中，所述第一單壁奈米碳管層的形成和轉移與步驟S2中第一單壁奈米碳管層相同。
在步驟S6中，刻蝕所述第一單壁奈米碳管層的方法與步驟S3中的刻蝕第一單壁奈米碳管層的方法相同。所述源極150及汲極160的長度和寬度不限，可以根據具體情況設置。本實施例中，所述源極150及汲極160的長度均為10微米，寬度均為5微米。
在步驟S7中，所述第二單壁奈米碳管層的製備方法與步驟S2中所 述第一單壁奈米碳管層的製備方法基本相同，不同之處在於，催化劑的濃度以及生長時間不同，具體的，催化劑鐵蛋白與溶劑水的體積比為1：8000-1：1000，生長時間為30秒-5分鐘。所得到的第二單壁奈米碳管層中的單壁奈米碳管的分佈密度小於1根/平方微米，第二單壁奈米碳管層的薄膜電阻Rs2的範圍為大於等於100kΩ/□。請參閱圖8，為生長第二單壁奈米碳管層時於生長基板表面沈積的催化劑的原子力顯微鏡圖。該催化劑的採集區域的長度和寬度均為1微米，可以看出，該催化劑分佈較稀疏，具體的，催化劑的分佈密度為60個每平方微米。本實施例中，催化劑鐵蛋白與溶劑水的體積比為1：2000，生長時間為1分鐘，生長得到的第二單壁奈米碳管層的薄膜電阻Rs2為330kΩ/□，第二單壁奈米碳管層的厚度為3奈米。
在步驟S8中，刻蝕所述第二單壁奈米碳管層的方法與步驟S3中的刻蝕第一單壁奈米碳管層的方法相同。通過選擇性刻蝕位於所述源極150及汲極160之間的部分第二單壁奈米碳管層，而形成一半導體層140。所述半導體層140位於所述源極150及汲極160之間為溝道區域142。所述溝道區域142的長度與寬度的比值大於1，並且所述溝道區域142的寬度大於等於5微米，長度大於5微米，以保證所述溝道區域142的第二單壁奈米碳管層表現出良好的半導體性。
可以理解，所述位於所述源極150與汲極160之間的表面的第二單壁奈米碳管層可以不進行蝕刻處理，而形成面積較大的第一連接區域144及第二連接區域146。所述半導體層通過所述第一連接區域144及第二連接區域146分別與所述源極150及汲極160形成良好 的介面接觸。
本實施例中，所述半導體層140的溝道區域142的長度L為40微米，寬度W為5微米，所述半導體層140的第一連接區域144及第二連接區域146的長度均為5微米，長度為10微米。
所述薄膜電晶體10的製備方法中，轉移第一單壁奈米碳管層並刻蝕形成所述源極150及汲極160的步驟在轉移第二單壁奈米碳管層並刻蝕形成半導體層140之前，是為了避免所述第二單壁奈米碳管被過度刻蝕而難以形成連續的溝道區域。這是因為所述第二單壁奈米碳管中的複數單壁奈米碳管的分佈密度較稀疏，第一單壁奈米碳管層的複數單壁奈米碳管的分佈密度較稀密集，如果先形成所述半導體層，然後將第一單壁奈米碳管層覆蓋所述半導體層，在刻蝕第一單壁奈米碳管層形成源極及汲極時，位於第一單壁奈米碳管層下方的第二單壁奈米碳管可能會被過度刻蝕。因而，本實施例中，先形成所述源極150及汲極160，然後將第二單壁奈米碳管層覆蓋所述源極150及汲極160，由於第二單壁奈米碳管層部分位於所述源極150及汲極160的表面，部分位於絕緣層130的表面，因此僅需要刻蝕位於位於絕緣層130的表面的部分第二單壁奈米碳管層使得部分的絕緣層暴露，即可得到所述溝道區域142。
請參閱圖10，為本發明第二實施例提供的薄膜電晶體20，該薄膜電晶體10為頂閘型薄膜電晶體，其包括一閘極120、一絕緣層130、一半導體層140、一源極150、及一汲極160。所述源極150與汲極160間隔設置且分別與所述半導體層140電接觸。所述閘極120通過所述絕緣層130與所述半導體層140、源極150及汲極160絕緣 設置。所述薄膜電晶體20形成於一絕緣基底110的表面。
所述第二實施例提供的薄膜電晶體20與所述第一實施例提供的薄膜電晶體10基本結構相同，不同之處在於，所述源極150及汲極160間隔設置於所述絕緣基底110的表面，所述半導體層140覆蓋所述源極150及汲極160，所述絕緣層130覆蓋所述半導體層140、源極150及汲極160。所述閘極120設置於所述絕緣層130遠離絕緣基底110的表面。所述半導體層140至少包括一溝道區域142，所述溝道區域142位於所述源極150和汲極160之間。
本發明通過薄膜電阻較小的第一單壁奈米碳管膜作為所述閘極120、源極150及汲極160，將薄膜電阻較大的第二單壁奈米碳管膜作為半導體層140，即，所述閘極120、半導體層140、源極150及汲極160均由單壁奈米碳管組成，因而降低了所述半導體層140與所述源極150及汲極160之間的介面電阻，提高了所述薄膜電晶體10的電子遷移率及開關電流比；並且，由於單壁奈米碳管的直徑小於10奈米，因而單壁奈米碳管層的厚度較小，所述薄膜電晶體10的整體厚度較小，透光性較好(大於90%)。所述薄膜電晶體10的製備方法較簡單，易於工業化應用。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10‧‧‧薄膜電晶體
110‧‧‧絕緣基底
120‧‧‧閘極
130‧‧‧絕緣層
132‧‧‧第一表面
134‧‧‧第二表面
140‧‧‧半導體層
142‧‧‧溝道區域
144‧‧‧第一連接區域
146‧‧‧第二連接區域
150‧‧‧源極
160‧‧‧汲極

Claims (15)

  1. 一種薄膜電晶體，包括：一絕緣層，該絕緣層具有相對的第一表面和第二表面；一閘極設置於所述絕緣層的第一表面；一半導體層、一源極和一汲極設置在所述絕緣層的第二表面，該源極和該汲極相互間隔設置且分別與所述半導體層電接觸，其改良在於，所述閘極、所述源極和所述汲極均由一第一單壁奈米碳管層組成，該第一單壁奈米碳管層的薄膜電阻小於等於10kΩ/□，所述半導體層由一第二單壁奈米碳管層組成，該第二單壁奈米碳管層的薄膜電阻大於等於100kΩ/□，所述半導體層包括一第一連接區域、一第二連接區域與一溝道區域，所述溝道區域連接在所述第一連接區域與所述第二連接區域之間，所述第一連接區域與所述源極層疊接觸設置，所述第二連接區域與所述汲極層疊接觸設置。
  2. 如請求項1所述的薄膜電晶體，其中，所述薄膜電晶體為頂閘型薄膜電晶體或底閘型薄膜電晶體。
  3. 如請求項1所述的薄膜電晶體，其中，所述半導體層僅包括一溝道區域。
  4. 如請求項1所述的薄膜電晶體，其中，所述第一連接區域與第二連接區域的寬度均大於所述溝道區域的寬度。
  5. 如請求項3或1所述的薄膜電晶體，其中，所述半導體層的溝道區域的長度L與寬度W的比值大於1，且L>5微米，W≧5微米。
  6. 如請求項5所述的薄膜電晶體，其中，所述源極和所述汲極分別設置於所述半導體層的溝道區域的長度方向的兩端。
  7. 如請求項1所述的薄膜電晶體，其中，所述第一單壁奈米碳管層由複數單 壁奈米碳管組成，複數單壁奈米碳管無序排列且通過凡得瓦力相互連接，所述第一單壁奈米碳管層中複數單壁奈米碳管的分佈密度大於等於20根/平方微米。
  8. 如請求項1所述的薄膜電晶體，其中，所述第二單壁奈米碳管層由複數單壁奈米碳管組成，複數單壁奈米碳管無序排列且通過凡得瓦力相互連接，所述第二單壁奈米碳管層中的複數單壁奈米碳管的分佈密度小於等於1根/平方微米。
  9. 一種薄膜電晶體，包括：一閘極；通過一絕緣層與該閘極絕緣設置的一半導體層、一源極和一汲極，該源極和該汲極相互間隔設置且分別與該半導體層電接觸，其改良在於，所述閘極、所述源極和所述汲極均由一第一單壁奈米碳管層組成，所述半導體層由一第二單壁奈米碳管層組成，所述第一單壁奈米碳管層中單壁奈米碳管的分佈密度是第二單壁奈米碳管層中單壁奈米碳管的分佈密度的20倍以上，所述第二單壁奈米碳管層中的複數單壁奈米碳管的分佈密度小於等於1根/平方微米。
  10. 一種薄膜電晶體的製備方法，包括以下步驟：提供一絕緣基底；提供一第一單壁奈米碳管層，該第一單壁奈米碳管層通過在一生長基板表面直接生長獲得，該第一單壁奈米碳管層的薄膜電阻為小於等於10kΩ/□；將上述第一單壁奈米碳管層從生長基板表面轉移到所述絕緣基底表面獲得一閘極；形成一絕緣層覆蓋所述閘極；提供另一上述第一單壁奈米碳管層，並轉移到所述絕緣層遠離閘極的表面；刻蝕該第一單壁奈米碳管層，獲得間隔設置的一源極和一汲極； 提供一第二單壁奈米碳管層，該第二單壁奈米碳管層通過在一生長基板表面直接生長獲得，該第二單壁奈米碳管層的薄膜電阻為大於等於100kΩ/□；將該第二單壁奈米碳管層從生長基板轉移覆蓋所述源極和汲極以作為半導體層；以及刻蝕所述源極及汲極之間的部分第二單壁奈米碳管層形成一溝道區域，所述溝道區域的長度與寬度的比值大於1。
  11. 如請求項10所述的薄膜電晶體的製備方法，其中，所述第一單壁奈米碳管層或第二單壁奈米碳管層的製備方法具體包括以下步驟：提供一生長基板，並對生長基板進行預處理；在預處理後的生長基板的表面沈積一催化劑層；將表面沈積催化劑層的生長基板放入一反應裝置內，並向反應裝置內通入惰性氣體；以及採用階段升溫的方式，並向反應裝置通入碳源氣體以CVD法生長第一單壁奈米碳管層或第二單壁奈米碳管層。
  12. 如請求項11所述的薄膜電晶體的製備方法，其中，所述對生長基板進行預處理具體包括以下步驟：首先，對所述生長基板進行親水處理；然後，將親水處理後的生長基板用一有機溶劑進行處理；最後，在有機溶劑浸泡後的生長基板的表面沈積催化劑。
  13. 如請求項11所述的薄膜電晶體的製備方法，其中，所述在預處理後的生長基板的表面沈積一催化劑層具體為：首先將鐵蛋白與溶劑水以一定的體積比混合得到鐵蛋白溶液，其中，製備第一單壁奈米碳管層時所述鐵蛋白與溶劑水的體積比為1：100-1：20，製備第二單壁奈米碳管層時所述鐵蛋白與溶劑水的體積比為1：8000-1：1000；然後將預處理後的生長基板浸泡於所述鐵蛋白溶液，以在所述生長基板的表面沈積鐵蛋白。
  14. 如請求項11所述的薄膜電晶體的製備方法，其中，所述階段升溫的方式具體是指先在650℃-750℃保溫5分鐘-30分鐘以使催化劑氧化，然後在750℃-850℃下保溫5分鐘-30分鐘以使被氧化的催化劑還原，最後於850℃-950℃下於催化劑顆粒表面生長出單壁奈米碳管，其中製備第一單壁奈米碳管層的生長時間為20分鐘-2小時，製備第二單壁奈米碳管層的生長時間為30秒-5分鐘。
  15. 如請求項10所述的薄膜電晶體的製備方法，其中，所述轉移所述第一單壁奈米碳管層或第二單壁奈米碳管層的方法為濕法轉移，具體包括以下步驟：首先將一有機黏結層覆蓋所述第一單壁奈米碳管層或第二單壁奈米碳管層，並固化所述有機黏結層，所述有機黏結層的材料為ZEP或PMMA；然後通過一反應試劑將第一單壁奈米碳管層或第二單壁奈米碳管層與生長基板分離，所述反應試劑為氟化氫、四氟化碳、氫氧化鈉或氫氧化鉀；再將所述有機黏結層與第一單壁奈米碳管層同時轉至所述絕緣基底；最後將所述有機黏結層通過一有機溶劑去除。
TW102114094A 2013-04-16 2013-04-19 薄膜電晶體及其製備方法 TWI544645B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310130609.6A CN104112777B (zh) 2013-04-16 2013-04-16 薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
TW201442245A TW201442245A (zh) 2014-11-01
TWI544645B true TWI544645B (zh) 2016-08-01

Family

ID=51686174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114094A TWI544645B (zh) 2013-04-16 2013-04-19 薄膜電晶體及其製備方法

Country Status (3)

Country Link
US (3) US9287381B2 (zh)
CN (1) CN104112777B (zh)
TW (1) TWI544645B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097939B (zh) * 2014-04-24 2018-08-17 清华大学 薄膜晶体管
CN104716047B (zh) * 2015-03-30 2017-08-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
CN105789442B (zh) * 2016-05-23 2018-12-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
CN107564862B (zh) * 2016-07-01 2020-09-25 清华大学 纳米异质结构的制备方法
CN107564979B (zh) * 2016-07-01 2019-08-13 清华大学 光探测器
CN108963077B (zh) * 2017-05-17 2020-03-17 清华大学 薄膜晶体管
CN108987481A (zh) * 2017-06-05 2018-12-11 中国科学院金属研究所 一种基于感光干膜工艺的碳纳米管薄膜晶体管及制作方法
CN111194406A (zh) * 2017-10-10 2020-05-22 热电科学仪器有限公司 用于感测分子相互作用的基于碳纳米管的装置
US11041236B2 (en) 2019-03-01 2021-06-22 Honda Motor Co., Ltd. Method for direct patterned growth of atomic layer metal dichalcogenides with pre-defined width
CN110379716B (zh) * 2019-07-24 2021-08-20 吉林建筑大学 一种蛋白质基底上氧化锌基薄膜晶体管制备方法
CN110610946A (zh) * 2019-08-22 2019-12-24 武汉华星光电技术有限公司 薄膜晶体管及其制备方法、液晶显示面板
US11417729B2 (en) * 2019-08-29 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with channels formed of low-dimensional materials and method forming same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6626720B1 (en) * 2000-09-07 2003-09-30 Motorola, Inc. Method of manufacturing vacuum gap dielectric field emission triode and apparatus
US7522040B2 (en) * 2004-04-20 2009-04-21 Nanomix, Inc. Remotely communicating, battery-powered nanostructure sensor devices
US7115901B2 (en) * 2003-06-09 2006-10-03 Nantero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
WO2005017967A2 (en) * 2003-08-13 2005-02-24 Nantero, Inc. Nanotube device structure and methods of fabrication
US9287356B2 (en) * 2005-05-09 2016-03-15 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
AU2006240013A1 (en) * 2005-04-22 2006-11-02 The Regents Of The University Of California Nanotubes as microwave frequency interconnects
WO2007089322A2 (en) * 2005-11-23 2007-08-09 William Marsh Rice University PREPARATION OF THIN FILM TRANSISTORS (TFTs) OR RADIO FREQUENCY IDENTIFICATION (RFID) TAGS OR OTHER PRINTABLE ELECTRONICS USING INK-JET PRINTER AND CARBON NANOTUBE INKS
WO2008114564A1 (ja) * 2007-02-21 2008-09-25 Brother Kogyo Kabushiki Kaisha 薄膜トランジスタ及び薄膜トランジスタの製造方法
US7795677B2 (en) * 2007-09-05 2010-09-14 International Business Machines Corporation Nanowire field-effect transistors
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN101582381B (zh) * 2008-05-14 2011-01-26 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其阵列的制备方法
CN101582449B (zh) * 2008-05-14 2011-12-14 清华大学 薄膜晶体管
US7847588B2 (en) * 2008-08-14 2010-12-07 Nantero, Inc. Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
US8518472B2 (en) * 2010-03-04 2013-08-27 Guardian Industries Corp. Large-area transparent conductive coatings including doped carbon nanotubes and nanowire composites, and methods of making the same
CN101857461B (zh) * 2010-06-15 2012-05-30 清华大学 一种半导体碳纳米管阵列的制备方法
KR101903747B1 (ko) * 2011-11-16 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US9397306B2 (en) 2016-07-19
CN104112777A (zh) 2014-10-22
US20140306185A1 (en) 2014-10-16
US20160149146A1 (en) 2016-05-26
TW201442245A (zh) 2014-11-01
US20160164014A1 (en) 2016-06-09
CN104112777B (zh) 2017-12-19
US9287381B2 (en) 2016-03-15
US9397305B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
TWI544645B (zh) 薄膜電晶體及其製備方法
TWI588285B (zh) 在基板上成長碳薄膜或無機材料薄膜的方法
JP5816981B2 (ja) グラフェン膜成長の制御方法
US9748421B2 (en) Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
US20110070146A1 (en) Method of manufacturing graphene, graphene manufactured by the method, conductive film comprising the graphene, transparent electrode comprising the graphene, and radiating or heating device comprising the graphene
KR101920718B1 (ko) 그래핀 소자 제조 장치 및 이를 이용한 그래핀 소자 제조 방법
US20110291068A1 (en) Field effect transistor manufacturing method, field effect transistor, and semiconductor graphene oxide manufacturing method
CN108352323A (zh) 在触点处具有石墨烯界面层的石墨烯fet
JP2017524636A (ja) グラフェンの製造および転写のための方法
CN101593699A (zh) 薄膜晶体管的制备方法
CN101582381A (zh) 薄膜晶体管的制备方法
CN105810748B (zh) N型薄膜晶体管
CN107086180B (zh) 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
CN108069416B (zh) 超洁净石墨烯及其制备方法
CN103258850A (zh) 一种石墨烯纳米带场效应晶体管及其制备方法
CN102354668A (zh) 一种碳基纳米材料晶体管的制备方法
Zhu et al. Direct transfer of graphene and application in low-voltage hybrid transistors
KR101505471B1 (ko) 나노박막의 전사 및 접착방법
Lee et al. Wafer-scale carbon nanotube network transistors
KR101999488B1 (ko) 그래핀 표면의 잔여물 제거 방법
CN105810749B (zh) N型薄膜晶体管
Vaziri et al. PDMS-supported graphene transfer using intermediary polymer layers
TW200949954A (en) Mathod for making thin film transistor
KR102072888B1 (ko) 산화 그래핀을 적용한 그래핀의 도핑 방법 및 그 도핑된 그래핀
He et al. Large area uniformly oriented multilayer graphene with high transparency and conducting properties derived from highly oriented polyethylene films