JP2013098396A - グラフェン構造の製造方法及びこれを用いた半導体装置の製造方法 - Google Patents

Abstract

【課題】所望の位置にグラフェン膜を有するグラフェン構造及びこれを用いた半導体装置を提供する。
【解決手段】所定の基材３上において、炭素含有層４と、少なくともケイ素を含む炭素化合物層５とを順次に積層し、その上に絶縁膜層６を形成した後、絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施し、絶縁膜の除去部にのみグラフェン膜７を形成したグラフェン構造１を形成し、これを用いて表面にショットキー電極８、およびオーミック電極９，１０を形成させて半導体装置２を作製する。
【選択図】図１

Description

本発明は、所望の位置にグラフェン膜を有するグラフェン構造の製造方法に関し、詳しくは、高移動度のＦＥＴ(Field Effect Transistor)などの電子デバイスを構成する構造として好適に用いることができるグラフェン構造の製造方法、及びこれを用いた半導体装置の製造方法に関する。

半導体技術は、ムーアの法則に従って微細化が進められてきたが、その微細化にも限界が見えてきた。そのような状況の中で、近年、炭素のナノ構造を基本とする材料に対する関心は高まってきており、例えば、カーボンナノチューブ、フラーレン、グラフェンなどのナノ材料を用いた次世代超高速デバイスへの応用研究が精力的に展開されている。

この中で、グラフェンは炭素原子が六角形に繋がった平面構造であって化学的に安定しており、バリスティック伝導特性や大電流密度耐性などの優れた特性を持つことから、高移動度のＦＥＴなどの電子デバイスに利用できる材料として注目されている。

グラフェン膜の製造方法としては、テープを用い、グラファイトからグラフェンを基板に転移する方法が紹介されている。しかしながら、この方法では大面積のグラフェン膜の作製が困難であり、大面積化に向けて、炭化ケイ素（ＳｉＣ）から選択的にＳｉを除く方法、あるいは化学蒸着（ＣＶＤ）法などが検討されているが、いずれの場合も、所望の位置にグラフェン膜を形成することが難しいという問題があった。

さらに、所望の個所にグラフェンを形成する方法として、シリコンカーバイド(ＳｉＣ)基板上に絶縁膜を用いてパターンを形成した後、所望の部位の絶縁膜を除去してシリコン面を露出させ、加熱することで、露出部分にグラフェンを作製する方法（例えば特許文献１）などがある。しかしながら、ＳｉＣを基板として用いるため、高価で、しかも超高真空、あるいは高温プロセスを必要とするという問題があった。

特開２００７−３３５５３２号公報

本発明の課題は、プロセス上の大きな制約がなく、かつ安価に、所望の位置にグラフェン膜を有するグラフェン構造の製造方法及びこれを用いた半導体装置の製造方法を提供することを目的とする。

上記課題を解決すべく、本発明者らはＳｉＣを基材に用いず、所望の位置に均一なグラフェン層を形成すべく検討した。その結果、基材との格子不整合を緩和するために、基材表面に炭素含有層を形成し、さらに前記炭素含有層上に少なくともケイ素（Si）を含む炭素化合物を形成した後、前記炭素化合物層上に絶縁膜層を形成し、前記絶縁膜層の一部をエッチングにより取り除いたグラフェン膜付き基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にのみグラフェン膜を形成し、さらに、グラフェン膜上にショットキー電極およびオーミック電極を形成して、半導体装置を作製することにより、半導体装置の特性を向上できることを見出した。すなわち本発明によれば、以下のグラフェン構造の製造方法、及びこれを用いた半導体装置の製造方法が提供される。

[１] 基材と、前記基材上に形成された炭素含有層と、前記炭素含有層上に形成された炭素化合物層と、前記炭素化合物層上に形成された絶縁膜層と、前記絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にグラフェン膜を形成してなるグラフェン構造の製造方法。

[２] 前記炭素含有層は、加熱した基材に炭素あるいは炭素化合物を供給することにより形成された炭素含有層、またはプラズマ状態の炭素を基板に供給することにより形成される前記[１]に記載のグラフェン構造の製造方法。

[３] 前記アニーリングを実施する工程において、アニール温度を１２００〜１４００℃とする前記[１]または[２]のいずれか１つに記載のグラフェン構造の製造方法。

[４] 前記基材は、サファイア、ＺｎＯ、ＭｇＯ、Ｓｉ、Ｓｉ−Ｇｅ、およびＡｌＮのいずれかの単結晶である前記[１]〜[３]のいずれか１つに記載のグラフェン構造の製造方法。

[５] 前記炭素含有層は、炭素の含有率が５０原子％以上である前記[１]〜[４]のいずれか１つに記載のグラフェン構造の製造方法。

[６] 前記炭素化合物層は、少なくともケイ素を含む炭素化合物層である前記[１]〜[５]のいずれか１つに記載のグラフェン構造の製造方法。

[７] 前記[１]〜[６]のいずれか１つに記載のグラフェン構造の表面上にショットキー電極およびオーミック電極を備えることを特徴とする半導体装置の製造方法。

本発明の第１の実施形態に係るグラフェン構造１およびこれを用いた半導体装置２の構成を示す概要図（膜断面図）である。 本発明の第１の実施形態に係る半導体装置２の上面図である。 本発明の第２の実施形態に係るグラフェン構造１およびこれを用いた半導体装置２の構成を示す概要図（膜断面図）である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。本発明は以下の実施
形態に限定されるものではなく、発明の範囲を逸脱しない限りにおいて、変更、修正、改
良を加え得るものである。

図１に示すグラフェン構造１および半導体装置２は第１の実施形態に係るものであり、
基材３と、この基材３上に形成された炭素含有層４と、この炭素含有層４上に形成された炭素化合物層５を含んでいる。本実施形態は、この炭素化合物層５上に絶縁層６を形成し、この絶縁層６の一部をエッチングにより取り除いた基板を得る。この基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にのみグラフェン膜７を形成してグラフェン構造１を得る。さらに、グラフェン構造１を用いて、グラフェン膜７上にショットキー電極８、およびオーミック電極９、１０を形成したものである。

炭素含有層４は、基材３と炭素化合物層５との格子定数差を補完するためのものであり、例えば炭素の含有率が５０原子％以上 であることが好ましく、７０原子％であることがより好ましい。また炭素含有層４は基材と炭素化合物層との格子定数差による応力緩和を目的として形成されるため、その厚みは１０〜１００ｎｍが好ましく、２０〜５０ｎｍがより好ましい。炭素含有層４は加熱した基板に炭素あるいは炭素化合物を供給することにより形成することができる。また、より高い結晶性を有するようにプラズマ状態の炭素を基板に供給することにより形成することもできる。

炭素含有層４を有することによって、炭素化合物層５の結晶品質、さらには炭素化合物層５上に形成するグラフェン層７の結晶品質を向上させることができる。なお、炭素含有層４は、基材を構成する元素などの他にＢ、Ｇｅ、Ｚｎ、Ａｌ及びＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。

炭素化合物層５はＳｉを含むことが好ましい。Ｓｉ含有量については特に限定されるものではないが、全元素に対して６０原子％以下であることが好ましく、５０原子％以下であることがより好ましい。ただし、Ｓｉは１０原子％以上であることが好ましい。また炭素化合物層５の厚みは膜応力および膜の結晶性の点より０．１〜２μｍが好ましく、０．３〜１μｍであることがより好ましい。

炭素化合物層５は、Ｓｉの他に、Ｂ、Ａｌ、Ｇｅ、ＺｎおよびＭｇなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。なお、基材３によっては、炭素化合物層５にケイ素(Ｓｉ)を含まない場合もある。

炭素化合物層５は、上記要件を満足する限り公知の成膜手段を用いて形成することがで
きる。例えば、化学蒸着(ＣＶＤ)法を用い、炭素含有層４と同一バッチあるいは別バッチ
で形成することができる。また、熱あるいはプラズマによる分解反応で形成することもで
きる。

絶縁膜層６は、ＳｉＯ_２、Ｓｉ_３Ｎ_４などの少なくともケイ素を含む酸化膜あるいは窒化膜であることが好ましい。また、公知のスパッタ装置などを用いて形成することができる。
パターン形成上絶縁膜６の厚みは過度に大きくすることは好ましくなく、５０〜５００ｎｍの範囲で設定される。

絶縁膜層６について、グラフェンを形成する所望の位置の絶縁膜を除去するように、フォトリソグラフィでパターンを形成した後、絶縁膜のエッチング除去を行う。絶縁膜層６のエッチングに関して、公知のドライエッチング装置を用いて行うことができる。例えば、塩素系ガスを使用した反応性イオンエッチング（ＲＩＥ）装置などを用いることができる。

グラフェン層７は絶縁膜のパターンを形成した後、アニーリングすることにより、絶縁膜層を除去した箇所にのみグラフェン膜７が形成される。アニール条件に応じてグラフェン層７は単層あるいは複数層の構造などと膜構成が変わる。特にアニール時間が短時間の場合に単層になり、長時間では多層膜構造になる。

グラフェン層７は、上記要件を満足する限り公知のアニール手段を用いて形成することができる。例えば、金属ヒータ加熱方式、あるいは赤外線加熱方式などを用いることができる。また、不活性ガス雰囲気で大気圧あるいは減圧して高真空中で加熱を行うことができる。

なお、基材３は、サファイア、ＺｎＯ、ＭｇＯなどの酸化物単結晶、Ｓｉ、Ｓｉ−Ｇｅなどの第４族あるいは第４族-第４族単結晶、ＡｌＮなどの第３族-第５族単結晶等の公知の基板材料から構成することができる。

グラフェン層７を形成する時のアニール温度として、用いる基材の融点以下とし、例えばSi単結晶を用いる場合には、アニール温度は１２００℃以上で、１４００℃未満の範囲とすることが好ましく、１２５０〜１３５０℃がより好ましい。

グラフェン構造の基板１を用いて、グラフェン構造の表面にショットキー電極８、およびオーミック電極９、１０を形成することにより、半導体装置２を作製する。この時、場合によっては絶縁膜をエッチングした後、オーミック電極を形成することも可能である。なお、「ショットキー電極」と「オーミック電極」とは単独の金属又は異種の複数の金属が積層されてなる多層膜構造などを総称したものであり、作製すべき半導体装置の構造などに応じて適当な構成を採る。

以下、実施例により本発明を具体的に説明する。実施例１では、グラフェン層形成後にグラフェン層周囲の絶縁膜パターンを残して作製した半導体装置の例をあげて説明する。一方、実施例２では、グラフェン層形成後にグラフェン層周囲の絶縁膜パターンを除去して作製した半導体装置の場合を例にあげて説明する。
（実施例１）

２インチ径のＳｉ（１１１）基板３をフッ酸で前処理した後、ＣＶＤ装置の中に設置した。Ｈ_２ガス雰囲気中で基板を１１００℃まで昇温した後、常圧でプロパン（Ｃ_３Ｈ_８）ガスを流し、基板表面に厚さ５０ｎｍの炭素含有層４を形成した。次いで、基板温度を１１００℃に保持したまま、圧力１０Ｐａとし、シラン(ＳｉＨ_４)ガス及びプロパンガスを流して、前記炭素含有層４上に厚さ６００ｎｍの３Ｃ-ＳｉＣからなる炭素化合物層５を形成した。次に、絶縁膜として、厚み１００ｎｍの絶縁膜６をスパッタ装置により形成した後、フォトリソグラフィにより所望の個所が開口するようにパターンを形成した後、ドライエッチング装置により開口部のＳｉＯ_２をエッチング除去した。次いで、抵抗加熱方式のアニール装置に基板を導入し、Ａｒガス雰囲気中、２０℃/秒の昇温速度で１３００℃まで加熱し、５分間保持した後、Ａｒガス流量を増加させて速やかに降温することで、ＳｉＯ_２を除去した個所にグラフェン膜７を形成した。そして、前記グラフェン構造１を用いて表面にショットキー電極８、オーミック電極９、１０を形成し、半導体装置２を作製した。電極配置は、図１に示すとおりである。を形成した。ショットキー電極８としてPd(40nm)/Ti(20nm)/Au(60nm)の膜、オーミック電極９、１０としてTi(25nm)/Al(100nm)をＥＢ蒸着により形成した。図２に作製した半導体装置の上面図を示す。
（実施例２）

２インチ径のSi(111)基板３上に実施例１と同様にして、炭素含有層４と、炭素化合物層５を形成した。さらに、実施例１と同様に、この炭素化合物層５上にＳｉＯ_２層６を形成し、フォトリソグラフィにより所望の個所が開口するようにパターンを形成した後、ドライエッチング装置により開口部のＳｉＯ_２をエッチング除去した。次いで、実施例１と同様に、アニーリングを実施することにより、ＳｉＯ_２膜を除去した箇所にのみグラフェン膜７を形成した後、グラフェン層周囲のパターン化されたＳｉＯ_２膜をドライエッチング装置により除去した。なお、ＳｉＯ_２膜除去後にラマン測定した結果から、ＳｉＯ_２膜で覆われていた個所についてはグラフェン膜７の形成は見られなかった。

次いで、ＳｉＯ_２膜を除去したグラフェン構造１を用いて、実施例１と同様に、表面にオショットキー電極８、およびショットキー電極９、１０を形成し、半導体装置２を作製した。電極配置は、図３に示すとおりである。

本発明の方法は、高移動度のＦＥＴ(Field Effect Transistor)などの電子デバイスの製造方法に利用することができる。

１：グラフェン構造、２：半導体装置、３：基材、４：炭素含有層、５：炭素化合物層、
６：絶縁膜、７：グラフェン層、８ショットキー電極、９および１０：オーミック電極

Claims (7)

1. 基材と、前記基材上に形成された炭素含有層と、前記炭素含有層上に形成された炭素化合物層と、前記炭素化合物層上に形成された絶縁膜層と、前記絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施することにより、絶縁膜を除去した箇所にグラフェン膜を形成してなるグラフェン構造の製造方法。
2. 前記炭素含有層は、加熱した基材に炭素あるいは炭素化合物を供給することにより形成された炭素含有層、またはプラズマ状態の炭素を基板に供給することにより形成される請求項１に記載のグラフェン構造の製造方法。
3. 前記アニーリングを実施する工程において、アニール温度を１２００〜１４００℃とする請求項１または２に記載のグラフェン構造の製造方法。
4. 前記基材は、サファイア、ＺｎＯ、ＭｇＯ、Ｓｉ、Ｓｉ−Ｇｅ、およびＡｌＮのいずれかの単結晶である請求項１〜３のいずれか１つに記載のグラフェン構造の製造方法。
5. 前記炭素含有層は、炭素の含有率が５０原子％以上である請求項１〜４のいずれか１つに記載のグラフェン構造の製造方法。
6. 前記炭素化合物層は、少なくともケイ素を含む炭素化合物層である請求項１〜５のいずれか１つに記載のグラフェン構造の製造方法。
7. 請求項１〜６のいずれか１つに記載のグラフェン構造の表面上にショットキー電極およびオーミック電極を形成することを特徴とする半導体装置の製造方法。