[go: up one dir, main page]

KR20160103420A - 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법 - Google Patents

금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20160103420A
KR20160103420A KR1020150025908A KR20150025908A KR20160103420A KR 20160103420 A KR20160103420 A KR 20160103420A KR 1020150025908 A KR1020150025908 A KR 1020150025908A KR 20150025908 A KR20150025908 A KR 20150025908A KR 20160103420 A KR20160103420 A KR 20160103420A
Authority
KR
South Korea
Prior art keywords
graphene layer
metal substrate
insulating layer
layer
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150025908A
Other languages
English (en)
Other versions
KR102386840B1 (ko
Inventor
전인수
구지연
김효원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150025908A priority Critical patent/KR102386840B1/ko
Priority to US15/051,270 priority patent/US9825182B2/en
Priority to CN201610098970.9A priority patent/CN105914129B/zh
Priority to EP16157047.8A priority patent/EP3062335B1/en
Publication of KR20160103420A publication Critical patent/KR20160103420A/ko
Application granted granted Critical
Publication of KR102386840B1 publication Critical patent/KR102386840B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L29/1606—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

금속과 상기 금속 위에 직접 성장시킨 그래핀층 사이에 절연층을 층간 삽입하는 방법이 개시된다. 개시된 방법에 따르면, 금속 기판 위에 그래핀층을 직접 성장시킨 후에, 금속 기판과 그래핀층 사이에 제 1 물질을 층간 삽입법으로 삽입하고, 다시 금속 기판과 그래핀층 사이에 제 2 물질을 층간 삽입법으로 삽입한다. 그러면, 제 1 물질과 제 2 물질이 화학적으로 결합하여 절연층이 형성됨으로써, 금속 기판과 그래핀층 사이에 절연층이 배치될 수 있다.

Description

금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법 {Method of intercalating insulating layer between metal and graphene layer and method of fabricating semiconductor device using the same}
금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법에 관한 것으로, 더욱 상세하게는 금속과 상기 금속 위에 직접 성장시킨 그래핀층 사이에 절연층을 층간 삽입하는 방법에 관한 것이다.
그래핀은 탄소 원자들이 한 평면 상에 육각형 형태로 연결되어 있는 2차원 육방정계(2-dimensional hexagonal) 구조를 갖는 물질로서, 그 두께가 원자 한 층에 불과할 정도로 얇다. 그래핀은 전기적/기계적/화학적인 특성이 매우 안정적이고 뛰어날 뿐만 아니라 우수한 전도성을 갖기 때문에, 차세대 소재로서 각광을 받고 있으며, 특히 실리콘 반도체를 대체하여 그래핀으로 전자 소자를 제작하기 위한 연구가 진행되고 있다. 예를 들어, 그래핀과 다른 2차원 물질을 결합하거나 또는 통상적인 반도체 재료에 그래핀을 결합함으로써, 그래핀을 채널층으로서 사용하는 트랜지스터가 개발되고 있다.
일반적으로, 그래핀은 화학 기상 증착법(CVD; chemical vapor deposition)을 이용하여 금속의 표면 위에서 직접 성장될 수 있다. 따라서, 그래핀을 반도체 소자, 디스플레이 장치 등에 이용하기 위해서는, 금속 기판 위에 성장된 그래핀을 부도체와 같은 다른 재료의 표면으로 전사(transfer)하는 작업이 수반된다. 그래핀을 전사하는 일반적인 방법은, 예를 들어, 금속 기판을 액체 용매로 용해시키고 남은 그래핀을 다른 재료의 표면으로 옮기는 방법과, 점착성을 갖는 스탬프로 금속 기판의 그래핀을 떼어낸 후 스탬프에 붙은 그래핀을 다른 재료의 표면에 붙이는 방법이 있다.
금속과 상기 금속 위에 직접 성장시킨 그래핀층 사이에 절연층을 층간 삽입하는 방법을 제공한다.
또한, 상기 층간 삽입 방법을 이용한 반도체 소자의 제조 방법을 제공한다.
금속과 상기 금속 위에 직접 성장시킨 그래핀층 사이에 절연층을 층간 삽입하는 방법은, 금속 기판 위에 그래핀층을 성장시키는 단계; 상기 그래핀층의 표면에 제 1 물질을 배치하는 단계; 상기 제 1 물질을 제 1 기압과 제 1 온도로 가열함으로써 상기 제 1 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계; 상기 그래핀층의 표면에 제 2 물질을 배치하는 단계; 및 상기 제 2 물질을 제 2 기압과 제 2 온도로 가열함으로써 상기 제 2 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계;를 포함하며, 상기 제 1 물질과 제 2 물질이 화학적으로 결합하여 절연층이 형성되고, 상기 절연층은 상기 금속 기판과 상기 그래핀층 사이에 위치할 수 있다.
예를 들어, 상기 제 1 물질은 실리콘(Si), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 란탄(La) 중에서 적어도 하나를 포함할 수 있다.
또한, 상기 제 2 물질은, 예를 들어, 산소(O) 및 질소(N) 중에서 적어도 하나를 포함할 수 있다.
예를 들어, 상기 절연층은 산화물 절연체 또는 질화물 절연체를 포함할 수 있다.
상기 절연층은 산화물 절연체 결정 또는 질화물 절연체 결정을 포함할 수 있다.
상기 제 1 기압은 제 2 기압보다 낮으며 상기 제 1 온도는 제 2 온도보다 높을 수 있다.
예를 들어, 상기 제 1 기압은 10-9 torr 또는 그 보다 낮은 기압이며 상기 제 1 온도는 500℃ 내지 550℃일 수 있다.
예를 들어, 상기 제 2 기압은 2×10-7 torr 내지 8×10-7 torr이며 상기 제 2 온도는 340℃ 내지 400℃일 수 있다.
상기 방법은, 상기 그래핀층과 금속 기판 사이로 상기 제 1 물질을 층간 삽입하는 단계와 상기 제 2 물질을 층간 삽입하는 단계를 순차적으로 반복하는 단계를 더 포함할 수 있다.
상기 그래핀층과 금속 기판 사이로 상기 제 1 물질을 층간 삽입하는 단계를 연속으로 적어도 2회 반복하여 수행한 후에, 상기 그래핀층과 금속 기판 사이로 상기 제 2 물질을 층간 삽입하는 단계를 연속으로 적어도 2회 반복하여 수행할 수 있다.
상기 방법은, 상기 그래핀층과 금속 기판 사이로 상기 제 1 물질을 층간 삽입하는 단계와 상기 제 2 물질을 층간 삽입하는 단계 사이에, 상기 그래핀층의 표면에 상기 제 1 물질 및 제 2 물질과 상이한 제 3 물질을 배치하는 단계; 및 상기 제 3 물질을 제 1 기압과 제 1 온도로 가열함으로써 상기 제 3 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계;를 더 포함할 수 있으며, 상기 제 2 물질을 층간 삽입하는 단계 이후에, 상기 제 3 물질과 제 2 물질이 화학적으로 결합하여 추가적인 절연층이 형성되고, 상기 추가적인 절연층은 상기 금속 기판과 상기 그래핀층 사이에 위치할 수 있다.
예를 들어, 상기 제 3 물질은 실리콘(Si), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 란탄(La) 중에서 적어도 하나를 포함할 수 있다.
상기 방법은, 상기 제 2 물질을 층간 삽입하는 단계를 수행한 이후에, 상기 그래핀층의 표면에 상기 제 1 물질 및 제 2 물질과 상이한 제 3 물질을 배치하는 단계; 및 상기 제 3 물질을 제 1 기압과 제 1 온도로 가열함으로써 상기 제 3 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계;를 더 포함할 수 있으며, 상기 제 3 물질과 제 2 물질이 화학적으로 결합하여 추가적인 절연층이 형성되고, 상기 추가적인 절연층은 상기 금속 기판과 상기 그래핀층 사이에 위치할 수 있다.
상기 방법은 상기 금속 기판 위에 성장된 그래핀층을 패터닝하는 단계를 더 포함할 수 있다.
예를 들어, 상기 금속 기판은 구리(Cu), 니켈(Ni), 백금(Pt), 코발트(Co), 루테늄(Ru), 알루미늄(Al), 철(Fe), 금(Au), 마그네슘(Mg), 크롬(Cr), 망간(Mn), 로지움(Rh), 탄탈(Ta), 티타늄(Ti), 이리듐(Ir), 우라늄(U), 바나듐(V), 및 텅스텐(W) 금속 중에서 적어도 하나를 포함할 수 있다.
또한, 다른 실시예에 따른 트랜지스터 제조 방법은, 금속 기판 위에 그래핀층을 성장시키는 단계; 상기 그래핀층을 패터닝하는 단계; 상기 그래핀층의 표면에 제 1 물질을 배치하는 단계; 상기 제 1 물질을 제 1 기압과 제 1 온도로 가열함으로써 상기 제 1 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계; 상기 그래핀층의 표면에 제 2 물질을 배치하는 단계; 상기 제 2 물질을 제 2 기압과 제 2 온도로 가열함으로써 상기 제 2 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계; 및 상기 그래핀층의 양측에 각각 접촉하는 제 1 전극 및 제 2 전극을 형성하는 단계;를 포함하며, 상기 제 1 물질과 제 2 물질이 화학적으로 결합하여 절연층이 형성되고, 상기 절연층은 상기 금속 기판과 상기 그래핀층 사이에 위치할 수 있다.
또한, 다른 실시예에 따른 적층 구조물은, 금속 기판; 상기 금속 기판 위에 배치된 것으로, 화학적으로 결합된 서로 다른 제 1 물질과 제 2 물질을 포함하는 절연층; 및 상기 절연층 위에 배치된 그래핀층;을 포함하며, 상기 제 2 물질은 산소(O) 및 질소(N) 중에서 적어도 하나를 포함하고, 상기 절연층은 산화물 절연체 결정 또는 질화물 절연체 결정을 포함할 수 있다.
상기 적층 구조물은 상기 금속 기판과 절연층 사이에 배치된 제 1 물질-금속 화합물층을 더 포함할 수 있다.
개시된 방법에 따르면, 금속 기판 위에 그래핀을 성장시킨 후에 금속 기판으로부터 그래핀을 분리할 필요가 없다. 따라서, 그래핀을 금속 기판으로부터 분리하여 다른 재료의 표면에 전사하는 과정에서 발생할 수 있는 그래핀의 손상이나 파손 또는 불순물의 침투를 방지할 수 있다. 따라서, 그래핀을 이용하여 반도체 소자나 디스플레이 장치를 제작할 때, 제작 공정이 단순해질 수 있으며 제조 수율이 향상될 수 있고, 그래핀의 전기적 특성도 유지될 수 있다.
도 1a 내지 도 1f는 일 실시예에 따라 금속 기판과 그래핀층 사이에 절연층을 층간 삽입하는 과정을 개략적으로 보이는 단면도이다.
도 2a 내지 도 2b는 금속 기판과 그래핀층 사이에 절연층을 층간 삽입한 후에 그래핀층 위에 추가적으로 절연층을 형성하는 과정을 개략적으로 보이는 단면도이다.
도 3a 내지 도 3c는 다른 실시예에 따라 금속 기판과 그래핀층 사이에 절연층을 추가적으로 층간 삽입하는 과정을 개략적으로 보이는 단면도이다.
도 4a 내지 도 4c는 또 다른 실시예에 따라 금속 기판과 그래핀층 사이에 절연층을 층간 삽입하는 과정을 개략적으로 보이는 단면도이다.
도 5a 내지 도 5c는 또 다른 실시예에 따라 금속 기판과 그래핀층 사이에 추가적인 절연층을 더 층간 삽입하는 과정을 개략적으로 보이는 단면도이다.
도 6a 내지 도 6c는 또 다른 실시예에 따라 금속 기판과 그래핀층 사이에 추가적인 절연층을 더 층간 삽입하는 과정을 개략적으로 보이는 단면도이다.
도 7은 도 1a 내지 도 1f에 개시된 방법으로 형성된 적층 구조물을 이용하여 제작된 트랜지스터의 개략적인 구조를 보이는 단면도이다.
이하, 첨부된 도면들을 참조하여, 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 또한 이하에서 설명하는 층 구조에서, "상부" 나 "상"이라고 기재된 표현은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
상술한 바와 같이, 그래핀층은 화학 기상 증착법(CVD)을 이용하여 금속 기판의 표면 위에서 성장될 수 있다. 이렇게 성장된 그래핀층 내의 탄소 원자들은 sp2 결합으로 서로 강하게 결합되어 있으나 그래핀층과 금속 기판은 반데르발스 힘만으로 비교적 약하게 연결되어 있다. 따라서, 적절한 조건 하에서 그래핀층과 금속 기판 사이에 물질을 삽입하는 것이 가능하다. 이렇게 그래핀층과 금속 기판 사이에 다른 물질을 추가적으로 삽입하는 방법을 층간 삽입법(intercalation)이라고 한다. 현재, 다양한 물질들에 대한 층간 삽입 결과가 보고되고 있다. 그러나, 이러한 층간 삽입법은 그래핀층에 대한 금속 기판의 영향을 줄여서 그래핀층이 마치 독립적인 상태(free-standing)로 동작하는 효과를 얻기 위해 주로 이용되고 있다.
도 1a 내지 도 1f는 일 실시예에 따라 층간 삽입법을 이용하여 금속 기판과 그래핀층 사이에 절연층을 층간 삽입하는 과정을 개략적으로 보이는 단면도이다.
먼저, 도 1a를 참조하면, 금속 기판(100) 위에 그래핀층(101)을 성장시킨다. 상술한 바와 같이, 그래핀층(101)은 화학 기상 증착법(CVD)을 이용하여 성장될 수 있다. 금속 기판(100)으로는, 예를 들어, 구리(Cu), 니켈(Ni), 백금(Pt), 코발트(Co), 루테늄(Ru), 알루미늄(Al), 철(Fe), 금(Au), 마그네슘(Mg), 크롬(Cr), 망간(Mn), 로지움(Rh), 탄탈(Ta), 티타늄(Ti), 이리듐(Ir), 우라늄(U), 바나듐(V), 및 텅스텐(W) 중에서 적어도 하나의 금속 또는 이들의 합금을 포함할 수 있다. 또한, 육방정계 구조를 갖는 그래핀층(101)의 성장에 유리하도록, 금속 기판(100)은 예를 들어 (111) 또는 (0001)의 결정 배향을 가질 수 있다.
다음으로, 도 1b를 참조하면, 금속 기판(100) 위에 형성된 그래핀층(101)이 원하는 형태를 갖도록 패터닝할 수 있다. 예를 들어, 소자 제작에 필요한 형태로 그래핀층(101)을 식각할 수 있다. 그러나, 그래핀층(101)의 패터닝은 반드시 필요한 공정은 아니며, 실시예에 따라서는 패터닝 공정이 생략될 수도 있다. 또는, 그래핀층(101)을 패터닝하는 순서가 달라질 수도 있다. 예를 들어, 후술할 도 1f에 도시된 과정이 완료된 후에 그래핀층(101)을 패터닝할 수도 있다.
그리고, 도 1c를 참조하면, 금속 기판(100)과 그래핀층(101)의 표면 위에 제 1 물질(102)을 고르게 배치시킬 수 있다. 제 1 물질(102)은 절연층의 재료가 되는 것으로, 예컨대, 실리콘(Si), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 란탄(La) 중에서 적어도 하나일 수 있다. 제 1 물질(102)은 일반적인 화학 기상 증착법(CVD)이나 물리 기상 증착법(PVD; physical vapor deposition)을 이용하여 하나의 원자층 정도로 증착될 수 있다. 이때, 제 1 물질(102)이 다른 원소와 결합하는 것을 방지하기 위하여 10-9 torr 또는 그 보다 낮은 기압의 초고진공(UHV) 조건에서 증착을 수행할 수 있다. 제 1 물질(102)을 증착한 후에는 초고진공 환경에서 약 500℃ 내지 550℃의 온도로 제 1 물질(102)을 가열할 수 있다.
금속 기판(100)과 그래핀층(101) 사이의 반데르발스 힘은 약 30~50meV 정도이고 상온에서의 열에너지는 약 26meV이므로, 위와 같은 온도 조건에서 제 1 물질(102)을 가열하면 층간 삽입이 쉽게 일어날 수 있다. 층간 삽입은 그래핀층(101)의 가장자리 부분에서부터 금속 기판(100)과 그래핀층(101) 사이로 제 1 물질(102)이 침투함으로써 일어날 수 있다. 충분한 시간이 지나면 그래핀층(101)의 중심부까지 제 1 물질(102)이 침투할 수 있다. 그래핀층(101)의 폭에 따라 달라질 수도 있지만, 예컨대, 약 10분 정도 제 1 물질(102)을 가열하면 그래핀층(101)의 중심부까지 제 1 물질(102)이 침투하는 것이 가능하다. 그 결과, 도 1d에 도시된 바와 같이, 제 1 물질(102)이 금속 기판(100)과 그래핀층(101) 사이에 위치할 수 있다.
그런 후, 도 1e를 참조하면, 그래핀층(101)의 표면 위에 제 2 물질(105)을 배치시킬 수 있다. 제 2 물질(105)은 제 1 물질(102)과 화학적으로 결합하여 절연층을 형성하기 위한 재료로서, 예컨대 산소(O) 및 질소(N) 중에서 적어도 하나를 포함할 수 있다. 도 1e에는 예시적으로 기체 상태의 산소 분자(O2)가 도시되어 있으나, 질소 분자(N2)를 배치시킬 수도 있다.
그리고, 도 1c에 도시된 과정의 온도보다 낮은 온도와 도 1c에 도시된 과정의 압력보다 높은 압력 환경에서 제 2 물질(105)을 가열하여 금속 기판(100)과 그래핀층(101) 사이에 제 2 물질(105)을 층간 삽입할 수 있다. 제 1 물질(102)을 층간 삽입할 때보다 높은 온도로 가열할 경우, 층간 삽입된 제 1 물질(102)이 제거되거나 그래핀층(101)이 식각될 수 있다. 따라서, 제 1 물질(102)과 제 2 물질(105) 중에서 더 높은 온도에서 층간 삽입이 일어나는 물질을 먼저 층간 삽입시키고 더 낮은 온도에서 층간 삽입이 일어나는 물질을 나중에 층간 삽입시킬 수 있다. 예를 들어, 약 2×10-7 torr 내지 8×10-7 torr의 진공 조건에서 약 340℃ 내지 400℃의 온도로 약 10분간 제 2 물질(105)을 가열할 수 있다.
일반적으로, 금속 기판(100)과 그래핀층(101) 사이에서 제 1 물질(102)과 제 2 물질(105)이 서로 화학적으로 결합하지 않고 독립적으로 존재하는 경우보다, 제 1 물질(102)과 제 2 물질(105)이 화학적으로 결합하는 경우에 더 낮은 에너지 상태를 갖는다. 따라서, 제 2 물질(105)이 금속 기판(100)과 그래핀층(101) 사이로 층간 삽입될 때, 제 1 물질(102)과 제 2 물질(105)은 자연스럽게 화학적으로 결합할 수 있다. 예를 들어, 제 1 물질(102)이 실리콘이고 제 2 물질(105)이 산소이며 금속 기판(100)은 (111)의 결정 배향을 갖는 백금이라고 가정하면, 금속 기판(100)과 그래핀층(101) 사이에서 하나의 실리콘과 하나의 산소 원자가 결합하는 경우에는 실리콘과 산소 분자가 독립적으로 존재하는 경우보다 약 1.27eV 정도 에너지가 낮아진다. 또한, 하나의 실리콘과 2개의 산소 원자가 결합하는 경우에는 실리콘과 산소 분자가 독립적으로 존재하는 경우보다 약 1.73eV 정도 에너지가 낮아진다.
그러면, 도 1f에 도시된 바와 같이, 제 1 물질(102)과 제 2 물질(105)이 화학적으로 결합하여 형성된 절연층(103)이 금속 기판(100)과 그래핀층(101) 사이에 형성될 수 있다. 예를 들어, 제 1 물질(102)이 실리콘이고 제 2 물질(105)이 산소인 경우, 절연층(103)은 SiO2일 수 있다. 또한, 제 1 물질(102)이 실리콘이고 제 2 물질(105)이 질소인 경우, 절연층(103)은 SiNx일 수 있다. 즉, 절연층(103)은 화물 절연체 또는 질화물 절연체를 포함할 수 있다. 이러한 방식으로 금속/절연층/그래핀층의 적층 구조물(150)이 형성될 수 있다.
한편, 금속 기판(100)과 그래핀층(101) 사이에 제 1 물질(102)을 층간 삽입하는 과정에서, 제 1 물질(102)과 금속 기판(100)의 표면이 반응할 수 있다. 그 결과, 금속 기판(100)의 표면에는 제 1 물질(102)과 금속 기판(100)이 결합한 제 1 물질-금속 화합물층(101a)이 형성될 수도 있다. 예를 들어, 제 1 물질(102)이 실리콘인 경우, 제 1 물질-금속 화합물층(101a)은 실리사이드(silicide)일 수 있다. 또한, 제 2 물질(105)을 층간 삽입하여 형성된 절연층(103)은 결정질일 수 있다. 즉, 절연층(103)은 산화물 절연체 결정 또는 질화물 절연체 결정을 포함할 수 있다. 따라서, 본 실시예에 따른 방법으로 형성된 금속/절연층/그래핀 적층 구조물(150)은, 제 1 물질-금속 화합물층(101a)이 존재하고 절연층(103)이 결정질을 갖는 점에서 전사 방식으로 형성된 기존의 적층 구조물과 구별될 수 있다.
상술한 본 실시예에 따르면, 금속 기판(100) 위에 그래핀층(101)을 성장시킨 후에 금속 기판(100)으로부터 그래핀층(101)을 분리할 필요가 없다. 따라서, 그래핀층(101)을 금속 기판(100)으로부터 분리하여 다른 재료의 표면에 전사하는 과정에서 발생할 수 있는 그래핀층(101)의 손상이나 파손 또는 불순물의 침투를 방지할 수 있다. 따라서, 그래핀층(101)을 이용하여 반도체 소자나 디스플레이 장치 등을 제작할 때, 제작 공정이 단순해질 수 있으며 제조 수율이 향상될 수 있다. 또한, 그래핀층(101)의 전기적 특성도 그대로 유지될 수 있어서, 최종적으로 제작된 반도체 소자나 디스플레이 장치의 성능을 향상시킬 수 있다.
도 2a 내지 도 2b는 금속 기판(100)과 그래핀층(101) 사이에 절연층(103)을 층간 삽입한 후에 그래핀층(101) 위에 추가적으로 절연층(104)을 형성하는 과정을 개략적으로 보이는 단면도이다.
먼저, 도 2a를 참조하면, 제 1 물질(102)과 제 2 물질(105)을 결합하여 절연층(103)을 형성한 후에도, 금속 기판(100)과 그래핀층(101) 사이에 층간 삽입되지 않고 남은 제 1 물질(102)의 일부가 그래핀층(101) 위에 부분적으로 존재할 수 있다. 그래핀층(101) 위에 부분적으로 남아 있는 제 1 물질(102)은 제 2 물질(105)을 층간 삽입하는 과정에서 제 2 물질(105)과 결합할 수 있다. 따라서, 금속 기판(100)과 그래핀층(101) 사이에 절연층(103)을 형성하는 과정에서, 그래핀층(101)의 표면 위에도 부분적으로 절연층(104')이 형성될 수 있다. 이렇게 그래핀층(101)의 표면 위에 부분적으로 형성된 추가적인 절연층(104')을 제거할 수도 있지만 그래핀층(101)을 보호하기 위한 보호층으로서 활용할 수도 있다.
이를 위해, 추가적인 절연층(104')이 형성되지 않은 그래핀층(101)의 나머지 표면 위에 CVD 또는 PVD 방식으로 제 1 물질(102)을 더 증착할 수 있다. 그리고, 층간 삽입 과정 없이, 그래핀층(101) 위의 제 1 물질(102)을 제 2 물질(105)과 화학적으로 결합시킬 수 있다. 즉, 도 1c 및 도 1e에서 설명한 고진공 하에서 가열하는 과정을 생략하고, 그래핀층(101) 위의 제 1 물질(102)을 제 2 물질(105)의 분위기에 노출시킬 수 있다. 그러면, 도 2b에 도시된 바와 같이, 그래핀층(101) 위에 절연층(104)이 더 형성될 수 있다. 그래핀층(101) 위에 형성된 절연층(104)은, 금속 기판(100)을 용매로 용해시켜 제거하고 절연층/그래핀/절연층 구조를 형성하는 과정에서, 그래핀층(101)의 오염 및 훼손을 방지할 수 있다.
도 3a 내지 도 3c는 다른 실시예에 따라 금속 기판(100)과 그래핀층(101) 사이에 절연층(103)을 추가적으로 층간 삽입하는 과정을 개략적으로 보이는 단면도이다. 도 1a 내지 도 1f에서 설명한 방식으로 형성된 절연층(103)은 단지 하나의 원자층 정도의 두께(예컨대, 수 Å)를 가질 수 있다. 절연층(103)의 두께를 더 증가시키기 위해서는 도 1e 내지 도 1f에 도시된 층간 삽입법을 반복할 수 있다.
예를 들어, 도 1f의 과정이 완료된 후에, 도 3a에 도시된 바와 같이, 절연층(103)과 그래핀층(101)의 표면 위에 PVD 또는 CVD 방식으로 제 1 물질(102)을 더 배치시킬 수 있다. 상술한 바와 같이, 제 1 물질(102)은 예컨대, 실리콘(Si), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 란탄(La) 중에서 적어도 하나일 수 있다. 제 1 물질(102)은 하나의 원자층 정도로 증착될 수 있다. 그리고, 10-9 torr 또는 그 보다 낮은 기압의 초고진공(UHV) 환경 하에서 약 500℃ 내지 550℃의 온도로 제 1 물질(102)을 가열하면, 절연층(103)과 그래핀층(101) 사이로 제 1 물질(102)이 층간 삽입될 수 있다.
그런 후, 도 3b에 도시된 바와 같이, 그래핀층(101) 위에 제 2 물질(105)을 배치하고, 약 2×10-7 torr 내지 8×10-7 torr의 진공 조건에서 약 340℃ 내지 400℃의 온도로 제 2 물질(105)을 가열할 수 있다. 상술한 것처럼, 제 2 물질(105)은 산소(O) 및 질소(N) 중에서 적어도 하나를 포함할 수 있다.
그러면, 절연층(103)과 그래핀층(101) 사이로 제 2 물질(105)이 층간 삽입되면서, 제 1 물질(102)과 제 2 물질(105)이 화학적으로 결합할 수 있다. 그 결과, 도 3c에 도시된 바와 같이, 금속 기판(100)과 그래핀층(101) 사이에 절연층(103)이 추가적으로 형성될 수 있다. 이렇게 형성된 절연층(103)은 2개의 원자층 정도의 두께를 가질 수 있다. 이러한 방식으로, 도 3a 내지 도 3c에 도시된 과정을 순차적으로 번갈아 반복하면 금속 기판(100)과 그래핀층(101) 사이에 형성되는 절연층(103)의 두께를 계속하여 증가시킬 수 있다.
도 4a 내지 도 4c는 또 다른 실시예에 따라 금속 기판(100)과 그래핀층(101) 사이에 절연층(103)을 층간 삽입하는 과정을 개략적으로 보이는 단면도이다. 도 3a 내지 도 3c에 도시된 실시예에서는 절연층(103)의 두께를 증가시키기 위하여 제 1 물질(102)을 층간 삽입하는 과정과 제 2 물질(105)을 층간 삽입하는 과정을 1회씩 교대로 반복하였다. 그러나, 제 1 물질(102)을 2회 이상 층간 삽입한 후에, 제 2 물질(105)을 2회 이상 층간 삽입함으로써 증가된 두께를 갖는 절연층(103)을 형성하는 것도 가능하다.
먼저, 도 4a에 도시된 바와 같이, 그래핀층(101)의 표면 위에 PVD 또는 CVD 방식으로 제 1 물질(102)을 하나의 원자층 정도로 증착한다. 그리고, 10-9 torr 또는 그 보다 낮은 기압의 초고진공(UHV) 환경 하에서 약 500℃ 내지 550℃의 온도로 제 1 물질(102)을 가열함으로써, 금속 기판(100)과 그래핀층(101) 사이에 제 1 물질(102)을 층간 삽입한다. 그런 후, 다시 그래핀층(101)의 표면 위에 PVD 또는 CVD 방식으로 제 1 물질(102)을 하나의 원자층 정도로 증착하고, 10-9 torr 또는 그 보다 낮은 기압의 초고진공(UHV) 환경 하에서 약 500℃ 내지 550℃의 온도로 그래핀층(101) 위의 제 1 물질(102)을 가열한다. 그러면, 그래핀층(101) 위에 있는 제 1 물질(102)이 금속 기판(100)과 그래핀층(101) 사이에 추가적으로 층간 삽입될 수 있다. 그 결과, 금속 기판(100)과 그래핀층(101) 사이에는 제 1 물질(102)이 2개의 원자층으로 배열될 수 있다.
그런 후, 도 4b를 참조하면, 그래핀층(101) 위에 제 2 물질(105)을 배치하고, 약 2×10-7 torr 내지 8×10-7 torr의 진공 조건에서 약 340℃ 내지 400℃의 온도로 제 2 물질(105)을 가열할 수 있다. 그러면, 절연층(103)과 그래핀층(101) 사이로 제 2 물질(105)이 층간 삽입되면서, 제 1 물질(102)과 제 2 물질(105)이 화학적으로 결합할 수 있다. 제 2 물질(105)을 층간 삽입하는 2회의 과정은 하나의 연속적인 공정으로 수행될 수 있다. 예를 들어, 도 3b에서 제 2 물질(105)을 10분 동안 가열하였다면, 도 4b에서는 제 2 물질(105)을 약 20분 정도 가열할 수 있다.
그 결과, 도 4c에 도시된 바와 같이, 금속 기판(100)과 그래핀층(101) 사이에 2개의 원자층 정도의 두께를 갖는 절연층(103)이 형성될 수 있다. 도 4a 내지 도 4c에서는 제 1 물질(102)과 제 2 물질(105)을 2회씩 층간 삽입하였지만, 본 실시예는 이에 한정되지는 않는다. 예를 들어, 제 1 물질(102)을 3회 층간 삽입한 후에 제 2 물질(105)을 3회 층간 삽입함으로써, 3개의 원자층 정도의 두께를 갖는 절연층(103)을 형성하는 것도 가능하다.
도 5a 내지 도 5c는 또 다른 실시예에 따라 금속 기판(100)과 그래핀층(101) 사이에 추가적인 절연층(107)을 더 층간 삽입하는 과정을 개략적으로 보이는 단면도이다. 앞서 설명한 실시예들에서는 금속 기판(100)과 그래핀층(101) 사이에 단일한 조성을 갖는 절연층(103)을 형성하였으나, 도 5a 내지 도 5c에 도시된 바와 같이 서로 다른 성분 또는 조성을 갖는 다수의 절연층(103, 107)을 형성하는 것도 가능하다.
예를 들어, 도 1f의 과정이 완료된 후에, 도 5a에 도시된 바와 같이, 절연층(103)과 그래핀층(101)의 표면 위에 제 3 물질(106)을 더 배치시킬 수 있다. 제 3 물질(106)은 예컨대, 실리콘(Si), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 란탄(La) 중에서 적어도 하나로서, 제 1 물질(102)과는 상이한 재료일 수 있다. 예를 들어, 제 1 물질(102)로서 실리콘을 선택하고 제 3 물질(106)로서 알루미늄을 선택할 수 있다. 제 3 물질(106)은 CVD 또는 PVD 방식으로 하나의 원자층 정도로 증착될 수 있다. 그리고, 10-9 torr 또는 그 보다 낮은 기압의 초고진공(UHV) 환경 하에서 약 500℃ 내지 550℃의 온도로 제 3 물질(106)을 가열하면, 절연층(103)과 그래핀층(101) 사이로 제 3 물질(106)이 층간 삽입될 수 있다. 다만, 제 3 물질(106)의 가열 온도는 상술한 온도 범위 내에서 제 1 물질(102)의 가열 온도보다 낮을 수 있다.
그런 후, 도 5b에 도시된 바와 같이, 그래핀층(101) 위에 제 2 물질(105)을 배치하고, 약 2×10-7 torr 내지 8×10-7 torr의 진공 조건에서 약 340℃ 내지 400℃의 온도로 제 2 물질(105)을 가열할 수 있다. 상술한 것처럼, 제 2 물질(105)은 산소(O) 및 질소(N) 중에서 적어도 하나를 포함할 수 있다.
그러면, 절연층(103)과 그래핀층(101) 사이로 제 2 물질(105)이 층간 삽입되면서, 제 3 물질(106)과 제 2 물질(105)이 화학적으로 결합할 수 있다. 그 결과, 도 5c에 도시된 바와 같이, 제 1 물질(102)로 형성된 절연층(103)과 그래핀층(101) 사이에 제 3 물질(106)로 형성된 추가적인 절연층(107)이 형성될 수 있다. 이렇게 형성된 절연층(107)은 1개의 원자층 정도의 두께를 가질 수 있다. 예를 들어, 제 1 물질(102)로서 실리콘을 선택하고 제 3 물질(106)로서 알루미늄을 선택한 경우, 하부의 절연층(103)은 SiO2이고 상부의 절연층(107)은 Al2O3일 수 있다. 또한, 도 1e에 도시된 과정에서는 제 2 물질(105)로서 산소를 선택하고 도 5b에 도시된 과정에서는 제 2 물질(105)로서 질소를 선택할 수도 있다. 이때, 제 1 물질(102)이 실리콘이고 제 3 물질(106)이 알루미늄이라면, 하부의 절연층(103)으로는 SiO2이 형성되고 상부의 절연층(107)으로는 AlN가 형성될 수 있다. 이러한 방식으로, 도 5a 내지 도 5c에 도시된 과정을 순차적으로 반복하면 금속 기판(100)과 그래핀층(101) 사이에 2개의 서로 다른 절연층(103, 107)을 번갈아 형성할 수 있다.
도 6a 내지 도 6c는 또 다른 실시예에 따라 금속 기판(100)과 그래핀층(101) 사이에 추가적인 절연층(107)을 더 층간 삽입하는 과정을 개략적으로 보이는 단면도이다. 상술한 도 5a 내지 도 5c에 도시된 실시예에서는 하부의 절연층(103)을 완전히 형성한 후에 상부의 절연층(107)을 형성하였다. 그러나, 제 1 물질(102)과 제 3 물질(106)을 차례로 층간 삽입한 후에 제 2 물질(105)을 층간 삽입함으로써 2개의 절연층(103, 107)을 한꺼번에 형성할 수도 있다.
예를 들어, 도 6a에 도시된 바와 같이, 그래핀층(101)의 표면 위에 PVD 또는 CVD 방식으로 제 1 물질(102)을 하나의 원자층 정도로 증착한다. 그리고, 10-9 torr 또는 그 보다 낮은 기압의 초고진공(UHV) 환경 하에서 약 500℃ 내지 550℃의 온도로 제 1 물질(102)을 가열함으로써, 금속 기판(100)과 그래핀층(101) 사이에 제 1 물질(102)을 층간 삽입한다. 그런 후, 다시 그래핀층(101)의 표면 위에 PVD 또는 CVD 방식으로 제 3 물질(106)을 하나의 원자층 정도로 증착하고, 10-9 torr 또는 그 보다 낮은 기압의 초고진공(UHV) 환경 하에서 약 500℃ 내지 550℃의 온도로 제 3 물질(106)을 가열할 수 있다. 다만, 제 3 물질(106)의 가열 온도는 상술한 온도 범위 내에서 제 1 물질(102)의 가열 온도보다 낮을 수 있다. 그러면, 제 1 물질(102)과 그래핀층(101) 사이에 제 3 물질(106)이 더 층간 삽입될 수 있다.
그런 후, 도 6b를 참조하면, 그래핀층(101) 위에 제 2 물질(105)을 배치하고, 약 2×10-7 torr 내지 8×10-7 torr의 진공 조건에서 약 340℃ 내지 400℃의 온도로 제 2 물질(105)을 가열할 수 있다. 그러면, 금속 기판(100)과 그래핀층(101) 사이로 제 2 물질(105)이 더 층간 삽입될 수 있다. 이때, 제 2 물질(105)은 제 1 물질(102) 및 제 3 물질(106)과 각각 화학적으로 결합할 수 있다. 제 2 물질(105)이 제 1 물질(102) 및 제 3 물질(106)과 완전히 결합할 수 있도록 제 2 물질(105)을 충분한 시간 동안 가열할 수 있다. 예를 들어, 도 1e에서 제 2 물질(105)을 10분 동안 가열하였다면, 도 6b에서는 제 2 물질(105)을 약 20분 정도 가열할 수 있다.
그 결과, 도 6c에 도시된 바와 같이, 금속 기판(100)과 그래핀층(101) 사이에는 제 2 물질(105)과 제 1 물질(102)이 결합된 절연층(103)과 제 2 물질(105)과 제 3 물질(106)이 결합된 절연층(107)이 동시에 형성될 수 있다. 이렇게 형성된 2개의 절연층(103, 107)은 각각 1개의 원자층 두께를 가질 수 있다. 그러나, 본 실시예는 이에 한정되지는 않는다. 예를 들어, 도 6a의 단계에서, 제 1 물질(102)과 제 3 물질(106)을 각각 2회 이상 층간 삽입하면 2개의 절연층(103, 107)의 두께를 증가시킬 수 있다.
앞서 설명한 바와 같이, 본 실시예에 따른 방법으로 금속 기판(100)과 그래핀층(101) 사이에 절연층(103, 107)을 삽입할 수 있기 때문에, 소자의 제작을 위하여 그래핀층(101)을 전사하는 과정이 생략될 수 있다. 즉, 본 실시예에 따른 방법을 수행한 후에 곧 바로 소자 제작 단계를 수행할 수 있다. 예를 들어, 도 7은 도 1a 내지 도 1f에 개시된 방법으로 형성된 적층 구조물(150)을 이용하여 제작된 트랜지스터(200)의 개략적인 구조를 보이는 단면도이다.
도 7을 참조하면, 트랜지스터(200)는 도 1f에 도시된 적층 구조물(150) 및 상기 적층 구조물(150)의 그래핀층(101)의 양측에 각각 배치된 제 1 전극(111)과 제 2 전극(112)을 포함할 수 있다. 여기서, 금속 기판(100)은 게이트 전극으로서 역할을 할 수 있으며, 금속 기판(100)과 그래핀층(101) 사이에 층간 삽입 방식으로 형성된 절연층(103)은 게이트 절연막의 역할을 할 수 있고, 그래핀층(101)은 채널의 역할을 할 수 있다. 그리고, 제 1 전극(111)과 제 2 전극(112)은 각각 소스 및 게이트 전극일 수 있다. 따라서, 본 실시예를 이용하면, 그래핀층(101)을 채널로서 사용하는 트랜지스터(200)를 매우 간단한 공정으로 제작할 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
100.....금속 기판 101.....그래핀층
102.....제 1 물질 103, 104, 107.....절연층
105.....제 2 물질 106.....제 3 물질
111, 112....전극 150.....적층 구조물
200.....트랜지스터

Claims (22)

  1. 금속 기판 위에 그래핀층을 성장시키는 단계;
    상기 그래핀층의 표면에 제 1 물질을 배치하는 단계;
    상기 제 1 물질을 제 1 기압과 제 1 온도로 가열함으로써 상기 제 1 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계;
    상기 그래핀층의 표면에 제 2 물질을 배치하는 단계; 및
    상기 제 2 물질을 제 2 기압과 제 2 온도로 가열함으로써 상기 제 2 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계;를 포함하며,
    상기 제 1 물질과 제 2 물질이 화학적으로 결합하여 절연층이 형성되고, 상기 절연층은 상기 금속 기판과 상기 그래핀층 사이에 위치하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 물질은 실리콘(Si), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 란탄(La) 중에서 적어도 하나를 포함하는 방법.
  3. 제 1 항에 있어서,
    상기 제 2 물질은 산소(O) 및 질소(N) 중에서 적어도 하나를 포함하는 방법.
  4. 제 2 항에 있어서,
    상기 절연층은 산화물 절연체 또는 질화물 절연체를 포함하는 방법.
  5. 제 4 항에 있어서,
    상기 절연층은 산화물 절연체 결정 또는 질화물 절연체 결정을 포함하는 방법.
  6. 제 1 항에 있어서,
    상기 제 1 기압은 제 2 기압보다 낮으며 상기 제 1 온도는 제 2 온도보다 높은 방법.
  7. 제 6 항에 있어서,
    상기 제 1 기압은 10-9 torr 또는 그 보다 낮은 기압이며 상기 제 1 온도는 500℃ 내지 550℃인 방법.
  8. 제 7 항에 있어서,
    상기 제 2 기압은 2×10-7 torr 내지 8×10-7 torr이며 상기 제 2 온도는 340℃ 내지 400℃인 방법.
  9. 제 1 항에 있어서,
    상기 그래핀층과 금속 기판 사이로 상기 제 1 물질을 층간 삽입하는 단계와 상기 제 2 물질을 층간 삽입하는 단계를 순차적으로 반복하는 단계를 더 포함하는 방법.
  10. 제 1 항에 있어서,
    상기 그래핀층과 금속 기판 사이로 상기 제 1 물질을 층간 삽입하는 단계를 연속으로 적어도 2회 반복하여 수행한 후에, 상기 그래핀층과 금속 기판 사이로 상기 제 2 물질을 층간 삽입하는 단계를 연속으로 적어도 2회 반복하여 수행하는 방법.
  11. 제 1 항에 있어서,
    상기 그래핀층과 금속 기판 사이로 상기 제 1 물질을 층간 삽입하는 단계와 상기 제 2 물질을 층간 삽입하는 단계 사이에:
    상기 그래핀층의 표면에 상기 제 1 물질 및 제 2 물질과 상이한 제 3 물질을 배치하는 단계; 및
    상기 제 3 물질을 제 1 기압과 제 1 온도로 가열함으로써 상기 제 3 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계;를 더 포함하며,
    상기 제 2 물질을 층간 삽입하는 단계 이후에, 상기 제 3 물질과 제 2 물질이 화학적으로 결합하여 추가적인 절연층이 형성되고, 상기 추가적인 절연층은 상기 금속 기판과 상기 그래핀층 사이에 위치하는 방법.
  12. 제 11 항에 있어서,
    상기 제 3 물질은 실리콘(Si), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 란탄(La) 중에서 적어도 하나를 포함하는 방법.
  13. 제 1 항에 있어서,
    상기 제 2 물질을 층간 삽입하는 단계를 수행한 이후에,
    상기 그래핀층의 표면에 상기 제 1 물질 및 제 2 물질과 상이한 제 3 물질을 배치하는 단계; 및
    상기 제 3 물질을 제 1 기압과 제 1 온도로 가열함으로써 상기 제 3 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계;를 더 포함하며,
    상기 제 3 물질과 제 2 물질이 화학적으로 결합하여 추가적인 절연층이 형성되고, 상기 추가적인 절연층은 상기 금속 기판과 상기 그래핀층 사이에 위치하는 방법.
  14. 제 1 항에 있어서,
    상기 금속 기판 위에 성장된 그래핀층을 패터닝하는 단계를 더 포함하는 방법.
  15. 제 1 항에 있어서,
    상기 금속 기판은 구리(Cu), 니켈(Ni), 백금(Pt), 코발트(Co), 루테늄(Ru), 알루미늄(Al), 철(Fe), 금(Au), 마그네슘(Mg), 크롬(Cr), 망간(Mn), 로지움(Rh), 탄탈(Ta), 티타늄(Ti), 이리듐(Ir), 우라늄(U), 바나듐(V), 및 텅스텐(W) 금속 중에서 적어도 하나를 포함하는 방법.
  16. 금속 기판 위에 그래핀층을 성장시키는 단계;
    상기 그래핀층을 패터닝하는 단계;
    상기 그래핀층의 표면에 제 1 물질을 배치하는 단계;
    상기 제 1 물질을 제 1 기압과 제 1 온도로 가열함으로써 상기 제 1 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계;
    상기 그래핀층의 표면에 제 2 물질을 배치하는 단계;
    상기 제 2 물질을 제 2 기압과 제 2 온도로 가열함으로써 상기 제 2 물질을 상기 그래핀층과 금속 기판 사이로 층간 삽입하는 단계; 및
    상기 그래핀층의 양측에 각각 접촉하는 제 1 전극 및 제 2 전극을 형성하는 단계;를 포함하며,
    상기 제 1 물질과 제 2 물질이 화학적으로 결합하여 절연층이 형성되고, 상기 절연층은 상기 금속 기판과 상기 그래핀층 사이에 위치하는 트랜지스터 제조 방법.
  17. 제 16 항에 있어서,
    상기 제 1 물질은 실리콘(Si), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 란탄(La) 중에서 적어도 하나를 포함하는 방법.
  18. 제 16 항에 있어서,
    상기 제 2 물질은 산소(O) 및 질소(N) 중에서 적어도 하나를 포함하며, 상기 절연층은 산화물 절연체 또는 질화물 절연체로 이루어지는 방법.
  19. 제 16 항에 있어서,
    상기 제 1 기압은 제 2 기압보다 낮으며 상기 제 1 온도는 제 2 온도보다 높은 방법.
  20. 제 19 항에 있어서,
    상기 제 1 기압은 10-9 torr 또는 그 보다 낮은 기압이며 상기 제 1 온도는 500℃ 내지 550℃이고, 상기 제 2 기압은 2×10-7 torr 내지 8×10-7 torr이며 상기 제 2 온도는 340℃ 내지 400℃인 방법.
  21. 금속 기판;
    상기 금속 기판 위에 배치된 것으로, 화학적으로 결합된 서로 다른 제 1 물질과 제 2 물질을 포함하는 절연층; 및
    상기 절연층 위에 배치된 그래핀층;을 포함하며,
    상기 제 2 물질은 산소(O) 및 질소(N) 중에서 적어도 하나를 포함하고,
    상기 절연층은 산화물 절연체 결정 또는 질화물 절연체 결정을 포함하는 적층 구조물.
  22. 제 21 항에 있어서,
    상기 금속 기판과 절연층 사이에 배치된 제 1 물질-금속 화합물층을 더 포함하는 적층 구조물.
KR1020150025908A 2015-02-24 2015-02-24 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법 Active KR102386840B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150025908A KR102386840B1 (ko) 2015-02-24 2015-02-24 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
US15/051,270 US9825182B2 (en) 2015-02-24 2016-02-23 Method of intercalating insulating layer between metal and graphene layer and method of fabricating semiconductor device using the intercalation method
CN201610098970.9A CN105914129B (zh) 2015-02-24 2016-02-23 插入绝缘层的方法及制造半导体器件的方法
EP16157047.8A EP3062335B1 (en) 2015-02-24 2016-02-24 Method of intercalating an insulating layer between a metal layer and a graphene layer and method of fabricating semiconductor device using the intercalation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150025908A KR102386840B1 (ko) 2015-02-24 2015-02-24 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20160103420A true KR20160103420A (ko) 2016-09-01
KR102386840B1 KR102386840B1 (ko) 2022-04-14

Family

ID=55442671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025908A Active KR102386840B1 (ko) 2015-02-24 2015-02-24 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법

Country Status (4)

Country Link
US (1) US9825182B2 (ko)
EP (1) EP3062335B1 (ko)
KR (1) KR102386840B1 (ko)
CN (1) CN105914129B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102386840B1 (ko) * 2015-02-24 2022-04-14 삼성전자주식회사 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
KR102310124B1 (ko) 2017-03-28 2021-10-08 삼성전자주식회사 극자외선 노광용 펠리클, 포토마스크 조립체 및 펠리클의 제조 방법
CN109060160B (zh) * 2018-06-25 2021-01-08 泗阳君子兰激光科技发展有限公司 耐高压的温度传感器
WO2020219454A1 (en) * 2019-04-25 2020-10-29 The Penn State Research Foundation Graphene Hybrids for Biological and Chemical Sensing
CN110223996A (zh) * 2019-06-20 2019-09-10 德淮半导体有限公司 晶圆组件及其形成方法
CN115160025B (zh) * 2022-06-07 2023-04-11 中国电子科技集团公司第五十五研究所 一种制备基于金刚石表面终端的异质结的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127312A1 (en) * 2008-11-26 2010-05-27 Haim Grebel Graphene deposition and graphenated substrates
US20110086756A1 (en) * 2010-12-20 2011-04-14 Gao hong-jun Method for preparing silicon intercalated monolayer graphene
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
US20120288433A1 (en) * 2011-05-11 2012-11-15 Brookhaven Science Associates, Llc Processing of Monolayer Materials Via Interfacial Reactions

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423037B1 (ko) 2009-07-14 2014-08-13 그래핀스퀘어 주식회사 그래핀 시트의 제조 방법, 그래핀 적층체, 변형 수용성 그래핀 시트의 제조 방법, 변형 수용성 그래핀 시트, 및 이를 이용하는 소자
US9079776B2 (en) * 2009-12-31 2015-07-14 Korea Advanced Institute Of Science And Technology Method for producing graphenes through the production of a graphite intercalation compound using salts
KR101284059B1 (ko) 2011-01-28 2013-07-26 충남대학교산학협력단 그라핀-산화물반도체 이종접합 소자 및 그의 제조방법
WO2012134807A2 (en) 2011-03-29 2012-10-04 California Institute Of Technology Graphene-based multi-junctions flexible solar cell
US8629427B2 (en) 2011-04-29 2014-01-14 Texas A&M University Topological insulator-based field-effect transistor
US20130171502A1 (en) * 2011-12-29 2013-07-04 Guorong Chen Hybrid electrode and surface-mediated cell-based super-hybrid energy storage device containing same
KR101415237B1 (ko) 2012-06-29 2014-07-04 세종대학교산학협력단 그래핀의 적층 방법, 그래핀 적층체, 및 이를 포함하는 소자
US9331198B2 (en) 2012-07-06 2016-05-03 University Of North Texas Controlled epitaxial boron nitride growth for graphene based transistors
CN103572284B (zh) * 2012-08-06 2016-05-11 徐明生 一种转移二维纳米薄膜的方法
KR101920724B1 (ko) 2012-12-11 2018-11-21 삼성전자주식회사 그래핀을 포함하는 전자 소자
KR101580015B1 (ko) * 2013-08-30 2015-12-24 주식회사 엔씰텍 임시 점착/탈착층을 사용하는 플렉시블 정보 표시 소자 제조용 지지 기판, 이의 제조 방법, 그를 이용한 플렉시블 정보 표시 소자 및 그의 제조 방법
KR20150034829A (ko) * 2013-08-30 2015-04-06 주식회사 엔씰텍 플렉시블 정보 표시 소자 제조용 지지 기판, 이의 제조 방법, 이를 이용하여 제조된 플렉시블 정보 표시 소자 및 이의 제조방법
KR102386840B1 (ko) * 2015-02-24 2022-04-14 삼성전자주식회사 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127312A1 (en) * 2008-11-26 2010-05-27 Haim Grebel Graphene deposition and graphenated substrates
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
US20110086756A1 (en) * 2010-12-20 2011-04-14 Gao hong-jun Method for preparing silicon intercalated monolayer graphene
US20120288433A1 (en) * 2011-05-11 2012-11-15 Brookhaven Science Associates, Llc Processing of Monolayer Materials Via Interfacial Reactions

Also Published As

Publication number Publication date
EP3062335A1 (en) 2016-08-31
CN105914129A (zh) 2016-08-31
US20160247942A1 (en) 2016-08-25
CN105914129B (zh) 2020-12-11
KR102386840B1 (ko) 2022-04-14
EP3062335B1 (en) 2021-07-07
US9825182B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
JP7219524B2 (ja) コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ
KR102386840B1 (ko) 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
JP5109648B2 (ja) 層状炭素構造体の製造方法および半導体装置の製造方法
EP2500947B1 (en) A method of manufacturing a semiconductor device
KR102360025B1 (ko) 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
TWI443839B (zh) 具有磊晶石墨烯通道層的微電子電晶體
JP6241318B2 (ja) グラフェン膜の製造方法及び半導体装置の製造方法
KR20150059000A (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
US8455862B2 (en) Self-aligned contacts in carbon devices
US20120168723A1 (en) Electronic devices including graphene and methods of forming the same
US9337275B2 (en) Electrical contact for graphene part
JP2009164432A (ja) 半導体装置の製造方法、半導体装置および配線構造体
JP6330415B2 (ja) 半導体装置の製造方法
JP2012212877A (ja) 電子デバイス及びその製造方法
KR102037469B1 (ko) 그래핀 전자 소자 및 그 제조 방법
JP2015013766A (ja) グラフェン製造方法
US20190164756A1 (en) Source and drain formation using self-aligned processes
KR101920720B1 (ko) 그래핀 전사 방법 및 이를 이용한 소자의 제조방법
WO2014038243A1 (ja) グラフェン－ｃｎｔ構造及びその製造方法
JP5656888B2 (ja) グラフェントランジスタ
KR20130011593A (ko) 전계효과 트랜지스터 및 그의 제조 방법
KR101932761B1 (ko) 그래핀 나노 리본의 제조방법, 그래핀 나노 리본, 반도체 소자의 제조방법, 및 반도체 소자
WO2014038244A1 (ja) グラフェン構造及びその製造方法
JP2013098396A (ja) グラフェン構造の製造方法及びこれを用いた半導体装置の製造方法
JP2008227405A (ja) ｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150224

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200214

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150224

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210701

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220117

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220411

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220412

End annual number: 3

Start annual number: 1

PG1601 Publication of registration