JP6653273B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents
半導体製造装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6653273B2 JP6653273B2 JP2017011997A JP2017011997A JP6653273B2 JP 6653273 B2 JP6653273 B2 JP 6653273B2 JP 2017011997 A JP2017011997 A JP 2017011997A JP 2017011997 A JP2017011997 A JP 2017011997A JP 6653273 B2 JP6653273 B2 JP 6653273B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- block
- unit
- state
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
本開示の課題は、マイクロクラックを認識することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
すなわち、半導体製造装置は、ダイの下面を支持する支持部と、前記支持部上方のダイの姿勢を撮像する撮像部と、前記支持部で前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、を備える。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板PにダイDをボンディングする。
このような構成によって、基板搬送パレット51は、基板供給部6で基板Pを載置し、パレットレール52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板Pを渡す。第1、第2搬送部は、互いに独立して駆動され、一方の基板搬送パレット51に載置された基板PにダイDをボンディング中に、他方の基板搬送パレット51は、基板Pを搬出し、基板供給部6に戻り、新たな基板Pを載置するなどの準備を行なう。
第一実施例のダイボンディング工程では、まず、ウェハカセットから取り出されたウェハ11を保持しているウェハリング14がウェハ保持台12に載置されてダイDのピックアップが行われる基準位置まで搬送される(以下、この動作をウェハローディング(工程P1)という。)。次いで、ウェハ11の配置位置がその基準位置と正確に一致するように微調整(ウェハアライメント)を行う(工程P2)。
第一実施例は、第一ブロック、第二ブロック、第三ブロックの各々を上昇させて設定に応じてダイを上に凸状態に変形させてクラックを検出するものであるが、第一実施例の変形例(第一変形例)では、各ブロックを外側より上昇させるか、一度全てのブロックを上昇させた後、内側の第三ブロックより下降させ、ダイを上面側に凹(下面側に凸)に変形させてクラックを検出するものである。
第二実施例の変形例(第二変形例)について図18を用いて説明する。図18は第二変形例に係るダイ変形を説明するための図であり、(A1)は真空圧が大きい真空吸引時の断面図、(A2)は真空圧が中位の真空吸引時の断面図、(A3)は真空圧が小さい真空吸引時の断面図、(B1)はエア圧が大きいエア圧力時の断面図、(B2)はエア圧が中位のエア圧力時の断面図、(B3)はエア圧が小さいエア圧力時の断面図である。
また、実施例ではダイ外観検査認識の後にダイ位置決め認識を行っているが、ダイ位置決め認識の後にダイ外観検査認識を行ってもよい。
また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。
また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
1・・・ダイ供給部
13・・・突上げユニット
131・・・ブロック部
1311・・・第一ブロック
1312・・・第二ブロック
1313・・・第三ブロック
132・・・吸着部
2・・・ピックアップ部
24・・・ウェハ認識カメラ
3・・・アライメント部
31・・・中間ステージ
311・・・ステージ
312・・・ステージベース
313・・・吸着孔
316・・・開口部
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
8・・・制御部
BS・・・ボンディングステージ
D・・・ダイ
P・・・基板
Claims (30)
- ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部と、
前記突上げユニットの上方のダイの姿勢を撮像する撮像部と、
前記突上げユニットで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像するよう構成される制御部と、
を備え、
前記ウェハ保持台は、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
前記ダイシングテープを引っ張って広げるエキスパンダと、
を備え、
前記突上げユニットは、
前記ダイを突き上げるブロック部と、
前記ダイの周辺の前記ダイシングテープを吸着する吸着部と、
を備え、
前記ブロック部は複数のブロックを備え、
前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
前記制御部は、
前記複数のブロックの全てのブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第一状態と、前記複数のブロックのうちの外側のブロックを内側のブロックよりも低い状態で、前記内側のブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第二状態と、で前記ダイを前記撮像部で撮像し、
クラックのないダイについて、前記第一状態および前記第二状態のそれぞれの状態で撮像した原画像と、検査対象のダイについて、前記第一状態および前記第二状態のそれぞれの状態で撮像した検査画像と、を比較して、クラックを検査するよう構成される
半導体製造装置。 - ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部と、
前記突上げユニットの上方のダイの姿勢を撮像する撮像部と、
前記突上げユニットで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、
を備え、
前記ウェハ保持台は、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
前記ダイシングテープを引っ張って広げるエキスパンダと、
を備え、
前記突上げユニットは、
前記ダイを突き上げるブロック部と、
前記ダイの周辺の前記ダイシングテープを吸着する吸着部と、
を備え、
前記ブロック部は複数のブロックを備え、
前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
前記制御部は、
前記複数のブロックの全てブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第一状態と、前記複数のブロックのうちの内側のブロックを外側のブロックよりも低い状態で、前記外側のブロックで前記ダイを突き上げて前記ダイの上面側が凹になるよう前記ダイを変形させる第三状態と、で前記ダイを前記撮像部で撮像し、
クラックのないダイについて、前記第一状態および前記第三状態のそれぞれの状態で撮像した原画像と、検査対象のダイについて、前記第一状態および前記第三状態のそれぞれの状態で撮像した検査画像と、を比較して、クラックを検査するよう構成される
半導体製造装置。 - ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部を備え、
前記突上げユニットの上方のダイの姿勢を撮像する撮像部と、
前記突上げユニットで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、
を備え、
前記ウェハ保持台は、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
前記ダイシングテープを引っ張って広げるエキスパンダと、
を備え、
前記突上げユニットは、
前記ダイを突き上げるブロック部と、
前記ダイの周辺の前記ダイシングテープを吸着する吸着部と、
を備え、
前記ブロック部は、複数のブロックを備え、
前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
前記制御部は、
前記吸着部で前記ダイを吸着し、前記複数のブロックの各々のブロックを前記吸着部の上面よりも下降させることにより前記ダイの上面側が凹になるよう前記ダイを変形させて前記ダイの各々の状態を前記撮像部で撮像し、
クラックのないダイについて、前記各々の状態で撮像した原画像と、検査対象のダイについて、前記各々の状態で撮像した検査画像と、を比較して、クラックを検査するよう構成される
半導体製造装置。 - ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部を備え、
前記突上げユニットの上方のダイの姿勢を撮像する撮像部と、
前記突上げユニットで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像する制御部と、
を備え、
前記ウェハ保持台は、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングと、
前記ダイシングテープを引っ張って広げるエキスパンダと、
を備え、
前記突上げユニットは、
前記ダイを突き上げるブロック部と、
前記ダイの周辺の前記ダイシングテープを吸着する吸着部と、
を備え、
前記ブロック部は、
最外周に設けられる第一ブロックと、
前記第一ブロックの内側に設けられる第二ブロックと、
前記第二ブロックの内側に設けられる第三ブロックと、
を備え、
前記第一ブロックの外周は前記ダイの外周よりも小さく構成され、
前記制御部は、前記第一ブロック、第二ブロックおよび第三ブロックを独立して上昇および下降させ、
(a)前記第一ブロック、第二ブロックおよび第三ブロックで前記ダイを突き上げない状態と、
(b)前記第一ブロック、第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
(c)前記第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
(d)前記第三ブロックを上昇させて前記ダイを突き上げた状態と、
で前記ダイを前記撮像部で撮像するよう構成される
半導体製造装置。 - 請求項4において、
前記制御部は、
クラックのないダイについて、前記(a)状態、(b)状態、(c)状態および(d)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(a)状態、(b)状態、(c)状態および(d)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査するよう構成される
半導体製造装置。 - 請求項1乃至5のいずれか1項において、さらに、
前記ダイを既にボンディングされているダイ上にボンディングするボンディングヘッドを有するボンディング部を備える半導体製造装置。 - 請求項1乃至5のいずれか1項において、さらに、
前記ダイをピックアップするピックアップヘッドを備える半導体製造装置。 - 請求項7において、さらに、
前記ピックアップされたダイを基板または既にボンディングされたダイ上にボンディングするボンディング部を備える半導体製造装置。 - 請求項8において、さらに、
中間ステージを備え、
前記ピックアップされたダイは前記中間ステージに載置され、
前記ボンディング部は前記中間ステージに載置されたダイを前記基板または既に前記基板にボンディングされたダイ上にボンディングする半導体製造装置。 - 請求項9において、
前記ピックアップされたダイは上下反転され、
前記ボンディング部は前記上下反転されたダイを前記基板にボンディングする半導体製造装置。 - 請求項7において、さらに、
ダイを格納する容器を備え、
前記ピックアップされたダイは前記容器に載置される半導体製造装置。 - ダイをピックアップするピックアップヘッドと、
前記ピックアップされたダイが載置される中間ステージと、
前記中間ステージに載置されたダイを基板または既に基板にボンディングされたダイ上にボンディングするボンディングヘッドと、
前記中間ステージに載置されたダイの姿勢を撮像する撮像部と、
前記中間ステージで前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させ、前記撮像部で前記ダイの上面を撮像するよう構成される制御部と、
を備える
半導体製造装置。 - 請求項12において、
前記中間ステージは、
前記ダイの外周付近を真空吸着する吸着孔と、
前記ダイの中央付近を真空吸引またはエア吹き出しする開口部と、
を備え、
前記吸着孔は第一経路で真空源に接続され、
前記開口部は前記第一経路とは独立した第二経路で真空源またはエア源に接続される
半導体製造装置。 - 請求項13において、
前記制御部は、前記真空源からの真空圧および前記エア源からのエア圧を、任意に設定するよう構成される
半導体製造装置。 - 請求項13において、
前記開口部は、前記ダイの大きさと同等または前記ダイの外周部を保持する位置を除いた大きさである
半導体製造装置。 - 請求項13において、
前記制御部は、
(a)前記吸着孔で前記ダイを吸着し前記開口部で真空吸引もエア吹き出しもしない状態と、
(b)前記吸着孔で前記ダイを吸着し前記開口部で前記ダイを真空吸引した状態と、
(c)前記吸着孔で前記ダイを吸着し前記開口部で前記ダイをエア吹き出した状態と、
で前記ダイを前記撮像部で撮像するよう構成される
半導体製造装置。 - 請求項16において、
前記(b)状態は複数の真空圧で真空吸引した複数の状態を含み、
前記(c)状態は複数のエア圧で真空吸引した複数の状態を含む
半導体製造装置。 - 請求項16において、
前記制御部は、
クラックのないダイについて、前記(a)状態、(b)状態および(c)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(a)状態、(b)状態および(c)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査するよう構成される
半導体製造装置。 - 請求項17において、
前記制御部は、
クラックのないダイについて、前記(a)状態、(b)状態および(c)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(a)状態、(b)状態および(c)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査するよう構成される
半導体製造装置。 - 請求項12乃至19のいずれか1項において、さらに、
ウェハを保持するウェハ保持台とウェハからダイを突き上げる突上げユニットとを備えるダイ供給部を備える
半導体製造装置。 - (a)ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
(b)前記ダイを突き上げるブロック部を有する突上げユニットを用いて前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
(c)撮像装置を用いて前記(b)工程で変形させたダイの上面の外観を検査する工程と、
(d)前記撮像装置を用いて前記ダイの位置決めを行う工程と、
を備え、
前記撮像装置は前記ウェハ保持台のダイを撮像するウェハ認識カメラであり、
前記ブロック部は複数のブロックを備え、
前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
前記(b)工程は前記ダイの下方からブロック部を突き上げて行い、
前記(c)工程は、
前記複数のブロックの全てのブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第一状態と、前記複数のブロックのうちの外側のブロックを内側のブロックよりも低い状態で、前記内側のブロックで前記ダイを突き上げて前記ダイの上面側に凸になるよう前記ダイを変形させる第二状態とで、前記ダイを撮像し、
クラックのないダイについて、前記第一状態および前記第二状態のそれぞれの状態で撮像した原画像と、検査対象のダイについて、前記第一状態および前記第二状態のそれぞれの状態で撮像した検査画像と、を比較して、クラックを検査する
半導体装置の製造方法。 - (a)ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
(b)前記ダイを突き上げるブロック部を有する突上げユニットを用いて前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
(c)撮像装置を用いて前記(b)工程で変形させたダイの上面の外観を検査する工程と、
(d)前記撮像装置を用いて前記ダイの位置決めを行う工程と、
を備え、
前記(b)工程は前記ダイの下方からブロックを突き上げて行い、
前記撮像装置は前記ウェハ保持台のダイを撮像するウェハ認識カメラであり、
前記ブロック部は複数のブロックを備え、
前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
前記(c)工程は、
前記複数のブロックの全てのブロックで前記ダイを突き上げて前記ダイの上面側が凸になるよう前記ダイを変形させる第一状態と、
前記複数のブロックのうちの内側のブロックを外側のブロックよりも低い状態で、前記外側のブロックで前記ダイを突き上げて前記ダイの上面側が凹になるよう前記ダイを変形させる第三状態で前記ダイを撮像し、
クラックのないダイについて、前記第一状態および前記第三状態のそれぞれの状態で撮像した原画像と、検査対象のダイについて、前記第一状態および前記第三状態のそれぞれの状態で撮像した検査画像と、を比較して、クラックを検査する
半導体装置の製造方法。 - (a)ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
(b)前記ダイを突き上げるブロック部と前記ダイの周辺のダイシングテープを吸着する吸着部とを有する突上げユニットを用いて前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
(c)撮像装置を用いて前記(b)工程で変形させたダイの上面の外観を検査する工程と、
(d)前記撮像装置を用いて前記ダイの位置決めを行う工程と、
を備え、
前記(b)工程は前記ダイの下方からブロックを突き上げて行い、
前記撮像装置は前記ウェハ保持台のダイを撮像するウェハ認識カメラであり、
前記ブロック部は、複数のブロックを備え、
前記ブロック部の外周は前記ダイの外周よりも小さく構成され、
前記(c)工程は、
前記吸着部で前記ダイを吸着し、前記複数のブロックの各々のブロックを前記吸着部の上面よりも下降させることにより前記ダイの上面側が凹になるよう前記ダイを変形させて前記ダイの各々の状態を撮像し、
クラックのないダイについて、前記各々の状態で撮像した原画像と、検査対象のダイについて、前記各々の状態で撮像した検査画像と、を比較して、クラックを検査する
半導体装置の製造方法。 - (a)ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
(b)前記ダイを突き上げるブロック部を有する突上げユニットを用いて前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
(c)撮像装置を用いて前記(b)工程で変形させたダイの上面の外観を検査する工程と、
(d)前記撮像装置を用いて前記ダイの位置決めを行う工程と、
を備え、
前記撮像装置は前記ウェハ保持台のダイを撮像するウェハ認識カメラであり、
前記ブロック部は、
最外周に設けられる第一ブロックと、
前記第一ブロックの内側に設けられる第二ブロックと、
前記第二ブロックの内側に設けられる第三ブロックと、
を備え、
前記第一ブロックの外周は前記ダイの外周よりも小さく構成され、
前記(b)工程は前記ダイの下方からブロックを突き上げて行い、
前記(c)工程は、
(A)前記第一ブロック、第二ブロックおよび第三ブロックで前記ダイを突き上げない状態と、
(B)前記第一ブロック、第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
(C)前記第二ブロックおよび第三ブロックを上昇させて前記ダイを突き上げた状態と、
(D)前記第三ブロックを上昇させて前記ダイを突き上げた状態と、
で前記ダイを撮像する
半導体装置の製造方法。 - 請求項24において、
前記(c)工程は、
クラックのないダイについて、前記(A)状態、(B)状態、(C)状態および(D)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(A)状態、(B)状態、(C)状態および(D)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査する
半導体装置の製造方法。 - (a)ダイを保持するウェハ保持台をピックアップ位置に移動する工程と、
(b)前記ダイの上面側に凸または凹になる箇所を形成するように前記ダイを変形させる工程と、
(c)撮像装置を用いて前記(b)工程で変形させたダイの上面の外観を検査する工程と、
(d)前記撮像装置を用いて前記ダイの位置決めを行う工程と、
を備え、
前記(b)工程は前記ダイが載置される中間ステージで行い、
前記撮像装置は前記中間ステージのダイを撮像するステージ認識カメラである
半導体装置の製造方法。 - 請求項26において、
前記中間ステージは、
前記ダイの外周付近を真空吸着する吸着孔と、
前記ダイの中央付近を真空吸引またはエア吹き出しする開口部と、
を備え、
前記吸着孔は第一経路で真空源に接続され、
前記開口部は前記第一経路とは独立した第二経路で真空源またはエア源に接続される
半導体装置の製造方法。 - 請求項27において、
前記(c)工程は、
(A)前記吸着孔で前記ダイを吸着し前記開口部で真空吸引もエア吹き出しもしない状態と、
(B)前記吸着孔で前記ダイを吸着し前記開口部で前記ダイを真空吸引した状態と、
(C)前記吸着孔で前記ダイを吸着し前記開口部で前記ダイをエア吹き出した状態と、
で前記ダイを撮像する
半導体装置の製造方法。 - 請求項28において、
前記(B)状態は複数の真空圧で真空吸引した複数の状態を含み、
前記(C)状態は複数のエア圧でエア吹き出した複数の状態を含む
半導体装置の製造方法。 - 請求項27または28において、
前記(c)工程は、
クラックのないダイについて、前記(A)状態、(B)状態および(C)状態のそれぞれの状態で撮像した原画像と、
検査対象のダイについて、前記(A)状態、(B)状態および(C)状態のそれぞれの状態で撮像した検査画像と、
を比較して、クラックを検査する
半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017011997A JP6653273B2 (ja) | 2017-01-26 | 2017-01-26 | 半導体製造装置および半導体装置の製造方法 |
TW106135255A TWI649820B (zh) | 2017-01-26 | 2017-10-16 | 半導體製造裝置及半導體裝置的製造方法 |
KR1020170147841A KR102049816B1 (ko) | 2017-01-26 | 2017-11-08 | 반도체 제조 장치 및 반도체 장치의 제조 방법 |
CN201711108465.9A CN108364880B (zh) | 2017-01-26 | 2017-11-09 | 半导体制造装置及半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017011997A JP6653273B2 (ja) | 2017-01-26 | 2017-01-26 | 半導体製造装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018120983A JP2018120983A (ja) | 2018-08-02 |
JP6653273B2 true JP6653273B2 (ja) | 2020-02-26 |
Family
ID=63010173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017011997A Active JP6653273B2 (ja) | 2017-01-26 | 2017-01-26 | 半導体製造装置および半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6653273B2 (ja) |
KR (1) | KR102049816B1 (ja) |
CN (1) | CN108364880B (ja) |
TW (1) | TWI649820B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136361A (ja) * | 2019-02-14 | 2020-08-31 | ファスフォードテクノロジ株式会社 | 実装装置および半導体装置の製造方法 |
JP7274902B2 (ja) | 2019-03-25 | 2023-05-17 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
CN110047766B (zh) * | 2019-04-25 | 2020-10-20 | 广东工业大学 | 一种双模混合控制芯片倒装方法 |
US10861819B1 (en) * | 2019-07-05 | 2020-12-08 | Asm Technology Singapore Pte Ltd | High-precision bond head positioning method and apparatus |
JP7377654B2 (ja) * | 2019-09-17 | 2023-11-10 | ファスフォードテクノロジ株式会社 | ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法 |
JP7650137B2 (ja) | 2020-07-21 | 2025-03-24 | 株式会社ディスコ | ピックアップ方法、ピックアップ装置及び試験装置 |
CN114446860A (zh) * | 2020-10-30 | 2022-05-06 | 均华精密工业股份有限公司 | 芯片固晶装置 |
TWI748763B (zh) * | 2020-11-23 | 2021-12-01 | 鴻勁精密股份有限公司 | 拾取機構及其應用之作業設備 |
JP7145557B1 (ja) * | 2021-02-17 | 2022-10-03 | 株式会社新川 | 半導体ダイのピックアップ装置及びピックアップ方法 |
TWI832358B (zh) | 2022-08-02 | 2024-02-11 | 梭特科技股份有限公司 | 晶粒剝離方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2553767B2 (ja) * | 1990-12-12 | 1996-11-13 | 九州日本電気株式会社 | ダイボンディング装置 |
JPH0697212A (ja) * | 1992-09-14 | 1994-04-08 | Hitachi Ltd | ダイボンディング装置および前記装置を使用した半導体装置の製造方法 |
US5883710A (en) * | 1994-12-08 | 1999-03-16 | Kla-Tencor Corporation | Scanning system for inspecting anomalies on surfaces |
JP2000353710A (ja) * | 1999-06-14 | 2000-12-19 | Toshiba Corp | ペレットピックアップ装置および半導体装置の製造方法 |
US6822315B2 (en) * | 2002-02-14 | 2004-11-23 | National Semiconductor Corporation | Apparatus and method for scribing semiconductor wafers using vision recognition |
US7002675B2 (en) * | 2003-07-10 | 2006-02-21 | Synetics Solutions, Inc. | Method and apparatus for locating/sizing contaminants on a polished planar surface of a dielectric or semiconductor material |
TWI431263B (zh) * | 2005-03-28 | 2014-03-21 | Shibaura Mechatronics Corp | 應變矽晶圓表面檢查方法及檢查裝置 |
JP5054933B2 (ja) * | 2006-05-23 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4945339B2 (ja) * | 2007-06-22 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
JP2012182356A (ja) * | 2011-03-02 | 2012-09-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP6093125B2 (ja) * | 2012-07-30 | 2017-03-08 | 株式会社日立ハイテクノロジーズ | ウェハカート及び電子部品装着装置 |
JP6055239B2 (ja) * | 2012-08-29 | 2016-12-27 | ファスフォードテクノロジ株式会社 | ダイボンディング装置並びにダイピックアップ装置及びダイピックアップ方法 |
EP2801997B1 (en) * | 2013-05-06 | 2016-03-09 | ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH | Electron beam wafer inspection system and method for operation thereof |
JP5717910B1 (ja) * | 2014-02-26 | 2015-05-13 | 株式会社新川 | 半導体ダイのピックアップ装置及びピックアップ方法 |
JP6211955B2 (ja) * | 2014-03-07 | 2017-10-11 | 東芝メモリ株式会社 | 半導体製造装置及び半導体製造方法 |
-
2017
- 2017-01-26 JP JP2017011997A patent/JP6653273B2/ja active Active
- 2017-10-16 TW TW106135255A patent/TWI649820B/zh active
- 2017-11-08 KR KR1020170147841A patent/KR102049816B1/ko not_active Expired - Fee Related
- 2017-11-09 CN CN201711108465.9A patent/CN108364880B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW201842600A (zh) | 2018-12-01 |
TWI649820B (zh) | 2019-02-01 |
JP2018120983A (ja) | 2018-08-02 |
CN108364880A (zh) | 2018-08-03 |
KR102049816B1 (ko) | 2019-11-29 |
CN108364880B (zh) | 2022-03-29 |
KR20180088261A (ko) | 2018-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6653273B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
TWI702660B (zh) | 黏晶裝置及半導體裝置的製造方法 | |
KR102219591B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
KR20170076545A (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
KR20190107571A (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
JP7029900B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
KR20190042419A (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
TW202107657A (zh) | 晶片拾取方法 | |
JP7408455B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
JP6110167B2 (ja) | ダイ認識手段及びダイ認識方法並びにダイボンダ | |
KR20200093177A (ko) | 다이 본딩 장치 | |
JP5826701B2 (ja) | チップ位置決め装置、チップ位置決め方法、およびダイボンダ | |
CN111739818B (zh) | 半导体制造装置以及半导体器件的制造方法 | |
KR102350557B1 (ko) | 다이 본딩 방법 및 다이 본딩 장치 | |
TWI859556B (zh) | 黏晶裝置及半導體裝置的製造方法 | |
JP2013197278A (ja) | 半導体製造装置 | |
JP2025042557A (ja) | 実装装置、半導体装置の製造方法および実装装置の制御方法 | |
TW202503940A (zh) | 半導體製造裝置、檢查裝置及半導體裝置的製造方法 | |
KR20240138990A (ko) | 반도체 제조 장치, 검사 장치 및 반도체 장치의 제조 방법 | |
JP2024087682A (ja) | 半導体製造装置、ピックアップ装置および半導体装置の製造方法 | |
JP2024024567A (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP2024175774A (ja) | 半導体製造装置、塗布装置および半導体装置の製造方法 | |
TW202437455A (zh) | 半導體製造裝置,邊緣的檢測方法及半導體裝置的製造方法 | |
JP2013197226A (ja) | ダイボンディング方法及びダイボンダ | |
JP2023002408A (ja) | ダイボンディング装置、ウェハおよび半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6653273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |