[go: up one dir, main page]

KR102049816B1 - 반도체 제조 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 제조 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102049816B1
KR102049816B1 KR1020170147841A KR20170147841A KR102049816B1 KR 102049816 B1 KR102049816 B1 KR 102049816B1 KR 1020170147841 A KR1020170147841 A KR 1020170147841A KR 20170147841 A KR20170147841 A KR 20170147841A KR 102049816 B1 KR102049816 B1 KR 102049816B1
Authority
KR
South Korea
Prior art keywords
die
state
block
imaging
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020170147841A
Other languages
English (en)
Other versions
KR20180088261A (ko
Inventor
마사유끼 모찌즈끼
Original Assignee
파스포드 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파스포드 테크놀로지 주식회사 filed Critical 파스포드 테크놀로지 주식회사
Publication of KR20180088261A publication Critical patent/KR20180088261A/ko
Application granted granted Critical
Publication of KR102049816B1 publication Critical patent/KR102049816B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

마이크로 크랙을 인식하는 것이 가능한 기술을 제공하는 것이다. 반도체 제조 장치는, 다이의 하면을 지지하는 지지부와, 상기 지지부 상방의 다이의 자세를 촬상하는 촬상부와, 상기 지지부에 의해 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키고, 상기 촬상부에 의해 상기 다이의 상면을 촬상하는 제어부를 구비한다.

Description

반도체 제조 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR MANUFACTURING DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 개시는 반도체 제조 장치에 관한 것이며, 예를 들어 다이 외관 검사 기능을 구비하는 다이 본더에 적용 가능하다.
반도체 장치의 제조에 있어서는, 반도체 웨이퍼나 개편화된 반도체 칩에 발생한 크랙을 검출하기 위해, 육안 판정이나 인식 카메라 등으로 외관 검사를 행한다.
일본 특허 공개 제2012-182356호 공보
다이 본더의 다이 자세 등을 인식하는 광학계(화상 인식)를 사용하여 크랙을 검출하는 경우, 크랙 검출 능력은 폭 50㎛ 이상이다. 그러나, 적층 메모리 제품 등의 다이의 마이크로 크랙은 폭 3㎛ 이하이기 때문에, 다이 본더의 화상 인식 능력을 훨씬 상회하고 있다.
본 개시의 과제는, 마이크로 크랙을 인식하는 것이 가능한 기술을 제공하는 것이다.
그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백하게 될 것이다.
본 개시 중 대표적인 것의 개요를 간단히 설명하면 하기와 같다.
즉, 반도체 제조 장치는, 다이의 하면을 지지하는 지지부와, 상기 지지부 상방의 다이의 자세를 촬상하는 촬상부와, 상기 지지부에 의해 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키고, 상기 촬상부에 의해 상기 다이의 상면을 촬상하는 제어부를 구비한다.
상기 반도체 제조 장치에 따르면, 크랙의 인식 정밀도를 향상시킬 수 있다.
도 1은 실시예에 따른 다이 본더의 구성을 도시하는 개략 상면도.
도 2는 도 1의 다이 공급부의 구성을 도시하는 외관 사시도.
도 3은 도 2의 다이 공급부의 주요부를 도시하는 개략 단면도.
도 4는 도 1의 다이 본더의 개략 구성과 그 동작을 설명하는 도면.
도 5는 제어계의 개략 구성을 도시하는 블록도.
도 6은 제1 실시예에 따른 반도체 제조 장치에 있어서의 다이 본딩 공정을 설명하는 플로우차트.
도 7은 크랙 검출폭 확대 원리를 설명하기 위한 도면.
도 8은 다이의 외관 검사 인식을 설명하기 위한 개념도.
도 9는 밀어올림 유닛의 구조를 도시하는 도면.
도 10은 다이 변형 기구를 설명하기 위한 도면.
도 11은 다이 변형 기구를 설명하기 위한 도면.
도 12는 다이 변형 기구를 설명하기 위한 도면.
도 13은 다이의 외관 검사 인식을 설명하기 위한 개념도.
도 14는 제2 실시예에 따른 중간 스테이지의 구조를 도시하는 단면도.
도 15는 제2 실시예에 따른 중간 스테이지의 구조를 설명하기 위한 도면.
도 16은 다이 변형을 설명하기 위한 도면.
도 17은 제2 실시예에 따른 반도체 제조 장치에 있어서의 다이 본딩 공정을 설명하는 플로우차트.
도 18은 제2 실시예에 따른 다이 변형을 설명하기 위한 도면.
이하, 실시 형태, 실시예 및 변형예에 대하여, 도면을 사용하여 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 붙이고 반복 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확하게 하기 위해, 실제의 형태에 비해, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다.
일반적으로, 다이라 불리는 반도체 칩을, 예를 들어 배선 기판이나 리드 프레임 등(이하, 총칭하여 기판이라 함)의 표면에 탑재하는 다이 본더에 있어서는, 일반적으로, 콜릿 등의 흡착 노즐을 사용하여 다이를 기판 위에 반송하고, 압박력을 부여함과 함께, 접합재를 가열함으로써 본딩을 행한다는 동작(작업)이 반복하여 행해진다.
다이 본더 등의 반도체 제조 장치에 의한 다이 본딩 공정 중에는, 반도체 웨이퍼(이하, 웨이퍼라 함)로부터 분할된 다이를 박리하는 박리 공정이 있다. 박리 공정에서는, 다이싱 테이프 이면으로부터 다이 밀어올림 유닛의 밀어올림 블록 또는 바늘에 의해 다이를 밀어올려, 다이 공급부에 보유 지지된 다이싱 테이프로부터, 1개씩 박리하고, 콜릿 등의 흡착 노즐을 사용하여 기판 위에 반송한다.
원판 형상의 웨이퍼를 다이싱하여 반도체 칩을 제조하는 경우에는, 다이싱 시의 절삭 저항 등에 의해 반도체 칩에 절단면으로부터 내부로 연장되는 크랙이 발생하는 경우가 있다.
도 7은 크랙 검출폭 확대 원리를 설명하기 위한 도면이다. 마이크로 크랙을 직접 검사하기 위해서는, 현상의 다이 본더 광학계 능력은 부족하지만, 다이 크랙은, 도 7에 도시한 바와 같이, 다이 변형을 수반함으로써 화상 인식 시의 검출폭을 확대할 수 있다. 실시 형태에 따른 반도체 제조 장치는 다이 인식을 행할 때에 다이의 하방에 위치하여 다이를 지지 가능한 지지부에 다이를 변형시키는 기구를 탑재한다. 예를 들어, 다이 본더 등의 반도체 제조 장치는 이하와 같은 기구를 구비한다.
(1) 다이 공급부의 다이 밀어올림 블록에 의해 다이를 변형시키면서 화상 인식에 의한 크랙을 검출한다. 밀어올림 유닛의 다자유도 다단 밀어올림 블록과 다이 표면 검사를 조합함으로써, 마이크로 크랙의 검출을 행한다. 구체적으로는, 픽업 전에 밀어올림 블록을 동작시킴(이것을 사전 밀어올림 모드라 함)으로써, 다이를 변형시켜, 크랙 검출폭을 확대시킨다.
(2) 중간 스테이지부에서 진공 또는 에어압에 의해 다이를 변형시키면서 화상 인식에 의한 크랙을 검출한다. 중간 스테이지 중앙부에 다이 사이즈에 따른 개구부를 형성하고, 상기 개구부는 다이 에지 부근의 흡착 구멍과는 독립된 위치로 한다. 개구부에는 진공 또는 에어를 공급하고, 압력에 의해 다이를 변형시킴으로써, 다이를 변형시켜, 크랙 검출폭을 확대시킨다.
실시 형태에 따르면, 광학계 능력이 낮은 장치여도 마이크로 크랙을 검출할 수 있다.
[실시예 1]
도 1은 제1 실시예에 따른 다이 본더의 개략을 도시하는 상면도이다. 도 2는 도 1에 있어서 화살표 A 방향으로부터 보았을 때에, 픽업 헤드 및 본딩 헤드의 동작을 설명하는 도면이다.
다이 본더(10)는 크게 나누어, 다이 공급부(1)와, 픽업부(2), 중간 스테이지부(3)와, 본딩부(4)와, 반송부(5), 기판 공급부(6)와, 기판 반출부(7)와, 각 부의 동작을 감시하고 제어하는 제어 장치(8)를 갖는다. Y축 방향이 다이 본더(10)의 전후 방향이고, X축 방향이 좌우 방향이다. 다이 공급부(1)가 다이 본더(10)의 전방측에 배치되고, 본딩부(4)가 후방측에 배치된다.
먼저, 다이 공급부(1)는 기판 P에 실장하는 다이 D를 공급한다. 다이 공급부(1)는 웨이퍼(11)를 보유 지지하는 웨이퍼 보유 지지대(12)와, 웨이퍼(11)로부터 다이 D를 밀어올리는 점선으로 나타내는 밀어올림 유닛(13)을 갖는다. 다이 공급부(1)는 도시하지 않은 구동 수단에 의해 XY 방향으로 이동하고, 픽업하는 다이 D를 밀어올림 유닛(13)의 위치로 이동시킨다.
픽업부(2)는 다이 D를 픽업하는 픽업 헤드(21)와, 픽업 헤드(21)를 Y 방향으로 이동시키는 픽업 헤드의 Y 구동부(23)와, 콜릿(22)을 승강, 회전 및 X 방향으로 이동시키는 도시하지 않은 각 구동부를 갖는다. 픽업 헤드(21)는 밀어올려진 다이 D를 선단에 흡착 보유 지지하는 콜릿(22)(도 2도 참조)을 갖고, 다이 공급부(1)로부터 다이 D를 픽업하여, 중간 스테이지(31)에 재치한다. 픽업 헤드(21)는 콜릿(22)을 승강, 회전 및 X 방향으로 이동시키는 도시하지 않은 각 구동부를 갖는다.
중간 스테이지부(3)는 다이 D를 일시적으로 재치하는 중간 스테이지(31)와, 중간 스테이지(31) 위의 다이 D를 인식하기 위한 스테이지 인식 카메라(32)를 갖는다.
본딩부(4)는 중간 스테이지(31)로부터 다이 D를 픽업하여, 반송되어 오는 기판 P 위에 본딩하거나, 또는 이미 기판 P 위에 본딩된 다이 위에 적층하는 형태로 본딩한다. 본딩부(4)는 픽업 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(42)(도 2도 참조)을 구비하는 본딩 헤드(41)와, 본딩 헤드(41)를 Y 방향으로 이동시키는 Y 구동부(43)와, 기판 P의 위치 인식 마크(도시하지 않음)를 촬상하고, 본딩 위치를 인식하는 기판 인식 카메라(44)를 갖는다.
이와 같은 구성에 의해, 본딩 헤드(41)는 스테이지 인식 카메라(32)의 촬상 데이터에 기초하여 픽업 위치ㆍ자세를 보정하고, 중간 스테이지(31)로부터 다이 D를 픽업하고, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 기판 P에 다이 D를 본딩한다.
반송부(5)는 1매 또는 복수매의 기판 P(도 1에서는 4매)를 재치한 기판 반송 팰릿(51)과, 기판 반송 팰릿(51)이 이동하는 팰릿 레일(52)을 구비하고, 병행하여 설치된 동일 구조의 제1, 제2 반송부를 갖는다. 기판 반송 팰릿(51)은 기판 반송 팰릿(51)에 설치된 도시하지 않은 너트를 팰릿 레일(52)을 따라서 설치된 도시하지 않은 볼 나사로 구동함으로써 이동한다.
이와 같은 구성에 의해, 기판 반송 팰릿(51)은 기판 공급부(6)에서 기판 P를 재치하고, 팰릿 레일(52)을 따라서 본딩 위치까지 이동하고, 본딩 후, 기판 반출부(7)까지 이동하여, 기판 반출부(7)에 기판 P를 건네준다. 제1, 제2 반송부는, 서로 독립하여 구동되며, 한쪽의 기판 반송 팰릿(51)에 재치된 기판 P에 다이 D를 본딩하는 중에, 다른 쪽의 기판 반송 팰릿(51)은 기판 P를 반출하고, 기판 공급부(6)로 되돌아가, 새로운 기판 P를 재치하는 등의 준비를 행한다.
제어부(8)는 다이 본더(10)의 각 부의 동작을 감시하고 제어하는 프로그램(소프트웨어)을 저장하는 메모리와, 메모리에 저장된 프로그램을 실행하는 중앙 처리 장치(CPU)를 구비한다.
다음에, 다이 공급부(1)의 구성에 대하여 도 3 및 도 4를 사용하여 설명한다. 도 3은 다이 공급부의 외관 사시도를 도시하는 도면이다. 도 4는 다이 공급부의 주요부를 도시하는 개략 단면도이다.
다이 공급부(1)는 수평 방향(XY 방향)으로 이동하는 웨이퍼 보유 지지대(12)와, 상하 방향으로 이동하는 밀어올림 유닛(13)을 구비한다. 웨이퍼 보유 지지대(12)는 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되며 복수의 다이 D가 접착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)을 갖는다. 밀어올림 유닛(13)은 지지 링(17)의 내측에 배치된다.
다이 공급부(1)는 다이 D의 밀어올림 시에, 웨이퍼 링(14)을 보유 지지하고 있는 익스팬드 링(15)을 하강시킨다. 그 결과, 웨이퍼 링(14)에 보유 지지되어 있는 다이싱 테이프(16)가 잡아 당겨져 다이 D의 간격이 확대되고, 밀어올림 유닛(13)에 의해 다이 D 하방으로부터 다이 D를 밀어올려, 다이 D의 픽업성을 향상시키고 있다. 또한, 박형화에 수반하여 다이를 기판에 접착하는 접착제는, 액상으로부터 필름상으로 되고, 웨이퍼(11)와 다이싱 테이프(16) 사이에 다이 어태치 필름(DAF)(18)이라 불리는 필름상의 접착 재료를 접착하고 있다. 다이 어태치 필름(18)을 갖는 웨이퍼(11)에서는, 다이싱은, 웨이퍼(11)와 다이 어태치 필름(18)에 대하여 행해진다. 따라서, 박리 공정에서는, 웨이퍼(11)와 다이 어태치 필름(18)을 다이싱 테이프(16)로부터 박리한다. 또한, 이후에서는, 다이 어태치 필름(18)의 존재를 무시하고, 설명한다.
다이 본더(10)는 웨이퍼(11) 위의 다이 D의 자세를 인식하는 웨이퍼 인식 카메라(24)와, 중간 스테이지(31)에 재치된 다이 D의 자세를 인식하는 스테이지 인식 카메라(32)와, 본딩 스테이지 BS 위의 실장 위치를 인식하는 기판 인식 카메라(44)를 갖는다. 인식 카메라간의 자세 어긋남 보정을 해야 하는 것은, 본딩 헤드(41)에 의한 픽업에 관여하는 스테이지 인식 카메라(32)와, 본딩 헤드(41)에 의한 실장 위치에의 본딩에 관여하는 기판 인식 카메라(44)이다. 본 실시예에서는 웨이퍼 인식 카메라(24)를 사용하여 다이 D의 크랙을 검출한다.
제어부(8)에 대하여 도 5를 사용하여 설명한다. 도 5는 제어계의 개략 구성을 도시하는 블록도이다. 제어계(80)는 제어부(8)와 구동부(86)와 신호부(87)와 광학계(88)를 구비한다. 제어부(8)는 크게 나누어, 주로 CPU(Central Processor Unit)를 포함하는 제어ㆍ연산부(81)와, 기억 장치(82)와, 입출력 장치(83)와, 버스 라인(84)과, 전원부(85)를 갖는다. 기억 장치(82)는 처리 프로그램 등을 기억하고 있는 RAM을 포함하고 있는 주기억 장치(82a)와, 제어에 필요한 제어 데이터나 화상 데이터 등을 기억하고 있는 HDD를 포함하고 있는 보조 기억 장치(82b)를 갖는다. 입출력 장치(83)는 장치 상태나 정보 등을 표시하는 모니터(83a)와, 오퍼레이터의 지시를 입력하는 터치 패널(83b)과, 모니터를 조작하는 마우스(83c)와, 광학계(88)로부터의 화상 데이터를 취득하는 화상 취득 장치(83d)를 갖는다. 또한, 입출력 장치(83)는 다이 공급부(1)의 XY 테이블(도시하지 않음)이나 본딩 헤드 테이블의 ZY 구동축 등의 구동부(86)를 제어하는 모터 제어 장치(83e)와, 다양한 센서 신호나 조명 장치 등의 스위치 등의 신호부(87)로부터 신호를 취득 또는 제어하는 I/O 신호 제어 장치(83f)를 갖는다. 광학계(88)에는, 웨이퍼 인식 카메라(24), 스테이지 인식 카메라(32), 기판 인식 카메라(44)가 포함된다. 제어ㆍ연산부(81)는 버스 라인(84)을 통해 필요한 데이터를 취득하고, 연산하고, 픽업 헤드(21) 등의 제어나, 모니터(83a) 등에 정보를 보낸다.
도 6은 제1 실시예에 따른 반도체 제조 장치에 있어서의 다이 본딩 공정을 설명하는 플로우차트이다.
제1 실시예의 다이 본딩 공정에서는, 먼저, 웨이퍼 카세트로부터 취출된 웨이퍼(11)를 보유 지지하고 있는 웨이퍼 링(14)이 웨이퍼 보유 지지대(12)에 재치되어 다이 D의 픽업이 행해지는 기준 위치까지 반송된다(이하, 이 동작을 웨이퍼 로딩(공정 P1)이라 함) . 계속해서, 웨이퍼(11)의 배치 위치가 그 기준 위치와 정확하게 일치하도록 미세 조정(웨이퍼 얼라인먼트)을 행한다(공정 P2).
다음에, 웨이퍼(11)가 재치된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동(웨이퍼 피치)시켜, 수평으로 보유 지지함으로써, 최초로 픽업되는 다이 D를 픽업 위치에 배치한다(공정 P3).
계속해서, 웨이퍼 인식 카메라(24)에 의해 취득한 화상으로부터, 다이 D의 외관 검사를 행한다(공정 P4). 다이 외관 검사의 상세에 대해서는 후술한다. 여기서, 다이 D의 외관에 문제 없음으로 판정된 경우에는 후술하는 공정 P5로 진행하고, 문제 있음으로 판정된 경우에는, 그 다이 D를 스킵한 후에 다시 공정 P3을 실시함으로써, 웨이퍼(11)가 재치된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동(웨이퍼 피치)시켜, 다음에 픽업되는 다이 D를 픽업 위치에 배치한다.
상기 공정 P4를 거쳐 양품으로 판정된 픽업 대상의 다이 D는, 웨이퍼 인식 카메라(24)에 의해 픽업 대상의 다이 D의 주면(상면)을 촬영하고, 취득한 화상으로부터 픽업 대상의 다이 D의 상기 픽업 위치로부터의 위치 어긋남량을 산출한다(공정 P5). 이 위치 어긋남량을 기초로 웨이퍼(11)가 재치된 웨이퍼 보유 지지대(12)를 이동시켜, 픽업 대상의 다이 D를 픽업 위치에 정확하게 배치한다.
웨이퍼(11)는 미리 프로버 등의 검사 장치에 의해, 다이마다 검사되어, 다이마다 양호, 불량을 나타내는 맵 데이터가 생성되고, 제어부(8)의 기억 장치(82)에 기억된다. 픽업 대상으로 되는 다이 D가 양품인지, 불량품인지의 판정은 맵 데이터에 의해 행해진다. 다이 D가 불량품인 경우에는, 다이의 외관 검사 인식(공정 P4), 다이 위치 결정 인식(공정 P5), 픽업(공정 P6) 및 본딩(공정 P7)을 실시하지 않고, 웨이퍼(11)가 재치된 웨이퍼 보유 지지대(12)를 소정 피치로 피치 이동(웨이퍼 피치)시켜, 다음에 픽업되는 다이 D를 픽업 위치에 배치한다.
픽업 대상의 다이 D가 정확하게 픽업 위치에 배치된 후, 콜릿(22)을 포함하는 픽업 헤드(21)에 의해 다이싱 테이프(16)로부터 픽업되어, 중간 스테이지(31)에 재치된다(공정 P6). 중간 스테이지(31)에 재치된 다이의 자세 어긋남(회전 어긋남)의 검출을 스테이지 인식 카메라(32)에 의해 촬상하여 행한다. 자세 어긋남이 있는 경우에는 중간 스테이지(31)에 설치된 선회 구동 장치(도시하지 않음)에 의해 실장 위치를 갖는 실장면에 평행한 면에서 중간 스테이지(31)를 선회시켜 자세 어긋남을 보정한다. 콜릿(42)을 포함하는 본딩 헤드(41)에 의해 중간 스테이지(31)로부터 픽업되어, 기판 P 또는 이미 기판 P에 본딩되어 있는 다이에 다이 본딩된다(공정 P7). 다이의 위치 결정 인식을 기판 인식 카메라(44)에 의해 촬상하여 행한다.
이후, 마찬가지의 수순에 따라서 다이 D가 1개씩 다이싱 테이프(16)로부터 박리된다(공정 P8). 불량품을 제외한 모든 다이 D의 픽업이 완료되면, 그들 다이 D를 웨이퍼(11)의 외형으로 보유 지지하고 있던 다이싱 테이프(16) 및 웨이퍼 링(14) 등을 웨이퍼 카세트에 언로딩한다(공정 P9).
다음에, 다이의 외관 검사 인식에 대하여 도 8∼도 12를 사용하여 설명한다. 도 8은 다이의 외관 검사 인식을 설명하기 위한 개념도이다. 도 9는 밀어올림 유닛의 구조를 도시하는 도면이고, (A)는 평면도, (B)는 (A)의 A1-A2 단면도이다. 도 10∼도 12는 다이 변형 기구를 설명하기 위한 도면이며, 도 10의 (A), 도 11의 (A), 도 12의 (A)는 블록부 위의 다이의 평면도이고, 도 10의 (B), 도 11의 (B), 도 12의 (B)는 밀어올림 유닛의 단면도이다.
도 8에 도시한 바와 같이, 다이싱 테이프(16)에 보유 지지된 다이 D의 하방에는 지지부인 밀어올림 유닛(13)이 위치한다. 웨이퍼 인식 카메라(24)는 카메라 본체(241)와 렌즈부(242)를 포함하고, 웨이퍼 인식 카메라(24)의 하방에 링 조명 등의 조명부(25)를 구비한다. 웨이퍼 인식 카메라(24)로 촬상한 화상 데이터는 화상 취득 장치(83d)에 취득된다.
도 9에 도시한 바와 같이, 밀어올림 유닛(13)은 블록부(131)와 흡착부(132)를 구비한다. 블록부(131)는 제1 블록(1311)과 제2 블록(1312)과 제3 블록(1313)을 갖는다. 다이 사이즈보다도 약간 작은 사이즈의 제1 블록(1311)으로부터, 순서대로 제2 블록(1312), 제3 블록(1313)으로 작게 되어 있다. 또한, 제1 블록(1311), 제2 블록(1312) 및 제3 블록(1313)은 각각 독립된 구동부를 갖고 있고, 블록 상승 높이, 속도, 순서(개시 타이밍) 등은 임의로 설정이 가능하다.
밀어올리는 블록을 변경함으로써 다양한 장소에 발생하는 크랙을 검출할 수 있다.
도 10의 (B)에 도시한 바와 같이, 제1 블록(1311), 제2 블록(1312) 및 제3 블록(1313)을 모두 상승시키면, 다이 D의 최외주(제1 블록(1311)의 에지) 부근이 다이 D의 중앙 부근보다 하방으로 구부러지는(상측이 볼록하게 되는) 변형이 발생하므로, 도 10의 (A)에 도시한 바와 같은 다이 D의 최외주 부근에 발생한 크랙의 크랙폭을 확대시킬 수 있다.
도 11의 (B)에 도시한 바와 같이, 제2 블록(1312) 및 제3 블록(1313)을 상승시키거나, 또는 제1 블록(1311), 제2 블록(1312) 및 제3 블록(1313)을 모두 상승시킨 후, 제1 블록(1311)만을 하강시키면, 다이 D의 제2 블록(1312)의 에지 부근이 다이 D의 중앙 부근보다 하방으로 구부러지는(상측이 볼록하게 되는) 변형이 발생하므로, 도 11의 (A)에 도시한 바와 같은 더 내측에 발생한 크랙의 크랙폭을 확대시킬 수 있다.
도 12의 (B)에 도시한 바와 같이, 제3 블록(1313)을 상승시키거나, 또는 제1 블록(1311), 제2 블록(1312) 및 제3 블록(1313)을 모두 상승시킨 후, 제1 블록(1311) 블록, 제2 블록(1312)을 차례차례로 하강시키면, 다이 D의 제3 블록(1313)의 에지 부근이 다이 D의 중앙 부근보다 하방으로 구부러지는(상측이 볼록하게 되는) 변형이 발생하므로, 도 12의 (A)에 도시한 바와 같은 중앙 부근에 발생한 크랙의 크랙폭을 확대시킬 수 있다.
다이 크랙 검출에서는, 미리 크랙이 없는 다이의 화상(이하, 원화상이라 함)을 촬상/보관해 두고, 새로운 다이의 화상(이하, 검사 화상이라 함)과의 차분으로부터, 다이 표면 위의 이물로서 검출한다. 또한, 크랙은 이물이 연속적으로 발생하고 있는 것이며, 폭과 길이의 비율이 매우 큰 이물로 정의한다.
원화상을, 도 9의 밀어올림 없음의 상태 및 도 10∼도 12의 각 블록 밀어올림 상태에서 각각 취득하여 합계 4매 취득해 둔다. 검사 화상도 원화상과 동일 상태에서 『사전 밀어올림 모드』의 타이밍에서 합계 4매 취득한다. 각 블록 밀어올림 높이/속도는, 가능한 한 낮게/느리게 하여, 다이에의 스트레스를 저감시킨다. 이때, 마이크로 크랙이 진행되지 않고 폭을 확대할 수 있는 것이 바람직하다.
<변형예 1>
제1 실시예는, 제1 블록, 제2 블록, 제3 블록의 각각을 상승시켜 설정에 따라서 다이를 위로 볼록 형태로 변형시켜 크랙을 검출하는 것이지만, 제1 실시예의 변형예(제1 변형예)에서는, 각 블록을 외측보다 상승시키거나, 일단 모든 블록을 상승시킨 후, 내측의 제3 블록보다 하강시켜, 다이를 상면측으로 오목(하면측으로 볼록)하게 변형시켜 크랙을 검출하는 것이다.
또한, 각 블록이 도 9의 밀어올림 유닛의 흡착면보다 내려가도록 구성하고, 다이를 흡착한 상태에서, 제1 블록, 제2 블록, 제3 블록의 각각을 흡착면으로부터 하강시켜, 다이를 아래로 오목 형상으로 변형시켜 크랙을 검출하도록 해도 된다.
즉, 크랙 위치를 기점으로 크랙의 좌우의 면의 각도가 상이하기 때문에, 평행면에 일치한 조명 상태에서는, 각도가 상이한 면의 명도가 상이하여 검출하는 것이 가능해진다.
또한, 제1 실시예의 다이를 위로 볼록 상태로 한 변형과 제1 변형예의 다이를 아래로 오목 형태로 변형시킨 검사를 양쪽 실시하는 것도 가능하다.
이와 같이, 변형 상태를 변경함으로써 다양한 장소에 발생하는 크랙을 검출할 수 있을 가능성이 높아진다.
[실시예 2]
제2 실시예에 따른 다이 본더에 대하여 도 13∼도 17을 사용하여 설명한다. 도 13은 다이의 외관 검사 인식을 설명하기 위한 개념도이다. 도 14는 실시예에 따른 중간 스테이지의 구조를 도시하는 단면도이다. 도 15는 제2 실시예에 따른 중간 스테이지의 구조를 설명하기 위한 도면이며, (A)는 평면도, (B)는 단면도이다. 도 16은 다이 변형을 설명하기 위한 도면이며, (A)는 진공 흡인 시의 단면도, (B)는 에어 압력 시의 단면도이다. 도 17은 제2 실시예에 따른 반도체 제조 장치에 있어서의 다이 본딩 공정을 설명하는 플로우차트이다.
제2 실시예에 따른 다이 본더의 구성은 중간 스테이지를 제외하고 제1에 따른 다이 본더와 마찬가지이다. 본 실시예에서는 스테이지 인식 카메라(32)를 사용하여 다이 D의 크랙을 검출한다.
도 13에 도시한 바와 같이, 다이 D의 하방에는 지지부인 중간 스테이지(31)가 위치한다. 스테이지 인식 카메라(32)는 카메라 본체(321)와 렌즈부(322)를 포함하고, 스테이지 인식 카메라(32)의 하방에 링 조명 등의 조명부(33)를 구비한다. 스테이지 인식 카메라(32)로 촬상한 화상 데이터는 화상 취득 장치(83d)에 취득된다.
제2 실시예에 따른 중간 스테이지의 설명에 앞서서, 제1 실시예에 따른 중간 스테이지에 대하여 도 14를 사용하여 설명한다.
제1 실시예에 따른 중간 스테이지(31)는 다이 D가 재치되는 스테이지(311)와 스테이지(311)를 지지하는 스테이지 베이스(312)를 포함한다. 스테이지(311)에는 복수의 흡착 구멍(313) 및 복수의 흡착 구멍(313)에 접속하는 공동(314)이 형성되고, 스테이지 베이스(312)에는 공동(314)에 접속되는 배출로(315)가 형성된다. 흡착 구멍(313), 공동(314) 및 배출로(315)를 통해 진공 흡인되어, 다이 D는 스테이지(311)의 상면에 흡착된다.
다음에, 제2 실시예에 따른 중간 스테이지에 대하여 도 15를 사용하여 설명한다.
제2 실시예에 따른 중간 스테이지(31A)는 다이 D가 재치되는 스테이지(311A)와 스테이지(311A)를 지지하는 스테이지 베이스(312A)로 구성된다. 다이 D 하면에 있는 스테이지(311A)에는, 복수의 진공 흡착 구멍(313), 복수의 진공 흡착 구멍(313)에 접속되는 공동(314) 및 개구부(316)가 형성되고, 스테이지 베이스(312A)에는 공동(314)에 접속되는 배출로(315) 및 개구부(316)에 접속되는 급배로(317)가 형성된다. 개구부(316)는 스테이지(311A)의 중앙부에 다이 D의 사이즈에 따른 크기로 형성된다. 흡착 구멍(313)은 다이 D의 에지 부근에 개구부(316)와는 독립하여 형성된다. 흡착 구멍(313)으로부터 배출로(315)의 경로와 개구부(316)로부터 급배로(317)의 경로는 각각 독립된 경로로 되어 있다.
흡착 구멍(313)에 접속되는 배출로(315)에는 배관(341), 전자 밸브(34), 배관(351) 및 진공원(35)이 접속되어 있다. 진공원(35)에 의해 스테이지(311A) 위에 놓인 다이 D를 흡착 고정한다. 또한, 다이 D의 흡착 고정의 목적은, 다이 D의 위치의 고정과 다이 D의 휨에 의한 인식 에러 대응이다.
개구부(316)에 접속되는 급배로(317)에는 배관(361), 유속 제어용 스피드 컨트롤러(36), 배관(371), 압력 조절용 레귤레이터(37), 배관(381), 전자 밸브(38), 배관(391) 및 진공원(39)이 접속되어 있다. 또한, 배관(391)에는 배관(392) 및 에어 공급원(3A)이 접속되어 있다. 또한, 유속 제어용 스피드 컨트롤러(36)는 없어도 된다. 크랙 검출 시에, 다이 D를 흡착 고정한 상태에 있어서, 진공원(39)에 의한 진공 흡착력에 의해 도 16의 (A)에 도시한 바와 같이 다이 D를 변형시키고, 에어 공급원(3A)에 의한 에어 압력에 의해 도 16의 (B)에 도시한 바와 같이 다이 D를 변형시킨다. 도 16의 (A)에서는 다이 D의 개구부(316)의 에지 부근에 있어서 다이 D의 상측이 볼록하게 변형되어 크랙이 확대되고, 도 16의 (B)에서는 다이 D의 개구부(316)의 에지보다 내측에 있어서 다이 D의 상측이 볼록하게 변형되어 크랙이 확대된다.
도 17은 제2 실시예에 따른 반도체 제조 장치에 있어서의 다이 본딩 공정을 설명하는 플로우차트이다. 제2 실시예의 다이 본딩 공정은 제1 실시예의 다이 본딩 공정의 공정 P3과 공정 P5 사이의 다이 외관 검사 인식 공정(공정 P4)은 행하지 않고, 제1 실시예의 다이 본딩 공정의 공정 P6과 공정 P7 사이에서 다이 외관 검사 인식 공정(공정 P4A)을 행한다.
공정 P4A에 대하여 이하 설명한다. 스테이지 인식 카메라(32)에 의해 취득한 화상으로부터, 다이 D의 외관 검사를 행한다. 다이 외관 검사의 상세에 대해서는 후술한다. 여기서, 다이 D의 외관에 문제 없음으로 판정된 경우에는 후술하는 공정 P7로 진행하고, 문제 있음으로 판정된 경우에는, 공정 PA로 진행하여 모니터(83a)에 에러 표시한다.
다음에, 다이 외관 검사에 대하여 이하 설명한다. 원화상은 개구부(316)로부터의 진공 흡인과 에어 공급이 없는 상태, 개구부(316)로부터의 진공 흡인에 의해 다이를 변형시킨 상태 및 에어 공급에 의해 다이를 변형시킨 상태에서 미리 취득해 둔다. 또한, 검사 화상은 개구부(316)로부터의 진공 흡인과 에어 공급이 없는 상태, 개구부(316)로부터의 진공 흡인에 의해 다이를 변형시킨 상태 및 에어 공급에 의해 다이를 변형시킨 상태에서 취득한다. 원화상 및 검사 화상 취득의 양쪽 타이밍에 있어서의 진공 흡인 및 에어 공급의 유무는, 전자 밸브(38)에 의해 제어한다. 또한, 다이 D를 변형시키기 위한 진공압 및 에어 압력은, 마이크로 크랙이 발생하지 않은 양품 다이가 파손되지 않도록, 압력 조절용 레귤레이터(37), 유속 제어용 스피드 컨트롤러(36)에 의해 미리 조정해 둔다. 이 조정값은 대상 다이가 변경될 때마다, 최적값으로 조정한다. 압력 조절용 레귤레이터(37)를 전공 레귤레이터로 변경함으로써, 대상 다이마다 변경하는 압력을 프로그램 제어하는 것이 가능해진다.
실시예 1의 다이 외관 검사 인식(공정 P4)과 실시예 2의 다이 외관 검사 인식(공정 P4A)의 양쪽의 다이 외관 검사 인식을 행하도록 해도 된다. 밀어올림 블록에 의한 다이 변형 개소와 개구부에 의한 다이 변형 개소를 상이하게 하면, 마이크로 크랙의 검출 개소가 많아져, 보다 많은 마이크로 크랙을 검출할 수 있다.
<변형예 2>
제2 실시예의 변형예(제2 변형예)에 대하여 도 18을 사용하여 설명한다. 도 18은 제2 변형예에 따른 다이 변형을 설명하기 위한 도면이며, (A1)은 진공압이 큰 진공 흡인 시의 단면도, (A2)는 진공압이 중위인 진공 흡인 시의 단면도, (A3)은 진공압이 작은 진공 흡인 시의 단면도, (B1)은 에어압이 큰 에어 압력 시의 단면도, (B2)는 에어압이 중위인 에어 압력 시의 단면도, (B3)은 에어압이 작은 에어 압력 시의 단면도이다.
제2 변형예는, 공동(314)을 다이 D의 크기에 맞추어 가능한 한 크게 구성하고, 접속된 진공 흡착압 및 에어압의 조정 기능에 의해, 도 18에 도시한 바와 같이, 복수의 진공 흡착압과 복수의 에어압을 설정하여 다이를 변형시키고, 복수의 변형 상태에서 다이를 촬상하여 다이 외관 검사 인식 공정(공정 P4A)을 행한다. 진공압 또는 에어압이 클 때는 다이의 중앙 부근의 크랙을 검출할 수 있고, 진공압 또는 에어압이 중위일 때는 다이의 중앙과 단부의 중간 부근의 크랙을 검출할 수 있고, 진공압 또는 에어압이 작을 때는 다이의 외주 부근의 크랙을 검출할 수 있다. 마이크로 크랙의 검출 감도는 크랙의 발생 위치와 다이의 변형량에 따라 상이하고, 보다 광범위에서 많은 변형 상태에서 촬상한 화상에서 비교함으로써 검출할 수 있을 가능성이 높아진다.
이와 같이, 변형량을 변경함으로써 다양한 장소에 발생하는 크랙을 검출할 수 있다.
이상, 본 발명자들에 의해 이루어진 발명을 실시 형태 및 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태 및 실시예에 한정되는 것은 아니고, 다양하게 변경 가능한 것은 물론이다.
예를 들어, 실시예에서는 밀어올림 유닛의 블록수는 3개인 예를 설명하였지만, 2개여도 4개 이상이어도 된다. 4개 이상의 경우, 3개의 블록과 비교하여, 보다 크랙 검출 범위가 상세해질 수 있다.
또한, 실시예에서는 다이 외관 검사 인식 후에 다이 위치 결정 인식을 행하고 있지만, 다이 위치 결정 인식 후에 다이 외관 검사 인식을 행해도 된다.
또한, 실시예에서는 웨이퍼의 이면에 DAF가 접착되어 있지만, DAF는 없어도 된다.
또한, 실시예에서는 중간 스테이지를 구비하고 있지만, 중간 스테이지가 없어도 된다. 이 경우, 픽업 헤드와 본딩 헤드는 겸용해도 된다.
또한, 실시예에서는 다이의 표면을 위로 하여 본딩되지만, 다이를 픽업 후 다이의 표리를 반전시켜, 다이의 이면을 위로 하여 본딩해도 된다. 이 경우, 중간 스테이지는 설치하지 않아도 된다. 이 장치는 플립 칩 본더라 한다.
또한, 실시예에서는 본딩 헤드를 구비하지만, 본딩 헤드가 없어도 된다. 이 경우에는, 픽업된 다이는 용기 등에 재치된다. 이 장치는 픽업 장치라 한다.
10 : 다이 본더
1 : 다이 공급부
13 : 밀어올림 유닛
131 : 블록부
1311 : 제1 블록
1312 : 제2 블록
1313 : 제3 블록
132 : 흡착부
2 : 픽업부
24 : 웨이퍼 인식 카메라
3 : 얼라인먼트부
31 : 중간 스테이지
311 : 스테이지
312 : 스테이지 베이스
313 : 흡착 구멍
316 : 개구부
32 : 스테이지 인식 카메라
4 : 본딩부
41 : 본딩 헤드
42 : 콜릿
44 : 기판 인식 카메라
5 : 반송부
8 : 제어부
BS : 본딩 스테이지
D : 다이
P : 기판

Claims (30)

  1. 웨이퍼를 보유 지지하는 웨이퍼 보유 지지대와 웨이퍼로부터 다이를 밀어올리는 밀어올림 유닛을 구비하는 다이 공급부와,
    상기 밀어올림 유닛 상방의 다이의 자세를 촬상하는 촬상부와,
    상기 밀어올림 유닛에 의해 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키고, 상기 촬상부에 의해 상기 다이의 상면을 촬상하는 제어부
    를 구비하고,
    상기 웨이퍼 보유 지지대는,
    상기 다이가 접착된 다이싱 테이프를 보유 지지하는 웨이퍼 링과,
    상기 다이싱 테이프를 인장하여 확장하는 익스팬더
    를 구비하고,
    상기 밀어올림 유닛은,
    상기 다이를 밀어올리는 블록부와,
    상기 다이의 주변의 상기 다이싱 테이프를 흡착하는 흡착부
    를 구비하고,
    상기 블록부는 복수의 블록을 구비하고,
    상기 블록부의 외주는 상기 다이의 외주보다도 작고,
    상기 제어부는,
    상기 복수의 블록 중 모든 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 제1 상태와,
    상기 복수의 블록 중 외측의 블록을 내측의 블록보다도 낮은 상태에서, 상기 내측의 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 제2 상태에서 상기 다이를 상기 촬상부에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 제1 상태 및 상기 제2 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제1 상태 및 상기 제2 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  2. 웨이퍼를 보유 지지하는 웨이퍼 보유 지지대와 웨이퍼로부터 다이를 밀어올리는 밀어올림 유닛을 구비하는 다이 공급부를 구비하고,
    상기 밀어올림 유닛 상방의 다이의 자세를 촬상하는 촬상부와,
    상기 밀어올림 유닛에 의해 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키고, 상기 촬상부에 의해 상기 다이의 상면을 촬상하는 제어부
    를 구비하고
    상기 웨이퍼 보유 지지대는,
    상기 다이가 접착된 다이싱 테이프를 보유 지지하는 웨이퍼 링과,
    상기 다이싱 테이프를 인장하여 확장하는 익스팬더
    를 구비하고
    상기 밀어올림 유닛은,
    상기 다이를 밀어올리는 블록부와,
    상기 다이의 주변의 상기 다이싱 테이프를 흡착하는 흡착부
    를 구비하고,
    상기 블록부는 복수의 블록을 구비하고,
    상기 블록부의 외주는 상기 다이의 외주보다도 작고,
    상기 제어부는,
    상기 복수의 블록 중 모든 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 제1 상태와,
    상기 복수의 블록 중 내측의 블록을 외측의 블록보다도 낮은 상태에서, 상기 외측의 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키는 제3 상태에서 상기 다이를 상기 촬상부에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 제1 상태 및 상기 제3 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제1 상태 및 상기 제3 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  3. 웨이퍼를 보유 지지하는 웨이퍼 보유 지지대와 웨이퍼로부터 다이를 밀어올리는 밀어올림 유닛을 구비하는 다이 공급부를 구비하고,
    상기 밀어올림 유닛 상방의 다이의 자세를 촬상하는 촬상부와,
    상기 밀어올림 유닛에 의해 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키고, 상기 촬상부에 의해 상기 다이의 상면을 촬상하는 제어부
    를 구비하고,
    상기 웨이퍼 보유 지지대는,
    상기 다이가 접착된 다이싱 테이프를 보유 지지하는 웨이퍼 링과,
    상기 다이싱 테이프를 인장하여 확장하는 익스팬더
    를 구비하고,
    상기 밀어올림 유닛은,
    상기 다이를 밀어올리는 블록부와,
    상기 다이의 주변의 상기 다이싱 테이프를 흡착하는 흡착부
    를 구비하고,
    상기 블록부는 복수의 블록을 구비하고,
    상기 블록부의 외주는 상기 다이의 외주보다도 작고,
    상기 제어부는,
    상기 흡착부로 상기 다이를 흡착하고, 상기 복수의 블록의 각각 블록을 상기 흡착부의 상면보다도 하강시킴으로써 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키고, 상기 다이의 각각의 상태를 상기 촬상부에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  4. 제1항에 있어서,
    상기 블록부는,
    최외주에 설치되는 제1 블록과,
    상기 제1 블록의 내측에 설치되는 제2 블록과,
    상기 제2 블록의 내측에 설치되는 제3 블록
    을 구비하고,
    상기 제어부는,
    (a) 상기 제1 블록이 상기 제2 블록 및 상기 제3 블록보다도 낮은 상태이고, 상기 제2 블록 및 제3 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 상태와,
    (b) 상기 제1 블록 및 상기 제2 블록이 상기 제3 블록보다도 낮은 상태이고, 상기 제3 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 상태
    에서 상기 다이를 상기 촬상부에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 (a) 상태 및 상기 (b) 상태의 각각의 상태에서 촬상한 원화상과,
    검사 대상의 다이에 대하여, 상기 (a) 상태 및 상기 (b) 상태의 각각의 상태에서 촬상한 검사 화상
    을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  5. 제2항에 있어서,
    상기 블록부는,
    최외주에 설치되는 제1 블록과,
    상기 제1 블록의 내측에 설치되는 제2 블록과,
    상기 제2 블록의 내측에 설치되는 제3 블록
    을 구비하고,
    상기 제어부는,
    (c) 상기 제2 블록 및 제3 블록이 상기 제1 블록보다도 낮은 상태이고, 상기 제1 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키는 상태와,
    (d) 상기 제3 블록이 상기 제1 블록 및 상기 제2 블록보다도 낮은 상태이고, 상기 제1 블록 및 상기 제2 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키는 상태
    에서 상기 다이를 상기 촬상부에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 (c) 상태 및 상기 (d) 상태의 각각의 상태에서 촬상한 원화상과,
    검사 대상의 다이에 대하여, (c) 상태 및 상기 (d) 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 다이를 이미 본딩되어 있는 다이 위에 본딩하는 본딩 헤드를 갖는 본딩부를 더 구비하는 반도체 제조 장치.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 다이를 픽업하는 픽업 헤드를 더 구비하는 반도체 제조 장치.
  8. 제7항에 있어서,
    상기 픽업된 다이를 기판 또는 이미 본딩된 다이 위에 본딩하는 본딩부를 더 구비하는 반도체 제조 장치.
  9. 제8항에 있어서,
    중간 스테이지를 더 구비하고,
    상기 픽업된 다이는 상기 중간 스테이지에 재치되고,
    상기 본딩부는 상기 중간 스테이지에 재치된 다이를 상기 기판 또는 이미 상기 기판에 본딩된 다이 위에 본딩하도록 구성되는 반도체 제조 장치.
  10. 제9항에 있어서,
    상기 픽업된 다이는 상하 반전되고,
    상기 본딩부는 상기 상하 반전된 다이를 상기 기판에 본딩하도록 구성되는 반도체 제조 장치.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서, 또한,
    상기 블록부 중 어느 블록도 상기 다이를 밀어올리지 않음으로써 상기 다이를 변형시키지 않은 제4 상태에서 상기 다이를 상기 촬상부에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 제4 상태에서 촬상한 원화상과,
    검사 대상의 다이에 대하여, 상기 제4 상태에서 촬상한 검사 화상
    을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  12. 다이를 픽업하는 픽업 헤드와,
    상기 픽업된 다이가 재치되는 중간 스테이지와,
    상기 중간 스테이지에 재치된 다이를 기판 또는 이미 기판에 본딩된 다이 위에 본딩하는 본딩 헤드와,
    상기 중간 스테이지 상방의 다이의 자세를 촬상하는 촬상부와,
    상기 중간 스테이지에서 상기 다이의 상면측으로 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키고, 상기 촬상부에 의해 상기 다이의 상면을 촬상하는 제어부
    를 구비하고,
    상기 중간 스테이지는,
    상기 다이의 외주 부근을 진공 흡착하는 흡착 구멍과,
    상기 다이의 중앙 부근을 진공 흡인 또는 에어 분출하는 개구부
    를 구비하고,
    상기 흡착 구멍은 제1 경로로 진공원에 접속되고,
    상기 개구부는 상기 제1 경로와는 독립된 제2 경로로 진공원 또는 에어원에 접속되고,
    상기 제어부는,
    상기 흡착 구멍에서 상기 다이를 흡착하고, 상기 개구부에서 상기 다이를 진공 흡인하여 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키는 제1 상태와, 상기 흡착 구멍에서 상기 다이를 흡착하고, 상기 개구부에서 상기 다이를 에어 분출하여 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 제2 상태에서 상기 다이를 상기 촬상부에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 제1 상태 및 상기 제2 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제1 상태 및 상기 제2 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  13. 다이를 픽업하는 픽업 헤드와,
    상기 픽업된 다이가 재치되는 중간 스테이지와,
    상기 중간 스테이지에 재치된 다이를 기판 또는 이미 기판에 본딩된 다이 위에 본딩하는 본딩 헤드와,
    상기 중간 스테이지 상방의 다이의 자세를 촬상하는 촬상부와,
    상기 중간 스테이지에서 상기 다이의 상면측으로 볼록하게 되는 개소를 형성하도록 상기 다이를 변형시키고, 상기 촬상부에 의해 상기 다이의 상면을 촬상하는 제어부
    를 구비하고,
    상기 중간 스테이지는,
    상기 다이의 외주 부근을 진공 흡착하는 흡착 구멍과,
    상기 다이의 중앙 부근을 진공 흡인 또는 에어 분출하는 개구부
    를 구비하고,
    상기 흡착 구멍은 제1 경로로 진공원에 접속되고,
    상기 개구부는 상기 제1 경로와는 독립된 제2 경로로 진공원 또는 에어원에 접속되고,
    상기 제어부는,
    상기 흡착 구멍에서 상기 다이를 흡착하고 상기 개구부에서 상기 다이를 진공 흡인하여 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키는 제1 상태에서 상기 다이를 상기 촬상부에 의해 촬상하고,
    제1 상태는 복수의 진공압으로 진공 흡인한 복수의 상태를 포함하고,
    크랙이 없는 다이에 대하여, 상기 제1 상태의 상기 복수의 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제1 상태의 상기 복수의 상태의 각각에서 촬상한 검사 화상을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  14. 제12항 또는 제13항에 있어서,
    상기 제어부는, 상기 진공원으로부터의 진공압 및 상기 에어원으로부터의 에어압을, 임의로 설정하도록 구성되는 반도체 제조 장치.
  15. 제12항 또는 제13항에 있어서,
    상기 개구부는, 상기 다이의 크기와 동등 또는 상기 다이의 외주부를 보유 지지하는 위치를 제외한 크기인 반도체 제조 장치.
  16. 다이를 픽업하는 픽업 헤드와,
    상기 픽업된 다이가 재치되는 중간 스테이지와,
    상기 중간 스테이지에 재치된 다이를 기판 또는 이미 기판에 본딩된 다이 위에 본딩하는 본딩 헤드와,
    상기 중간 스테이지 상방의 다이의 자세를 촬상하는 촬상부와,
    상기 중간 스테이지에서 상기 다이의 상면측으로 볼록하게 되는 개소를 형성하도록 상기 다이를 변형시키고, 상기 촬상부에 의해 상기 다이의 상면을 촬상하는 제어부
    를 구비하고,
    상기 중간 스테이지는,
    상기 다이의 외주 부근을 진공 흡착하는 흡착 구멍과,
    상기 다이의 중앙 부근을 진공 흡인 또는 에어 분출하는 개구부
    를 구비하고,
    상기 흡착 구멍은 제1 경로로 진공원에 접속되고,
    상기 개구부는 상기 제1 경로와는 독립된 제2 경로로 진공원 또는 에어원에 접속되고,
    상기 제어부는,
    상기 흡착 구멍에서 상기 다이를 흡착하고 상기 개구부에서 상기 다이를 에어 분출하여 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 제2 상태에서 상기 다이를 상기 촬상부에 의해 촬상하고,
    제2 상태는 복수의 에어압으로 에어 분출한 복수의 상태를 포함하고,
    크랙이 없는 다이에 대하여, 상기 제2 상태의 상기 복수의 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제2 상태의 상기 복수의 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  17. 제12항, 제13항, 및 제16항 중 어느 한 항에 있어서,
    상기 제어부는, 또한,
    상기 흡착 구멍에서 상기 다이를 흡착하고 상기 개구부에서 진공 흡인도 에어 분출도 하지 않은 제3 상태에서
    크랙이 없는 다이에 대하여, 상기 제3 상태에서 촬상한 원화상과,
    검사 대상의 다이에 대하여, 상기 제3 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하도록 구성되는 반도체 제조 장치.
  18. 제16항에 있어서,
    상기 제어부는, 상기 진공원으로부터의 진공압 및 상기 에어원으로부터의 에어압을, 임의로 설정하도록 구성되는 반도체 제조 장치.
  19. 제16항에 있어서,
    상기 개구부는, 상기 다이의 크기와 동등 또는 상기 다이의 외주부를 보유 지지하는 위치를 제외한 크기인 반도체 제조 장치.
  20. 제12항, 제13항, 제16항, 제18항, 및 제19항 중 어느 한 항에 있어서,
    웨이퍼를 보유 지지하는 웨이퍼 보유 지지대와 웨이퍼로부터 다이를 밀어올리는 밀어올림 유닛을 구비하는 다이 공급부를 더 구비하는 반도체 제조 장치.
  21. (a) 다이를 보유 지지하는 웨이퍼 보유 지지대를 픽업 위치로 이동시키는 공정과,
    (b) 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키는 공정과,
    (c) 촬상 장치를 사용하여 상기 (b) 공정에서 변형시킨 다이의 상면의 외관을 검사하는 공정과,
    (d) 상기 촬상 장치를 사용하여 상기 다이의 위치 결정을 행하는 공정을 구비하고,
    상기 (b) 공정은 상기 다이의 하방으로부터 블록부를 밀어올려 행하고,
    상기 촬상 장치는, 상기 웨이퍼 보유 지지대의 다이를 촬상하는 웨이퍼 인식 카메라이고,
    상기 블록부는 복수의 블록을 구비하고,
    상기 블록부의 외주는 상기 다이의 외주보다도 작고,
    상기 (c) 공정은,
    상기 복수의 블록의 모든 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 제1 상태와,
    상기 복수의 블록 중 외측의 블록을 내측의 블록보다도 낮은 상태에서, 상기 내측의 블록으로 상기 다이를 밀어올려 상기 다이의 상면측으로 볼록하게 되도록 상기 다이를 변형시키는 제2 상태에서 상기 다이를 촬상하고,
    크랙이 없는 다이에 대하여, 상기 제1 상태 및 상기 제2 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제1 상태 및 상기 제2 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
  22. (a) 다이를 보유 지지하는 웨이퍼 보유 지지대를 픽업 위치로 이동시키는 공정과,
    (b) 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키는 공정과,
    (c) 촬상 장치를 사용하여 상기 (b) 공정에서 변형시킨 다이의 상면 외관을 검사하는 공정과,
    (d) 상기 촬상 장치를 사용하여 상기 다이의 위치 결정을 행하는 공정
    을 구비하고,
    상기 (b) 공정은 상기 다이의 하방으로부터 블록부를 밀어올려 행하고,
    상기 촬상 장치는 상기 웨이퍼 보유 지지대의 다이를 촬상하는 웨이퍼 인식 카메라이고,
    상기 블록부는 복수의 블록을 구비하고,
    상기 블록부의 외주는 상기 다이의 외주보다도 작고,
    상기 (c) 공정은,
    상기 복수의 블록의 모든 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 제1 상태와,
    상기 복수의 블록 중 내측의 블록을 외측의 블록보다도 낮은 상태에서, 상기 외측의 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키는 제3 상태에서 상기 다이를 상기 촬상 장치에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 제1 상태 및 상기 제3 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제1 상태 및 상기 제3 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
  23. (a) 다이를 보유 지지하는 웨이퍼 보유 지지대를 픽업 위치로 이동시키는 공정과,
    (b) 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키는 공정과,
    (c) 촬상 장치를 사용하여 상기 (b) 공정에서 변형시킨 다이의 상면 외관을 검사하는 공정과,
    (d) 상기 촬상 장치를 사용하여 상기 다이의 위치 결정을 행하는 공정
    을 구비하고,
    상기 (b) 공정은 상기 다이의 하방으로부터 블록부를 밀어올려 행하고,
    상기 촬상 장치는 상기 웨이퍼 보유 지지대의 다이를 촬상하는 웨이퍼 인식 카메라이고,
    상기 블록부는,
    복수의 블록을 구비하고,
    상기 블록부의 외주는 상기 다이의 외주보다도 작고,
    상기 (c) 공정은,
    흡착부로 상기 다이를 흡착하고, 상기 복수의 블록의 각각 블록을 상기 흡착부의 상면보다도 하강시킴으로써 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키고, 상기 다이의 각각의 상태를 상기 촬상 장치에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
  24. 제21항에 있어서,
    상기 블록부는,
    최외주에 설치되는 제1 블록과,
    상기 제1 블록의 내측에 설치되는 제2 블록과,
    상기 제2 블록의 내측에 설치되는 제3 블록
    을 구비하고,
    상기 (c) 공정은,
    (C) 상기 제1 블록이 상기 제2 블록 및 상기 제3 블록보다도 낮은 상태이고, 상기 제2 블록 및 상기 제3 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 상태와,
    (D) 상기 제1 블록 및 상기 제2 블록이 상기 제3 블록보다도 낮은 상태이고, 상기 제3 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 상태
    에서 상기 다이를 촬상하고,
    크랙이 없는 다이에 대하여, 상기 (C) 상태 및 상기 (D) 상태의 각각의 상태에서 촬상한 원화상과,
    검사 대상의 다이에 대하여, 상기 (C) 상태 및 상기 (D) 상태의 각각의 상태에서 촬상한 검사 화상
    을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
  25. 제22항에 있어서,
    상기 블록부는,
    최외주에 설치되는 제1 블록과,
    상기 제1 블록의 내측에 설치되는 제2 블록과,
    상기 제2 블록의 내측에 설치되는 제3 블록
    을 구비하고,
    상기 (c) 공정은,
    (C) 상기 제2 블록 및 상기 제3 블록이 상기 제1 블록보다도 낮은 상태이고, 상기 제1 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 볼록하게 되도록 상기 다이를 변형시키는 상태와,
    (D) 상기 제3 블록이 상기 제1 블록 및 상기 제2 블록보다도 낮은 상태이고, 상기 제1 블록 및 상기 제2 블록으로 상기 다이를 밀어올려 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키는 상태
    에서 상기 다이를 촬상하고,
    크랙이 없는 다이에 대하여, 상기 (C) 상태 및 상기 (D) 상태의 각각의 상태에서 촬상한 원화상과,
    검사 대상의 다이에 대하여, 상기 (C) 상태 및 상기 (D) 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
  26. (a) 다이를 보유 지지하는 웨이퍼 보유 지지대를 픽업 위치로 이동시키는 공정과,
    (b) 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키는 공정과,
    (c) 촬상 장치를 사용하여 상기 (b) 공정에서 변형시킨 다이의 상면 외관을 검사하는 공정과,
    (d) 상기 촬상 장치를 사용하여 상기 다이의 위치 결정을 행하는 공정
    을 구비하고,
    상기 (b) 공정은 상기 다이가 재치되는 중간 스테이지에서 행하고,
    상기 촬상 장치는 상기 중간 스테이지의 다이를 촬상하는 스테이지 인식 카메라이고,
    상기 중간 스테이지는,
    상기 다이의 외주 부근을 진공 흡착하는 흡착 구멍과,
    상기 다이의 중앙 부근을 진공 흡인 또는 에어 분출하는 개구부
    를 구비하고,
    상기 흡착 구멍은 제1 경로로 진공원에 접속되고,
    상기 개구부는 상기 제1 경로와는 독립된 제2 경로로 진공원 또는 에어원에 접속되고,
    상기 (c) 공정은,
    상기 흡착 구멍에서 상기 다이를 흡착하고 상기 개구부에서 상기 다이를 진공 흡인한 제1 상태와, 상기 흡착 구멍에서 상기 다이를 흡착하고 상기 개구부에서 상기 다이를 에어 분출한 제2 상태에서 상기 다이를 촬상하고,
    크랙이 없는 다이에 대하여, 상기 제1 상태 및 상기 제2 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제1 상태 및 상기 제2 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
  27. (a) 다이를 보유 지지하는 웨이퍼 보유 지지대를 픽업 위치로 이동시키는 공정과,
    (b) 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키는 공정과,
    (c) 촬상 장치를 사용하여 상기 (b) 공정에서 변형시킨 다이의 상면 외관을 검사하는 공정과,
    (d) 상기 촬상 장치를 사용하여 상기 다이의 위치 결정을 행하는 공정
    을 구비하고,
    상기 (b) 공정은 상기 다이가 재치되는 중간 스테이지에서 행하고,
    상기 촬상 장치는 상기 중간 스테이지의 다이를 촬상하는 스테이지 인식 카메라이고,
    상기 중간 스테이지는,
    상기 다이의 외주 부근을 진공 흡착하는 흡착 구멍과,
    상기 다이의 중앙 부근을 진공 흡인 또는 에어 분출하는 개구부를 구비하고,
    상기 흡착 구멍은 제1 경로로 진공원에 접속되고,
    상기 개구부는 상기 제1 경로와는 독립된 제2 경로로 진공원 또는 에어원에 접속되고,
    상기 (c) 공정은,
    상기 흡착 구멍에서 상기 다이를 흡착하고 상기 개구부에서 상기 다이를 진공 흡인하여 상기 다이의 상면측이 오목하게 되도록 상기 다이를 변형시키는 제1 상태에서 상기 다이를 상기 촬상 장치에 의해 촬상하고,
    제1 상태는 복수의 진공압으로 진공 흡인한 복수의 상태를 포함하고,
    크랙이 없는 다이에 대하여, 상기 제1 상태의 상기 복수의 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제1 상태의 상기 복수의 상태의 각각에서 촬상한 검사 화상을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
  28. (a) 다이를 보유 지지하는 웨이퍼 보유 지지대를 픽업 위치로 이동시키는 공정과,
    (b) 상기 다이의 상면측으로 볼록 또는 오목하게 되는 개소를 형성하도록 상기 다이를 변형시키는 공정과,
    (c) 촬상 장치를 사용하여 상기 (b) 공정에서 변형시킨 다이의 상면 외관을 검사하는 공정과,
    (d) 상기 촬상 장치를 사용하여 상기 다이의 위치 결정을 행하는 공정
    을 구비하고,
    상기 (b) 공정은 상기 다이가 재치되는 중간 스테이지에서 행하고,
    상기 촬상 장치는 상기 중간 스테이지의 다이를 촬상하는 스테이지 인식 카메라이고,
    상기 중간 스테이지는,
    상기 다이의 외주 부근을 진공 흡착하는 흡착 구멍과,
    상기 다이의 중앙 부근을 진공 흡인 또는 에어 분출하는 개구부를 구비하고,
    상기 흡착 구멍은 제1 경로로 진공원에 접속되고,
    상기 개구부는 상기 제1 경로와는 독립된 제2 경로로 진공원 또는 에어원에 접속되고,
    상기 (c) 공정은,
    상기 흡착 구멍에서 상기 다이를 흡착하고 상기 개구부에서 상기 다이를 에어 분출한 제2 상태에서 상기 다이를 촬상하고,
    상기 제2 상태는 복수의 에어압으로 에어 분출한 복수의 상태를 포함하고,
    크랙이 없는 다이에 대하여, 상기 제2 상태의 상기 복수의 상태의 각각의 상태에서 촬상한 원화상과, 검사 대상의 다이에 대하여, 상기 제2 상태의 상기 복수의 상태의 각각의 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
  29. 제21항 내지 제25항 중 어느 한 항에 있어서,
    상기 (c) 공정은, 또한,
    상기 블록부 중 어느 블록도 상기 다이를 밀어올리지 않음으로써 상기 다이를 변형시키지 않은 제4 상태에서 상기 다이를 상기 촬상 장치에 의해 촬상하고,
    크랙이 없는 다이에 대하여, 상기 제4 상태에서 촬상한 원화상과,
    검사 대상의 다이에 대하여, 상기 제4 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
  30. 제26항 내지 제28항 중 어느 한 항에 있어서,
    상기 (c) 공정은, 또한,
    상기 흡착 구멍에서 상기 다이를 흡착하고 상기 개구부에서 진공 흡인도 에어 분출도 하지 않은 제3 상태에서 상기 다이를 촬상하고,
    크랙이 없는 다이에 대하여, 상기 제3 상태에서 촬상한 원화상과,
    검사 대상의 다이에 대하여, 상기 제3 상태에서 촬상한 검사 화상을 비교하여, 크랙을 검사하는 반도체 장치의 제조 방법.
KR1020170147841A 2017-01-26 2017-11-08 반도체 제조 장치 및 반도체 장치의 제조 방법 Expired - Fee Related KR102049816B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017011997A JP6653273B2 (ja) 2017-01-26 2017-01-26 半導体製造装置および半導体装置の製造方法
JPJP-P-2017-011997 2017-01-26

Publications (2)

Publication Number Publication Date
KR20180088261A KR20180088261A (ko) 2018-08-03
KR102049816B1 true KR102049816B1 (ko) 2019-11-29

Family

ID=63010173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170147841A Expired - Fee Related KR102049816B1 (ko) 2017-01-26 2017-11-08 반도체 제조 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6653273B2 (ko)
KR (1) KR102049816B1 (ko)
CN (1) CN108364880B (ko)
TW (1) TWI649820B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136361A (ja) * 2019-02-14 2020-08-31 ファスフォードテクノロジ株式会社 実装装置および半導体装置の製造方法
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
CN110047766B (zh) * 2019-04-25 2020-10-20 广东工业大学 一种双模混合控制芯片倒装方法
US10861819B1 (en) * 2019-07-05 2020-12-08 Asm Technology Singapore Pte Ltd High-precision bond head positioning method and apparatus
JP7377654B2 (ja) * 2019-09-17 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法
JP7650137B2 (ja) * 2020-07-21 2025-03-24 株式会社ディスコ ピックアップ方法、ピックアップ装置及び試験装置
CN114446860B (zh) * 2020-10-30 2025-05-09 均华精密工业股份有限公司 芯片固晶装置
TWI748763B (zh) * 2020-11-23 2021-12-01 鴻勁精密股份有限公司 拾取機構及其應用之作業設備
KR102630948B1 (ko) * 2020-12-29 2024-01-30 세메스 주식회사 반도체 패키지 이송 방법과 반도체 패키지 이송 모듈 및 반도체 패키지 절단 및 분류 장치
US20230129417A1 (en) * 2021-02-17 2023-04-27 Shinkawa Ltd. Pickup apparatus and pickup method of semiconductor die
TWI832358B (zh) 2022-08-02 2024-02-11 梭特科技股份有限公司 晶粒剝離方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182356A (ja) * 2011-03-02 2012-09-20 Renesas Electronics Corp 半導体装置の製造方法
JP2014027225A (ja) * 2012-07-30 2014-02-06 Hitachi High-Tech Instruments Co Ltd ウェハカート及び電子部品装着装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2553767B2 (ja) * 1990-12-12 1996-11-13 九州日本電気株式会社 ダイボンディング装置
JPH0697212A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd ダイボンディング装置および前記装置を使用した半導体装置の製造方法
US5883710A (en) * 1994-12-08 1999-03-16 Kla-Tencor Corporation Scanning system for inspecting anomalies on surfaces
JP2000353710A (ja) * 1999-06-14 2000-12-19 Toshiba Corp ペレットピックアップ装置および半導体装置の製造方法
US6822315B2 (en) * 2002-02-14 2004-11-23 National Semiconductor Corporation Apparatus and method for scribing semiconductor wafers using vision recognition
US7002675B2 (en) * 2003-07-10 2006-02-21 Synetics Solutions, Inc. Method and apparatus for locating/sizing contaminants on a polished planar surface of a dielectric or semiconductor material
TWI431263B (zh) * 2005-03-28 2014-03-21 Shibaura Mechatronics Corp 應變矽晶圓表面檢查方法及檢查裝置
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4945339B2 (ja) * 2007-06-22 2012-06-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP6055239B2 (ja) * 2012-08-29 2016-12-27 ファスフォードテクノロジ株式会社 ダイボンディング装置並びにダイピックアップ装置及びダイピックアップ方法
EP2801997B1 (en) * 2013-05-06 2016-03-09 ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH Electron beam wafer inspection system and method for operation thereof
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
JP6211955B2 (ja) * 2014-03-07 2017-10-11 東芝メモリ株式会社 半導体製造装置及び半導体製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182356A (ja) * 2011-03-02 2012-09-20 Renesas Electronics Corp 半導体装置の製造方法
JP2014027225A (ja) * 2012-07-30 2014-02-06 Hitachi High-Tech Instruments Co Ltd ウェハカート及び電子部品装着装置

Also Published As

Publication number Publication date
TWI649820B (zh) 2019-02-01
TW201842600A (zh) 2018-12-01
JP6653273B2 (ja) 2020-02-26
CN108364880A (zh) 2018-08-03
JP2018120983A (ja) 2018-08-02
CN108364880B (zh) 2022-03-29
KR20180088261A (ko) 2018-08-03

Similar Documents

Publication Publication Date Title
KR102049816B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102219591B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20170076545A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP7029900B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2018166136A (ja) ダイボンディング装置および半導体装置の製造方法
KR102458131B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20240083136A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2018152375A (ja) ダイボンディング装置および半導体装置の製造方法
KR20240138990A (ko) 반도체 제조 장치, 검사 장치 및 반도체 장치의 제조 방법
JP7682715B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR20250110727A (ko) 반도체 제조 장치, 반도체 장치의 제조 방법 및 픽업 방법
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
JP2024087682A (ja) 半導体製造装置、ピックアップ装置および半導体装置の製造方法
JP2025109475A (ja) 半導体製造装置、半導体装置の製造方法およびピックアップ方法
KR20250051297A (ko) 다이 본딩 설비 및 다이 본딩 방법
JP2024175774A (ja) 半導体製造装置、塗布装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171108

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190919

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191122

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230903