[go: up one dir, main page]

TW202107657A - 晶片拾取方法 - Google Patents

晶片拾取方法 Download PDF

Info

Publication number
TW202107657A
TW202107657A TW109123126A TW109123126A TW202107657A TW 202107657 A TW202107657 A TW 202107657A TW 109123126 A TW109123126 A TW 109123126A TW 109123126 A TW109123126 A TW 109123126A TW 202107657 A TW202107657 A TW 202107657A
Authority
TW
Taiwan
Prior art keywords
wafer
array
wafers
width direction
sequentially
Prior art date
Application number
TW109123126A
Other languages
English (en)
Inventor
鄭炳浩
金昶振
金應錫
Original Assignee
南韓商細美事有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商細美事有限公司 filed Critical 南韓商細美事有限公司
Publication of TW202107657A publication Critical patent/TW202107657A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本發明公開了一種晶片拾取方法。晶片拾取方法用於從包括第一陣列和第二陣列的晶圓拾取晶片，在第一陣列中，具有長度和寬度的多個晶片沿寬度方向佈置，且在第二陣列中，多個晶片平行於第一陣列佈置並具有大於第一陣列的晶片數量。所述晶片拾取方法包括：沿從位於第一陣列的第一端的第一晶片向位於第一陣列的第二端的第二晶片的第一寬度方向依序地拾取第一陣列的晶片；檢測第二陣列中與第二晶片相鄰的第三晶片；檢測位於第二陣列沿第一寬度方向的第二端的第四晶片；以及沿與第一寬度方向相反的第二寬度方向依序拾取第二陣列中從第四晶片到位於第二陣列的第一端的第五晶片的晶片。

Description

晶片拾取方法
本發明是關於一種晶片拾取方法。更具體地，本發明是關於一種從框架晶圓的切割帶上拾取晶片以在晶片接合步驟中將晶片接合在諸如印刷電路板（PCB）或引線框架的基板上的方法。
通常，藉由重複執行一系列製造步驟，可在用作半導體基板的矽晶圓上形成半導體裝置。形成於矽晶圓上的半導體裝置可藉由切割步驟個體化，並可藉由晶片接合步驟接合至基板。
用於執行晶片接合步驟的裝置可包括：用於從晶圓拾取晶片的拾取模組，以及用於將晶片接合在基板上的接合模組。晶圓可包括其上附有晶片的切割帶，和其上安裝有切割帶的圓環形安裝框架。拾取模組可包括用於支承晶圓的晶圓台，用於從切割帶上將晶片一個一個分開的晶片頂出器，以及用於拾取藉由晶片頂出器從切割帶上分離的晶片的拾取單元。
接合模組可包括用於支承基板的基板台，用於將晶片接合在基板上的接合頭，以及用於使接合頭沿垂直和水平方向移動的頭驅動部。具體地，拾取模組可將從晶圓拾取的晶片轉移到晶片台上，接合模組可從晶片台拾取晶片並將該晶片接合到基板上。
用於檢測晶片的相機單元可設置在晶圓台上方。在將晶圓裝載到晶圓台上之後，相機單元可檢測晶片中的一些以用於晶圓的對準。晶圓台可配置為可移動且可旋轉的，並且可使用由相機單元檢測到的晶片位置資訊來對準晶圓。在對準晶圓之後，可根據預定的拾取順序依序地檢測和拾取晶片。
圖1和2是根據現有技術的晶片拾取方法的示意圖。
參考圖1和2，晶圓10可包括以多個行和多個列的形式佈置的多個晶片12。特別地，當諸如顯示裝置的驅動器IC元件的晶片12具有相對較大的縱橫比，即，與寬度相比，具有相對較長的長度時，晶圓10可包括多個陣列14和16，其中晶片12沿寬度方向彼此平行地佈置。在這種情況下，為了減小拾取晶片12時晶圓台的移動距離，晶片12的拾取順序可沿晶片12的寬度方向設定。同時，在其上未形成有電路圖案的鏡片晶片（mirror dies）18可設置在晶片12的周圍，即晶圓10的邊緣部分，並且在電氣檢查過程中確定為有缺陷的缺陷晶片20可能設置在晶片12之間。
晶片12的拾取順序可以Z字形設定。當拾取陣列14的最後的晶片12A並檢測後續陣列16的第一晶片12B時，可能難以檢測第一晶片12B，因為第一晶片12B距最後的晶片12A相對較遠。例如，當後續陣列16中的晶片數量大於先前陣列14中的晶片數量時，晶圓10可基於先前給定的地圖資料移動，使得後續陣列16中的第一晶片12B在拾取先前陣列14中的最後的晶片12B之後被定位在晶片頂出器上。然而，在拾取晶片12時，切割帶可能發生變形，從而後續陣列16中的第一晶片12B的位置可能發生改變。而且，出於相同的原因，後續陣列16中的第一晶片12B可能誤檢測。例如，後續陣列16中的第二晶片可能被錯誤地檢測為第一晶片12B，在這種情況下，在藉由接合後續陣列16中的晶片而製造的半導體裝置中可能出現嚴重的缺陷。
而且，如圖2所示，當後續陣列24中的晶片數量小於先前陣列22中的晶片數量時，由於後續陣列24中的第一晶片12D距先前陣列22中的最後的晶片12C相對較遠，可能難以檢測後續陣列24中的第一晶片12D。
本發明的實施例提供了一種晶片拾取方法，其能夠在晶片接合步驟中容易地檢測後續陣列中的第一晶片。
根據本發明的一個方面，晶片拾取方法可用來從包括第一陣列和第二陣列的晶圓拾取晶片，在該第一陣列中，具有長度和寬度的多個晶片沿寬度方向佈置，且在第二陣列中，多個晶片平行於第一陣列佈置並具有大於第一陣列的晶片數量。晶片拾取方法可包括：沿從位於第一陣列第一端的第一晶片向位於第一陣列第二端的第二晶片的第一寬度方向依序地拾取第一陣列的晶片，檢測第二陣列中與第二晶片相鄰的第三晶片，檢測位於第二陣列沿第一寬度方向的第二端的第四晶片，以及沿與第一寬度方向相反的第二寬度方向依序拾取第二陣列中從第四晶片到位於第二陣列第一端的第五晶片的晶片。
根據本發明的一些實施例，晶圓可包括切割帶，其上附著晶片，並且用於將晶片與切割帶分離的晶片頂出器可設置在切割帶下方。
根據本發明的一些實施例，可在沿第二寬度方向移動晶圓的同時依序拾取第一陣列的晶片，使得第一陣列的晶片依序位於晶片頂出器上。
根據本發明的一些實施例，可在沿第一寬度方向移動晶圓的同時依序拾取第二陣列的晶片，使得第二陣列的晶片依序位於晶片頂出器上。
根據本發明的一些實施例，用於檢測晶片的相機單元可設置在晶圓上方，並且在每次拾取之前，可由相機單元檢測第一陣列的晶片和第二陣列的晶片。
根據本發明的一些實施例，晶片拾取方法還可包括：在檢測第三晶片之後，沿第一寬度方向依序檢測第三晶片與第四晶片之間的晶片。
根據本發明的一些實施例，用於檢測晶片的相機單元可設置在晶圓上方，並且可移動晶圓，使得第三晶片在第一陣列的晶片被拾取之後定位於相機單元下方，然後可繼續移動晶圓，使得第三晶片和第四晶片之間的晶片依序地位於相機單元下方。
根據本發明另一方面，晶片拾取方法可用來從包括第一陣列和第二陣列的晶圓拾取晶片，在該第一陣列中，具有長度和寬度的多個晶片沿寬度方向佈置，且在該第二陣列，多個晶片平行於第一陣列佈置並具有小於第一陣列的晶片數量。晶片拾取方法可包括：沿從位於第一陣列第一端的第一晶片向位於第一陣列第二端的第四晶片的第一寬度方向依序拾取第一陣列中從第一晶片至第一陣列的第二晶片的晶片，其中第一陣列的第二晶片位於第一陣列的第三晶片直接前面，第三晶片與位於第二陣列第二端的第五晶片相鄰；檢測第一陣列的第四晶片；沿與第一寬度方向相反的第二寬度方向依序拾取第一陣列中從第四晶片到第三晶片的剩餘晶片；以及沿第二寬度方向依序拾取第二陣列中從第五晶片到位於第二陣列第一端的第六晶片的晶片。
根據本發明的一些實施例，晶圓可包括切割帶，其上附著晶片，並且用於將晶片與切割帶分離的晶片頂出器可設置在切割帶下方。
根據本發明的一些實施例，可在沿第二寬度方向移動晶圓的同時依序拾取第一陣列的晶片，使得第一陣列的晶片依序位於晶片頂出器上。
根據本發明的一些實施例，可在沿第一寬度方向移動晶圓的同時依序拾取第一陣列的剩餘晶片，使得第一陣列的剩餘晶片依序放置在晶片頂出器上。
根據本發明的一些實施例，可在沿第一寬度方向移動晶圓的同時依序拾取第二陣列的晶片，使得第二陣列的晶片依序位於晶片頂出器上。
根據本發明的一些實施例，用於檢測晶片的相機單元可設置在晶圓上方，並且在每次拾取前，可由相機單元檢測第一陣列的晶片和剩餘晶片以及第二陣列的晶片。
根據本發明的一些實施例，晶片拾取方法還可包括：在拾取第一陣列的晶片之後，沿第一寬度方向依序檢測第三晶片和在第三晶片與第四晶片之間的晶片。
根據本發明的一些實施例，用於檢測晶片的相機單元可設置在晶圓上方，並且可移動晶圓，使得第一陣列中從第三晶片到第四晶片的剩餘晶片在拾取第一陣列的晶片之後依序地定位於相機單元下方。
本發明的以上概述並不旨在描述本發明每個示出的實施例或每個實施方式。以下的具體實施方式和申請專利範圍更具體地舉例說明了這些實施例。
以下，參照圖式更詳細地描述本發明的實施例。然而，本發明不限於以下描述的實施例，並且可以各種其他形式實現。提供以下實施例並不是為了完全完成本發明，而是為了將本發明的範圍充分地傳達給本領域技術人員。
在說明書中，當提及一個元件在另一元件或層之上或者連接至另一元件或層時，它可以直接地在另一元件或層之上或直接地連接至另一元件或層，或者也可存在介於中間的組件或層。與此不同，應理解，當提及一個元件直接在另一元件或層之上或者直接連接至另一元件或層時，這意味著不存在介於中間的組件。而且，儘管在本發明的各種實施例中，使用諸如第一、第二和第三的術語來描述各種區域和層，但這些區域和層並不限於這些術語。
下面使用的術語僅用於描述特定實施例，而不是限制本發明。另外，除非本文另外定義，否則包括技術或科學術語在內的所有術語可具有與本領域技術人員通常理解相同的含義。
參照理想實施例的示意圖描述了本發明的實施例。因此，根據圖式的形式，可預期製造方法及／或允許誤差的變化。因此，本發明的實施例並不描述為限於圖式中的具體形式或區域，而是包括形式上的偏差。所述區域可以是完全示意性的，並且它們的形式可能不描述或描繪任何給定區域中的準確形式或結構，並且並不旨在限制本發明的範圍。
圖3是根據本發明實施例的晶片拾取方法的流程圖，圖4是圖3中所示的晶片拾取方法的示意圖。圖5是用於執行圖3中所示的晶片拾取方法的晶片拾取裝置的示意圖。
參照圖3至圖5，根據本發明實施例的晶片拾取方法可用於在製造半導體裝置的晶片接合步驟中從晶圓30拾取晶片32。
晶圓30可包括藉由切割步驟而個體化的多個晶片32，並可附著在切割帶2上。特別地，晶片32可以行和列的形式附著在切割帶2上，並且切割帶2可安裝在具有大體圓環形狀的安裝框架4上。例如，晶片32可具有長度和寬度，並且可沿寬度方向佈置。晶圓30可包括平行於寬度方向，例如沿Y軸方向延伸的多個陣列34和36。特別地，晶圓30可包括具有第一數量晶片的第一陣列34和具有大於第一數量晶片的第二數量晶片的第二陣列36。第一陣列34和第二陣列36可沿晶片32的長度方向，例如沿X軸方向彼此相鄰地佈置。而且，晶圓30可包括設置在晶片32周圍（即，在晶圓30的邊緣部分）的鏡片晶片38以及在晶片32間的缺陷晶片39。
用於拾取晶片32的晶片拾取裝置100可包括用於支承晶圓30的晶圓台102。晶圓台102可包括用於支承切割帶2的擴張環104、用於夾持安裝框架4的夾具106，以及藉由降低夾具106等而使切割帶2擴張的夾具驅動部（未示出）。
用於從切割帶2將晶片32一個一個分離的晶片頂出器110可設置在由晶圓台102支承的晶圓30的下方。晶片頂出器110可包括藉由向上推動晶片32而將待拾取的晶片32從切割帶2分離的頂出器構件，並且由晶片頂出器110分離的晶片32可由拾取器120拾取。
拾取器120可設置在晶圓30上方以便拾取晶片32。例如，拾取器120可具有用於真空吸附晶片32的真空孔，並且可藉由拾取器驅動部122沿水平和垂直方向移動。晶片32可藉由拾取器120和拾取器驅動部122在晶片台（未示出）上轉移，然後可藉由接合單元（未示出）接合到諸如印刷電路板、引線框架等的基板上。
晶圓台102可藉由台驅動部108沿水平方向移動。而且，晶圓台102可藉由台驅動部108旋轉。台驅動部108可使晶圓台102沿X軸方向和Y軸方向移動，以使晶圓30位置對準，並且可旋轉晶圓台102以使晶圓30角度對準。而且，台驅動部108可沿水平方向移動晶圓台102以檢測和拾取晶片32。
用於檢測晶片32的相機單元130可佈置在由晶圓台102支承的晶圓30上方。相機單元130可藉由對晶片32進行成像來檢測待拾取的晶片32的位置座標和角度。台驅動部108可使用相機單元130檢測到的晶片32的位置資訊來對準晶圓30，從而將晶片32準確地定位在晶片頂出器110上。而且，台驅動部108可調整晶圓台102的角度以對準晶片32的角度。特別地，相機單元130可與晶片頂出器110同軸地佈置，並且可檢測位於晶片頂出器110上的晶片32。
而且，晶片拾取裝置100可包括控制單元（未示出），該控制單元用於控制台驅動部108、晶片頂出器110、拾取器120、拾取器驅動部122、相機單元130等的操作。例如，控制單元可使用相機單元130檢測待拾取的晶片32，並且可使用相機單元130檢測到的晶片32的位置資訊來控制台驅動部108的操作，以使晶片32對準在晶片頂出器110上。而且，控制單元可控制拾取器120和拾取器驅動部122的操作，以拾取晶片32。
在下文中，參照圖式描述根據本發明實施例的晶片拾取方法。
在步驟S100中，第一陣列34的晶片32可沿從位於第一陣列34第一端的第一晶片32A朝向位於第一陣列34第二端的第二晶片32B的第一寬度方向從切割帶2依序拾取。例如，第一陣列34的晶片32可沿第一寬度方向，例如沿Y軸正方向依序地拾取。
具體地，可移動晶圓30使得待拾取的晶片32定位在晶片頂出器110上，然後可由相機單元130檢測晶片32。晶片32的位置可基於相機單元130檢測到的位置資訊進行校正，然後晶片32可由晶片頂出器110和拾取器120拾取。
在拾取晶片32之後，可移動晶圓30，使得隨後的晶片32位於晶片頂出器110上。例如，晶圓30可沿與第一寬度方向相反的第二寬度方向移動，例如，沿Y軸負方向移動。在後續的晶片32位於晶片頂出器110上之後，可執行後續晶片32的檢測和拾取。如上所述，晶圓30可沿第二寬度方向移動，使得第一陣列34的晶片32依序地定位在晶片頂出器110上，並且第一陣列34的晶片32可依序地逐一檢測和拾取。
在步驟S110中，可檢測第二陣列36中與第二晶片32B相鄰的第三晶片32C。第三晶片32C可沿晶片32的第一長度方向，例如沿X軸正方向鄰近第二晶片32B設置。晶圓30可沿與第一長度方向相反的第二長度方向，例如沿X軸負方向移動，然後第三晶片32C可由相機單元130檢測。
在步驟S120中，可檢測位於第二陣列36沿第一寬度方向的第二端的第四晶片32D。例如，晶圓30可沿第二寬度方向移動，使得第四晶片32D位於晶片頂出器110上，並且相機單元130可檢測位於晶片頂出器110上的第四晶片32D。特別的，儘管未在圖中示出，在檢測第三晶片32C之後，可執行沿第一寬度方向依序檢測第三晶片32C和第四晶片32D之間的晶片32的步驟。即，從第三晶片32C至第四晶片32D，可依序地進行第二陣列36中沿第一寬度方向的一些晶片32的晶片檢測。具體地，晶圓30可沿第二寬度方向移動，使得第二陣列36中從第三晶片32C到第四晶片32D的一些晶片32依序地定位在晶片頂出器110上，並且相機單元130可依序地檢測位於晶片頂出器110上的第二陣列36的一些晶片32。
在步驟S130中，第二陣列36的晶片32可沿從第四晶片32D朝向位於第二陣列36第一端的第五晶片32E的第二寬度方向從切割帶2依序拾取。例如，晶圓30可沿第一寬度方向移動，使得第二陣列36的晶片32依序地定位在晶片頂出器110上，於是第二陣列36的晶片32可依序地逐一檢測並拾取。
同時，在依序拾取第一陣列34和第二陣列36的晶片32時當檢測到缺陷晶片39時，可省略缺陷晶片39的拾取步驟。
根據如上所述的本實施例，在拾取第一陣列34的第二晶片32B（即，最後的晶片）之後，可檢測第二陣列36中與第二晶片32B相鄰的第三晶片32C，然後藉由依序地檢測從第三晶片32C到第四晶片32D的晶片32，可檢測第四晶片32D，即第二陣列36的第一晶片。因此，可充分防止第二陣列36的第一晶片的誤檢測。
圖6是根據本發明另一實施例的晶片拾取方法的流程圖，圖7是圖6中所示的晶片拾取方法的示意圖。
參照圖6和圖7，根據本發明另一實施例的晶片拾取方法可用於在製造半導體裝置的晶片接合步驟中從晶圓40拾取晶片42。晶片42可具有長度和寬度，並且可沿寬度方向佈置。晶圓40可包括平行於寬度方向，例如沿Y軸方向延伸的多個陣列44和46。特別地，晶圓40可包括具有第一數量晶片的第一陣列44和具有小於第一數量晶片的第二數量晶片的第二陣列46。第一陣列44和第二陣列46可沿晶片42的長度方向，例如沿X軸方向彼此相鄰地佈置。而且，晶圓40可包括設置在晶片42周圍，即在晶圓40的邊緣部分的鏡片晶片48，以及在晶片42間的缺陷晶片49。
根據本發明另一實施例，在步驟S200中，可沿從位於第一陣列44第一端的第一晶片42A朝向位於第一陣列44第二端的第四晶片42D的第一寬度方向，例如沿Y軸正方向，從切割帶2依序拾取第一陣列44的一些晶片42。特別地，從第一晶片42A到第二晶片42B的一些晶片42可依序地逐一拾取，第二晶片42B位於第一陣列44中與位於第二陣列46第二端的第五晶片42E相鄰的第三晶片42C直接前面。具體地，晶圓40可沿與第一寬度方向相反的第二寬度方向，例如沿Y軸負方向移動，使得第一陣列44的一些晶片42依序地位於晶片頂出器110上，並且第一陣列44的一些晶片42可依序地逐一檢測和拾取。
在步驟S210中，可檢測位於第一陣列44沿第一寬度方向的第二端的第四晶片42D。例如，晶圓40可沿第二寬度方向移動，使得第四晶片42D位於晶片頂出器110上，並且相機單元130可檢測位於晶片頂出器110上的第四晶片42D。特別地，儘管未在圖式中示出，在拾取第二晶片42B之後，可執行依序檢測第三晶片42C和沿第一寬度方向在第三晶片42C與第四晶片42D之間的晶片42的步驟。即，從第三晶片42C至第四晶片42D，可沿第一寬度方向對第一陣列44的剩餘晶片42依序地執行晶片檢測。具體地，晶圓40可沿第二寬度方向移動，使得第一陣列44中從第三晶片42C到第四晶片42D的剩餘晶片42依序地定位在晶片頂出器110上，於是相機單元130可依序地檢測位於晶片頂出器110上的第一陣列44的剩餘晶片42。
在步驟S220中，可沿從第四晶片42D向第三晶片42C的第二寬度方向從切割帶2依序地拾取第一陣列44的剩餘晶片42。例如，晶圓40可沿第一寬度方向移動，使得第一陣列44的剩餘晶片42依序地定位在晶片頂出器110上，於是第一陣列44的剩餘晶片42可依序地逐一檢測和拾取。
在步驟S230中，可沿從第五晶片42E朝向位於第二陣列46第一端的第六晶片42F的第二寬度方向從切割帶2依序地拾取第二陣列46的晶片42。例如，晶圓40可沿第一寬度方向移動，使得第二陣列46的晶片42依序地定位在晶片頂出器110上，於是第二陣列46的晶片42可依序地逐一檢測和拾取。
根據如上所述的本實施例，在逐一檢測和拾取第一陣列44從第四晶片42D至第三晶片42C的剩餘晶片42之後，可檢測第二陣列46中沿晶片42的長度方向與第三晶片42C相鄰的第五晶片42E。因此，可容易地檢測第五晶片42E，即第二陣列46的第一晶片，並且可進一步地充分防止第二陣列46的第一晶片的誤檢測。
儘管已參考特定實施例描述了晶片拾取方法，但並不限於此。因此，本領域技術人員應容易理解，在不脫離本發明由所附申請專利範圍限定的實質和範圍的情況下，可對其進行各種修改和改變。
2:切割帶 4:安裝框架 10:晶圓 12:晶片 12A、12C:最後的晶片 12B、12D:第一晶片 14:陣列 16:陣列 18:鏡片晶片 20:缺陷晶片 22:先前陣列 24:後續陣列 30:晶圓 32:晶片 32A:第一晶片 32B:第二晶片 32C:第三晶片 32D:第四晶片 32E:第五晶片 34:第一陣列 36:第二陣列 38:鏡片晶片 40:晶圓 42:剩餘晶片 42A:第一晶片 42B:第二晶片 42C:第三晶片 42D:第四晶片 42E:第五晶片 42F:第六晶片 44:第一陣列 46:第二陣列 48:鏡片晶片 49:缺陷晶片 100:晶片拾取裝置 102:晶圓台 104:擴張環 106:夾具 108:台驅動部 110:晶片頂出器 120:拾取器 122:拾取器驅動部 130:相機單元 S100、S110、S120、S130、S200、S210、S220、S230:步驟
結合圖式，根據以下描述可更詳細地理解本發明的實施例，其中：
圖1和圖2是根據現有技術的晶片拾取方法的示意圖；
圖3是根據本發明實施例的晶片拾取方法的流程圖；
圖4是圖3中所示的晶片拾取方法的示意圖；
圖5是用於執行圖3中所示的晶片拾取方法的晶片拾取裝置的示意圖；
圖6是根據本發明另一實施例的晶片拾取方法的流程圖；以及
圖7是圖6中所示的晶片拾取方法的示意圖。
儘管各種實施例適於各種修改和替代形式，但是其細節已經藉由示例在圖式中示出並將詳細描述。然而，應理解，本發明並不旨在將要求保護的發明限於所描述的特定實施例。相反，本發明涵蓋了落入由申請專利範圍限定的主題的實質和範圍內的所有修改、等同形式和替代形式。
S100、S110、S120、S130:步驟

Claims (15)

  1. 一種晶片拾取方法，其特徵在於，用於從包括第一陣列和第二陣列的晶圓拾取晶片，在該第一陣列中，具有長度和寬度的多個晶片沿寬度方向佈置，且在該第二陣列中，多個晶片平行於該第一陣列佈置並具有大於該第一陣列的晶片數量，該晶片拾取方法包括： 沿從位於該第一陣列的第一端的第一晶片向位於該第一陣列的第二端的第二晶片的第一寬度方向依序地拾取該第一陣列的晶片； 檢測該第二陣列中與該第二晶片相鄰的第三晶片； 檢測位於該第二陣列沿該第一寬度方向的第二端的第四晶片；以及 沿與該第一寬度方向相反的第二寬度方向依序地拾取該第二陣列中從該第四晶片到位於該第二陣列的第一端的第五晶片的晶片。
  2. 如請求項1記載的方法，其中該晶圓包括切割帶，該晶片附著在該切割帶上，並且 用於將該晶片從該切割帶分離的晶片頂出器設置在該切割帶下方。
  3. 如請求項2記載的方法，其中在沿該第二寬度方向移動該晶圓的同時依序地拾取該第一陣列的晶片，使得該第一陣列的晶片依序地位於該晶片頂出器上。
  4. 如請求項2記載的方法，其中在沿該第一寬度方向移動該晶圓的同時依序地拾取該第二陣列的晶片，使得該第二陣列的晶片依序地位於該晶片頂出器上。
  5. 如請求項2記載的方法，其中用於檢測該晶片的相機單元設置在該晶圓上方，並且 在每次拾取之前，由該相機單元檢測該第一陣列的晶片和該第二陣列的晶片。
  6. 如請求項1記載的方法，還包括：在檢測該第三晶片之後，沿該第一寬度方向依序地檢測該第三晶片與該第四晶片之間的晶片。
  7. 如請求項6記載的方法，其中用於檢測該晶片的相機單元設置在該晶圓上方，並且 移動該晶圓，使得該第三晶片在該第一陣列的晶片被拾取之後定位於該相機單元下方，然後移動該晶圓，使得該第三晶片和該第四晶片之間的晶片依序地位於該相機單元下方。
  8. 一種晶片拾取方法，其特徵在於，用於從包括第一陣列和第二陣列的晶圓拾取晶片，在該第一陣列中，具有長度和寬度的多個晶片沿寬度方向佈置，且在該第二陣列中，多個晶片平行於該第一陣列佈置並具有小於該第一陣列的晶片數量，該晶片拾取方法包括： 沿從位於該第一陣列的第一端的第一晶片向位於該第一陣列的第二端的第四晶片的第一寬度方向依序地拾取該第一陣列中從該第一晶片至該第一陣列的第二晶片的晶片，該第一陣列的該第二晶片位於該第一陣列的第三晶片直接前方，該第三晶片與位於該第二陣列的第二端的第五晶片相鄰； 檢測該第一陣列的第四晶片； 沿與該第一寬度方向相反的第二寬度方向依序拾取該第一陣列中從該第四晶片到該第三晶片的剩餘晶片；以及 沿該第二寬度方向依序拾取該第二陣列中從該第五晶片到位於該第二陣列的第一端的第六晶片的晶片。
  9. 如請求項8記載的方法，其中該晶圓包括切割帶，該晶片附著在該切割帶上，並且 用於將該晶片從該切割帶分離的晶片頂出器設置在該切割帶下方。
  10. 如請求項9記載的方法，其中在沿該第二寬度方向移動該晶圓的同時依序地拾取該第一陣列的晶片，使得該第一陣列的晶片依序地位於該晶片頂出器上。
  11. 如請求項9記載的方法，其中在沿該第一寬度方向移動該晶圓的同時依序拾取該第一陣列的該剩餘晶片，使得該第一陣列的該剩餘晶片依序地位於該晶片頂出器上。
  12. 如請求項9記載的方法，其中在沿該第一寬度方向移動該晶圓的同時依序地拾取該第二陣列的晶片，使得該第二陣列的晶片依序地位於該晶片頂出器上。
  13. 如請求項8記載的方法，其中用於檢測該晶片的相機單元設置在該晶圓上方，並且 在每次拾取前，由該相機單元檢測該第一陣列的該晶片和該剩餘晶片以及該第二陣列的該晶片。
  14. 如請求項8記載的方法，還包括：在拾取該第一陣列的該晶片之後，沿該第一寬度方向依序地檢測該第三晶片和在該第三晶片與該第四晶片之間的晶片。
  15. 如請求項14記載的方法，其中用於檢測該晶片的相機單元設置在該晶圓上方，並且 移動該晶圓，使得在拾取該第一陣列的該晶片之後，該第一陣列中從該第三晶片到該第四晶片的剩餘晶片依序地位於該相機單元下方。
TW109123126A 2019-07-18 2020-07-09 晶片拾取方法 TW202107657A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0086934 2019-07-18
KR1020190086934A KR20210009843A (ko) 2019-07-18 2019-07-18 다이 픽업 방법

Publications (1)

Publication Number Publication Date
TW202107657A true TW202107657A (zh) 2021-02-16

Family

ID=74170636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123126A TW202107657A (zh) 2019-07-18 2020-07-09 晶片拾取方法

Country Status (4)

Country Link
US (1) US20210020483A1 (zh)
KR (1) KR20210009843A (zh)
CN (1) CN112242325A (zh)
TW (1) TW202107657A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230031724A (ko) * 2021-08-27 2023-03-07 삼성전자주식회사 다이 픽업 방법 및 이를 포함하는 반도체 패키지 제조 방법
CN113851417A (zh) * 2021-09-17 2021-12-28 深圳新益昌科技股份有限公司 一种抓取晶圆的方法和装置
JP7654347B2 (ja) 2022-05-25 2025-04-01 ヤマハ発動機株式会社 ダイピックアップ方法および装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG54995A1 (en) * 1996-01-31 1998-12-21 Texas Instr Singapore Pet Ltd Method and apparatus for aligning the position of die on a wafer table
US6380000B1 (en) * 1999-10-19 2002-04-30 Texas Instruments Incorporated Automatic recovery for die bonder wafer table wafermap operations
JP3784671B2 (ja) * 2001-07-23 2006-06-14 シャープ株式会社 半導体装置の製造方法
US6773543B2 (en) * 2002-05-07 2004-08-10 Delaware Capital Formation, Inc. Method and apparatus for the multiplexed acquisition of a bare die from a wafer
US6861608B2 (en) * 2002-05-31 2005-03-01 Texas Instruments Incorporated Process and system to package residual quantities of wafer level packages
US7240422B2 (en) * 2004-05-11 2007-07-10 Asm Assembly Automation Ltd. Apparatus for semiconductor chip detachment
KR101132141B1 (ko) 2006-03-03 2012-03-29 삼성테크윈 주식회사 다이 픽업위치 보정방법
JP2009064938A (ja) * 2007-09-06 2009-03-26 Shinkawa Ltd 半導体ダイのピックアップ装置及びピックアップ方法
JP2010212358A (ja) * 2009-03-09 2010-09-24 Renesas Electronics Corp 半導体装置の製造方法
JP5123357B2 (ja) * 2010-06-17 2013-01-23 株式会社日立ハイテクインスツルメンツ ダイボンダ及びピックアップ装置
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
JP5936847B2 (ja) * 2011-11-18 2016-06-22 富士機械製造株式会社 ウエハ関連データ管理方法及びウエハ関連データ作成装置
US9229058B2 (en) * 2012-06-27 2016-01-05 Texas Instruments Incorporated Die attach pick error detection
JP6055239B2 (ja) * 2012-08-29 2016-12-27 ファスフォードテクノロジ株式会社 ダイボンディング装置並びにダイピックアップ装置及びダイピックアップ方法
JP6042175B2 (ja) * 2012-11-12 2016-12-14 キヤノンマシナリー株式会社 ピックアップ方法およびピックアップ装置
KR20170008464A (ko) 2015-07-14 2017-01-24 세메스 주식회사 다이 픽업 방법
KR102371543B1 (ko) * 2017-05-12 2022-03-07 세메스 주식회사 다이 픽업을 위한 정렬 좌표 설정 방법 및 이를 이용하는 다이 픽업 방법

Also Published As

Publication number Publication date
US20210020483A1 (en) 2021-01-21
CN112242325A (zh) 2021-01-19
KR20210009843A (ko) 2021-01-27

Similar Documents

Publication Publication Date Title
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
TW202107657A (zh) 晶片拾取方法
JP6818608B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2013004794A (ja) 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法
TWI720891B (zh) 晶片封裝的檢測系統以及晶片封裝的檢測方法
KR20110122447A (ko) 반도체 패키지 집합체 정렬방법
JP2000114281A (ja) ダイボンディング方法およびダイボンディング設備
KR102172744B1 (ko) 다이 본딩 장치
CN111508861B (zh) 半导体元件贴合设备
TWI803128B (zh) 面板級封裝中半導體晶粒的接合後檢測方法及系統
JP2014096523A (ja) ピックアップ方法およびピックアップ装置
JP2011044497A (ja) 半導体装置の製造方法
KR101362548B1 (ko) 다이 본딩 공정에서 다이를 검사하는 방법
JP7191473B2 (ja) キーパターンの検出方法、及び装置
JP2006073814A (ja) 半導体チップの実装装置及び実装方法
JP5362404B2 (ja) 半導体集積回路装置の製造方法
US20230028219A1 (en) Die bonding method and die bonding apparatus
KR20210003438A (ko) 다이 픽업 방법 및 이를 수행하기 위한 다이 픽업 장치
KR102350557B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP6073654B2 (ja) ピックアップ方法およびピックアップ装置
JP2024024567A (ja) 半導体製造装置および半導体装置の製造方法
WO2008069212A1 (ja) 半導体ウェハおよびこれを用いた半導体装置の製造方法
KR20180125250A (ko) 이젝터 핀 검사 방법
KR20220039365A (ko) 웨이퍼 정렬 방법
TWI309868B (en) The method for testing wafer