JP5130667B2 - 表示装置 - Google Patents

Description

本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。さらに詳しくは、画素毎にトランジスタの移動度補正機能を組み込んだ表示装置に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。移動度のばらつきを補正することも、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は画素毎にドライブトランジスタの移動度補正機能を備えた表示装置を提供することを一般的な目的とする。特に、異なる輝度レベルに対して適応的に移動度補正を行うことの出来る表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなる。前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備えている。前記駆動部は、各第１走査線に順次第１制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備えている。前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含む。前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続している。前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成する。前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続している。前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続している。かかる表示装置において、前記サンプリングトランジスタは、該第１走査線から供給された第１制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持する。前記スイッチングトランジスタは、該第２走査線から供給された第２制御信号に応じオンして該電流路を導通状態にする。前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流す。前記駆動部は、該第１走査線に該第１制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後、該第２制御信号が該第２走査線に印加されて該スイッチングトランジスタがオンする第１タイミングから、該第１走査線に印加された該第１制御信号が解除されて該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位に加える。特徴事項として、前記第１スキャナは、該第２タイミングを律する該第１制御信号の立下りに傾斜をつける為の出力部を有している。前記出力部は、初めに傾斜を急にし続いて傾斜がなだらかに変化する曲線傾斜波形を出力することで、信号電位が高いときと信号電位が低いときの両方で該補正期間を最適化することを特徴とする。

一態様では、前記第１スキャナの出力部は、電源ラインと接地ラインの間に配され且つトランスミッションゲートを含む出力バッファを備えており、前記トランスミッションゲートが該線順次走査に合わせて開いた時、該電源ラインに供給された電源パルスから曲線傾斜波形を取り出し、これを該第１制御信号として該第１走査線に出力する。他の態様では、前記第１スキャナの出力部は、電源ラインと接地ラインの間に配され且つＰチャネルトランジスタを含む出力バッファを備えており、前記Ｐチャネルトランジスタが該線順次走査に合わせて開いた時、該電源ラインに供給された電源パルスから直線的に折れまがる傾斜波形を取り出し、これを曲線傾斜波形になまらせた上で該第１制御信号として該第１走査線に出力する。別の態様では、前記第１スキャナの出力部は、インバータ構成の出力バッファを備えており、矩形波形の入力信号をなまらせることで、曲線傾斜波形を有する第１制御信号を該第１走査線に出力する。この場合、前記第１スキャナの出力部は、該インバータ構成に含まれるＰチャネルトランジスタの動作特性を利用して、矩形波形の入力信号をなまらせる。或いは、前記第１スキャナの出力部は、該インバータ構成に含まれるトランジスタのサイズファクタを該第１スキャナを構成する他のトランジスタのサイズファクタよりも小さくして、矩形波形の入力信号をなまらせる。場合によっては、前記第１スキャナの出力部は、該第１走査線の配線抵抗及び配線容量で決まる時定数を利用して、該出力バッファから出力された立下り波形を曲線傾斜波形になまらせる。好ましくは、各画素は、映像信号のサンプリングに先立って該ドライブトランジスタのゲート電位及びソース電位をリセットする追加のスイッチングトランジスタを含み、前記第２スキャナは、映像信号のサンプリングに先立って該第２制御線を介して該スイッチングトランジスタを一時的にオンし、以ってリセットされた該ドライブトランジスタに駆動電流を流してその閾電圧に相当する電圧を該画素容量に保持しておく。

本発明によれば、信号電位を画素容量にサンプリングしている期間（サンプリング期間）の一部を利用して、ドライブトランジスタの移動度の補正を行っている。具体的には、サンプリング期間の後半で、スイッチングトランジスタをオンして電流路を導通状態にして、ドライブトランジスタに駆動電流を流す。この駆動電流はサンプリングされた信号電位に応じた大きさである。この段階では発光素子が逆バイアス状態にあり、駆動電流は発光素子を流れずその寄生容量や画素容量に充電されていく。このあとサンプリングパルスが立下り、ドライブトランジスタのゲートが信号線から切り離される。このスイッチングトランジスタがオンしてからサンプリングトランジスタがオフするまでの補正期間に、画素容量に対してドライブトランジスタから駆動電流が負帰還され、その分が画素容量にサンプリングされた信号電位から差し引かれる。この負帰還量はドライブトランジスタの移動度のばらつきを抑制する方向に働くので、画素ごとの移動度補正が行える。すなわちドライブトランジスタの移動度が大きいと、画素容量に対する負帰還量が大きくなり、画素容量に保持された信号電位が大きく減らされ、結果的にドライブトランジスタの出力電流が抑制される。これに対し、ドライブトランジスタの移動度が小さいと、負帰還量も小さくなり、画素容量に保持された信号電位はあまり影響を受けない。したがってドライブトランジスタの出力電流もあまり下がることがない。ここで、負帰還量は信号線から直接ドライブトランジスタのゲートに印加される信号電位に応じたレベルとなる。すなわち、信号電位が高く輝度が大きくなるほど、負帰還量は大きくなる。このように、移動度補正は輝度レベルに応じて行われる。

しかしながら、輝度が高い場合と輝度が低い場合とでは、必ずしも最適な補正期間は同じではない。一般に、輝度が高レベル（白レベル）の時最適補正期間は比較的短く、逆に輝度が中間レベル（グレーレベル）の時、最適補正期間は長くなる傾向にある。本発明は、輝度レベルに応じて補正期間が自動的に最適化されるようにしている。すなわち本発明はスイッチングトランジスタがオンする第一タイミングに対して、サンプリングトランジスタがオフする第二タイミングを信号電位に応じて自動的に調整している。具体的には、信号線から供給される映像信号の信号電位が高い時補正期間が短くなる一方、信号線に供給される映像信号の信号電位が低い時補正期間が長くなるように、適応制御している。これにより、信号電位に応じて補正期間を最適に可変制御することが可能である。係る構成により、画面のユニフォーミティを一層改善することができる。

特に本発明は、第１スキャナの出力部を用いて、上述した移動度補正期間の適応制御を行っている。この出力部は、補正期間の終期（即ち第２タイミング）を規定する第１制御信号の立下りを、始めに傾斜を急にし続いて傾斜をなだらかに変えていく曲線傾斜波形を出力することで、信号電位が高い時と信号電位が低い時の両方で移動度補正期間を最適化している。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示する様に、本表示装置は基本的に画素アレイ部１と、スキャナ部及び信号部を含む駆動部とで構成されている。画素アレイ部１は、行状に配された走査線ＷＳ、走査線ＡＺ１、走査線ＡＺ２及び走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線ＷＳ、走査線ＤＳ、走査線ＡＺ１及び走査線ＡＺ２に制御信号を供給して順次行毎に画素回路２を走査する。

ここで、ライトスキャナ４はシフトレジスタで構成されており、外部から供給されるクロック信号ＷＳＣＫに応じて動作し、同じく外部から供給されるスタート信号ＷＳＳＴを順次転走して各走査線ＷＳに出力している。ドライブスキャナ５もシフトレジスタからなり、外部から供給されるクロック信号ＤＳＣＫに応じて動作し、同じく外部から供給されるスタート信号ＤＳＳＴを順次転送することで、制御信号ＤＳを各走査線ＤＳに順次出力している。

図２は、図１に示した画像表示装置に形成される画素の構成例を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。

第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。

以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本発明にかかる画素回路２の動作を説明する。

図４は、図３に示した画素回路のタイミングチャートである。図４を参照して、図３に示した本発明にかかる画素回路の動作を具体的に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。

タイミングＴ１のあとタイミングＴ２１で制御信号ＡＺ２が立上り、スイッチングトランジスタＴｒ３がオンする。これにより、ドライブトランジスタＴｒｄのソース（Ｓ）は所定の電位Ｖｓｓ２に初期化される。続いてタイミングＴ２２で制御信号ＡＺ１が立ち上がり、スイッチングトランジスタＴｒ２がオンする。これによりドライブトランジスタＴｒｄのゲート電位（Ｇ）が所定の電位Ｖｓｓ１に初期化される。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２１‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにした後、制御信号ＤＳをローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号の信号電位Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号の信号電位Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号の信号電位Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本発明では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号の信号電位Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。この目的で制御信号ＷＳの立下りに傾斜が付けられている。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号の信号電位Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電位Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号の信号電位Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号の信号電位Ｖｓｉｇのみに依存する事になる。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、信号電位のサンプリング動作、移動度補正動作及び発光動作が繰り返される事になる。

図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位（Ｓ）は発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。

図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号の信号電位Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。先のトランジスタ特性式１から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下参考の為、上述した移動度補正の数値解析を行う。図５に示したように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。

ところで最適な移動度補正時間ｔは画素の輝度レベル（映像信号の信号電位Ｖｓｉｇ）によって異なる傾向がある。この点につき、図７を参照して説明する。図７のグラフは、横軸に移動度補正時間ｔ（Ｔ７−Ｔ６）をとり、縦軸に輝度（信号電位）をとってある。高輝度（ホワイト階調）の場合、移動度大のドライブトランジスタと移動度小のドライブトランジスタとで、移動度補正時間をｔ１に取った時、ちょうど輝度レベルが等しくなる。すなわち入力信号電位がホワイト階調の時は、移動度補正時間ｔ１が最適補正時間となる。一方信号電位が中間輝度（グレー階調）の時、移動度補正時間ｔ１では移動度大のトランジスタと移動度小のトランジスタで輝度に差があり、完全な補正はできない。ｔ１より長い補正時間ｔ２を確保すると、ちょうど移動度大と移動度小のトランジスタで輝度が同レベルとなる。したがって信号電位がグレー階調のとき、最適補正時間ｔ２はホワイト階調の時の最適補正時間ｔ１よりも長くなる。

仮に輝度レベルによらず移動度補正時間ｔを固定すると、全階調で完全な移動度補正を行うことができなくなり、スジムラが生じる。たとえば移動度補正時間ｔを白階調の最適補正期間ｔ１にあわせると、入力映像信号がグレー階調の時スジが画面に残る。逆にグレー階調の最適補正期間ｔ２に固定すると、映像信号が白階調のとき画面にスジムラが現れる。すなわち移動度補正時間ｔを固定すると、白からグレー階調まですべての階調に渡って移動度ばらつきを同時に補正することはできない。

そこで本発明は入力映像信号の信号電位Ｖｓｉｇのレベルに応じて移動度補正期間ｔを最適に自動調整可能にしている。この点につき、図８を参照して詳細に説明する。図８はスイッチングトランジスタＴｒ４のゲートに印加される制御信号ＤＳの立下り波形とサンプイリングトランジスタＴｒ１のゲートに印加される制御信号ＷＳの立下り波形を時間軸に沿って表している。本実施形態の場合、スイッチングトランジスタＴｒ４はＰチャネル型なので、制御信号ＤＳが立下がった時点（Ｔ６）でトランジスタＴｒ４はオンする。このタイミングＴ６が前述したように移動度補正期間ｔの開始時期となる。

一方制御信号ＷＳはサンプリングトランジスタＴｒ１のゲートに印加される。前述したように本実施形態ではサンプリングトランジスタＴｒ１がＮチャネル型なので、制御信号ＷＳが立下がった時点Ｔ７もしくはＴ７´でサンプリングトランジスタＴｒ１がオフし、移動度補正期間が終わる。

本発明の特徴事項として、ライトスキャナ４は、移動度補正期間ｔの終期を律する制御信号ＷＳの立下りに傾斜を付けるための出力部を有している。この出力部は始めに傾斜を急にし続いて傾斜をなだらかに変えていく曲線傾斜波形を各走査線ＷＳに出力することで、信号電位が高い時（Ｖｓｉｇ１）と信号電位が低い時（Ｖｓｉｇ２）の両方で補正期間ｔを最適化している。

図８に示した制御信号ＷＳの曲線傾斜波形は、対応する走査線ＷＳを介してサンプリングトランジスタＴｒ１のゲートに印加される。一方信号電位Ｖｓｉｇは信号線ＳＬを介してサンプリングトランジスタＴｒ１のソースに印加される。サンプリングトランジスタＴｒ１はそのゲート電圧をＶｔｈ（Ｔｒ１）とすると、ソース電位を基準にしてゲート電位が閾電圧Ｖｔｈ（Ｔｒ１）まで低下すると、チャネルがオフ状態になる。信号電位がホワイト表示時の高いレベルＶｓｉｇ１にあるとき、制御信号ＷＳの立下り波形がハイレベルＶＤＤＷＳからローレベルＶＳＳＷＳに向かって下降していく段階で、丁度Ｖｓｉｇ１＋Ｖｔｈ（Ｔｒ１）を横切った時点で、サンプリングトランジスタＴｒ１がオフする。このとき制御信号ＷＳの立下り波形は曲線傾斜波形となっており、丁度急峻な部分でＶｓｉｇ１＋Ｖｔｈ（Ｔｒ１）のレベルを横切る。これによりホワイト表示時の補正時間ｔ１はＴ７−Ｔ６で、比較的短くなる。

一方、グレー表示時の信号電位は比較的低いレベルＶｓｉｇ２にある。制御信号ＷＳの立下り波形は図示する様になだらかな部分でＶｓｉｇ２＋Ｖｔｈ（Ｔｒ１）のレベルを横切るので、グレー表示時補正期間ｔ２はＴ７´−Ｔ６となり、比較的長くなる。さらにブラック表示時になると信号電位がＶｓｉｇ２よりも低くなるので、タイミングＴ７´はさらに後方にずれ込み、ブラック表示時補正時間はさらに長くなる。

図９は、ライトスキャナ４に組み込まれる出力部４ａの第１実施形態を示す模式的な回路図である。図示する様に、この出力部４ａは、インバータ構成の出力バッファを備えているこの出力バッファはＰチャネルトランジスタＷＳＴｒＰとＮチャネルトランジスタＷＳＴｒＮの直列接続からなり、スキャナ４の電源電位ＶＤＤＷＳと接地電位ＶＳＳＷＳとの間に直列接続されている。入力信号ＷＳＩＮは前段のインバータを介して後段の出力インバータに印加され、制御信号ＷＳとして出力される。なお入力信号ＷＳＩＮは線順次走査に合わせてライトスキャナ４により生成される。具体的には、ライトスキャナ４はシフトレジスタからなり、外部から入力されたクロック信号ＷＳＣＫに応じて動作し同じく外部から入力されたスタート信号ＷＳＳＴを順次転走することで、走査線ＷＳの各ラインごとに入力信号ＷＳＩＮを生成している。

図１０は、出力部４ａに入力される入力信号ＷＳＩＮと、同じく出力部４ａから出力される制御信号ＷＳを表している。図９の出力部４ａは、矩形波形の入力信号ＷＳＩＮを鈍らせることで、曲線傾斜波形を有する制御信号ＷＳを出力している。なお、制御信号ＷＳの立ち上がり波形は、実際には不要なので、出力部４ａでマスクをかけるようにする。図９に示した出力部４ａは、出力バッファのインバータ構成に含まれるＰチャネルトランジスタＷＳＴｒＰの動作を利用して、図１０に示すように矩形波形の入力信号ＷＳＩＮを鈍らせている。あるいは、出力バッファのインバータ構成に含まれるトランジスタＷＳＴｒＰ及びＷＳＴｒＮのサイズファクタ（Ｗ／Ｌ）をライトスキャナ４を構成する他のトランジスタのサイズファクタよりも小さくして、矩形波形の入力信号ＷＳＩＮを鈍らせるようにしても良い。さらには、走査線ＷＳの配線抵抗Ｒ及び配線容量Ｃで決まる時定数を利用して、出力バッファから出力された立下り波形を図示の曲線傾斜波形にさらに鈍らせるようにしても良い。なお、サイズファクタＷ／Ｌはトランジスタの電流供給能力を表しており、チャネル幅Ｗが大きいほど駆動能力が高くオン抵抗が低い。一方チャネル長Ｌは短いほど駆動能力が高くオン抵抗が低い。

以上説明したように、第１実施形態では、ライトスキャナの最終段出力波形を鈍らせる方法として、ライトスキャナ４の最終段バッファにＰＭＯＳで代表されるＰチャネルトランジスタを用いる。あるいは、ライトスキャナ４の最終段バッファのサイズファクタ（Ｗ／Ｌ）を小さくする。さらには、ライトスキャナ４の最終段から画素入力端の間の配線抵抗Ｒ及び配線容量Ｃを大きくしても良い。図９に示したように、ライトスキャナ４の最終段バッファにＰＭＯＳを用いた場合には、ＰＭＯＳ自体が電源電圧の高い時トランジスタのオン抵抗は小さく立下がり速度が速くなるように動作し、逆に電源電圧が低い時はトランジスタのオン抵抗が大きく立下り速度は遅くなる。よってＰＭＯＳ自体のこの様な動作特性を利用することで、容易に曲線傾斜波形を作り出すことが出来、移動度補正期間ｔをホワイト階調では短く、グレー階調では長く設定することが出来る。またライトスキャナ４の最終段バッファのサイズファクタ（Ｗ／Ｌ）を小さくすればその分オン抵抗が大きくなり、入力信号ＷＳＩＮを大きく鈍らせて制御信号ＷＳの曲線傾斜波形を得ることが出来る。さらには各階調における移動度補正期間ｔは、制御信号ＷＳの波形の鈍り具合つまり配線時定数ＣＲを変えることにより調整することが出来る。このようにして、例えばホワイト階調では最適移動度補正期間ｔ１＝１μｓ、グレー階調では最適移動度補正時間ｔ２＝５μｓとすることが出来る。この様な手法により、各階調における移動度補正期間ｔを最適化でき、従来問題となっていた画像のスジムラを解消することが出来る。

図１１は、ライトスキャナ４の出力部の第２実施形態を示す模式的な回路図である。図では理解を容易にするため、ライトスキャナ４の出力部４ｂを対応する走査線ＷＳの１段分のみ表してある。図示する様にこの出力部４ｂは走査線ＷＳを介して、画素回路２に含まれているサンプリングトランジスタＴｒ１のゲートに接続している。この出力部４ｂは、電源ラインと接地ラインＶＳＳＷＳの間に配され且つトランスミッションゲートＷＳＴＧを含む出力バッファを備えている。トランスミッションゲートＷＳＴＧが入力信号ＷＳＩＮに応じて開いた時、電源ラインに供給された電源パルスＷＳｐｕｌｓｅを取り出し、これを制御信号ＷＳとして走査線ＷＳに出力する。図９に示した第１実施形態では、出力バッファのオン抵抗を利用して入力信号を鈍らせ、曲線傾斜波形を得ていた。しかしながら、出力バッファのオン抵抗は各段毎にばらつくため、必ずしも正確な移動度補正時間制御を行うことが出来ない場合もある。これに対し、本実施形態は予め外部で正確に生成した曲線傾斜波形を有する電源パルスＷＳｐｕｌｓｅをバッファに供給し、トランスミッションゲートＷＳＴＧでこの電源パルスＷＳｐｕｌｓｅから曲線傾斜波形をそのまま抜き取って、制御信号ＷＳとしている。トランスミッションゲートＷＳＴＧはＣＭＯＳトランジスタで、オン抵抗は低くほとんど損失なしに電源パルスＷＳｐｕｌｓｅに含まれていた曲線傾斜波形をそのまま忠実に走査線ＷＳ側に送り出すことが出来る。

図１２は、図１１に示した第２実施形態にかかる出力部４ｂの動作説明に供するタイミングチャートである。入力信号ＷＳＩＮは線順次走査に合わせて順次ライトスキャナ４を構成するシフトレジスタから各段毎に出力されてくる。なお、ライトスキャナ４は通常画素アレイと同一パネル上に形成されている。一方電源パルスＷＳｐｕｌｓｅはパネルの外部にあるディスクリート回路で形成され、ライトスキャナ４の電源ラインに供給される。この電源パルスＷＳｐｕｌｓｅは予め入力信号ＷＳＩＮと図示の位相関係を保つように同期が取れている。

まずタイミングＪ１で入力信号ＷＳＩＮがＶＤＤＷＳからＶＳＳＷＳに立下り、トランスミッションゲートＷＳＴＧがオンする。これにより電源パルスＷＳｐｕｌｓｅの電源レベルＶＤＤＷＳが取り込まれ、出力制御信号ＷＳがＶＳＳＷＳからＶＤＤＷＳに立上がる。この後トランスミッションゲートＷＳＴＧが引き続きオンしている状態で、電源パルスＷＳｐｕｌｓｅが立下がる。よってこの立下り部分の曲線傾斜波形がトランスミッションゲートＷＳＴＧをそのまま通り、出力制御信号ＷＳの立下り波形を形成する。即ち制御信号ＷＳはタイミングＪ２から最初急峻に立下りその後ながらかに下降していく。最後にタイミングＪ３で入力信号ＷＳＩＮがローレベルＷＳＳＷＳからハイレベルＶＤＤＷＳに復帰するので、トランスミッションゲートＷＳＴＧがオフし、制御信号ＷＳはＶＳＳＷＳレベルとなる。

図１３は、図１１に示した出力部４ｂに供給される電源パルスＷＳｐｕｌｓｅとそこから出力される制御信号ＷＳの波形を、重ねて表してある。図示する様に、出力部４ｂは出力バッファにトランスミッションゲート素子を用いているため、電源パルスＷＳｐｕｌｓｅの曲線傾斜波形がそのまま何ら変形を受けない状態で、制御信号ＷＳの曲線傾斜波形となっている。

図１４は、図１１に示した出力バッファ４ｂにおいて、トランスミッションゲートＷＳＴＧに代えＰチャネルトランジスタＷＳＴｒＰを用いた場合の波形を表している。パネル外部で生成した電源パルスＷＳｐｕｌｓｅをパネル内部にあるライトスキャナの出力部のＰチャネルトランジスタで受けると、トランジスタのオン抵抗により図１４に示すように鈍ってしまう。電源パルスＷＳｐｕｌｓｅの電圧が高い時はＰチャネルトランジスタのオン抵抗は小さく、制御信号ＷＳの波形は追従しやすく、外部波形ＷＳｐｕｌｓｅとほぼ同形の内部波形となる。一方電源パルスＷＳｐｕｌｓｅの電圧が低くなってくると、Ｐチャネルトランジスタのオン抵抗が大きく、パネル内の制御信号ＷＳの波形は鈍ってしまう。これに対し、本第２実施形態ではパネル外部で生成した電源パルス波形を受ける素子を、Ｐチャネルトランジスタ（ＰＭＯＳ）ではなく、ＰチャネルトランジスタとＮチャネルトランジスタを組み合わせたトランスミッションゲート素子（ＣＭＯＳ）にしている。ＣＭＯＳはＰチャネルトランジスタと並行にＮチャネルトランジスタを利用するため、電源パルスＷＳｐｕｌｓｅのレベルに関わらず、パネル外部で生成した波形とパネル内部の波形を図１３に示したように一致させることが出来る。これにより、パネル内部の波形を容易に外部から制御することが可能になる。

上述の第２実施形態は、パネル外部のディスクリート回路で予め曲線傾斜波形を有する電源パルスを生成し、パネル側のライトスキャナの電源ラインに入力している。しかしながら、精密に曲線傾斜波形を作るため、外部のディスクリート回路が複雑な構成となり、製造コストが高くなりがちである。これに代えて、より簡便な代用波形を出力するディスクリート回路も有用である。図１５は、この様な簡便な構造のディスクリート回路の一例を表している。図示する様にこのディスクリート回路は１個のトランジスタと１個の容量と３個の固定抵抗と２個の可変抵抗からなり、線順次走査と同期して供給される入力波形ＩＮをアナログ的に処理して電源パルスＷＳｐｕｌｓｅを作成し、これをパネル側に供給している。本実施例は矩形の入力波形を処理して、その立下りが２段階で折線状に変化する出力波形を生成している。図示する様に、この電源パルスＷＳｐｕｌｓｅの出力波形の立下りは、第１段階で急激に直線傾斜し、第２段階で穏やかな直線傾斜に切換っている。

図１５に示したディスクリート回路は直線的に折れ曲がる傾斜波形の電源パルスＷＳｐｕｌｓｅを出力しており、このままでは最適な移動度補正期間制御に適していない。図１６は本発明にかかるライトスキャナ出力部の第３実施形態を示しており、特に直線的に折れ曲がる傾斜波形から曲線傾斜波形を得るためのものである。理解を容易にするため、図１１に示した第２実施形態と対応する部分には対応する参照番号を付してある。異なる点は、第２実施形態の出力部４ｂに含まれていたトランスミッションゲートＷＳＴＧを、ＰチャネルトランジスタＷＳＴｒＰで代えたことである。この結果、第３実施形態の出力部４ｃは、その出力バッファがＰチャネルトランジスタＷＳＴｒＰとＮチャネルトランジスタＷＳＴｒＮを、電源ラインと接地ラインＶＳＳＷＳとの間に直列接続した構成となっている。

図１７は、図１６に示した出力部４ｃに供給される電源パルスＷＳｐｕｌｓｅの波形と、同じく出力部４ｃから出力される制御信号ＷＳの波形を重ねて表したものである。図示する様に、入力電源パルスＷＳｐｕｌｓｅは図１５に示すディスクリート回路から供給されたものであり、直線的に折れ曲がった波形となっている。これに対し、出力部４ｃから出力される制御信号ＷＳの波形は曲線傾斜波形となっており、理想的な形状となっている。ライトスキャナ４の最終段バッファにＰチャネルトランジスタＷＳＴｒＰ（ＰＭＯＳ）を用いた場合には、ＰＭＯＳ自体に電源パルスＷＳｐｕｌｓｅの電圧が高い時にはトランジスタのオン抵抗は小さく立下がり速度が速くなり、電源パルスＷＳｐｕｌｓｅの電圧が低い時はトランジスタのオン抵抗が大きく立下がり速度が遅くなる特性を有している。これにより、自動的に直線傾斜波形の電源パルスＷＳｐｕｌｓｅを曲線傾斜波形の制御信号ＷＳに変換することが出来る。場合によっては、立下り速度は出力バッファのトランジスタのサイズファクタ（Ｗ／Ｌ）を代えることによっても適宜調節できる。

以上説明したように、本発明に係る表示装置は、基本的に画素アレイ部１とこれを駆動する駆動部とから構成されている。画素アレイ部１は、行状の第１走査線ＷＳ及び第２走査線ＤＳと、列状の信号線ＳＬと、これらが交差する部分に配された行列状の画素２と、各画素２に給電する電源ラインＶｃｃ及び接地ラインとを備えている。駆動部は、第１走査線ＷＳに順次第一制御信号ＷＳを供給して画素２を行単位で線順次走査する第１スキャナ４と、この線順次走査にあわせて各第２走査線ＤＳに順次第２制御信号ＤＳを供給する第２スキャナ５と、この線順次走査に合せて列状の信号線ＳＬに映像信号を供給する信号セレクタ３とを備えている。

各画素２は、発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、スイッチングトランジスタＴｒ４と、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、そのゲートが第１走査線ＷＳに接続し、そのソースが信号線ＳＬに接続し、そのドレインがドライブトランジスタＴｒｄのゲートＧに接続している。ドライブトランジスタＴｒｄ及び発光素子ＥＬは電源ラインＶｃｃと接地ラインとの間で直列に接続して電流路を形成している。スイッチングトランジスタＴｒ４は、この電流路に挿入されると供に、そのゲートが第２走査線ＤＳに接続している。画素容量Ｃｓは、ドライブトランジスタＴｒｄのソースＳとゲートＧとの間に接続している。

係る構成においてサンプリングトランジスタＴｒ１は、第１走査線ＷＳから供給された第１制御信号ＷＳに応じてオンし信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇをサンプリングして画素容量Ｃｓに保持する。スイッチングトランジスタＴｒ４は、第２走査線ＤＳから供給された第２制御信号ＤＳに応じオンして前述の電流路を導通状態にする。ドライブトランジスタＴｒｄは、画素容量Ｃｓに保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを導通状態におかれた電流路を通って発光素子ＥＬに流す。

本発明の特徴事項として、駆動部（３，４，５）は、第１走査線ＷＳに第１制御信号ＷＳを印加してサンプリングトランジスタＴｒ１をオンし信号電位Ｖｓｉｇのサンプリングを開始した後、第２制御信号ＤＳが第２走査線ＤＳに印加されてスイッチングトランジスタＴｒ４がオンする第１タイミングＴ６から、第１走査線ＷＳに印加された第１制御信号ＷＳが解除されてサンプリングトランジスタＴｒ１がオフする第２タイミングＴ７までの補正期間ｔに、ドライブトランジスタＴｒｄの移動度μに対する補正を画素容量Ｃｓに保持された信号電位Ｖｓｉｇに加え、もって移動度補正を行う。その際駆動部は、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが高い時補正期間ｔが短くなる一方、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが低い時補正期間ｔが長くなるよう、自動的に第２タイミングＴ７を調整する。

具体的には、駆動部の第１スキャナ４は、第２タイミングＴ７を律する第１制御信号ＷＳの立下りに傾斜を付けるための出力部（４ａ，４ｂ，４ｃ）を有している。この出力部は始めに傾斜を急にし続いて傾斜をなだらかに変えていく曲線傾斜波形を出力することで、信号電位Ｖｓｉｇが高い時と信号電位Ｖｓｉｇが低い時の両方で補正期間ｔを最適化している。

各画素２は、上述した移動度補正機能に加え、ドライブトランジスタの閾電圧Ｖｔｈ補正機能も備えている。即ち画素２は、映像信号のサンプリングに先立ってドライブトランジスタＴｒｄのゲート電位（Ｇ）及びソース電位（Ｓ）をリセット若しくは初期化する追加のスイッチングトランジスタＴｒ２，Ｔｒ３を含んでいる。第２スキャナ５は、映像信号のサンプリングに先立って第２制御線ＤＳを介してスイッチングトランジスタＴｒ４を一時的にオンし、もってリセットされたドライブトランジスタＴｒｄに駆動電流Ｉｄｓを流してその閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持しておく。

本発明に係る表示装置の全体構成を示す模式的なブロック図である。 本発明に係る表示装置の画素構成を示す回路図である。 本発明に係る表示装置の動作説明に供する模式図である。 本発明に係る表示装置の動作説明に供するタイミングチャートである。 本発明に係る表示装置の動作説明に供する模式的な回路図である。 本発明に係る表示装置の動作説明に供するグラフである。 本発明に係る表示装置の動作説明に供するグラフである。 本発明に係る表示装置の動作説明に供する波形図である。 本発明にかかる表示装置の第１実施形態を示す回路図である。 第１実施形態の動作説明に供する波形図である。 本発明にかかる表示装置の第２実施形態を示す回路図である。 第２実施形態の動作説明に供するタイミングチャートである。 同じく第２実施形態の動作説明に供する波形図である。 同じく第２実施形態の動作説明に供する波形図である。 電源パルスを生成するディスクリート回路の一例を示す回路図である。 本発明にかかる表示装置の第３実施形態を示す回路図である。 第３実施形態の動作説明に供する波形図である。

符号の説明

０・・・パネル、１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、４ａ・・・出力部、４ｂ・・・出力部、４ｃ・・・出力部、５・・・ドライブスキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、ＥＬ・・・発光素子

Claims (7)

1. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
   前記駆動部は、各第１走査線に順次第１制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
   前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
   前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、
   前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
   前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、
   前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続しており、
   前記サンプリングトランジスタは、該第１走査線から供給された第１制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
   前記スイッチングトランジスタは、該第２走査線から供給された第２制御信号に応じオンして該電流路を導通状態にし、
   前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
   前記駆動部は、該第１走査線に該第１制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後、該第２制御信号が該第２走査線に印加されて該スイッチングトランジスタがオンする第１タイミングから、該第１走査線に印加された該第１制御信号が解除されて該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位に加え、
   前記第１スキャナは、該第２タイミングを律する該第１制御信号の立下りに傾斜をつける為の出力部を有しており、
   前記第１スキャナの出力部は、インバータ構成の出力バッファを備えており、矩形波形の入力信号をなまらせることで、曲線傾斜波形を有する該第１制御信号を該第１走査線に出力し、該信号線に供給される映像信号の信号電位が高いとき該補正期間が短くなる一方、該信号線に供給される映像信号の信号電位が低いとき該補正期間が長くなる様に該第２タイミングが調整される表示装置。
2. 前記第１スキャナの出力部は、該インバータ構成に含まれるＰチャネルトランジスタの動作特性を利用して、矩形波形の入力信号をなまらせる請求項１記載の表示装置。
3. 前記第１スキャナの出力部は、該インバータ構成に含まれるトランジスタのサイズファクタを該第１スキャナを構成する他のトランジスタのサイズファクタよりも小さくして、矩形波形の入力信号をなまらせる請求項１記載の表示装置。
4. 前記第１スキャナの出力部は、該第１走査線の配線抵抗及び配線容量で決まる時定数を利用して、該出力バッファから出力された立下り波形をなまらせる請求項１記載の表示装置。
5. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
   前記駆動部は、各第１走査線に順次第１制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
   前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
   前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、
   前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
   前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、
   前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続しており、
   前記サンプリングトランジスタは、該第１走査線から供給された第１制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
   前記スイッチングトランジスタは、該第２走査線から供給された第２制御信号に応じオンして該電流路を導通状態にし、
   前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
   前記駆動部は、該第１走査線に該第１制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後、該第２制御信号が該第２走査線に印加されて該スイッチングトランジスタがオンする第１タイミングから、該第１走査線に印加された該第１制御信号が解除されて該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位に加え、
   前記第１スキャナは、該第２タイミングを律する該第１制御信号の立下りに傾斜をつける為の出力部を有しており、
   前記第１スキャナの出力部は、電源ラインと接地ラインの間に配され且つトランスミッションゲートを含む出力バッファを備えており、該電源ラインに供給された電源パルスから曲線傾斜波形を取り出し、これを該第１制御信号として該第１走査線に出力し、該信号線に供給される映像信号の信号電位が高いとき該補正期間が短くなる一方、該信号線に供給される映像信号の信号電位が低いとき該補正期間が長くなる様に該第２タイミングが調整される表示装置。
6. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の第１走査線及び第２走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
   前記駆動部は、各第１走査線に順次第１制御信号を供給して画素を行単位で線順次走査する第１スキャナと、該線順次走査に合わせて各第２走査線に順次第２制御信号を供給する第２スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
   前記画素は、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、スイッチングトランジスタと、画素容量とを含み、
   前記サンプリングトランジスタは、そのゲートが該第１走査線に接続し、そのソースが該信号線に接続し、そのドレインが該ドライブトランジスタのゲートに接続し、
   前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
   前記スイッチングトランジスタは該電流路に挿入されるとともに、そのゲートが該第２走査線に接続し、
   前記画素容量は、該ドライブトランジスタのソースとゲートの間に接続しており、
   前記サンプリングトランジスタは、該第１走査線から供給された第１制御信号に応じてオンし、該信号線から供給された映像信号の信号電位をサンプリングして該画素容量に保持し、
   前記スイッチングトランジスタは、該第２走査線から供給された第２制御信号に応じオンして該電流路を導通状態にし、
   前記ドライブトランジスタは、該画素容量に保持された信号電位に応じて駆動電流を該導通状態に置かれた電流路を通って該発光素子に流し、
   前記駆動部は、該第１走査線に該第１制御信号を印加して該サンプリングトランジスタをオンし信号電位のサンプリングを開始した後、該第２制御信号が該第２走査線に印加されて該スイッチングトランジスタがオンする第１タイミングから、該第１走査線に印加された該第１制御信号が解除されて該サンプリングトランジスタがオフする第２タイミングまでの補正期間に、該ドライブトランジスタの移動度に対する補正を該画素容量に保持された該信号電位に加え、
   前記第１スキャナは、該第２タイミングを律する該第１制御信号の立下りに傾斜をつける為の出力部を有しており、
   前記第１スキャナの出力部は、電源ラインと接地ラインの間に配され且つＰチャネルトランジスタを含む出力バッファを備えており、該電源ラインに供給された電源パルスから取り出した直線的に折れまがる傾斜波形をなまらせることで、曲線傾斜波形を有する該第１制御信号を該第１走査線に出力し、該信号線に供給される映像信号の信号電位が高いとき該補正期間が短くなる一方、該信号線に供給される映像信号の信号電位が低いとき該補正期間が長くなる様に該第２タイミングが調整される表示装置。
7. 各画素は、映像信号のサンプリングに先立って該ドライブトランジスタのゲート電位及びソース電位をリセットする追加のスイッチングトランジスタを含み、
   前記第２スキャナは、映像信号のサンプリングに先立って該第２制御線を介して該スイッチングトランジスタを一時的にオンし、以ってリセットされた該ドライブトランジスタに駆動電流を流してその閾電圧に相当する電圧を該画素容量に保持する請求項１乃至請求項６のいずれか１項に記載の表示装置。

Images