[go: up one dir, main page]

JP2007148128A - 画素回路 - Google Patents

画素回路 Download PDF

Info

Publication number
JP2007148128A
JP2007148128A JP2005344206A JP2005344206A JP2007148128A JP 2007148128 A JP2007148128 A JP 2007148128A JP 2005344206 A JP2005344206 A JP 2005344206A JP 2005344206 A JP2005344206 A JP 2005344206A JP 2007148128 A JP2007148128 A JP 2007148128A
Authority
JP
Japan
Prior art keywords
drive transistor
transistor
voltage
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005344206A
Other languages
English (en)
Inventor
Katsuhide Uchino
勝秀 内野
Junichi Yamashita
淳一 山下
Tetsuo Yamamoto
哲郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005344206A priority Critical patent/JP2007148128A/ja
Publication of JP2007148128A publication Critical patent/JP2007148128A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を備えた画素回路の簡素化及び合理化を図る。
【解決手段】ドライブトランジスタＴ５のゲートＧとソースＳ間に画素容量Ｃ１が接続され、ソースＳとカソード電位Ｖｃａｔ間に発光素子ＥＬが接続され、ゲートＧと信号線ＳＬとの間にサンプリングトランジスタＴ１が接続され、ドレインＤと電源Ｖｃｃとの間にスイッチングトランジスタＴ４が接続され、ソースＳと信号線ＳＬとの間に別のスイッチングトランジスタＴ２が接続されている。二つのスイッチングトランジスタＴ２，Ｔ４は、映像信号Ｖｓｉｇが画素容量Ｃ１にサンプリングされる前に動作し、ドライブトランジスタＴ５の閾電圧を検出して画素容量Ｃ１に書き込み、以って出力電流の閾電圧に対する依存性を補正する。
【選択図】図１４

Description

本発明は、アクティブマトリクス型表示装置の画素を構成する発光素子を電流駆動する画素回路に関する。より詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬなどの発光素子に通電する電流量を制御する技術に関する。さらに詳しくは、発光素子を駆動する絶縁ゲート型電界効果トランジスタの閾電圧の補正技術に関する。
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
しかしながら、ドライブトランジスタの閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込んだ画素回路は、素子数が多くなり回路の複雑化を招いていた。画素回路を構成するトランジスタの個数が多くなると、これに伴って各トランジスタを制御する走査線（ゲートライン）や電源ラインの本数が増える。画素回路に対してゲートラインや電源ラインの占める割合が多くなり、パネルの高精細化を難しくしている。またゲートラインや電源ラインの本数が多いとその分配線間のクロスオーバーが増え、パネルの製造歩留りの悪化を招くという課題がある。
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧のばらつきをキャンセルする機能を備えた画素回路の簡素化及び合理化を図ることを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのソースと信号線との間に別のスイッチングトランジスタが接続されており、前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする。
具体的に前記信号線は、映像信号を表す信号電圧と、第１のレベルに固定された第１固定電圧と、第２のレベルに固定された第２固定電圧とを切り替えて供給する。この場合前記信号電圧は映像信号のサンプリング時に該ドライブトランジスタのゲートに与えられ、前記第１固定電圧は閾電圧を補正する時にドライブトランジスタのゲートに与えられ、前記第２固定電圧は閾電圧を補正する前の準備段階で、ドライブトランジスタのソースに与えられる。又前記二つのスイッチングトランジスタは該水平走査期間に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む。
又本発明は、信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのソースとゲートとの間に別のスイッチングトランジスタが接続されており、前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする。
具体的に前記信号線は、映像信号を表す信号電圧と、第１のレベルに固定された第１固定電圧と、第２のレベルに固定された第２固定電圧とを切り替えて供給する。この場合前記信号電圧は映像信号のサンプリング時に該ドライブトランジスタのゲートに与えられ、前記第１固定電圧は閾電圧を補正する時にドライブトランジスタのゲートに与えられ、前記第２固定電圧は閾電圧を補正する前の準備段階で、該ドライブトランジスタのソースに与えられる。又前記二つのスイッチングトランジスタは該水平走査期間に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む。
更に本発明は、信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと可変電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのゲートと固定電源との間に別のスイッチングトランジスタが接続されており、前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする。
具体的に前記可変電源は高電圧と低電圧の二値をとることでドライブトランジスタのゲートとソース間の電圧をその閾電圧以上とし、該高電圧の印加で閾電圧の補正を開始し、ドライブトランジスタと該可変電源との間に接続されている前記スイッチングトランジスタのオフで閾電圧の補正を終了する。又前記二つのスイッチングトランジスタは、一水平走査期間より長い時間幅で動作して該ドライブトランジスタの閾電圧を該画素容量に書き込むことができる。又前記発光素子の発光を終了する際に、前記ドライブトランジスタのゲートと前記固定電源との間に接続されている一方のスイッチングトランジスタをオンし、且つ前記ドライブトランジスタのドレインと前記可変電源との間に接続されている他方のスイッチングトランジスタをオフすることで、前記ドライブトランジスタに負バイアスをかける。この場合、前記ドライブトランジスタにかける負バイアスは、ドライブトランジスタの閾電圧の変動を抑制する。又前記固定電源は、その電源電圧が該発光素子のカソードに印加されるカソード電圧と該発光素子の閾電圧の和よりも小さく設定されている。
加えて本発明は、信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと固定電源との間に第１スイッチングトランジスタが接続され、該ドライブトランジスタのゲートと可変電源との間に第２スイッチングトランジスタが接続されており、前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、前記第１スイッチングトランジスタ及び第２スイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む補正動作を行い、以って該出力電流の閾電圧に対する依存性を補正し、前記可変電源は、該補正動作の前にその電源電圧を切り替え、前記第２スイッチングトランジスタを介して前記ドライブトランジスタのゲート電圧を高電圧から低電圧に変化させ、この電圧変化を前記ドライブトランジスタのソース電圧にカップリングさせる事で、該補正動作に入る前の準備動作を行うことを特徴とする画。
具体的には該準備動作の結果、カップリング後は前記ドライブトランジスタのゲートとソース間の電圧が前記ドライブトランジスタの閾電圧よりも大きくなり、且つ前記ドライブトランジスタのソース電位が前記発光素子の動作点を下回るように設定される。又前記ドライブトランジスタは、その出力電流がチャネル領域の閾電圧に加えキャリア移動度に対しても依存性を有し、前記第１スイッチングトランジスタは該出力電流のキャリア移動度に対する依存性を打ち消すために該水平走査期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する移動度補正動作を行う。この場合、該移動度補正動作を正確に行う為に、あらかじめ前記ドライブトランジスタのソース電位が前記発光素子の動作点を下回るように設定される。
本発明によれば、画素回路は発光素子を駆動するドライブトランジスタと画素容量に映像信号をサンプリングするサンプリングトランジスタの他に、２個のスイッチングトランジスタを含んでいる。本発明では、映像信号を画素容量にサンプリングする前に、これら２個のスイッチングトランジスタをオンオフ制御してドライブトランジスタの閾電圧補正を行っている。即ちドライブトランジスタの閾電圧を検出して画素容量に書き込み、以って出力電流の閾電圧に対する依存性を補正している。閾電圧補正機能を備えた本発明の画素回路は、ドライブトランジスタとサンプリングトランジスタの他に２個のスイッチングトランジスタを追加し、合計４個のトランジスタで構成されている。この様に画素回路の構成を簡素化及び合理化することで、各トランジスタを制御するゲートラインや電源ラインの本数を削減することが可能である。これら配線本数の削減によりパネルの高精細化及び高歩留り化を達成できる。
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにするため、図１を参照して基本的なアクティブマトリクス型表示装置の構成を説明する。図示する様にこの表示装置は、画素アレイ１と水平セレクタ３とライトスキャナ４とで構成されている。画素アレイ１は１枚のパネルに集積形成される。水平セレクタ３とライトスキャナ４はパネルに内蔵される場合と外付けされる場合とがある。画素アレイ１は行状に配列した走査線ＷＳと列状に配列した信号線ＳＬと両者の交差部に配された画素回路２とで構成されている。走査線ＷＳはライトスキャナ４に接続されており、順次制御信号を出力して、画素回路２を行単位で順次選択する。水平セレクタ３は各信号線ＳＬに接続されており、選択された画素回路２に映像信号を書き込む。
図２は、図１に示した画素回路２の一例を示す回路図である。この画素回路２は最も単純な構成を有しており、２個のトランジスタＴ１，Ｔ５と１個の画素容量Ｃ１と１個の発光素子ＥＬとで構成されている。サンプリングトランジスタＴ１はＮチャネル型の薄膜トランジスタである。ドライブトランジスタＴ５はＰチャネル型の薄膜トランジスタである。画素容量Ｃ１は薄膜容量である。発光素子ＥＬは例えば有機ＥＬ薄膜を発光層とする２端子素子（ダイオード）である。これらの素子Ｔ１，Ｔ５，Ｃ１，ＥＬはパネルを構成する絶縁基板の上に集積形成される。
サンプリングトランジスタＴ１は信号線ＳＬとドライブトランジスタＴ５のゲートとの間に接続されている。サンプリングトランジスタＴ１のゲートは走査線ＷＳを介してライトスキャナ４に接続されている。ドライブトランジスタＴ５のゲートには、画素容量Ｃ１が接続されている。ドライブトランジスタＴ５のソースは電源Ｖｃｃに接続されている。ドライブトランジスタＴ５のドレインは発光素子ＥＬのアノードに接続されている。発光素子ＥＬのカソードは接地されている。
サンプリングトランジスタＴ１は水平走査期間になるとライトスキャナ４から制御信号が印加され、導通状態になる。これによりサンプリングトランジスタＴ１は水平セレクタ３から信号線ＳＬに供給された映像信号をサンプリングし、画素容量Ｃ１に書き込む。ドライブトランジスタＴ５は画素容量Ｃ１に書き込まれた映像信号に応じてドレイン電流Ｉｄｓを発光素子ＥＬに供給する。これにより、発光素子ＥＬは映像信号に応じた輝度で発光する。
図２に示した方式では、ドライブトランジスタのゲート印加電圧Ｖｇｓを映像信号に応じて変化させることで、発光素子ＥＬに流れる出力電流Ｉｄｓをコントロールしている。本例ではＰチャネル型のサンプリングトランジスタＴ５のソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、前述の式１にしたがって動作する定電流源となる。即ちこのＰチャネル型のドライブトランジスタＴ５は、発光素子ＥＬ側に接続されたドレインの電位に依存することなく、常にゲートとソース間の電圧Ｖｇｓに従って一定の出力電流Ｉｄｓを発光素子ＥＬに供給できる。
図３は、発光素子ＥＬのＩ−Ｖ特性を示すグラフである。有機ＥＬ素子などによって代表される発光素子は、Ｉ−Ｖ特性が経時的に変化する傾向があり、実線が初期状態を表す一方点線が経時変化後のＩ−Ｖ特性を表している。グラフで電圧Ｖはアノード電圧である。図２と対応させると、このアノード電圧ＶはドライブトランジスタＴ５のドレイン電圧となっている。一方電流Ｉは、ドライブトランジスタＴ５から供給される出力電流Ｉｄｓである。前述したように、図２の画素回路２はドライブトランジスタＴ５がドレイン電圧に依存することなく、常に一定の出力電流Ｉｄｓを発光素子ＥＬに供給できる。したがって発光素子ＥＬのＩ−Ｖ特性が経時的に変化しても、この影響を受けることなく定電流を供給することが可能である。したがって、発光素子ＥＬには輝度の変化が生じにない。
図４は、従来の画素回路２の他の例を示す回路図である。理解を容易にするため、図２に示した先の従来例と対応する部分には対応する参照番号を付してある。異なる点は、ドライブトランジスタＴ５がＰチャネル型ではなくＮチャネル型となっていることである。この場合、ドライブトランジスタＴ５のソース側が発光素子ＥＬのアノード側と接続することになる。したがってソース電位が発光素子ＥＬのＩ−Ｖ特性の経時変化に影響を受けて変動することになる。発光素子の経時変化と共にゲート／ソース間電圧Ｖｇｓが変化してしまう。これにより発光素子ＥＬに流れる出力電流Ｉｄｓの量が変化し、発光輝度が変わってしまう。これに加え、ドライブトランジスタＴ５は個々の画素回路毎に閾電圧Ｖｔｈがばらついている。したがって、前述の式１に示すように、ドレイン電流ＩｄｓはＶｇｓやＶｔｈの変動によってばらつきが生じ、発光輝度が画素毎に変化してしまう。
発光素子ＥＬの経時劣化やドライブトランジスタＴ５の特性ばらつきに対処する画素回路として、例えば図５に示す参考例が先行開発されている。理解を容易にするため、図５に示した参考例は、図４に示した従来例と対応する参照番号を付してある。図示する様に本表示装置は、画素アレイ１と水平セレクタ３とライトスキャナ４とドライブスキャナ５と補正用スキャナ７と第２補正用スキャナ８とで構成されている。画素アレイ１はマトリクス状に配された画素回路２を含んでいる。図示を簡略化するため、１個の画素回路２を表してある。この画素回路２は５個のトランジスタＴ１ないしＴ５と１個の画素容量Ｃ１と１個の発光素子ＥＬとで構成されており、比較的素子数が多い。またこの画素回路２を駆動するラインは、走査線がＷＳ，ＤＳ，ＡＺ，ＡＺ２の４本、信号線ＳＬが１本、電源ラインがＶｃｃ，Ｖｓｓ，Ｖｏｆｓ，Ｖｃａｔの４本で、比較的多い。制御ラインは計９本もあり、画素の占める面積を圧迫している。なお走査線ＷＳはライトスキャナ４によって走査され、ＤＳはドライブスキャナ５によって走査され、ＡＺは補正用スキャナ７によって制御され、ＡＺ２は第２補正用スキャナ８によって制御される。信号線ＳＬには水平セレクタ３から入力信号（Ｖｓｉｇ）が供給される。本例は全てのトランジスタＴ１ないしＴ５がＮチャネル型である。中心となるドライブトランジスタＴ５のソースＳは発光素子ＥＬのアノードに接続されている。発光素子ＥＬのカソードはＶｃａｔに接続されている。ドライブトランジスタＴ５のドレインはスイッチングトランジスタＴ４を介してＶｃｃに接続している。スイッチングトランジスタＴ４のゲートは走査線ＤＳに接続している。ドライブトランジスタＴ５のゲートＧはサンプリングトランジスタＴ１を介して信号線ＳＬに接続している。サンプリングトランジスタＴ１のゲートは走査線ＷＳに接続している。ドライブトランジスタＴ５のゲートＧはスイッチングトランジスタＴ３を介してＶｏｆｓに接続している。スイッチングトランジスタＴ３のゲートは走査線ＡＺ２に接続している。ドライブトランジスタＴ５のゲートＧとソースＳの間には画素容量Ｃ１が接続されている。ドライブトランジスタＴ５のソースＳはスイッチングトランジスタＴ２を介してＶｓｓに接続している。スイッチングトランジスタＴ２のゲートは走査線ＡＺに接続している。
図６は、図５に示した画素回路２の動作説明に供するタイミングチャートである。時間軸Ｊに沿ってトランジスタＴ１ないしＴ４のオン／オフの変化を表している。Ｔ１ないしＴ４のオン／オフ制御は、それぞれ対応する走査線を介して対応するスキャナによって行われる。このタイミングチャートはドライブトランジスタＴ５のゲートＧとソースＳの電位変化も合わせて表してある。タイミングＪ１に入る前はトランジスタＴ４がオンしているため、発光素子ＥＬにはドライブトランジスタＴ５を介して出力電流が供給され発光状態にある。
タイミングＪ１になるとトランジスタＴ３がオンし、ドライブトランジスタＴ５のゲートＧがＶｏｆｓまで低下する。またスイッチングトランジスタＴ２がオンするため、ドライブトランジスタＴ５のソースＳはＶｓｓまで低下する。Ｖｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌよりも低いので、発光素子ＥＬには電流が流れず非発光期間に入る。またＶｏｆｓとＶｓｓの電位差はドライブトランジスタＴ５の閾電圧Ｖｔｈよりも大きい。この様に画素容量Ｃ１の両端の電位を設定することで、閾電圧補正動作の準備が行われる。
タイミングＪ２でスイッチングトランジスタＴ２がオフする。これによりドライブトランジスタＴ５のソースＳがＶｓｓから切り離され、上昇を始める。ドライブトランジスタＴ５から画素容量Ｃ１に電流が流れ込み、両端の電圧Ｖｇｓが丁度ドライブトランジスタＴ５の閾電圧Ｖｔｈに等しくなったところでカットオフする。この結果画素容量Ｃ１の両端にはドライブトランジスタＴ５の閾電圧Ｖｔｈに相当する電圧が書き込まれる。以上により閾値キャンセル動作が行われた。
タイミングＪ３でスイッチングトランジスタＴ４をオフしさらにタイミングＪ４でスイッチングトランジスタＴ３もオフする。この時点でトランジスタＴ１ないしＴ４は全てオフとなる。
タイミングＪ５でサンプリングトランジスタＴ１がオンし、信号線ＳＬから供給された映像信号ＶｓｉｇがドライブトランジスタＴ５のゲートＧに書き込まれる。当該画素回路２に割り当てられた水平走査期間（１Ｈ）が経過するタイミングＪ６でサンプリングトランジスタＴ１はオフする。この期間Ｊ５−Ｊ６で信号書き込みが行われた。
この後タイミングＪ７に進みスイッチングトランジスタＴ４がオンする。これによりドライブトランジスタＴ５は電源Ｖｃｃに接続されるので出力電流を供給する。この出力電流の値は画素容量Ｃ１に保持された入力電圧Ｖｇｓによって一定に制御される。ドライブトランジスタＴ５のソースＳの電位が上昇し始め、発光素子ＥＬの閾電圧Ｖｔｈｅｌを超えた時点で発光が始まる。ブートストラップ効果で、ソース電位の上昇に伴いこれと連動してドライブトランジスタＴ５のゲート電位も上昇する。ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは、常に画素容量Ｃ１によって一定に保持されている。
以下図７ないし図１３を参照して、図５及び図６に示した先行開発にかかる画素回路の動作を詳細に説明する。まず、発光素子ＥＬの発光状態は図７のようにスイッチングトランジスタＴ４のみがオンした状態である。この時ドライブトランジスタＴ５は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる電流ＩｄｓはドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓに応じて特性式１に示される値をとる。
次に非発光期間においてスイッチングトランジスタＴ３、スイッチングトランジスタＴ２をオンする。この時、ドライブトランジスタＴ５のゲート電圧はＶｏｆｓ、ソース電圧はＶｓｓという値に充電される。ドライブトランジスタＴ５のゲート／ソース間電圧はＶｏｆｓ−Ｖｓｓという値をとり、それに応じた電流Ｉｄｓ´がＶｃｃからＶｓｓに流れる。（図８）ここで、発光素子ＥＬを非発光とするために、発光素子ＥＬにかかる電圧Ｖｅｌを発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるようにＶｏｆｓとＶｓｓの電圧を設定する必要がある。また、スイッチングトランジスタＴ３、スイッチングトランジスタＴ２はどちらが先にオンしてもよい。
さらにスイッチングトランジスタＴ２をオフ状態とする（図９）。発光素子ＥＬの等価回路は図１０に示されるようにダイオードＴｅｌと容量Ｃｅｌで表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（発光素子ＥＬのリーク電流がドライブトランジスタＴ５に流れる電流よりもかなり小さい）である限り、ドライブトランジスタＴ５の電流は画素容量Ｃ１と発光素子容量Ｃｅｌを充電するために使われる。この時発光素子のアノード電圧Ｖｅｌ（即ちドライブトランジスタのソース電圧）は時間と共に図１１のように上昇して行く。一定時間経過後、ドライブトランジスタＴ５のゲート／ソース間電圧はＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
閾値キャンセル動作終了後スイッチングトランジスタＴ４、スイッチングトランジスタＴ３をオフする。スイッチングトランジスタＴ４をスイッチングトランジスタＴ３よりも先にオフすることでドライブトランジスタＴ５のゲート電圧の変動を抑えることが可能となる。次に、サンプリングトランジスタＴ１をオンしてドライブトランジスタＴ５のゲート電圧を信号電圧Ｖｓｉｇとする（図１２）。この時、ドライブトランジスタＴ５のゲート／ソース間電圧は画素容量Ｃ１、発光素子ＥＬの寄生容量Ｃｅｌ、ドライブトランジスタＴ５の寄生容量Ｃ２によって以下の式２のように決定される。しかし、発光素子容量Ｃｅｌは画素容量Ｃ１及び寄生容量Ｃ２に比べて大きいためにドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。但し簡便のため、Ｖｏｆｓ＝０とした場合である。
Figure 2007148128
書き込みが終了した後にスイッチングトランジスタＴ４をオンしてドライブトランジスタＴ５のドレイン電圧を電源電圧Ｖｃｃまで上昇させる。ドライブトランジスタＴ５のゲート／ソース間電圧は一定であるのでドライブトランジスタＴ５は一定電流Ｉｄｓ’’を発光素子ＥＬに流し、Ｖｅｌは発光素子ＥＬにＩｄｓ’’という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する（図１３）。
本回路においても発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ｂ点の電位も変化する。しかしながら、ドライブトランジスタＴ５のゲート／ソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。
以上に説明した参考例の画素回路は、５個のトランジスタＴ１ないしＴ５を含んでいる。これらのトランジスタに接続される電源ラインや走査線（ゲートライン）はトランジスタ素子数に応じて増えている。図５の参考例にかかる画素回路は、ＲＧＢ３画素当り電源ラインがＶｃｃ、Ｖｏｆｓ、Ｖｓｓ、Ｖｃａｔの１２本、ゲートラインはＷＳ、ＡＺ、ＡＺ２、ＤＳの４本で構成されている。これでは、画素に対して電源ラインやゲートラインの占める割合が多くなり、パネルの高精細化や高歩留り化という点では難しいものがある。
本発明は上記問題点に対処するため、画素回路の簡素化及び合理化を図るものである。図１４は、本発明にかかる画素回路の第１実施形態を示す回路図である。図示する様に、本画素回路２は１個の発光素子ＥＬ当り、４個のトランジスタＴ１，Ｔ２，Ｔ４，Ｔ５と１個の画素容量Ｃ１で構成されており、図５に示した参考例に比べトランジスタ１個分が簡素化されている。さらに本画素回路２の駆動の合理化を図った結果、配線数はＲＧＢ３画素当り、３本のゲートラインと６本の電源ラインで構成できる。なお理解を容易にするため、図１４に示した第１実施形態は、図５に示した参考例と対応する参照番号を付してある。
図１４に示すように、本画素回路２は、サンプリングトランジスタＴ１，ドライブトランジスタＴ５，画素容量Ｃ１，発光素子ＥＬに加えて、２個のスイッチングトランジスタＴ２，Ｔ４を含んでいる。全てのトランジスタＴ１，Ｔ２，Ｔ４，Ｔ５がＮチャネル型であり、例えばポリシリコン薄膜トランジスタあるいはアモルファスシリコン薄膜トランジスタでパネルに集積形成できる。
スイッチングトランジスタＴ４は、電源ＶｃｃとドライブトランジスタＴ５のドレインＤとの間に接続されている。スイッチングトランジスタＴ４のゲートは走査線ＤＳを介してドライブスキャナ５に接続されている。このドライブスキャナ５はスイッチングトランジスタＴ４を線順次でオンオフ制御するために設けてある。もう１つのスイッチングトランジスタＴ２は信号線ＳＬとドライブトランジスタＴ５のソースＳとの間に接続されている。このスイッチングトランジスタＴ２のゲートは走査線ＡＺを介して補正用スキャナ７に接続されている。補正用スキャナ７はスイッチングトランジスタＴ２を線順次走査に合わせてオンオフ制御するためにある。画素容量Ｃ１はドライブトランジスタＴ５のゲートＧとソースＳとの間に接続されている。発光素子ＥＬのアノードはドライブトランジスタＴ５のソースＳに接続し、カソードは所定のカソード電位Ｖｃａｔに接続されている。
図１５は、図１４に示した本発明にかかる画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸Ｊに沿ってサンプリングトランジスタＴ１，スイッチングトランジスタＴ２，スイッチングトランジスタＴ４オンオフ変化を表している。またこれに合わせて、信号線ＳＬに供給される信号電圧の変化も表してある。図示する様に、信号線は、映像信号を表す信号電圧Ｖｓｉｇと、第１のレベルに固定された第１固定電圧Ｖｏｆｓと、第２のレベルに固定された第２固定電圧Ｖｓｓとを切換えて供給している。加えてこのタイミングチャートは、ドライブトランジスタＴ５のゲートＧとソースＳの電位変化も示してある。
時点Ｊ１まではスイッチングトランジスタＴ４がオンしている。この為ドライブトランジスタＴ５は電源Ｖｃｃに接続されており、ゲート電圧Ｖｇｓに応じたドレイン電流Ｉｄｓを発光素子ＥＬに供給している。よって発光素子ＥＬは発光期間にある。
時点Ｊ１になるとスイッチングトランジスタＴ４がオフするため、ドレイン電流Ｉｄｓが流れなくなり、発光素子ＥＬは非発光期間に入る。発光素子ＥＬに電流が流れなくなる為、ドライブトランジスタＴ５のソース電位はＶｃａｔ＋Ｖｔｈｅｌまで下がる。なおＶｔｈｅｌは発光素子ＥＬの閾電圧である。これと連動してドライブトランジスタＴ５のゲート電位も低下する。
時点Ｊ２になるとサンプリングトランジスタＴ１とスイッチングトランジスタＴ２が共にオンする。このとき信号電圧は固定電位Ｖｓｓにある。ドライブトランジスタＴ５のソースＳが信号線につながることで、ソース電位はＶｓｓまで下がる。またドライブトランジスタＴ５のゲートＧも信号線ＳＬにつながる為、ゲート電位もＶｓｓに下がる。
Ｔ２がオフした後時点Ｊ３で信号電圧がＶｓｓからＶｏｆｓに切換る。このときサンプリングトランジスタＴ１は引き続きオン状態にあるので、ドライブトランジスタＴ５のゲート電位はＶｏｆｓまで上昇する。
この直後時点Ｊ４になると、スイッチングトランジスタＴ４がオンする。これによりドレイン電流Ｉｄｓが流れるが、発光素子ＥＬは逆バイアス状態となっているため、ソースＳの電位が上昇する。ゲートＧの電位とソースＳの電位との差が閾電圧Ｖｔｈとなったところでドレイン電流Ｉｄｓは流れなくなる。
ドライブトランジスタＴ５がカットオフした後、時点Ｊ５でスイッチングトランジスタＴ４がオフになる。これにより、ドライブトランジスタＴ５のゲートＧとソースＳとの間に接続された画素容量Ｃ１に閾電圧Ｖｔｈが書き込まれる。この様に閾電圧Ｖｔｈの検出及び書き込みが行われる時間Ｊ４−Ｊ５を閾値キャンセル期間と呼んでいる。
この後信号電圧は固定電位Ｖｏｆｓから信号電位Ｖｓｉｇに変化する。このときサンプリングトランジスタＴ１は引き続きオン状態にあるので、映像信号電位Ｖｓｉｇが画素容量Ｃ１に書き込まれ、ドライブトランジスタＴ５のゲートＧの電位がＶｓｉｇとなる。信号電位Ｖｓｉｇの書き込みは閾電圧Ｖｔｈに足し込まれる形となるので、ＶｇｓはＶｓｉｇ＋Ｖｔｈである。時間Ｊ６−Ｊ７を信号書き込み期間と呼んでいる。
この後時点Ｊ７でサンプリングトランジスタＴ１がオフしさらに時点Ｔ８でスイッチングトランジスタＴ４が再びオンする。これにより出力電流Ｉｄｓが発光素子ＥＬに流れ込み、発光期間に入る。ドレイン電流Ｉｄｓが発光素子ＥＬに流れるとソースＳの電位が上昇するが、これと連動してゲートＧの電位も上昇する。ドライブトランジスタＴ５に対する入力電圧Ｖｇｓは発光期間中一定に保たれる。
図１５のタイミングチャートから明らかなように、サンプリングトランジスタＴ１がオンしている期間Ｊ２−Ｊ７がほぼ１水平走査期間（１Ｈ）に相当している。この間に信号電圧はＶｓｓからＶｏｆｓに変わりさらにＶｓｉｇに変化する。またこの１水平走査期間Ｊ２−Ｊ７の間に閾値キャンセル期間Ｊ４−Ｊ５と信号書き込み期間Ｊ６−Ｊ７が含まれる。換言すると、この発明は１水平走査期間という短い時間に、閾値キャンセル動作と信号書き込み動作を行っている。
図１６から図２３を参照して、図１４に示した本発明にかかる画素回路の動作を改めて説明する。図１６は、時点Ｊ１前の画素回路２の状態を表している。時点Ｊ１の前は、スイッチングトランジスタＴ４のみがオンしている。このときドライブトランジスタＴ５は飽和領域で動作するように設計されている為、発光素子ＥＬに流れる電流Ｉｄｓは、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓに応じて、前述の式１に表される値を取る。
図１７は、時間Ｊ１−Ｊ２における画素回路２の状態を表している。ここではスイッチングトランジスタＴ４がオフになる。スイッチングトランジスタＴ４をオフにすることで、電源Ｖｃｃから発光素子ＥＬのカソードに電流が供給されなくなるので、発光素子ＥＬは消光する。そしてドライブトランジスタＴ５のソース電圧はカソード電圧Ｖｃａｔと発光素子ＥＬの閾値電圧Ｖｔｈｅｌの和、つまりＶｃａｔ＋Ｖｔｈｅｌという値になる。
図１８は、時間Ｊ２−Ｊ３における画素回路２の状態を表している。ここではサンプリングトランジスタＴ１とスイッチングトランジスタＴ２がオンになる。サンプリングトランジスタＴ１がオンすることでドライブトランジスタＴ５のゲートＧに固定電位Ｖｓｓが充電される。またスイッチングトランジスタＴ２がオンすることで、ドライブトランジスタＴ５のソースＳにも信号線ＳＬから固定電位Ｖｓｓが充電される。ここでＶｓｓがカソード電圧Ｖｃａｔと発光素子ＥＬの閾電圧Ｖｔｈｅｌの和Ｖｃａｔ＋Ｖｔｈｅｌよりも小さく設定されている。つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔという逆バイアス状態にあるので、発光素子ＥＬは発光することがない。
図１９は、時間Ｊ３−Ｊ４における画素回路２の状態を表している。ここではスイッチングトランジスタＴ２がオフとなり、信号線ＳＬ上の信号電位がＶｓｓからＶｏｆｓに切換る。これによりドライブトランジスタＴ５のゲートＧにはＶｏｆｓが充電される。発光素子ＥＬの等価回路はダイオード接続されたトランジスタＴｅｌと容量Ｃｅｌで表されるため、ドライブトランジスタＴ５のソース電圧は、画素容量Ｃ１、発光素子ＥＬの寄生容量Ｃｅｌ及びドライブトランジスタＴ５の寄生容量Ｃ２によって、以下の式３のように決定される。従って、ゲート／ソース間電圧Ｖｇｓは以下のようになる。
Figure 2007148128
図２０は、時間Ｊ４−Ｊ５における画素回路２の状態を表している。この状態ではスイッチングトランジスタＴ４をオンして閾電圧キャンセル動作（閾電圧補正動作）を開始する。前述の式２で示されるドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓが、ドライブトランジスタＴ５の閾電圧Ｖｔｈよりも大きいので、電源ＶｃｃからドライブトランジスタＴ５を通って図示のように電流が流れ、画素容量Ｃ１の充電を開始する。前述したように、発光素子ＥＬの等価回路はダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。発光素子ＥＬのアノード電圧ＶｅｌがＶｃａｔ＋Ｖｔｈｅｌよりも小さい逆バイアス状態である限り、発光素子ＥＬに流れるリーク電流はほとんど無視可能であり、ドライブトランジスタＴ５の電流はほぼ全て画素容量Ｃ１と発光素子容量Ｃｅｌを充電するために使われる。なお発光素子ＥＬのアノード電圧ＶｅｌはドライブトランジスタＴ５のソース電圧に等しい。この充電により、アノード電圧Ｖｅｌは時間と共に上昇していく。一定時間経過後、ドライブトランジスタＴ５のゲート／ソース間電圧はＶｔｈという値を取ってドライブトランジスタＴ５がカットオフする。このとき、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
図２１は、時間と共に上昇するアノード電圧Ｖｅｌの変化をグラフ化したものである。なおアノード電圧ＶｅｌはドライブトランジスタＴ５のソース電圧となっているので、図１２のグラフは横軸に時間を取る一方、縦軸はアノード電圧Ｖｅｌに代えてドライブトランジスタＴ５のソース電圧を取ってある。図示する様にソース電圧は画素容量Ｃ１の充電に伴って上昇し、Ｖｏｆｓ−Ｖｔｈとなったところで停止する。換言するとドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓが丁度閾電圧ＶｔｈとなったところでドライブトランジスタＴ５がカットオフする。この様にしてキャンセル期間Ｊ４−Ｊ５では、ドライブトランジスタＴ５の閾電圧Ｖｔｈの検出及び画素容量Ｃ１に対するＶｔｈの書き込みが行われる。
図２２は、時間Ｊ５−Ｊ７における画素回路２の状態を示している。この期間Ｊ５−Ｊ７で映像信号電圧Ｖｓｉｇの書き込みが行われる。即ち閾電圧キャンセル動作終了後スイッチングトランジスタＴ４をオフし、信号線ＳＬ上の電圧を信号電圧Ｖｓｉｇにして、ドライブトランジスタＴ５のゲートＧに所望の信号電圧Ｖｓｉｇを書き込む。このとき、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは、画素容量Ｃ１、発光素子ＥＬの寄生容量Ｃｅｌ及びドライブトランジスタＴ５の寄生容量Ｃ２によって前述の式２のように決定される。しかし、ＣｅｌはＣ１，Ｃ２に比べて大きいため、ゲート／ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。
図２３は、時点Ｊ８以降の画素回路２の状態を表している。映像信号電位の書き込みが終了した後サンプリングトランジスタＴ１をオフする一方、スイッチングトランジスタＴ４をオンして、ドライブトランジスタＴ５のドレイン電圧を電源電圧Ｖｃｃまで上昇させる。ドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈと一定であるので、ドライブトランジスタＴ５は一定電流Ｉｄｓ´´を発光素子ＥＬに流す。これによりアノード電圧Ｖｅｌは発光素子ＥＬにＩｄｓ´´という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬが発光する。本参考例にかかる画素回路においても、発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図２３中に示すドライブトランジスタＴ５のソース電位も変化する。しかしながら、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは一定に保たれているので、発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。またゲート／ソース間電圧Ｖｇｓは信号電圧Ｖｓｉｇに予めＶｔｈが足し込まれているので、ドライブトランジスタＴ５の閾電圧Ｖｔｈの影響はキャンセルされる。
図２４は、図１４に示した第１実施形態にかかる画素回路の変形例を示す回路図である。理解を容易にするため、図１４に示した画素回路と対応する部分には対応する参照番号を付してある。異なる点は、スイッチングトランジスタＴ２の一端が信号線ＳＬではなくドライブトランジスタＴ５のゲートＧに接続されていることである。以下、図２４を参照して本変形例を詳細に説明する。
本画素回路２は、信号線ＳＬと所要数の走査線ＷＳ，ＤＳ，ＡＺが交差する部分に配され、発光素子ＥＬとこれを駆動するドライブトランジスタＴ５とを含む。ドライブトランジスタＴ５のゲートＧとソースＳ間に画素容量Ｃ１が接続されている。ドライブトランジスタＴ５のソースＳと所定のカソード電位Ｖｃａｔ間に発光素子ＥＬが接続されている。ドライブトランジスタＴ５のゲートＧと信号線ＳＬとの間にサンプリングトランジスタＴ１が接続されている。ドライブトランジスタＴ５のドレインＤと電源Ｖｃｃとの間にスイッチングトランジスタＴ４が接続されている。ドライブトランジスタＴ５のソースＳとゲートＧとの間に別のスイッチングトランジスタＴ２が接続されている。
サンプリングトランジスタＴ１は、水平走査期間（１Ｈ）に導通して信号線ＳＬから供給された映像信号を画素容量Ｃ１にサンプリングする。画素容量Ｃ１は、サンプリングされた映像信号に応じてドライブトランジスタＴ５のゲートＧに入力電圧Ｖｓｉｇを印加する。ドライブトランジスタＴ５は入力電圧Ｖｓｉｇに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。この出力電流ＩｄｓはドライブトランジスタＴ５の閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬはドライブトランジスタＴ５から供給された出力電流Ｉｄｓにより映像信号の信号電位Ｖｓｉｇに応じた輝度で発光する。本発明の特徴事項として、２つのスイッチングトランジスタＴ２，Ｔ４は、映像信号が画素容量Ｃ１にサンプリングされる前に動作し、ドライブトランジスタＴ５の閾電圧Ｖｔｈを検出して画素容量Ｃ１に書き込み、以って出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正する。
本実施形態では信号線ＳＬは、映像信号を表す信号電圧Ｖｓｉｇと、第１のレベルに固定された第１固定電圧Ｖｏｆｓと、第２のレベルに固定された第２固定電圧Ｖｓｓとを切換えて供給する。信号電圧Ｖｓｉｇは映像信号のサンプリング時にドライブトランジスタＴ５のゲートＧに与えられ、第１固定電圧Ｖｏｆｓは閾電圧Ｖｔｈを補正する時にドライブトランジスタＴ５のゲートＧに与えられ、第２固定電圧Ｖｓｓは閾電圧Ｖｔｈを補正する前の準備段階でドライブトランジスタＴ５のソースＳに与えられる。２つのスイッチングトランジスタＴ２，Ｔ４は水平走査期間（１Ｈ）に動作し、ドライブトランジスタＴ５の閾電圧Ｖｔｈを検出して画素容量Ｃ１に書き込む。
図２５は、図２４に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｊに沿って、トランジスタＴ１，Ｔ２，Ｔ４のオンオフ変化を表している。また信号線ＳＬに現れる電位変化を表している。加えてドライブトランジスタＴ５のゲートＧ及びソースＳの電位変化も表してある。図示する様に、タイミングＪ１までとタイミングＪ８以降が発光期間であり、その間のＪ１−Ｊ８まで非発光期間となっている。この非発光期間に水平走査期間（１Ｈ）が含まれ、ここで補正準備動作、閾値キャンセル動作及び信号書き込み動作が行われる。タイミングＪ１でスイッチングトランジスタＴ４がオフし、非発光期間に入る。ドライブトランジスタＴ５のソース電位はカソード電圧Ｖｃａｔに発光素子ＥＬの閾電圧Ｖｔｈｅｌを足したレベルまで低下する。続いてタイミングＪ２でサンプリングトランジスタＴ１がオンすると共にスイッチングトランジスタＴ２もオンする。スイッチングトランジスタＴ２がオンすることでドライブトランジスタＴ５のソース電位はＶｓｓまで低下する。なおこの電位Ｖｓｓは信号線ＳＬから供給される。これにより閾電圧補正準備動作が行われる。タイミングＪａでトランジスタＴ２がオフした後タイミングＪ３で信号線ＳＬの電位がＶｓｓからＶｏｆｓに切換る。さらにタイミングＪ４でスイッチングトランジスタＴ４がオンし、閾値キャンセル動作が開始する。スイッチングトランジスタＴ４のオンに伴い出力電流が流れ出しドライブトランジスタＴ５のソース電位が丁度Ｖｔｈに上昇したところでドライブトランジスタＴ５がカットオフする。その後タイミングＪ５でスイッチングトランジスタＴ４をオフする。以上のタイミングＪ４からタイミングＪ５までが閾値キャンセル期間である。この後タイミングＪ６で信号線ＳＬの電位が固定電位Ｖｏｆｓから信号電位Ｖｓｉｇに変化し信号書き込みが行われる。タイミングＪ７でサンプリングトランジスタＴ１がオフし、この後タイミングＪ８でスイッチングトランジスタＴ４が再びオンになって発光期間に入る。
以下図２６から図３２を参照して、図２４に示した画素回路２４の動作をさらに詳細に説明する。先ずタイミングＪ１の前の発光期間はスイッチングトランジスタＴ４のみがオンした状態である（図２６）。
次に非発光期間に入ってスイッチングトランジスタＴ４をオフする。スイッチングトランジスタＴ４をオフすることで発光素子ＥＬには電流が流れなくなるため発光素子ＥＬは消光しそのアノード電圧はＶｃａｔ＋Ｖｔｈｅｌとなる（図２７）。
その後サンプリングトランジスタＴ１及びスイッチングトランジスタＴ２をオン、信号線電位をＶｓｓとして、ドライブトランジスタＴ５のゲートＧの電圧及びソースＳの電圧をＶｓｓとする（図２８）。ここでＶｓｓが発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さいので、つまりＶｓｓ≦Ｖｃａｔ＋Ｖｔｈｅｌなので、発光素子ＥＬは発光しない。サンプリングトランジスタＴ１、スイッチングトランジスタＴ２のタイミングはどちらが先にオンしてもよい。
次にスイッチングトランジスタＴ２をオフ、信号線電位をＶｏｆｓとして、ドライブトランジスタＴ５のゲート電位にＶｏｆｓという値を充電する（図２９）。この時、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは以下の式で示す値となる。
Ｖｇｓ＝｛（Ｃｅｌ／（Ｃｅｌ＋Ｃ１＋Ｃ２）｝×（Ｖｏｆｓ−Ｖｓｓ）
Ｖｏｆｓの書き込みが終了した後スイッチングトランジスタＴ４をオンし閾値補正動作を開始する（図３０）。スイッチングトランジスタＴ４がオンとなるので電流はＶｃｃから画素容量Ｃ１、発光素子容量Ｃｅｌを充電するために流れる。前述の通り一定時間経過後ドライブトランジスタＴ５のソース電圧はＶｏｆｓ−Ｖｔｈとなる。
ドライブトランジスタＴ５のソース電圧がＶｏｆｓ−Ｖｔｈとなった後スイッチングトランジスタＴ４をオフして閾値補正動作を終了する。その後信号線電位をＶｓｉｇとしてドライブトランジスタＴ５のゲート電圧をＶｓｉｇとする（図３１）。
書き込みが終了した後にサンプリングトランジスタＴ１をオフ、スイッチングトランジスタＴ４をオンとして、ドライブトランジスタＴ５のドレイン電圧を電源電圧Ｖｃｃまで上昇させる（図３２）。ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは一定であるのでドライブトランジスタＴ５は一定電流Ｉｄｓ’’を発光素子ＥＬに流し、発光素子ＥＬのアノード電圧Ｖｅｌは発光素子ＥＬにＩｄｓ’’という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する。
本画素回路においても発光素子ＥＬは発光時間が長くなると、そのＩ−Ｖ特性は変化してしまうが、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。
本発明により、ドライブトランジスタの閾値バラツキを抑えることができるため、ムラ、ザラツキのない均一な画質を得ることができる。本発明の画素回路は１ＲＧＢトリオあたり３本のゲートライン、６本の電源ラインから構成されているため、画素に対して電源及びゲートラインの占める割合を小さくすることができ、高精細化、高歩留まり化が期待できる。本発明により、電源をパルスにする必要がないため外部駆動回路、ドライバの個数を少なくすることができ、低コスト化が実現可能となる。本発明により、ドライブトランジスタのゲート／ソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。
図３３は、本発明にかかる画素回路の第２実施形態を示す回路図である。本画素回路も１個の発光素子ＥＬ当り、４個のトランジスタＴ１，Ｔ３，Ｔ４，Ｔ５と１個の画素容量Ｃ１とで構成されている。配線数は、ＲＧＢ３画素当り４本のゲートライン（走査線）と６本の電源ラインであり、配線の簡素化が図られている。
図示する様に本画素回路２は、信号線ＳＬと所要数の走査線ＷＳ，ＤＳ，ＡＺが交差する部分に配され、発光素子ＥＬとこれを駆動するドライブトランジスタＴ５とを含む。ドライブトランジスタＴ５のゲートＧとソースＳ間に画素容量Ｃ１が接続されている。ドライブトランジスタＴ５のソースＳと所定のカソード電位Ｖｃａｔ間に発光素子ＥＬが接続されている。ドライブトランジスタＴ５のゲートＧと信号線ＳＬとの間にサンプリングトランジスタＴ１が接続されている。ドライブトランジスタＴ５のドレインＤと可変電源（Ｖｃｃ）との間にスイッチングトランジスタＴ４が接続されている。ドライブトランジスタＴ５のゲートＧと固定電源（Ｖｏｆｓ）との間に別のスイッチングトランジスタＴ３が接続されている。サンプリングトランジスタＴ１は水平走査期間（１Ｈ）に導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを画素容量Ｃ１にサンプリングする。画素容量Ｃ１は、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタＴ５のゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴ５は入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。この出力電流ＩｄｓはドライブトランジスタＴ５の閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬはドライブトランジスタＴ５から供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。
本発明の特徴事項として、２つのスイッチングトランジスタＴ３，Ｔ４は、映像信号Ｖｓｉｇが画素容量Ｃ１にサンプリングされる前に動作し、ドライブトランジスタＴ５の閾電圧Ｖｔｈを検出して画素容量Ｃ１に書き込み、以って出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正する。可変電源Ｖｃｃは電源ラインＤＬから供給されており、高電圧Ｖｃｃ＿ｈｉｇｈと低電圧Ｖｃｃ＿ｌｏｗの２値を取ることでドライブトランジスタＴ５のゲートＧとソースＳ間の電圧Ｖｇｓをその閾電圧Ｖｔｈ以上とし、高電圧Ｖｃｃ＿ｈｉｇｈの印加で閾電圧Ｖｔｈの補正を開始し、ドライブトランジスタＴ５と可変電源Ｖｃｃとの間に接続されているスイッチングトランジスタＴ４のオフで閾電圧Ｖｔｈの補正を終了する。なお電源ラインＤＬは走査タイミングと同期して電源Ｖｃｃを高低に切換えるため、電源ラインスキャナ９に接続されている。この電源ラインスキャナ９はライトスキャナ４、ドライブスキャナ５、補正用スキャナ７と同じくシフトレジスタを内蔵したドライバＩＣである。
２つのスイッチングトランジスタＴ３，Ｔ４は、１水平走査期間（１Ｈ）より長い時間幅で動作してドライブトランジスタＴ５の閾電圧Ｖｔｈを画素容量Ｃ１に書き込むことができる。また発光素子ＥＬの発光を終了する前に、ドライブトランジスタＴ５のゲートＧと固定電源Ｖｏｆｓとの間に接続されているスイッチングトランジスタＴ３をオンし、且つドライブトランジスタＴ５のドレインＤと可変電源Ｖｃｃとの間に接続されているスイッチングトランジスタＴ４をオフすることで、ドライブトランジスタＴ５に負バイアスをかけている。ドライブトランジスタＴ５にかける負バイアスは、ドライブトランジスタＴ５の閾電圧Ｖｔｈの変動を抑制する効果がある。固定電源Ｖｏｆｓは、その電源電圧が発光素子ＥＬのカソードに印加されるカソード電圧Ｖｃａｔと発光素子ＥＬの閾電圧Ｖｔｈｅｌの和よりも小さく設定されている。
図３４は、図３３に示した画素回路２の動作説明に供するタイミングチャートである。時間軸Ｊに沿ってトランジスタＴ１，Ｔ３，Ｔ４のオンオフ変化と、可変電源Ｖｃｃの電圧変化と、ドライブトランジスタＴ５のゲートＧ及びソースＳの電位変化を表してある。タイミングＪ１でトランジスタＴ３がオンしドライブトランジスタＴ５に逆バイアスがかかる。タイミングＪ２−Ｊ４で可変電源Ｖｃｃが低レベルＶｃｃ＿ｌｏｗに切換り、閾電圧補正準備が行われる。次にタイミングＪ４−Ｊ５で可変電源Ｖｃｃが高レベルＶｃｃ＿ｈｉｇｈに切換り、閾値キャンセル動作が行われる。この後タイミングＪ６−Ｊ７でサンプリングトランジスタＴ１がオンし、信号書き込みが行われる。さらにタイミングＪ８でスイッチングトランジスタＴ４がオンし発光期間に入る。
図３５ないし図４１を参照して、図３３に示した画素回路２の動作をさらに詳細に説明する。まずタイミングＪ１前では、発光素子ＥＬの発光状態は図３５に示すようにスイッチングトランジスタＴ４のみがオンした状態である。この時ドライブトランジスタＴ５は飽和領域で動作するように設計されているため、発光素子ＥＬに流れる電流値はドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓに応じて特性式１に表される値をとる。
次に非発光期間においてスイッチングトランジスタＴ３をオンする。スイッチングトランジスタＴ３をオンすることでドライブトランジスタＴ５のゲートはＶｏｆｓという値をとる。ここで、Ｖｏｆｓが発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧ＶｃａｔとドライブトランジスタＴ５の閾値Ｖｔｈの和よりも小さいので、つまりＶｏｆｓ≦Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈなので、発光素子ＥＬに電流は流れず消光する。さらに、ＶｏｆｓがＶｔｈｅｌ＋Ｖｃａｔよりも小さいので、ドライブトランジスタＴ５には逆バイアスがかかることとなり、ドライブトランジスタＴ５の閾値電圧の変動も小さく抑えることができる（図３６）。
その後、電源電圧Ｖｃｃを低レベル（Ｖｃｃ＿ｌｏｗ）とする（図３７）。この時、Ｖｃｃ＿ｌｏｗが図中Ａ点の電位つまりＶｃａｔ＋Ｖｔｈｅｌよりも小さく、かつＶｏｆｓ−Ｖｃｃ＿ｌｏｗ＞Ｖｔｈなので、図中Ｂ点がドライブトランジスタＴ５のソースとなる。これにより、図中Ａ点はドレインとなり、電流は図のように流れる。この動作によりＡ点の電位はＶｃｃ＿ｌｏｗとなる。スイッチングトランジスタＴ３のオンタイミングと電源電圧の切り替えタイミングはどちらが先でもよいが、スイッチングトランジスタＴ３を先にオンさせることで上述のようにドライブトランジスタＴ５に逆バイアスがかかり、高信頼性を実現することが可能である。
Ａ点の電位がＶｃｃ＿ｌｏｗとなった後再び電源電圧ＶｃｃをＶｃｃ＿ｈｉｇｈとする（図３８）。この動作により再びＡ点がドライブトランジスタＴ５のソースとなり、ドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｃｃ＿ｌｏｗとなってドライブトランジスタＴ５のＶｔｈよりも大きくなる。発光素子ＥＬの等価回路は図３８に示されるようにダイオードＴｅｌと容量Ｃｅｌで表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（発光素子ＥＬのリーク電流がドライブトランジスタＴ５に流れる電流よりもかなり小さい）である限り、ドライブトランジスタＴ５の電流は画素容量Ｃ１と発光素子容量Ｃｅｌを充電するために使われる。この時発光素子のアノード電圧Ｖｅｌ即ちドライブトランジスタＴ５のソース電圧は時間と共に図３９のように上昇して行く。一定時間経過後、ドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとすれば、発光素子ＥＬは発光することなしにＶｔｈキャンセルの動作が行われる。
閾値キャンセル動作終了後スイッチングトランジスタＴ４及びＴ３をオフする。スイッチングトランジスタＴ４をスイッチングトランジスタＴ３よりも先にオフすることでドライブトランジスタＴ５のゲート電圧の変動を抑えることが可能となる。次に、サンプリングトランジスタＴ１をオンしてドライブトランジスタＴ５のゲート電圧を信号電圧Ｖｓｉｇとする（図４０）。この時、ドライブトランジスタＴ５のゲート／ソース間電圧は画素容量Ｃ１、発光素子ＥＬの寄生容量Ｃｅｌ、ドライブトランジスタＴ５の寄生容量Ｃ２によって前述の式２のように決定される。しかし、ＣｅｌはＣ１、Ｃ２に比べて大きいために上記ドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。
信号電圧Ｖｓｉｇの書き込みが終了した後にスイッチングトランジスタＴ４をオンしてドライブトランジスタＴ５のドレイン電圧を電源電圧Ｖｃｃ＿ｈｉｇｈまで上昇させる。ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは一定であるのでドライブトランジスタＴ５は一定電流Ｉｄｓ’’を発光素子ＥＬに流し、Ｖｅｌは発光素子ＥＬにＩｄｓ’’という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する（図４１）。本画素回路においても発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ａ点の電位も変化する。しかしながら、ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。また本発明では、電源ラインは二値をもつパルスであるので、ゲートドライバの新規開発が必要なく、既存のものを使用することができるため低コスト化が実現可能となる。
本発明により、ドライブトランジスタＴ５の閾値補正期間を１Ｈ以上と長く取ることができ、黒表示においてもムラのない均一な画質を得ることができる。本発明の画素回路は１画素あたり４トランジスタと１容量、ＲＧＢ画素１セットあたり４本のゲートライン、６本の電源ラインから構成されているため、画素に対して電源及びゲートラインの占める割合を小さくすることができ、高精細化、高歩留まり化が期待できる。本発明により、ドライブトランジスタＴ５の閾値の変動を小さく抑えることができるため、画素の長寿命化を図ることができる。本発明により、電源ラインは二値をもつパルスであるので、ゲートドライバの新規開発が必要なく、既存のものを使用することができるため低コスト化が実現可能となる。本発明により、ドライブトランジスタＴ５のゲート／ソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。
図４２は、本発明にかかる画素回路の第３実施形態を示す回路図である。理解を容易にするため、先に説明した第１実施形態及び第２実施形態と対応する部分には対応する参照番号を付してある。本画素回路２も４個のトランジスタと１個の画素容量と１個の発光素子とで構成されている。本実施形態では特にＶｔｈ補正を行う前に、ドライブトランジスタのゲート電位を一度高電圧にて書き込んだ後、低電圧（閾電圧補正時の電圧）まで下げる。この電圧変化により、ドライブトランジスタのソースＳの電位を発光素子ＥＬのカットオフ動作点までカップリングさせることができる。この一連の動作により、閾電圧補正動作の準備を行う。これによりトランジスタを削減することができる。さらに電源ラインやゲートラインの本数も削減することができ、パネルの歩留り改善につながった。
図４２に示すように、本画素回路２は信号線ＳＬと所要数の走査線ＷＳ，ＤＳ，ＡＺが交差する部分に配され、発光素子ＥＬとこれを駆動するドライブトランジスタＴ５とを含む。ドライブトランジスタＴ５のゲートＧとソースＳ間に画素容量Ｃ１が接続され、ドライブトランジスタＴ５のソースＳと所定のカソード電位間に発光素子ＥＬが接続され、ドライブトランジスタＴ５のゲートＧと信号線ＳＬとの間にサンプリングトランジスタＴ１が接続され、ドライブトランジスタＴ５のドレインＤと固定電源Ｖｃｃとの間に第１スイッチングトランジスタＴ４が接続され、ドライブトランジスタＴ５のゲートＧと可変電源Ｖｓｓとの間に第２スイッチングトランジスタＴ３が接続されている。サンプリングトランジスタＴ１は水平走査期間（１Ｈ）に導通して信号線ＳＬから供給された映像信号を画素容量Ｃ１にサンプリングする。画素容量Ｃ１はサンプリングされた映像信号に応じてドライブトランジスタＴ５のゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴ５は入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。この出力電流ＩｄｓはドライブトランジスタＴ５の閾電圧Ｖｔｈに対し依存性を有する。発光素子ＥＬはドライブトランジスタＴ５から供給された出力電流Ｉｄｓにより映像信号に応じた輝度で発光する。
本発明の特徴事項として、第１スイッチングトランジスタＴ４及び第２スイッチングトランジスタＴ３は、映像信号が画素容量Ｃ１にサンプリングされる前に、ドライブトランジスタＴ５の閾電圧Ｖｔｈを検出して画素容量Ｃ１に書き込む補正動作を行い、以って出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正している。その際可変電源Ｖｓｓは、補正動作の前にその電源電圧を切換え、第２スイッチングトランジスタＴ３を介してドライブトランジスタＴ５のゲート電圧を高電圧ＶｓｓＨから低電圧ＶｓｓＬに変化させ、この電圧変化をドライブトランジスタＴ５のソース電圧にカップリングさせることで、補正動作に入る前の準備動作を行う。この準備動作の結果、カップリング後はドライブトランジスタＴ５のゲートＧとソースＳ間の電圧がドライブトランジスタＴ５の閾電圧Ｖｔｈよりも大きくなり、且つドライブトランジスタＴ５のソース電位が発光素子ＥＬの動作点を下回るように設定される。
ドライブトランジスタＴ５は、その出力電流Ｉｄｓがチャネル領域の閾電圧Ｖｔｈに加えキャリア移動度に対しても依存性を有する。第１スイッチングトランジスタＴ４は出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消すために水平走査期間（１Ｈ）の一部で動作し、映像信号がサンプリングされている状態でドライブトランジスタＴ５から出力電流Ｉｄｓを取り出し、これを画素容量Ｃ１に負帰還して入力電圧Ｖｇｓを補正する移動度補正動作を行う。この移動度補正動作を正確に行うために、予めドライブトランジスタＴ５のソース電位が発光素子ＥＬの動作点を下回るように設定される。
図４３は、図４２に示した画素アレイ１から画素回路２の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴ５の入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｅｌなどを書き加えてある。また各トランジスタのゲートに接続される走査線ＷＳ，ＤＳ，ＡＺも書き込んである。図４４は、図４２及び図４３に示した画素回路のタイミングチャートである。図４４を参照して図４２及び図４３に示した画素回路の動作を具体的且つ詳細に説明する。
図４４は、時間軸Ｊに沿って各走査線ＷＳ，ＡＺ及びＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて可変電源Ｖｓｓの電位変化も時間軸Ｊに沿って示してある。図示する様にこの可変電源Ｖｓｓは各水平走査期間Ｈの前半で高電位ＶｓｓＨとなり後半で低電位ＶｓｓＬとなる。トランジスタＴ１及びＴ３はＮチャネル型なので走査線ＷＳ，ＡＺがそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴ４はＰチャネル型なので走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ，ＤＳの波形や可変電源Ｖｓｓの波形と共に、ドライブトランジスタＴ５のゲートＧの電位変化及びソースＳの電位変化も表してある。
初めにタイミングＪ１で、スイッチングトランジスタＴ４をオフして非発光とする。この時、ドライブトランジスタＴ５のソース電位はＶｃｃからの電源供給が無いので、発光素子ＥＬのカットオフ電圧Ｖｔｈｅｌまで下げられる。次にタイミングＪ２で、スイッチングトランジスタＴ３をオンする。この時、電源ラインＶｓｓの電圧は高電圧ＶｓｓＨにしておく。これにより、スイッチングトランジスタＴ３をオンする事でドライブトランジスタＴ５のゲート電位はＶｓｓＨが書き込まれる。この時、画素容量Ｃ１を介してソース電位にカップリングが入り、ソース電位は上昇する。ソースＳは一度上昇するが、発光素子ＥＬを介して放電されるので、再度ソース電圧はＶｔｈｅｌになる。この時、ゲート電圧はＶｓｓＨのままである。
次に、スイッチングトランジスタＴ３をオンしたままで、タイミングＪ３のときＶｓｓラインの電圧をＶｓｓＬに変化させる。この電位変化が画素容量Ｃ１を介してソース電位にカップリングされる。この時のカップリング量は、Ｃ１／（Ｃ１＋Ｃｅｌ）×（ＶｓｓＨ−ＶｓｓＬ）にて求められる。この時、ゲート電位はＶｓｓＬ、ソース電位はＶｔｈｅｌ−Ｃ１／（Ｃ１＋Ｃｅｌ）×（ＶｓｓＨ−ＶｓｓＬ）で表される。ここでマイナスバイアスを入れた為に、ソース電圧はＶｔｈｅｌよりも小さくなり、発光素子ＥＬはカットオフする。ここで、ソース電位は、この後のＶｔｈ補正や移動度補正終了後も発光素子ＥＬがカットオフし続ける電位に設定することが望ましい。また、このＶｇｓ＞Ｖｔｈとなるようにカップリングを入れることで、Ｖｔｈ補正の準備を行うことができる。以上により、トランジスタや電源ライン、ゲートラインを削減した画素回路においてもＶｔｈ補正準備を行うことができる。
この後タイミングＪ４で、スイッチングトランジスタＴ４をオンする事でドライブトランジスタＴ５に電流が流れて、Ｖｔｈ補正が行われる。ドライブトランジスタＴ５がカットオフするまで電流が流れ、カットオフするとドライブトランジスタＴ５のソース電位はＶｓｓＬ−Ｖｔｈとなる。ここで、ＶｓｓＬ−Ｖｔｈ＜Ｖｔｈｅｌとする必要がある。この後タイミングＪ５で、スイッチングトランジスタＴ４をオフし、続いてスイッチングトランジスタＴ３をオフしてＶｔｈ補正は終了する。
この後、タイミングＪ６でサンプリングトランジスタＴ１をオンし入力電圧Ｖｇｓを発光輝度に基づいた電圧に変化させゲートＧに書き込む。最後にタイミングＪ７でスイッチングトランジスタＴ４をオンして移動度補正を行った後、タイミングＪ８でサンプリングトランジスタＴ１をオフし、発光期間に入る。なお移動度補正の詳細は後述する。
以上の様に本発明ではゲート電圧を高電圧から低電圧に可変し、その電圧変化によるカップリングを用いてＶｔｈ補正準備を行う。これにより、Ｖｔｈ補正用の電源やスイッチングトランジスタ、そのゲートラインを削減する事ができ、パネルの歩留まりを向上する事ができる。また、レイアウトを削減する事で高精細化も可能となる。また本実施形態では、サンプリングトランジスタＴ１をオンした状態でスイッチングトランジスタＴ４をオンして移動度補正をかけているが、サンプリングトランジスタＴ１とスイッチングトランジスタＴ４をノンオーバーラップにして移動度補正を行わない単純なＶｔｈ補正動作においても、同様に配線やトランジスタの削減は可能である。本実施形態の画素回路では、スイッチングトランジスタＴ４以外のトランジスタはＮチャネル型であるが、各トランジスタの特性はＮチャネルでもＰチャネルでも構わない。
本発明により、閾電圧補正方式や移動度補正方式を採用した有機ＥＬパネルにおいて、ゲート電位を高電圧から低電圧へと変化させ、ドライブトランジスタＴ５のソース電位にカップリング電圧を入れて発光素子ＥＬをカットオフさせ、Ｖｇｓ＞Ｖｔｈとする。これにより、Ｖｔｈ補正の準備を行う。この発明により、電源ラインやトランジスタ、ゲートライン数を削減し、配線クロスオーバーを減少させることで歩留まりを向上させる事ができる。同時にパネルの高精細化も可能となる。
ここで移動度補正につき詳細に説明する。前述したように移動度μの補正はタイミングＪ７〜Ｊ８で行われる。サンプリング期間の終了するタイミングＪ８より前のタイミングＪ７で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴ４がオンする。これによりドライブトランジスタＴ５が電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴ１がまだオン状態で且つスイッチングトランジスタＴ４がオン状態に入った期間Ｊ７‐Ｊ８で、ドライブトランジスタＴ５の移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｊ７‐Ｊ８で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｊ７‐Ｊ８では、ドライブトランジスタＴ５のゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴ５にドレイン電流Ｉｄｓが流れる。ここでＶｓｓＬ−Ｖｔｈ＜Ｖｔｈｅｌと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴ５に流れる電流Ｉｄｓは画素容量Ｃ１と発光素子ＥＬの等価容量Ｃｅｌの両者を結合した容量Ｃ＝Ｃ１＋Ｃｅｌに書き込まれていく。これによりドライブトランジスタＴ５のソース電位（Ｓ）は上昇していく。図４４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃ１に保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴ５の出力電流Ｉｄｓを同じくドライブトランジスタＴ５の入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｊ７‐Ｊ８の時間幅ｔを調整する事で最適化可能である。
タイミングＪ８では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴ１がオフする。この結果ドライブトランジスタＴ５のゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴ５のゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃ１に保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２
上記式において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴ５の閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度上記特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
図４５は、移動度補正期間Ｊ７−Ｊ８における画素回路２の状態を示す回路図である。図示する様に、移動度補正期間Ｊ７−Ｊ８では、サンプリングトランジスタＴ１及びスイッチングトランジスタＴ４がオンしている一方、残りのスイッチングトランジスタＴ３がオフしている。この状態でドライブトランジスタＴ５のソース電位はＶｓｓＬ−Ｖｔｈである。このソース電位は発光素子ＥＬのアノード電位でもある。ここでＶｓｓＬ−Ｖｔｈ＜Ｖｔｈｅｌと設定しておくことで、発光素子ＥＬは逆バイアス状態に置かれ、ダイオード特性ではなく単純な容量特性を示すことになる。よってドライブトランジスタＴ５に流れる電流Ｉｄｓは画素容量Ｃ１と発光素子ＥＬの等価容量Ｃｅｌとの合成容量Ｃ＝Ｃ１＋Ｃｅｌに流れ込むことになる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃ１に負帰還され、移動度の補正が行われる。
図４６は上述したトランジスタ特性式をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方にこの特性式も合わせて示してある。図４６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図４６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
以下参考の為図４７を参照して、上述した移動度補正の数値解析を行う。図４７に示すように、トランジスタＴ１及びＴ４がオンした状態で、ドライブトランジスタＴ５のソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴ５のソース電位（Ｓ）をＶとすると、ドライブトランジスタＴ５を流れるドレイン電流Ｉｄｓは以下の式４に示す通りである。
Figure 2007148128
またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃ１＋Ｃｅｌ）の関係により、以下の式５に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
Figure 2007148128
式５に式４を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｊ７‐Ｊ８）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式６のように与えられる。
Figure 2007148128
図４８は、式６をグラフ化した図であり、縦軸に出力電流Ｉｄｓを取り、横軸に映像信号Ｖｓｉｇを取ってある。パレメータとして移動度補正期間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではＩｄｓに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但しｔ＝５ｕｓとして補正期間を長くすると逆に移動度μの違いによる出力電流Ｉｄｓのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図４８に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。
アクティブマトリクス型の表示装置の一般的な構成を示すブロック図である。 図１に示した表示装置に組み込まれる画素回路の従来例を示す回路図である。 発光素子ＥＬのＩ−Ｖ特性の経時変化を示すグラフである。 図１に示した表示装置に組み込まれる画素回路の他の従来例を示す回路図である。 本発明に先立って開発された画素回路の参考例を示す回路図である。 図５に示した画素回路の動作説明に供するタイミングチャートである。 参考例にかかる画素回路の動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 本発明にかかる画素回路の第１実施形態を示す回路図である。 第１実施形態の動作説明に供するタイミングチャートである。 第１実施形態の動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 本発明にかかる画素回路の第１実施形態の変形例を示す回路図である。 図２４に示した変形例の動作説明に供するタイミングチャートである。 変形例の動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 本発明にかかる画素回路の第２実施形態を示す回路図である。 第２実施形態の動作説明に供するタイミングチャートである。 第２実施形態の動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 本発明にかかる画素回路の第３実施形態を示す回路図である。 第３実施形態の動作説明に供する模式図である。 第３実施形態の動作説明に供するタイミングチャートである。 第３実施形態の動作説明に供する回路図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する回路図である。 同じく動作説明に供するグラフである。
符号の説明
１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、９・・・電源ラインスキャナ、Ｔ１・・・サンプリングトランジスタ、Ｔ２・・・スイッチングトランジスタ、Ｔ３・・・スイッチングトランジスタ、Ｔ４・・・スイッチングトランジスタ、Ｔ５・・・ドライブトランジスタ、Ｃ１・・・画素容量、ＥＬ・・・発光素子

Claims (18)

  1. 信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、
    該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのソースと信号線との間に別のスイッチングトランジスタが接続されており、
    前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
    前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
    前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
    前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
    前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする画素回路。
  2. 前記信号線は、映像信号を表す信号電圧と、第１のレベルに固定された第１固定電圧と、第２のレベルに固定された第２固定電圧とを切り替えて供給することを特徴とする請求項１記載の画素回路。
  3. 前記信号電圧は映像信号のサンプリング時に該ドライブトランジスタのゲートに与えられ、前記第１固定電圧は閾電圧を補正する時にドライブトランジスタのゲートに与えられ、前記第２固定電圧は閾電圧を補正する前の準備段階で、ドライブトランジスタのソースに与えられることを特徴とする請求項２記載の画素回路。
  4. 前記二つのスイッチングトランジスタは該水平走査期間に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込むことを特徴とする請求項１記載の画素回路。
  5. 信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、
    該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのソースとゲートとの間に別のスイッチングトランジスタが接続されており、
    前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
    前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
    前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
    前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
    前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする画素回路。
  6. 前記信号線は、映像信号を表す信号電圧と、第１のレベルに固定された第１固定電圧と、第２のレベルに固定された第２固定電圧とを切り替えて供給することを特徴とする請求項５記載の画素回路。
  7. 前記信号電圧は映像信号のサンプリング時に該ドライブトランジスタのゲートに与えられ、前記第１固定電圧は閾電圧を補正する時にドライブトランジスタのゲートに与えられ、前記第２固定電圧は閾電圧を補正する前の準備段階で、該ドライブトランジスタのソースに与えられることを特徴とする請求項６記載の画素回路。
  8. 前記二つのスイッチングトランジスタは該水平走査期間に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込むことを特徴とする請求項５記載の画素回路。
  9. 信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、
    該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと可変電源との間にスイッチングトランジスタが接続され、該ドライブトランジスタのゲートと固定電源との間に別のスイッチングトランジスタが接続されており、
    前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
    前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
    前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
    前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
    前記二つのスイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込み、以って該出力電流の閾電圧に対する依存性を補正することを特徴とする画素回路。
  10. 前記可変電源は高電圧と低電圧の二値をとることでドライブトランジスタのゲートとソース間の電圧をその閾電圧以上とし、該高電圧の印加で閾電圧の補正を開始し、ドライブトランジスタと該可変電源との間に接続されている前記スイッチングトランジスタのオフで閾電圧の補正を終了することを特徴とする請求項９記載の画素回路。
  11. 前記二つのスイッチングトランジスタは、一水平走査期間より長い時間幅で動作して該ドライブトランジスタの閾電圧を該画素容量に書き込むことができることを特徴とする請求項９記載の画素回路。
  12. 前記発光素子の発光を終了する際に、前記ドライブトランジスタのゲートと前記固定電源との間に接続されている一方のスイッチングトランジスタをオンし、且つ前記ドライブトランジスタのドレインと前記可変電源との間に接続されている他方のスイッチングトランジスタをオフすることで、前記ドライブトランジスタに負バイアスをかけることを特徴とする請求項９記載の画素回路。
  13. 前記ドライブトランジスタにかける負バイアスは、ドライブトランジスタの閾電圧の変動を抑制することを特徴とする請求項１２記載の画素回路。
  14. 前記固定電源は、その電源電圧が該発光素子のカソードに印加されるカソード電圧と該発光素子の閾電圧の和よりも小さく設定されていることを特徴とする請求項１３記載の画素回路。
  15. 信号線と所要数の走査線が交差する部分に配され、発光素子とこれを駆動するドライブトランジスタとを含む画素回路であって、
    該ドライブトランジスタのゲートとソース間に画素容量が接続され、該ドライブトランジスタのソースと所定のカソード電位間に該発光素子が接続され、該ドライブトランジスタのゲートと信号線との間にサンプリングトランジスタが接続され、該ドライブトランジスタのドレインと固定電源との間に第１スイッチングトランジスタが接続され、該ドライブトランジスタのゲートと可変電源との間に第２スイッチングトランジスタが接続されており、
    前記サンプリングトランジスタは、水平走査期間に導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
    前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
    前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
    前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
    前記第１スイッチングトランジスタ及び第２スイッチングトランジスタは、該映像信号が該画素容量にサンプリングされる前に、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む補正動作を行い、以って該出力電流の閾電圧に対する依存性を補正し、
    前記可変電源は、該補正動作の前にその電源電圧を切り替え、前記第２スイッチングトランジスタを介して前記ドライブトランジスタのゲート電圧を高電圧から低電圧に変化させ、この電圧変化を前記ドライブトランジスタのソース電圧にカップリングさせる事で、該補正動作に入る前の準備動作を行うことを特徴とする画素回路。
  16. 該準備動作の結果、カップリング後は前記ドライブトランジスタのゲートとソース間の電圧が前記ドライブトランジスタの閾電圧よりも大きくなり、且つ前記ドライブトランジスタのソース電位が前記発光素子の動作点を下回るように設定されることを特徴とする請求項１５記載の画素回路。
  17. 前記ドライブトランジスタは、その出力電流がチャネル領域の閾電圧に加えキャリア移動度に対しても依存性を有し、
    前記第１スイッチングトランジスタは該出力電流のキャリア移動度に対する依存性を打ち消すために該水平走査期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する移動度補正動作を行うことを特徴とする請求項１５記載の画素回路。
  18. 該移動度補正動作を正確に行う為に、あらかじめ前記ドライブトランジスタのソース電位が前記発光素子の動作点を下回るように設定されることを特徴とする請求項１７記載の画素回路。
JP2005344206A 2005-11-29 2005-11-29 画素回路 Pending JP2007148128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005344206A JP2007148128A (ja) 2005-11-29 2005-11-29 画素回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005344206A JP2007148128A (ja) 2005-11-29 2005-11-29 画素回路

Publications (1)

Publication Number Publication Date
JP2007148128A true JP2007148128A (ja) 2007-06-14

Family

ID=38209583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005344206A Pending JP2007148128A (ja) 2005-11-29 2005-11-29 画素回路

Country Status (1)

Country Link
JP (1) JP2007148128A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008164796A (ja) * 2006-12-27 2008-07-17 Sony Corp 画素回路および表示装置とその駆動方法
JP2009031789A (ja) * 2007-06-29 2009-02-12 Canon Inc 表示装置及びその駆動方法
JP2009069325A (ja) * 2007-09-12 2009-04-02 Sony Corp 表示装置
JP2009122352A (ja) * 2007-11-14 2009-06-04 Sony Corp 表示装置及びその駆動方法と電子機器
EP2085960A1 (en) * 2008-02-04 2009-08-05 Sony Corporation Display apparatus and method
EP2085959A1 (en) * 2008-02-04 2009-08-05 Sony Corporation Display apparatus and driving method thereof
KR20100098327A (ko) 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
US7808008B2 (en) 2007-06-29 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
WO2011125361A1 (ja) * 2010-04-02 2011-10-13 シャープ株式会社 表示装置およびその駆動方法
US8305304B2 (en) 2008-03-05 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP2013068968A (ja) * 2007-11-14 2013-04-18 Sony Corp 表示装置及びその駆動方法と電子機器
JP2013068940A (ja) * 2011-09-09 2013-04-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013101401A (ja) * 2008-05-29 2013-05-23 Panasonic Corp 表示装置およびその駆動方法
US8487923B2 (en) 2009-02-27 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
CN103440842A (zh) * 2009-01-06 2013-12-11 索尼公司 有机电致发光发光部的驱动方法
KR101456121B1 (ko) * 2007-06-22 2014-11-03 세이코 엡슨 가부시키가이샤 검출 장치 및 전자 기기
CN107403607A (zh) * 2014-12-31 2017-11-28 乐金显示有限公司 有机发光显示器
CN113838412A (zh) * 2021-10-15 2021-12-24 四川启睿克科技有限公司 电致发光显示器件的像素驱动电路及其像素驱动方法
JP2023503149A (ja) * 2020-10-12 2023-01-26 北京集創北方科技股▲ふん▼有限公司 駆動装置及び電子機器
WO2023197355A1 (zh) * 2022-04-11 2023-10-19 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (ja) * 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2004295131A (ja) * 2003-03-04 2004-10-21 James Lawrence Sanford ディスプレイ用駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (ja) * 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2004295131A (ja) * 2003-03-04 2004-10-21 James Lawrence Sanford ディスプレイ用駆動回路

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008164796A (ja) * 2006-12-27 2008-07-17 Sony Corp 画素回路および表示装置とその駆動方法
US7898509B2 (en) 2006-12-27 2011-03-01 Sony Corporation Pixel circuit, display, and method for driving pixel circuit
KR101456121B1 (ko) * 2007-06-22 2014-11-03 세이코 엡슨 가부시키가이샤 검출 장치 및 전자 기기
JP2009031789A (ja) * 2007-06-29 2009-02-12 Canon Inc 表示装置及びその駆動方法
US8816359B2 (en) 2007-06-29 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7808008B2 (en) 2007-06-29 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US8338835B2 (en) 2007-06-29 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2009069325A (ja) * 2007-09-12 2009-04-02 Sony Corp 表示装置
JP2009122352A (ja) * 2007-11-14 2009-06-04 Sony Corp 表示装置及びその駆動方法と電子機器
JP2013068968A (ja) * 2007-11-14 2013-04-18 Sony Corp 表示装置及びその駆動方法と電子機器
US9286828B2 (en) 2007-11-14 2016-03-15 Joled Inc. Display apparatus, driving method for display apparatus and electronic apparatus
EP2085960A1 (en) * 2008-02-04 2009-08-05 Sony Corporation Display apparatus and method
US8203510B2 (en) 2008-02-04 2012-06-19 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
US8199077B2 (en) 2008-02-04 2012-06-12 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
CN101504824B (zh) * 2008-02-04 2012-01-18 索尼株式会社 显示装置、用于显示装置的驱动方法和电子装置
EP2085959A1 (en) * 2008-02-04 2009-08-05 Sony Corporation Display apparatus and driving method thereof
TWI410927B (zh) * 2008-02-04 2013-10-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子裝置
US9824626B2 (en) 2008-03-05 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8305304B2 (en) 2008-03-05 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8791929B2 (en) 2008-03-05 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP2013101401A (ja) * 2008-05-29 2013-05-23 Panasonic Corp 表示装置およびその駆動方法
CN103440842A (zh) * 2009-01-06 2013-12-11 索尼公司 有机电致发光发光部的驱动方法
US9449556B2 (en) 2009-01-06 2016-09-20 Joled Inc. Driving method of organic electroluminescence emission part
KR20100098327A (ko) 2009-02-27 2010-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
US11387368B2 (en) 2009-02-27 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9171493B2 (en) 2009-02-27 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US10930787B2 (en) 2009-02-27 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9842540B2 (en) 2009-02-27 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9478168B2 (en) 2009-02-27 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US8487923B2 (en) 2009-02-27 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof, and electronic device
US9361826B2 (en) 2010-04-02 2016-06-07 Sharp Kabushiki Kaisha Display device and drive method therefor
WO2011125361A1 (ja) * 2010-04-02 2011-10-13 シャープ株式会社 表示装置およびその駆動方法
JP2013068940A (ja) * 2011-09-09 2013-04-18 Semiconductor Energy Lab Co Ltd 半導体装置
CN107403607A (zh) * 2014-12-31 2017-11-28 乐金显示有限公司 有机发光显示器
CN107403607B (zh) * 2014-12-31 2019-11-29 乐金显示有限公司 有机发光显示器
JP2023503149A (ja) * 2020-10-12 2023-01-26 北京集創北方科技股▲ふん▼有限公司 駆動装置及び電子機器
US11783787B2 (en) 2020-10-12 2023-10-10 Chipone Technology (Beijing) Co., Ltd. Driving device and electronic apparatus
JP7480295B2 (ja) 2020-10-12 2024-05-09 北京集創北方科技股▲ふん▼有限公司 駆動装置及び電子機器
CN113838412A (zh) * 2021-10-15 2021-12-24 四川启睿克科技有限公司 电致发光显示器件的像素驱动电路及其像素驱动方法
WO2023197355A1 (zh) * 2022-04-11 2023-10-19 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
US12217671B2 (en) 2022-04-11 2025-02-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel driving circuit, driving method thereof, and display panel

Similar Documents

Publication Publication Date Title
US11170721B2 (en) Pixel circuit and display apparatus
JP4923410B2 (ja) 画素回路及び表示装置
JP4923505B2 (ja) 画素回路及び表示装置
JP4923527B2 (ja) 表示装置及びその駆動方法
JP4203770B2 (ja) 画像表示装置
JP4929891B2 (ja) 表示装置
JP2007148128A (ja) 画素回路
JP2007148129A (ja) 表示装置及びその駆動方法
JP2007140318A (ja) 画素回路
JP4983018B2 (ja) 表示装置及びその駆動方法
JP2007316453A (ja) 画像表示装置
JP2009163275A (ja) 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP2008026468A (ja) 画像表示装置
JP5282355B2 (ja) 画像表示装置
JP4747528B2 (ja) 画素回路及び表示装置
JP4930547B2 (ja) 画素回路及び画素回路の駆動方法
JP2006243525A (ja) 表示装置
JP2006227239A (ja) 表示装置、表示方法
JP4918983B2 (ja) 画素回路及び表示装置
JP2005164892A (ja) 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
JP5477359B2 (ja) 表示装置
JP4967336B2 (ja) 画素回路及び表示装置
JP2012088724A (ja) 画素回路および表示装置
JP2007108379A (ja) 画素回路、表示装置および表示装置の駆動方法
JP2008065199A (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090223

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731