JP2008026468A - 画像表示装置 - Google Patents

Abstract

【課題】補正機能により生じる信号電圧の損失を回路的に補うことで、消費電力の低減化が可能な画像表示装置を提供する。
【解決手段】スイッチングトランジスタＴｒ４は、サンプリング期間に導通してドライブトランジスタＴｒｄを電源電位Ｖｃｃに接続し、信号電位Ｖｓｉｇがサンプリングされている間にドライブトランジスタＴｒｄから出力電流を取り出し、これを画素容量Ｃｓに負帰還して入力電圧ＶｇｓからドライブトランジスタＴｒｄのキャリア移動度μの影響を除く。この負帰還により生じる入力電圧Ｖｇｓの損失を補うため、あらかじめ入力電圧Ｖｇｓに対する上乗せ分をスイッチングトランジスタＴｒ２のゲートカップリングにより画素容量Ｃｓに加える結合容量Ｃｃを備えている。
【選択図】図２

Description

本発明は、画素毎に配した発光素子を電流駆動して表示を行なう画像表示装置に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の画像表示装置に関する。さらに詳しくは、かかるアクティブマトリクス型画像表示装置の低消費電力化技術に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。移動度のばらつきを補正することも、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧補正機能に加え移動度補正機能を画素毎に組み込んだ画像表示装置を提供することを一般的な目的とする。特に、補正機能により生じる信号電圧の損失を回路的に補うことで、消費電力の低減化が可能な画像表示装置を提供することを直接的な目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる画像表示装置は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された第１走査線、第２走査線、第３走査線及び第４走査線と、列状に配された信号線と、これらの走査線及び信号線に接続した行列状の画素回路と、各画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する複数の電源線とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第１走査線、第２走査線、第３走査線及び第４走査線に制御信号を供給して順次行ごとに画素回路を走査し、各画素回路は、サンプリングトランジスタと、ドライブトランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、画素容量と、発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、前記発光素子は、所定の発光期間中該ドライブトランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光する。前記第１スイッチングトランジスタは、該サンプリング期間に先立ち第２走査線から供給される制御信号に応じ導通して該ドライブトランジスタのゲートを第１電位に設定し、前記第２スイッチングトランジスタは、該サンプリング期間に先立ち第３走査線から供給される制御信号に応じ導通して該ドライブトランジスタのソースを第２電位に設定し、前記第３スイッチングトランジスタは、該サンプリング期間に先立ち第４走査線から供給される制御信号に応じ導通して該ドライブトランジスタを第３電位に接続し、以って該ドライブトランジスタの閾電圧に相当する電圧を該画素容量に保持させて閾電圧の影響を補正する。前記第３スイッチングトランジスタは、該サンプリング期間に再び導通して該ドライブトランジスタを第３電位に接続し、該信号電位がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧から該ドライブトランジスタのキャリア移動度の影響を除く。前記第３スイッチングトランジスタは、該サンプリング期間の後に続く発光期間中導通状態を維持して該出力電流を該発光素子に流す。該入力電圧から該ドライブトランジスタのキャリア移動度の影響を除く際、該ドライブトランジスタから取り出した出力電流の負帰還により生じる入力電圧の損失を補うため、あらかじめ入力電圧に対する上乗せ分をいずれか一のスイッチングトランジスタのゲートカップリングにより該画素容量に加える結合容量を備えている。

好ましくは前記結合容量は、該ドライブトランジスタのソースと該第１スイッチングトランジスタのゲートとの間に接続しており、該第２走査線から供給された制御信号が解除されたとき生じるゲートカップリングにより入力電圧に対する上乗せ分を該画素容量に加える。

本発明によれば、信号電位を画素容量にサンプリングしている期間（サンプリング期間）の一部を利用して、ドライブトランジスタの移動度の補正を行っている。具体的には、サンプリング期間の後半で、スイッチングトランジスタをオンして電流路を導通状態にして、ドライブトランジスタに駆動電流を流す。この駆動電流はサンプリングされた信号電位に応じた大きさである。この段階では発光素子が逆バイアス状態にあり、駆動電流は発光素子を流れずその寄生容量や画素容量に充電されていく。このあとサンプリングパルスが立下り、ドライブトランジスタのゲートが信号線から切り離される。このスイッチングトランジスタがオンしてからサンプリングトランジスタがオフするまでの補正期間に、画素容量に対してドライブトランジスタから駆動電流が負帰還され、その分が画素容量にサンプリングされた信号電位から差し引かれる。この負帰還量はドライブトランジスタの移動度のばらつきを抑制する方向に働くので、画素ごとの移動度補正が行える。すなわちドライブトランジスタの移動度が大きいと、画素容量に対する負帰還量が大きくなり、画素容量に保持された信号電位が大きく減らされ、結果的にドライブトランジスタの出力電流が抑制される。これに対し、ドライブトランジスタの移動度が小さいと、負帰還量も小さくなり、画素容量に保持された信号電位はあまり影響を受けない。したがってドライブトランジスタの出力電流もあまり下がることがない。負帰還量は信号線から直接ドライブトランジスタのゲートに印加される信号電位に応じたレベルとなる。すなわち、信号電位が高く輝度が大きくなるほど、負帰還量は大きくなる。このように、移動度補正は輝度レベルに応じて行われる。

上述したように、ドライブトランジスタの移動度補正機能は、信号電位がサンプリングされている間にドライブトランジスタから出力電流を取り出し、これを画素容量に負帰還して、入力電圧からドライブトランジスタのキャリア移動度の影響を除いている。負帰還をかけるために、画素容量に書き込まれていた入力電圧を消費してしまう。この為所望の発光輝度を確保するためには、映像信号の信号電位は、発光時に必要な入力電圧に加えて、移動度補正で消費される分の電圧を上乗せする必要があり、信号振幅が増加し、消費電力の増大化につながる。そこで本発明は、移動度補正期間に入る前に、移動度補正時に消費される負帰還分の電圧を予めスイッチングトランジスタのゲートカップリングにより画素容量に上乗せして補っている。かかる構成により、映像信号の振幅を下げることが出来、低消費電力化に寄与することが可能になる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る画像表示装置の全体構成を示す模式的なブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１と、スキャナ部及び信号部を含む駆動部とで構成されている。画素アレイ部１は、行状に配された走査線ＷＳ、走査線ＡＺ１、走査線ＡＺ２及び走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線ＷＳ、走査線ＤＳ、走査線ＡＺ１及び走査線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。

図２は、図１に示した画像表示装置に組み込まれる画素回路の構成例を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、結合容量Ｃｃと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。

第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。

特徴事項として画素回路２は結合容量Ｃｃを備えている。この結合容量Ｃｃは、ドライブトランジスタＴｒｄのソースＳとスイッチングトランジスタＴｒ２のゲートとの間に接続しており、走査線ＡＺ１から供給された制御信号ＡＺ１が解除された時生じるゲートカップリングにより入力電圧Ｖｇｓに対する上乗せ分を画素容量Ｃｓに加える。

以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと２個の容量Ｃｓ及びＣｃと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本発明にかかる画素回路２の動作を説明する。

図４は、図３に示した画素回路のタイミングチャートである。図４を参照して、図３に示した本発明にかかる画素回路の動作を具体的に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。

タイミングＴ１のあとタイミングＴ２１で制御信号ＡＺ２が立上り、スイッチングトランジスタＴｒ３がオンする。これにより、ドライブトランジスタＴｒｄのソースＳは所定の電位Ｖｓｓ２に初期化される。続いてタイミングＴ２２で制御信号ＡＺ１が立ち上がり、スイッチングトランジスタＴｒ２がオンする。これによりドライブトランジスタＴｒｄのゲートＧの電位が所定の電位Ｖｓｓ１に初期化される。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２１‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにした後、制御信号ＤＳをローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらにタイミングＴ４ａで制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

ところでタイミングＴ４ａで、制御信号ＡＺ１が立ち下がる。これによりスイッチングトランジスタＴｒ２のゲート電圧に負方向の変動が生じる。このスイッチグトランジスタＴｒ２のゲート電圧の変動から結合容量Ｃｃを介してドライブトランジスタＴｒｄのソースＳにマイナスのカップリングＶｂが入ることになる。この結果画素容量Ｃｓに保持されているドライブトランジスタＴｒｄのゲート電圧ＶｇｓはＶｔｈ＋Ｖｂとなる。

この様にＶｔｈ補正及びマイナスカップリングＶｂを行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号の信号電位Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号の信号電位Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈ＋Ｖｂと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ＋Ｖｂ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈ＋Ｖｂとなる。かかる映像信号の信号電位Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本発明では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号の信号電位Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。

この移動度補正期間Ｔ６‐Ｔ７では、補正量ΔＶがゲート電圧Ｖｇｓから差し引かれる。換言すると、この移動度補正動作により、画素容量Ｃｓに保持されたゲート電圧Ｖｇｓが若干消費される。この結果、Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ＋Ｖｂ−ΔＶとなる。ここで先のマイナスカップリングによる上乗せ分Ｖｂがほぼ移動度補正分ΔＶと絶対値が等しいとすると、移動度補正後のゲート電圧ＶｇｓはほぼＶｔｈ＋Ｖｓｉｇとなる。よって、映像信号の信号電位Ｖｓｉｇとほぼ等しい正味の入力電圧がドライブトランジスタＴｒｄに印加されるため、予め映像信号の信号電位Ｖｓｉｇを大きめに設定しておく必要はない。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号の信号電位Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ＋Ｖｂ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈ＋Ｖｂを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ＋Ｖｂ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電位Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号の信号電位Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号の信号電位Ｖｓｉｇのみに依存する事になる。しかもΔＶの減少分を補うように、ゲートカップリングＶｂが加えられている。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、ゲートカップリング動作、信号電位のサンプリング動作、移動度補正動作及び発光動作が繰り返される事になる。

図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位（Ｓ）は発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。

図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号の信号電位Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。先のトランジスタ特性式１から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下参考の為、上述した移動度補正の数値解析を行う。図５に示したように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。

図６のグラフから明らかなように、移動度補正では、ドライブトランジスタＴｒｄのソース電位（Ｓ）がΔＶ上昇することで、ドライブトランジスタＴｒｄのゲート電圧ＶｇｓはΔＶだけ減少してしまうことになる。その為入力映像信号は、予め所望の輝度の発光に必要な信号電位Ｖｓｉｇに加え、ΔＶの現象に備えた分を加えた振幅にする必要がある。よって、何ら対策を施さないと移動度補正を行うことで映像信号振幅が大幅に上昇してしまう結果となり、消費電力の増大へとつながってしまう。

上述した移動度補正に伴うゲート電圧Ｖｇｓの損失を補うため、本発明は各画素回路に結合容量Ｃｃを追加している。図７は、この結合容量Ｃｃの動作説明に供する模式図である。この結合容量Ｃｃは、ドライブトランジスタＴｒｄに印加する入力電圧（ゲート電圧Ｖｇｓ）からキャリア移動度μの影響を除く際、ドライブトランジスタＴｒｄから取り出した出力電流Ｉｄｓの負帰還により生じる入力電圧の損失分ΔＶを補うため、予め入力電圧Ｖｇｓに対する上乗せ分Ｖｂをいずれかのスイッチングトランジスタのゲートカップリングにより画素容量Ｃｓに加えている。図示の例では、結合容量Ｃｃは、ドライブトランジスタＴｒｄのソースＳとスイッチングトランジスタＴｒ２のゲートとの間に接続しており、走査線ＡＺ１から供給された制御信号ＡＺ１が解除された時生じるゲートカップリングにより入力電圧Ｖｇｓに対する上乗せ分Ｖｂを画素容量Ｃｓに加える。

今スイッチングトランジスタＴｒ２のスイッチオフによるゲート電圧変動分をＶａとすると、上述したカップリング分Ｖｂは次の式で与えられる。
Ｖｂ＝Ｖａ＊Ｃｃ／（Ｃｃ＋Ｃｏｌｅｄ）
ここでＶａ＝−２０Ｖ、Ｃｃ＝５００ｆＦ、Ｃｏｌｅｄ＝２５００ｆＦと仮定すると、カップリング分Ｖｂ＝−２０×５００／３０００＝−３．３Ｖとなる。よって信号電圧Ｖｓｉｇの振幅３．３Ｖ分だけ、このスイッチングトランジスタＴｒ２のゲートカップリングで補うことが可能である。この様に本発明では、画素回路２に結合容量Ｃｃを追加するだけで移動度補正分ΔＶを補うことが出来、その分信号振幅を拡大する必要が無く、パネルの低消費電力化に寄与することが出来る。

また副産物として、信号電圧Ｖｓｉｇ書き込み時の保持容量の増大が可能となり、書き込みゲインＧＷの改善が期待できる。結合容量Ｃｃが無い場合の書き込みゲインＧＷは、ＧＷ＝１−（Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ））で与えられる。これに対し結合容量Ｃｃを追加した場合書き込みゲインはＧＷ＝１−（（Ｃｓ／（Ｃｓ＋Ｃｃ＋Ｃｏｌｅｄ））で表される。よって、結合容量Ｃｃを加えたことで書き込みゲインＧＷの増加が見込まれる。即ちここにおいても映像信号の信号電位Ｖｓｉｇの振幅をさらに下げることが可能であり、低消費電力化をさらに促進できる。

以上説明したように本発明にかかる画像表示装置は、基本的に画素アレイ部１とスキャナ部と信号部とを含む。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１および第４走査線ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線及び信号線に接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１、第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部３は信号線ＳＬに映像信号を供給する。スキャナ部は、第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２に制御信号ＷＳ，ＤＳ，ＡＺ１，ＡＺ２を供給して順次行毎に画素回路２を走査する。各画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、結合容量Ｃｃと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間Ｔ５‐Ｔ７に第１走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇを画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像の信号電位Ｖｓｉｇに応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間Ｔ７‐Ｔ８中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位Ｖｓｉｇに応じた輝度で発光する。

第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ちタイミングＴ２２で第２走査線ＡＺ１から供給される制御信号ＡＺ１に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング帰還に先立ちタイミングＴ２１で第３走査線ＡＺ２から供給される制御信号ＡＺ２に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ちタイミングＴ３で第４走査線ＤＳから供給される制御信号ＤＳに応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。この第３スイッチングトランジスタＴｒ４は、サンプリング期間内のタイミングＴ６で再び導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、信号電位Ｖｓｉｇがサンプリングされている間にドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを画素容量Ｃｓに負帰還して入力電圧ＶｇｓからドライブトランジスタＴｒｄのキャリア移動度μの影響を除く。さらに第３スイッチングトランジスタＴｒ４は、サンプリング期間の後に続く発光期間中導通状態を維持して出力電流Ｉｄｓを発光素子ＥＬに流す。

結合容量Ｃｃは、入力電圧ＶｇｓからドライブトランジスタＴｒｄのキャリア移動度μの影響を除く際、ドライブトランジスタＴｒｄから取り出した出力電流Ｉｄｓの負帰還により生じる入力電圧の損失分ΔＶを補うため、予め入力電圧Ｖｇｓに対する上乗せ分ＶｂをスイッチングトランジスタＴｒ２のゲートカップリングによりタイミングＴ４ａで画素容量Ｃｓに加える。即ち第２走査線ＡＺ１から供給された制御信号ＡＺ１が解除された時生じるゲートカップリングにより入力電圧Ｖｇｓに対する上乗せ分Ｖｂを画素容量Ｃｓに加える。

本発明にかかる画像表示装置の全体構成を示すブロック図である。 本発明にかかる画像表示装置の画素構成を示す回路図である。 本発明にかかる画像表示装置の動作説明に供する模式図である。 同じく動作説明に供するタイミングチャートである。 同じく動作説明に供する回路図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式的な回路図である。

符号の説明

１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７１・・・第１補正用スキャナ、７２・・・第２補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・第１スイッチングトランジスタ、Ｔｒ３・・・第２スイッチングトランジスタ、Ｔｒ４・・・第３スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・画素容量、Ｃｃ・・・結合容量、ＥＬ・・・発光素子、Ｖｓｓ１・・・第１電源電位、Ｖｓｓ２・・・第２電源電位、Ｖｃｃ・・・第３電源電位、ＷＳ・・・第１走査線、ＡＺ１・・・第２走査線、ＡＺ２・・・第３走査線、ＤＳ・・・第４走査線

Claims (2)

1. 画素アレイ部とスキャナ部と信号部とを含み、
   前記画素アレイ部は、行状に配された第１走査線、第２走査線、第３走査線及び第４走査線と、列状に配された信号線と、これらの走査線及び信号線に接続した行列状の画素回路と、各画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する複数の電源線とからなり、
   前記信号部は、該信号線に映像信号を供給し、
   前記スキャナ部は、第１走査線、第２走査線、第３走査線及び第４走査線に制御信号を供給して順次行ごとに画素回路を走査し、
   各画素回路は、サンプリングトランジスタと、ドライブトランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、画素容量と、発光素子とを含み、
   前記サンプリングトランジスタは、所定のサンプリング期間に第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
   前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
   前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、
   前記発光素子は、所定の発光期間中該ドライブトランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、
   前記第１スイッチングトランジスタは、該サンプリング期間に先立ち第２走査線から供給される制御信号に応じ導通して該ドライブトランジスタのゲートを第１電位に設定し、
   前記第２スイッチングトランジスタは、該サンプリング期間に先立ち第３走査線から供給される制御信号に応じ導通して該ドライブトランジスタのソースを第２電位に設定し、
   前記第３スイッチングトランジスタは、該サンプリング期間に先立ち第４走査線から供給される制御信号に応じ導通して該ドライブトランジスタを第３電位に接続し、以って該ドライブトランジスタの閾電圧に相当する電圧を該画素容量に保持させて閾電圧の影響を補正し、
   前記第３スイッチングトランジスタは、該サンプリング期間に再び導通して該ドライブトランジスタを第３電位に接続し、該信号電位がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧から該ドライブトランジスタのキャリア移動度の影響を除き、
   前記第３スイッチングトランジスタは、該サンプリング期間の後に続く発光期間中導通状態を維持して該出力電流を該発光素子に流し、
   該入力電圧から該ドライブトランジスタのキャリア移動度の影響を除く際、該ドライブトランジスタから取り出した出力電流の負帰還により生じる入力電圧の損失を補うため、あらかじめ入力電圧に対する上乗せ分をいずれか一のスイッチングトランジスタのゲートカップリングにより該画素容量に加える結合容量を備えていることを特徴とする画像表示装置。
2. 前記結合容量は、該ドライブトランジスタのソースと該第１スイッチングトランジスタのゲートとの間に接続しており、該第２走査線から供給された制御信号が解除されたとき生じるゲートカップリングにより入力電圧に対する上乗せ分を該画素容量に加えることを特徴とする請求項１記載の画像表示装置。
   

Images