JP5027755B2

JP5027755B2 - 表示装置及びその駆動方法

Info

Publication number: JP5027755B2
Application number: JP2008200404A
Authority: JP
Inventors: 勝秀内野; 淳一山下; 直史豊村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-08-04
Filing date: 2008-08-04
Publication date: 2012-09-19
Anticipated expiration: 2026-06-30
Also published as: JP2008310352A

Description

本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置及びその駆動方法に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置及びその駆動方法に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６特開２００３−２７１０９５特開２００４−１３３２４０特開２００４−０２９７９１特開２００４−０９３６８２特開２００５−１７３４３４

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

しかしながら、発光素子に対する出力電流のばらつき要因は、ドライブトランジスタの閾電圧Ｖｔｈだけではない。上記のトランジスタ特性式１から明らかなように、ドライブトランジスタの移動度μがばらついた場合にも、出力電流Ｉｄｓが変動する。この結果、画面のユニフォーミティが損なわれる。移動度のばらつきを補正することも、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は画素ごとにドライブトランジスタの移動度補正機能を備えた表示装置及びその駆動方法を提供することを一般的な目的とする。特に、画素の輝度レベルに対して適応的に移動度補正を行うことのできる表示装置及びその駆動方法を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するスキャナを備え、前記画素は、少なくとも発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含み、前記サンプリングトランジスタは、そのゲートが該走査線に接続し、そのソース／ドレインの一方が該信号線に接続し、他方が該ドライブトランジスタのゲートに接続し、前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、前記画素容量は、該ドライブトランジスタのゲートと該発光素子の間に接続しており、前記スキャナが供給する制御信号において該サンプリングトランジスタをオフする際の波形に傾斜をもつ。
実施態様では、前記サンプリングトランジスタをオフする際の制御信号の波形に傾斜をもたせることで、該画素容量に保持された輝度レベルが高い画素のサンプリングトランジスタほどオフする時間を早くする。又一態様では、前記スキャナは、制御信号の波形に傾斜をつける際、少なくとも二段階に分けて初めに傾斜を急にし後で傾斜をなだらかにする。好ましくは、前記駆動部は、制御信号の波形の元になる電源パルスを生成して該スキャナに供給する電源パルス生成回路を含み、前記スキャナは、順次該電源パルスからその波形を取り出し、制御信号の波形として各走査線に供給する。実施態様では、前記サンプリングトランジスタは、該走査線から供給された制御信号に応じてオンした後その波形に応じてオフし、オンしてからオフするまでの間に、該信号線から供給された映像信号をサンプリングし該輝度レベルとして該画素容量に保持し、前記ドライブトランジスタは、該画素容量に保持された映像信号に応じて駆動電流を該電流路を通って該発光素子に流し、該輝度レベルで発光させる。

又本発明にかかる表示装置は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するスキャナを備え前記画素は、少なくとも発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含み、前記サンプリングトランジスタは、そのゲートが該走査線に接続し、そのソース／ドレインの一方が該信号線に接続し、他方が該ドライブトランジスタのゲートに接続し、前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、前記画素容量は、該ドライブトランジスタのゲートと該発光素子の間に接続しており、該走査線に該制御信号を印加して該サンプリングトランジスタをオンして映像信号を該画素容量に保持した後に該サンプリングトランジスタがオフする際、該信号線から供給される映像信号の輝度レベルが高いときほどサンプリングトランジスタがオフする時間が早くなる。

本発明によれば、信号電位を画素容量にサンプリングしている期間（サンプリング期間）の一部を利用して、ドライブトランジスタの移動度の補正を行っている。具体的には、サンプリング期間の後半で、スイッチングトランジスタをオンして電流路を導通状態にして、ドライブトランジスタに駆動電流を流す。この駆動電流はサンプリングされた信号電位に応じた大きさである。この段階では発光素子が逆バイアス状態にあり、駆動電流は発光素子を流れずその寄生容量や画素容量に充電されていく。このあとサンプリングパルスが立下り、ドライブトランジスタのゲートが信号線から切り離される。このスイッチングトランジスタがオンしてからサンプリングトランジスタがオフするまでの補正期間に、画素容量に対してドライブトランジスタから駆動電流が負帰還され、その分が画素容量にサンプリングされた信号電位から差し引かれる。この負帰還量はドライブトランジスタの移動度のばらつきを抑制する方向に働くので、画素ごとの移動度補正が行える。すなわちドライブトランジスタの移動度が大きいと、画素容量に対する負帰還量が大きくなり、画素容量に保持された信号電位が大きく減らされ、結果的にドライブトランジスタの出力電流が抑制される。これに対し、ドライブトランジスタの移動度が小さいと、負帰還量も小さくなり、画素容量に保持された信号電位はあまり影響を受けない。したがってドライブトランジスタの出力電流もあまり下がることがない。ここで、負帰還量は信号線から直接ドライブトランジスタのゲートに印加される信号電位に応じたレベルとなる。すなわち、信号電位が高く輝度が大きくなるほど、負帰還量は大きくなる。このように、移動度補正は輝度レベルに応じて行われる。

しかしながら、輝度が高い場合と輝度が低い場合とでは、必ずしも最適な補正期間は同じではない。一般に、輝度が高レベル（白レベル）の時最適補正期間は比較的短く、逆に輝度が中間レベル（グレーレベル）の時、最適補正期間は長くなる傾向にある。本発明は、輝度レベルに応じて補正期間が自動的に最適化されるようにしている。すなわち本発明はスイッチングトランジスタがオンする第一タイミングに対して、サンプリングトランジスタがオフする第二タイミングを信号電位に応じて自動的に調整している。具体的には、信号線から供給される映像信号の信号電位が高い時補正期間が短くなる一方、信号線に供給される映像信号の信号電位が低い時補正期間が長くなるように、適応制御している。これにより、信号電位に応じて補正期間を最適に可変制御することが可能である。係る構成により、画面のユニフォーミティを一層改善することができる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１と、スキャナ部及び信号部を含む駆動部とで構成されている。画素アレイ部１は、行状に配された走査線ＷＳ、走査線ＡＺ１、走査線ＡＺ２及び走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線ＷＳ、走査線ＤＳ、走査線ＡＺ１及び走査線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。

ここで、ライトスキャナ４はシフトレジスタで構成されており、外部から供給されるクロック信号ＷＳＣＫに応じて動作し、同じく外部から供給されるスタート信号ＷＳＳＴを順次転走して各走査線ＷＳに出力している。その際、同じく外部から供給される電源パルスＷＳＰを利用して、制御信号ＷＳの立下り波形を生成している。ドライブスキャナ５もシフトレジスタからなり、外部から供給されるクロック信号ＤＳＣＫに応じて動作し、同じく外部から供給されるスタート信号ＤＳＳＴを順次転送することで、制御信号ＤＳを各走査線ＤＳに順次出力している。

図２は、図１に示した画像表示装置に組み込まれる画素回路の構成例を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。

第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。

以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本発明にかかる画素回路２の動作を説明する。

図４は、図３に示した画素回路のタイミングチャートである。図４を参照して、図３に示した本発明にかかる画素回路の動作を具体的に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。

タイミングＴ１のあとタイミングＴ２１で制御信号ＡＺ２が立上り、スイッチングトランジスタＴｒ３がオンする。これにより、ドライブトランジスタＴｒｄのソース（Ｓ）は所定の電位Ｖｓｓ２に初期化される。続いてタイミングＴ２２で制御信号ＡＺ１が立ち上がり、スイッチングトランジスタＴｒ２がオンする。これによりドライブトランジスタＴｒｄのゲート電位（Ｇ）が所定の電位Ｖｓｓ１に初期化される。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２１‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにした後、制御信号ＤＳをローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号の信号電位Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号の信号電位Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号の信号電位Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本発明では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号の信号電位Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。この目的で制御信号ＷＳの立下りに傾斜が付けられている。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号の信号電位Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電位Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号の信号電位Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号の信号電位Ｖｓｉｇのみに依存する事になる。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、信号電位のサンプリング動作、移動度補正動作及び発光動作が繰り返される事になる。

図５は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位（Ｓ）は発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。

図６は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号の信号電位Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。先のトランジスタ特性式１から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下参考の為、上述した移動度補正の数値解析を行う。図５に示したように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。

ところで最適な移動度補正時間ｔは画素の輝度レベル（映像信号の信号電位Ｖｓｉｇ）によって異なる傾向がある。この点につき、図７を参照して説明する。図７のグラフは、横軸に移動度補正時間ｔ（Ｔ７−Ｔ６）をとり、縦軸に輝度（信号電位）をとってある。高輝度（ホワイト階調）の場合、移動度大のドライブトランジスタと移動度小のドライブトランジスタとで、移動度補正時間をｔ１に取った時、ちょうど輝度レベルが等しくなる。すなわち入力信号電位がホワイト階調の時は、移動度補正時間ｔ１が最適補正時間となる。一方信号電位が中間輝度（グレー階調）の時、移動度補正時間ｔ１では移動度大のトランジスタと移動度小のトランジスタで輝度に差があり、完全な補正はできない。ｔ１より長い補正時間ｔ２を確保すると、ちょうど移動度大と移動度小のトランジスタで輝度が同レベルとなる。したがって信号電位がグレー階調のとき、最適補正時間ｔ２はホワイト階調の時の最適補正時間ｔ１よりも長くなる。

仮に輝度レベルによらず移動度補正時間ｔを固定すると、全階調で完全に移動度補正を行うことができなくなり、スジムラが生じる。たとえば移動度補正時間ｔを白階調の最適補正期間ｔ１にあわせると、入力映像信号がグレー階調の時スジが画面に残る。逆にグレー階調の最適補正期間ｔ２に固定すると、映像信号が白階調のとき画面にスジムラが現れる。すなわち移動度補正時間ｔを固定すると、白からグレー階調まですべての階調に渡って移動度ばらつきを同時に補正することはできない。

そこで本発明は入力映像信号のレベルに応じて移動度補正期間を最適に自動調整可能にしている。この点につき、図８を参照して詳細に説明する。図８はスイッチングトランジスタＴｒ４のゲートに印加される制御信号ＤＳの立下り波形をあらわしている。本実施形態の場合、スイッチングトランジスタＴｒ４はＰチャネル型なので、制御信号ＤＳが立ち下がった時点（Ｔ６）でトランジスタＴｒ４はオンする。このタイミングＴ６が前述したように移動度補正期間の開始時期となる。制御信号ＤＳとあわせて制御信号ＷＳの立下り波形も示してある。この制御信号ＷＳはサンプリングトランジスタＴｒ１のゲートに印加される。前述したように本実施形態ではサンプリングトランジスタＴｒ１がＮチャネル型なので、制御信号ＷＳが立下がった時点Ｔ７でサンプリングトランジスタＴｒ１がオフし移動度補正期間が終わる。

本発明の特徴事項として制御信号ＷＳの波形をオフする際に、最初適当な電位まで急峻に波形を落とし、そこから最終電位までなまらせてパルスを落としている。これにより所望の電位で決まる階調を境として二以上の移動度補正期間を設けることができる。説明の都合上、急峻に落とした最初の電圧を１ｓｔ電圧、なまらせて落とした最終電位を２ｎｄ電圧と呼ぶことにする。ここでモデルとして、制御信号ＷＳの波形を、１ｓｔ電圧＝８Ｖ、２ｎｄ電圧＝４Ｖとして動作を考える。またサンプリングトランジスタＴｒ１の閾電圧をＶｔｈ（Ｔｒ１）＝２Ｖとする。

白階調Ｖｓｉｇ１＝８Ｖを書き込んだ場合、サンプリングトランジスタＴｒ１は制御信号ＷＳがＶｓｉｇ１＋Ｖｔｈ（Ｔｒ１）＝１０Ｖまで下がった時点Ｔ７でカットオフする。即ちサンプリングトランジスタＴｒ１のソースに対して信号線からＶｓｉｇ＝８Ｖが印加されたとき、サンプリングトランジスタＴｒ１のゲート電位がソース電位より閾電圧２Ｖだけ高いところで、サンプリングトランジスタＴｒ１はカットオフする。このようにして白階調の場合、制御信号ＤＳオンタイミングＴ６から制御信号ＷＳが１ｓｔ電圧まで急峻に立ち下がるまでのポイントＴ７までで、移動度補正期間ｔ１＝Ｔ７−Ｔ６が決まる。

一方グレー階調Ｖｓｉｇ２＝４Ｖを書き込んだ場合、サンプリングトランジスタＴｒ１のカットオフ電圧はＶｓｉｇ２＋Ｖｔｈ（Ｔｒ１）＝６Ｖとなる。制御信号ＷＳがカットオフ電圧の６Ｖまで下がる時点はタイミングＴ７′である。グレー階調の場合、制御信号ＤＳのオンタイミングＴ６から、ＷＳ波形オフの１ｓｔ電圧から２ｎｄ電圧までの間のなまらせているポイントＴ７′で補正時間ｔ２が決まる。すなわち白階調の時の補正時間ｔ１よりもグレー階調の時の補正期間ｔ２は長く取れることになる。

さらに低階調、たとえばＶｓｉｇ＝３Ｖとしたとき、同様にサンプリングトランジスタＴｒ１のカットオフ電圧は５Ｖとなり、波形がなまっているためカットオフタイミングＴ７′はさらに後方にずれ、移動度補正時間が長くなる。このように低階調になるほど移動度補正時間ｔをより長く取ることができる駆動方式である。

このように白階調の最適補正時間ｔ１に合わせて制御信号ＤＳのオンから制御信号のＷＳオフの最初の急峻に１ｓｔ電圧に落とすまでの時間Ｔ７を設定し、もって白階調の補正時間を最適化している。白階調で確実に急峻なポイントでサンプリングトランジスタＴｒ１がカットオフするようにその閾電圧Ｖｔｈ（Ｔｒ１）を考慮して、１ｓｔ電圧を設定すればよい。また、低階調に関しては各階調で最適な補正時間ｔ２を見つけ出し、それに合わせて２ｎｄ電圧を設定するとともに制御信号ＷＳの立下り波形のなまり具合を決めることで、対応できる。このようにして高階調から低階調までそれぞれのレベルに合った最適補正時間ｔを自動的に調整し、これにより移動度のばらつきをキャンセルすることで全階調においてスジムラをなくすことが可能になる。

以下、図８に示した制御信号ＷＳの立下り波形の生成方法につきその実施例を詳細に説明する。図９は、本実施例の全体構成を示すブロック図である。本実施例に係る表示装置は、ガラス板などからなるパネル０で構成されている。このパネル０の中央に画素アレイ部１が集積形成されている。パネル０の周辺には駆動部の一部となるライトスキャナ４、ドライブスキャナ５、補正用スキャナ７などが形成されている。なお水平セレクタは図示していないが、スキャナ類と同様にパネル０上に搭載することができる。あるいは、パネル０とは別に外付けの水平セレクタを用いてもよい。

図１０は、図９に示したライトスキャナ４の一段分を示す模式的な回路図である。この一段分は画素アレイ部１に形成された走査線の一行分に対応している。ただし、図１０の例は、実施例ではなく参考例であって、従来のように矩形の制御パルスＷＳを出力する場合である。図示するように、ライトスキャナ４の一段分は、シフトレジスタＳ／Ｒ、２個の中間バッファ、レベルシフタＬ／Ｖ、及び１個の出力バッファの直列接続からなる。最終の出力バッファにはライトスキャナ４の電源電圧ＷＳＶｄｄ（１８Ｖ）が供給されている。このライトスキャナは、前段から転送されてきた入力波形ＩＮをシフトレジスタで一段分だけ遅延したあと、中間バッファを介してレベルシフタＬ／Ｖに供給し、最終の出力バッファを駆動するのに適した電圧レベルに変換する。この出力バッファは入力波形ＩＮを反転した出力波形ＯＵＴを生成し、対応する走査線ＷＳに供給する。この出力波形は矩形波であり、高レベルがＷＳＶｄｄで基準レベルがＷＳＶｓｓとなっている。この出力波形ＯＵＴは、立下りが垂直であるため、移動度補正期間は固定になる。

図１１は、本実施例のライトスキャナの一段分を表している。理解を容易にするため、図１０に示した参考例のライトスキャナと対応する部分には対応する参照番号を付してある。異なる点は、本実施例が最終の出力バッファに供給する電源電圧ＷＳＶｄｄをたとえば１８Ｖから５Ｖに変化するパルス波形としていることである。この電源パルスＷＳＰは外部のディスクリート回路からパネル０のライトスキャナ４に供給される。その際、電源パルスＷＳＰはあらかじめライトスキャナ４の動作と同期が取れるように、位相調整されている。

図示するように、前段から矩形パルスＩＮが当該段に入力されると、シフトレジスタＳ／Ｒ、２個の中間バッファ及びレベルシフトＬ／Ｖを通って、出力バッファのゲートに印加される。これにより出力バッファが開き、出力波形ＯＵＴが対応する走査線に供給される。その際出力バッファがオンしたあと電源電圧ラインＷＳＶｄｄに電源パルスＷＳＰが印加されるために、出力波形が１８Ｖから５Ｖに向かって所定のカーブで立ち下がる。そのあと出力バッファが閉じ、出力波形はＷＳＶｓｓレベルになる。

制御信号ＷＳと組み合わせて移動度補正期間を規程するもうひとつの制御信号ＤＳについては、図１０または図１１に示す構成のどちらかでその波形を作成することができる。

図１２は、図１１に示したライトスキャナの最終出力バッファの構成例を示す模式的な回路図である。図示するように、この出力バッファ部は一対のＰチャネル型トランジスタＴｒＰとＮチャネル型トランジスタＴｒＮからなり、電源ラインＷＳＶｄｄと接地ラインＷＳＶｓｓとの間に直列接続されている。トランジスタＴｒＰ，ＴｒＮの各ゲートには入力波形ＩＮが印加される。この入力波形に対してあらかじめ位相調整された電源パルスＷＳＰがＷＳＶｄｄに印加される。入力波形ＩＮの印加によりトランジスタＴｒＰが導通したあと電源パルスＷＳＰの立下り波形がトランジスタＴｒＰによって取り込まれ、出力波形ＯＵＴとして画素２側の走査線ＷＳに供給される。なお場合によっては、動作タイミングの関係で、電源パルスＷＳＰの立上がり波形がトランジスタＴｒＰを通過してしまうことが考えられる。この時には最終バッファの出力段にマスク信号をかけて、電源パルスＷＳＰの後ろ側立ち上がりをカットするようにすればよい。

図１３は、本実施例に係る表示装置の全体構成を示す模式的なブロック図である。パネル０は図９に示した構成となっており、画素アレイ部のほか、駆動部の一部となる各種スキャナを内蔵している。これに対し駆動部の残りの部分となる外付けの駆動基板８とディスクリート回路９がパネル０に接続されている。駆動基板８はＰＬＤからなり、パネル０に搭載されたスキャナの動作に必要なクロック信号ＷＳＣＫ，ＤＳＣＫやスタートパルスＷＳＳＴ，ＤＳＳＴなどを供給する。ディスクリート回路９は駆動基板８とパネル０の間に挿入され、必要な電源パルスを生成する。具体的には駆動基板８側から入力波形ＩＮの供給を受け、これを波形処理して出力波形ＯＵＴを生成し、パネル０側に供給する。このディスクリート回路９はトランジスタ、抵抗、容量などのディスクリート素子で構成され、少なくとも電源パルスＷＳＰをライトスキャナの電源ラインに供給する。場合によっては別の電源パルスＤＳＰを、ドライブスキャナ５の電源ラインに供給するようにしてもよい。このように、ディスクリート回路９で電源パルスＷＳＰ，ＤＳＰを生成し、それぞれパネル０側のライトスキャナやドライブスキャナの電源ラインに入れる。パネル０とは切り離した外付けのディスクリート回路９で電源パルス波形を生成することで、パネル０の個体別に最適な波形やタイミングを作り込むことが可能となり、パネル０のスジムラ検査における歩留まりの向上に寄与する。

図１４は、ディスクリート回路９のもっとも簡単な構成例を示す回路図である。図示するように、このディスクリート回路９は１個のトランジスタと１個の容量と３個の固定抵抗と２個の可変抵抗からなり、駆動基板８側から供給される入力波形ＩＮをアナログ的に処理して、出力波形ＯＵＴをパネル０側に供給している。本実施例は矩形の入力波形を処理して、その立下りが２段階で折線状に変化する出力波形を生成している。図示するように、この出力波形の立下りは第１段階で急激に傾斜し、第２段階で緩やかな傾斜に切り替わる。

図１５は、ディスクリート回路９のより複雑な構成例を示す回路図である。このディスクリート回路９は、図１４に示した直線的な立下り波形の電源パルスＷＳＰではなく、曲線的に変化する立下り波形を有する電源パルスＷＳＰを生成し、パネル０側に供給している。立下り波形の曲線の形状はタイミング調整用のボリュームにより、自由自在に設定することができる。

図１６は、図１５に示したディスクリート回路９によって生成される電源パルスＷＳＰの波形を表している。これと対応するように、別の電源パルスＤＳＰの波形も表している。なお電源パルスＤＳＰについてはその立下り波形は垂直であって、特に傾斜はつけていない。この場合であっても、電源パルスＤＳＰの立下りタイミング（すなわち駆動用スイッチングトランジスタＴｒ４のオンタイミングＴ６）は、ディスクリート回路側で自在に調整することができる。

図示するように電源パルスＷＳＰは１７．３Ｖから１ｓｔ電圧まで急激に立ち下がり、そのあと２ｎｄ電圧まで緩やかに立ち下がる。１ｓｔ電圧は９〜１１Ｖの間でパネルごとに調整可能である。典型的には１ｓｔ電圧は１０Ｖに設定する。また２ｎｄ電圧もパネルごとに２〜６Ｖの範囲で調整可能である。典型的には、２ｎｄ電圧は５Ｖに設定される。加えて１ｓｔ電圧から２ｎｄ電圧までの間の立下り波形はＲＣ曲線などで作り込むことができる。

ところでディスクリート回路で電源パルスＷＳＰ，ＤＳＰを作るようにすると、パネルの外部で制御信号ＷＳ，ＤＳの波形を調整することが可能となり、個々のパネルごとに最適なタイミングで動作可能となり、スジムラ検査におけるパネル歩留まりの向上に寄与する。しかしながら外付けのディスクリート回路によって電源パルスを生成するためには、高出力のドライバや電源が必要となり、消費電力の増大や部品コストの増加などのデメリットが発生する。

そこで制御信号ＤＳについては、パネル内部の論理的な処理で生成することが考えられる。以下この実施例を説明する。この実施例は電源パルスＤＳＰをディスクリート回路で生成することによる高消費電力やコスト増のデメリットを解消するために、パネル内の論理回路で制御信号ＤＳを作り込み、移動度補正期間を設定している。その際制御信号ＤＳのイネーブル信号を立てることで、移動度補正期間の調整を行うことができるようにしている。このようにパネル内の論理回路でイネーブル信号を立てることにより制御パルスＤＳを生成することで、低消費電力化及び低コスト化を図ることができる。

図１７は、上述した論理処理機能を有するドライブスキャナ５の出力段１個分を示す回路図である。図示するように、このドライブスキャナ５の出力段は制御信号ＷＳ，ＤＳ１，ＤＳ２及びイネーブル信号ＤＳＥＮ１，ＤＳＥＮ２を論理処理して、出力波形とするものである。この出力波形は制御信号ＤＳとして対応する行の走査線ＤＳに出力される。ここで制御信号ＷＳはライトスキャナ４の対応する段のシフトレジスタＳ／Ｒに入力されるＷＳパルス（ＷＳ・Ｓ／Ｒ・ｉｎ）を示している。また、制御信号ＤＳ１はドライブスキャナ５の当該段のシフトレジスタＳ／Ｒに入力するＤＳパルス（ＤＳ・Ｓ／Ｒ・ｉｎ）を表している。また制御信号ＤＳ２はドライブスキャナ５の当該段のシフトレジスタＳ／Ｒから出力されたＤＳパルス（ＤＳ・Ｓ／Ｒ・ｏｕｔ）を表している。

図１８は、図１７に示した論理回路に供給される各制御信号及びイネーブル信号と、関連するクロック信号を表した波形図である。この波形図で、上から５個までの波形ＷＳＣＫ、ＷＳ・Ｓ／Ｒ・ｉｎ，ＷＳ・Ｓ／Ｒ・ｏｕｔ，ＷＳＥＮ，ＷＳｎは、主としてライトスキャナ４側に関連する制御信号の波形を表している。波形図から明らかなように、ライトスキャナ４は基本的にクロック信号ＷＳＣＫに応じて動作し、シフトレジスタＳ／Ｒで順次スタートパルスを転送して、格段ごとに制御信号ＷＳｎを生成している。なお本発明は、前述したように１個の制御信号ＷＳｎを直接対応する走査線ＷＳｎに印加するものではなく、この信号ＷＳｎで電源パルスＷＳＰの立下り部分を抜き取って、対応する走査線に供給するようにしている。

図１８の下方に示す信号ＤＳＣＫ，ＤＳ・Ｓ／Ｒ・ｉｎ，ＤＳ・Ｓ／Ｒ・ｏｕｔ，ＤＳＥＮ１＿ＯＤＤ，ＤＥＮ１＿ＥＶＥＮ，ＤＳＥＮ２，ＤＳｎ（ＯＵＴ）は、主としてドライブスキャナ５に関連する信号波形である。

図１７に示した論理回路は、同じく図１７の上部に示した論理式で表される論理処理を行って出力波形ＯＵＴを得ている。この出力波形ＯＵＴは図１８のタイミングチャートの一番下に表されている。図示するようにこの制御信号ＤＳｎは、Ｖｔｈキャンセル用の補正期間と、移動度μ補正期間を規程する部分を含んでいる。そしてＶｔｈキャンセル期間はイネーブル信号ＤＳＥＮ１で調整される一方、移動度μ補正期間はイネーブル信号ＤＳＥＮ２で調整可能となっている。

以上説明したように、本発明に係る表示装置は、基本的に画素アレイ部１とこれを駆動する駆動部とから構成されている。画素アレイ部１は、行状の第１走査線ＷＳ及び第２走査線ＤＳと、列状の信号線ＳＬと、これらが交差する部分に配された行列状の画素２と、各画素２に給電する電源ラインＶｃｃ及び接地ラインＶｓｓとを備えている。駆動部は、第１走査線ＷＳに順次第一制御信号ＷＳを供給して画素２を行単位で線順次走査する第１スキャナ４と、この線順次走査にあわせて各第２走査線ＤＳに順次第２制御信号ＤＳを供給する第２スキャナ５と、この線順次走査に合せて列状の信号線ＳＬに映像信号を供給する信号セレクタ３とを備えている。

各画素２は、発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、スイッチングトランジスタＴｒ４と、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、そのゲートが第１走査線ＷＳに接続し、そのソースが信号線ＳＬに接続し、そのドレインがドライブトランジスタＴｒｄのゲートＧに接続している。ドライブトランジスタＴｒｄ及び発光素子ＥＬは電源ラインＶｃｃと接地ラインとの間で直列に接続して電流路を形成している。スイッチングトランジスタＴｒ４は、この電流路に挿入されると供に、そのゲートが第２走査線ＤＳに接続している。画素容量Ｃｓは、ドライブトランジスタＴｒｄのソースＳとゲートＧとの間に接続している。

係る構成においてサンプリングトランジスタＴｒ１は、第１走査線ＷＳから供給された第１制御信号ＷＳに応じてオンし信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇをサンプリングして画素容量Ｃｓに保持する。スイッチングトランジスタＴｒ４は、第２走査線ＤＳから供給された第２制御信号ＤＳに応じオンして前述の電流路を導通状態にする。ドライブトランジスタＴｒｄは、画素容量Ｃｓに保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを導通状態におかれた電流路を通って発光素子ＥＬに流す。

本発明の特徴事項として、駆動部は、第１走査線ＷＳに第１制御信号ＷＳを印加してサンプリングトランジスタＴｒ１をオンし信号電位Ｖｓｉｇのサンプリングを開始した後、第２制御信号ＤＳが第２走査線ＤＳに印加されてスイッチングトランジスタＴｒ４がオンする第１タイミングＴ６から、第１走査線ＷＳに印加された第１制御信号ＷＳが解除されてサンプリングトランジスタＴｒ１がオフする第２タイミングＴ７までの補正期間ｔに、ドライブトランジスタＴｒｄの移動度μに対する補正を画素容量Ｃｓに保持された信号電位Ｖｓｉｇに加え、もって移動度補正を行う。その際駆動部は、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが高い時補正期間ｔが短くなる一方、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが低い時補正期間ｔが長くなるよう、自動的に第２タイミングＴ７を調整する。

具体的には駆動部内の第１スキャナ４は、第２タイミングＴ７でサンプリングトランジスタＴｒ１をオフする時、第１制御信号ＷＳの立下り波形に傾斜を付けることで、信号電位Ｖｓｉｇが高い時補正期間ｔが短くなる一方、信号線ＳＬに供給される映像信号の信号電位Ｖｓｉｇが低い時補正期間ｔが長くなるよう、自動的に第２タイミングＴ７を調整する。好ましくは第１スキャナ４は、第１制御信号ＷＳの立下り波形に傾斜をつける際、少なくとも２段階に分けて始めに傾斜を急にし後で傾斜をなだらかにすることで、信号電位Ｖｓｉｇが高い時と信号電位Ｖｓｉｇが低い時の両方で補正期間ｔを最適化する。

各画素２は、上述した移動度補正機能に加え、ドライブトランジスタの閾電圧Ｖｔｈ補正機能も備えている。即ち画素には、映像信号のサンプリングに先立ってドライブトランジスタＴｒｄのゲート電位（Ｇ）及びソース電位（Ｓ）をリセット若しくは初期化する追加のスイッチングトランジスタＴｒ２，Ｔｒ３を含んでいる。第２スキャナ５は、映像信号のサンプリングに先立って第２制御線ＤＳを介してスイッチングトランジスタＴｒ４を一時的にオンし、もってリセットされたドライブトランジスタＴｒｄに駆動電流Ｉｄｓを流してその閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持しておく。

駆動部はパネルに内蔵される各種スキャナに加え、外付けの電源パルス生成回路（ディスクイート回路）を備えている。この電源パルス生成回路９は、第１制御信号ＷＳの立下り波形の元になる第１電源パルスＷＳＰを生成してパネル内の第１スキャナ４に供給する。第１スキャナ４は順次第１電源パルスＷＳＰからその立下り波形を取り出し第１制御信号ＷＳの立下り波形として各第１走査線ＷＳに供給する。

一態様では、電源パルス生成回路９は、第２制御信号ＤＳの波形の元になる第２電源パルスＤＳＰも生成して、第２スキャナ５に供給している。第２スキャナ５は順次第２電源パルスＤＳＰからその波形の一部を取り出して第１タイミングＴ６における第２制御信号ＤＳの波形として各第２走査線ＤＳに供給する。

他の態様では、第１スキャナ４は電源パルス生成回路９から供給される第１電源パルスＷＳＰに基づいて補正期間ｔの終期を律する第２タイミングＴ７における第１制御信号ＷＳの波形を生成する一方、第２スキャナ５は、内部の論理処理により補正期間ｔの始期を律する第１タイミングＴ６における第２制御信号ＤＳの波形を生成する。

本発明に係る表示装置の主要部を示す模式的なブロック図である。本発明に係る表示装置の画素回路構成を示す回路図である。本発明に係る表示装置の動作説明に供する模式図である。本発明に係る表示装置の動作説明に供するタイミングチャートである。本発明に係る表示装置の動作説明に供する模式的な回路図である。本発明に係る表示装置の動作説明に供するグラフである。本発明に係る表示装置の動作説明に供するグラフである。本発明に係る表示装置の動作説明に供する波形図である。本発明に係る表示装置の実施例の全体構成を示す模式図である。参考例に係るライトスキャナを示す模式図である。実施例に係るライトスキャナを示す回路図である。実施例に係るライトスキャナの出力段を示す模式図である。実施例に係る表示装置の全体構成を示すブロック図である。図１３に示した実施例に含まれるディスクリート回路の構成例を示す回路図である。ディスクリート回路の他の構成例を示す回路図である。ディスクリート回路の出力波形を示す波形図である。本発明に係る表示装置に含まれるドライブスキャナの構成例を示す回路図である。図１７に示したドライブスキャナの動作説明に供するタイミングチャートである。

符号の説明

０パネル、１画素アレイ部、２画素、３水平セレクタ、４ライトスキャナ、５ドライブスキャナ、８駆動基板、９ディスクリート回路

Claims

画素アレイ部とこれを駆動する駆動部とから成り、
画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された画素と、各画素に給電する電源ライン及び接地ラインとを備え、
駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するスキャナを備え、
画素は、少なくとも、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含み、
サンプリングトランジスタのゲートは走査線に接続され、ソース／ドレインの一方は信号線に接続され、他方はドライブトランジスタのゲートに接続され、
ドライブトランジスタ及び発光素子は、電源ラインと接地ラインとの間で直列に接続されて電流路を形成し、電源ラインからドライブトランジスタへの給電は、画素の非発光期間と発光期間とを切り替えるためのスイッチング動作を行うトランジスタを有する電源供給制御手段によって制御され、
画素容量の一端はドライブトランジスタのゲートに接続されており、画素容量の他端はドライブトランジスタと発光素子との間に接続されており、
発光期間に先立って、映像信号が信号線からサンプリングトランジスタを介してドライブトランジスタのゲートに供給され、電源供給制御手段の制御下、ドライブトランジスタを介して電流が画素容量に供給され、ドライブトランジスタのソース電位が上昇していく間に、スキャナが供給する制御信号において、サンプリングトランジスタをオフする際の波形に傾斜をもたせ、以て、画素容量に保持された映像信号の輝度レベルが高い画素のサンプリングトランジスタほどオフする時間を早くする表示装置。
電源供給制御手段は、電源ラインとドライブトランジスタとの間に接続されたスイッチングトランジスタから成る請求項１に記載の表示装置。
スキャナは、制御信号の波形に傾斜をつける際、少なくとも二段階に分けて、初めに傾斜を急にし、後で傾斜をなだらかにする請求項１又は請求項２に記載の表示装置。
駆動部は、制御信号の波形の元になる電源パルスを生成してスキャナに供給する電源パルス生成回路を含み、
スキャナは、順次、電源パルス生成回路から制御信号の波形を取り出し、各走査線に供給する請求項１又は請求項２に記載の表示装置。
サンプリングトランジスタは、走査線から供給された制御信号に応じてオンした後、制御信号の波形に応じてオフし、オンしてからオフするまでの間に、信号線から供給された映像信号をサンプリングし、輝度レベルとして画素容量に保持し、
ドライブトランジスタは、画素容量に保持された映像信号に応じて、駆動電流を電流路を通って発光素子に流し、該輝度レベルで発光させる請求項１又は請求項２に記載の表示装置。
画素アレイ部とこれを駆動する駆動部とから成り、
画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された画素と、各画素に給電する電源ライン及び接地ラインとを備え、
駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するスキャナを備え、
画素は、少なくとも、発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含み、
サンプリングトランジスタのゲートは走査線に接続され、ソース／ドレインの一方は信号線に接続され、他方はドライブトランジスタのゲートに接続され、
ドライブトランジスタ及び発光素子は、電源ラインと接地ラインとの間で直列に接続されて電流路を形成し、電源ラインからドライブトランジスタへの給電は、画素の非発光期間と発光期間とを切り替えるためのスイッチング動作を行うトランジスタを有する電源供給制御手段によって制御され、
画素容量の一端はドライブトランジスタのゲートに接続されており、画素容量の他端はドライブトランジスタと発光素子との間に接続されており、
発光期間に先立って、映像信号を信号線からサンプリングトランジスタを介してドライブトランジスタのゲートに供給し、電源供給制御手段の制御下、ドライブトランジスタを介して電流を画素容量に供給して、ドライブトランジスタのソース電位が上昇していく間に、スキャナが供給する制御信号において、サンプリングトランジスタをオフする際の波形に傾斜をもたせ、以て、画素容量に保持された映像信号の輝度レベルが高い画素のサンプリングトランジスタほどオフする時間を早くする表示装置の駆動方法。
電源供給制御手段は、電源ラインとドライブトランジスタとの間に接続されたスイッチングトランジスタから成る請求項６に記載の表示装置の駆動方法。