JP5056265B2 - 表示装置および電子機器 - Google Patents

Description

本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。

有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。

このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。

駆動トランジスタの閾値電圧Ｖｔｈが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対するブートストラップ動作による補償機能と、駆動トランジスタの閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正機能を画素の各々に持たせる構成を採っている（例えば、特許文献１参照）。

このように、画素の各々に、有機ＥＬ素子の特性変動に対するブートストラップ動作による補償機能や、駆動トランジスタの閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正機能を持たせることにより、有機ＥＬ素子のＩ−Ｖ特性が経時劣化によって変動したり、駆動トランジスタの閾値電圧Ｖｔｈが経時変化などによって変動したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。

特開２００５−３４５７２２号公報

特許文献１記載の従来技術では、画素行単位で信号線を通して供給される映像信号を書き込みトランジスタ（サンプリングトランジスタ）によってサンプリングすることによって駆動トランジスタのゲート電極に書き込み、しかる後、駆動トランジスタのドレイン側に接続されたスイッチングトランジスタが導通状態になって駆動トランジスタに電流を流すことによってブートストラップ動作が行われる。

より具体的には、駆動トランジスタに電流が流れることにより、駆動トランジスタのソース電位が上昇する訳であるが、このとき、書き込みトランジスタが非導通状態にあることによって駆動トランジスタのゲート電極がフローティングとなっているために、駆動トランジスタのゲート電極とソース電極の間に接続されている保持容量の作用により、ソース電位の上昇によってゲート電位が上昇する。これがブートストラップ動作である。

このブートストラップ動作において、理想的には、駆動トランジスタのソース電位Ｖｓの上昇分ΔＶｓとゲート電位Ｖｇの上昇分ΔＶｇは等しい。すなわち、ソース電位Ｖｓの上昇分ΔＶｓに対するゲート電位Ｖｇの上昇分ΔＶｇの比率であるブートストラップゲインＧｂｓｔ（＝ΔＶｇ／ΔＶｓ）が１である。

しかしながら、駆動トランジスタのゲート電極に寄生容量が付いていると、当該寄生容量の分だけ保持容量との間で電荷分配が起こるために、ブートストラップゲインＧｂｓｔが低下し、ゲート電位Ｖｇの上昇分ΔＶｇがソース電位Ｖｓの上昇分ΔＶｓよりも少なくなる（その詳細については後述する）。

つまり、ブートストラップ動作の開始時よりも駆動トランジスタのゲート-ソース間の電位差が縮まってしまう。すると、有機ＥＬ素子に流す駆動電流として必要な電流、即ち書き込みトランジスタによって書き込んだ映像信号の信号電圧に対応した電流を確保できなくなるために、当該電流によって決まる画素の発光輝度が低下し、それに伴って輝度ムラが生じて画質の劣化を招く。

そこで、本発明は、正常なブートストラップ動作を阻害する要因となる寄生容量をできるだけ小さくして、当該寄生容量に起因する発光輝度の低下を抑制できるようにした表示装置および当該表示装置を有する電子機器を提供することを目的とする。

本発明による表示装置は、電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に前記映像信号の基準となる基準電位を選択的に書き込むスイッチングトランジスタとを含む画素が行列状に配置された画素アレイ部と、前記画素アレイ部の画素行ごとに配線され、前記書き込みトランジスタのゲート電極に印加する書き込み信号を伝送する書き込み走査線と、前記画素アレイ部の画素行ごとに配線され、前記スイッチングトランジスタのゲート電極に印加する補正用走査信号を伝送する補正用走査線とを備え、前記書き込み走査線の配線構造を前記駆動トランジスタのゲート電極につながる配線パターンと交差しないようにした構成となっている。

上記構成の表示装置および当該表示装置を有する電子機器において、書き込み走査線、好ましくは書き込み走査線および発光制御走査線の双方について、駆動トランジスタのゲート電極につながる配線パターンと交差しない配線構造にすることで、駆動トランジスタのゲート電極に寄生容量が付かないようにする、または駆動トランジスタのゲート電極に付く寄生容量をできるだけ小さくすることができる。これにより、ブートストラップ動作時のブートストラップゲインＧｂｓｔを１、または１に近づけることができるために、電気光学素子に流す駆動電流として、書き込みトランジスタによって書き込んだ映像信号の信号電圧に対応した電流を確保できる。

本発明によれば、正常なブートストラップ動作を阻害する要因となる寄生容量をできるだけ小さくすることにより、当該寄生容量に起因するブートストラップ動作時の発光輝度の低下を抑えることができるために、画質の向上を図ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。

図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、画素２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書き込み走査回路４０、発光駆動走査回路５０、第一，第二補正用走査回路６０，７０および水平駆動回路８０が設けられている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに書き込み走査線３１−１〜３１−ｍと発光制御走査線３２−１〜３２−ｍと第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍがそれぞれ配線され、また画素列ごとに信号線（データ線）３５−１〜３５−ｎが配線されている。

画素アレイ部３０の各画素２０については、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合は、書き込み走査回路４０、発光駆動走査回路５０、第一，第二補正用走査回路６０，７０および水平駆動回路８０についても、画素アレイ部３０を形成する表示パネル（基板）上に実装することができる。

書き込み走査回路４０は、シフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、書き込み走査線３１−１〜３１−ｍに対して順次書き込み信号ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。

発光駆動走査回路５０は、シフトレジスタ等によって構成され、画素２０の発光駆動に際して、発光制御走査線３２−１〜３２−ｍに対して順次発光駆動信号ＤＳ１〜ＤＳｍを供給する。

第一，第二補正用走査回路６０，７０は、シフトレジスタ等によって構成され、後述する補正動作の実行に際して、第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍに対して第一，第二補正用走査信号ＡＺ１１〜ＡＺ１ｍ，ＡＺ２１〜ＡＺ２ｍを適宜供給する。

水平駆動回路８０は、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ（以下、単に「信号電圧Ｖｓｉｇ」と記述する場合もある）を、書き込み走査回路４０による走査に同期して信号線３５−１〜３５−ｎに供給する。この水平駆動回路６０は、例えば、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込み（サンプリング）トランジスタ２３、スイッチングトランジスタ２４〜２６、保持容量２７および補助容量２８を構成素子として有する画素構成となっている。

かかる構成の画素２０においては、駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２５，２６としてＮチャネル型のＴＦＴが用いられ、スイッチングトランジスタ２４としてＰチャネル型のＴＦＴが用いられている。ただし、ここでの駆動トランジスタ２２、書き込みトランジスタ２３およびスイッチングトランジスタ２４〜２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

有機ＥＬ素子２１は、カソード電極が第１の電源電位Ｖｃａｔ（ここでは、接地電位ＧＮＤ）に接続されている。駆動トランジスタ２２は、有機ＥＬ素子２１を電流駆動するための能動素子であり、ソース電極が有機ＥＬ素子２１のアノード電極に接続されてソースフォロア回路を形成している。

書き込みトランジスタ２３は、ドレイン電極が信号線３５（３５−１〜３５−ｎ）に接続され、ソース電極が駆動トランジスタ２２のゲート電極に接続され、ゲート電極が書き込み走査線３１（３１−１〜３１−ｍ）に接続されている。

スイッチングトランジスタ２４は、ソース電極が第２の電源電位Ｖｃｃｐ（ここでは、正の電源電位）に接続され、ドレイン電極が駆動トランジスタ２２のドレイン電極に接続され、ゲート電極が発光制御走査線３２（３２−１〜３２−ｍ）に接続されている。

スイッチングトランジスタ２５は、ドレイン電極が書き込みトランジスタ２３の他方の電極（駆動トランジスタ２２のゲート電極）に接続され、ソース電極が第３の電源電位Ｖｏｆｓに接続され、ゲート電極が第一補正用走査線３３（３３−１〜３３−ｍ）に接続されている。

スイッチングトランジスタ２６は、ドレイン電極が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続され、ソース電極が第４の電源電位Ｖｉｎｉ（ここでは、負の電源電位）に接続され、ゲート電極が第二補正用走査線３４（３４−１〜３４−ｍ）に接続されている。

保持容量２７は、一方の電極が駆動トランジスタ２２のゲート電極と書き込みトランジスタ２３のドレイン電極との接続ノードＮ１２に接続され、他方の電極が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続されている。

補助容量２８は、一方の電極が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続され、他方の電極が固定電位、例えば電源電位Ｖｃｃｐに接続されている。この補助容量２８は、有機ＥＬ素子２１の容量不足を補うために設けられた補助的なものであることから、画素２０の構成素子として必須のものではない。

上述した接続関係にて各構成素子が接続されてなる画素２０において、各構成素子は次のような作用をなす。

書き込みトランジスタ２３は、書き込み走査回路４０から書き込み走査線３１を介して与えられる書き込み信号ＷＳに応答して導通状態となることにより、信号線３５を通して供給される映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。書き込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２７に保持される。

駆動トランジスタ２２は、スイッチングトランジスタ２４が導通状態にあるときに、第２の電源電位Ｖｃｃｐから電流の供給を受けて、保持容量２７に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を駆動する（電流駆動）。

駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、有機ＥＬ素子２１には、駆動トランジスタ２２から次式（１）で与えられる一定のドレイン−ソース間電流Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）

ここに、Ｖｔｈは駆動トランジスタ２２の閾値電圧、μは駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度（以下、単に「駆動トランジスタ２２の移動度」と記述する）、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはソース電位を基準としてゲートに印加されるゲート−ソース間電圧である。

スイッチングトランジスタ２４は、発光駆動走査回路５０から発光制御走査線３２を介して与えられる発光駆動信号ＤＳに応答して導通状態になることにより、電源電位Ｖｃｃｐから駆動トランジスタ２２に電流を供給する。すなわち、スイッチングトランジスタ２４は、駆動トランジスタ２２への電流の供給／停止の制御を行なうことにより、有機ＥＬ素子２１の発光／非発光を制御してデューティ（Ｄｕｔｙ）駆動を行う発光制御トランジスタである。

スイッチングトランジスタ２５は、第一補正用走査回路６０から第一補正用走査線３３を介して与えられる第一補正用走査信号ＡＺ１に応答して導通状態になることにより、書き込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書き込みに先立って、駆動トランジスタ２２のゲート電位Ｖｇを第３の電源電位Ｖｏｆｓに初期化する。ここで、第３の電源電位Ｖｏｆｓは、映像信号の基準となる電位（基準電位）に設定されている。

スイッチングトランジスタ２６は、第二補正用走査回路７０から第二補正用走査線３４を介して与えられる第二補正用走査信号ＡＺ２に応答して導通状態になることにより、書き込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書き込みに先立って、駆動トランジスタ２２のソース電位Ｖｓを第４の電源電位Ｖｉｎｉに初期化する。

ここで、画素２０の正常な動作を保証するための条件として、第４の電源電位Ｖｉｎｉは、第３の電源電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定されている。すなわち、Ｖｉｎｉ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。

また、有機ＥＬ素子２１のカソード電位Ｖｃａｔ（ここでは、接地電位ＧＮＤ）に有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌを加えたレベルは、第３の電源電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いたレベルよりも高くなるように設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｏｆｓ−Ｖｔｈ（＞Ｖｉｎｉ）のレベル関係となっている。

保持容量２７は、書き込みトランジスタ２３によって書き込まれた映像信号の信号電圧Ｖｓｉｇを保持するとともに、表示期間に亘って駆動トランジスタ２２のゲート−ソース間の電位差を保持する。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２、書き込みトランジスタ２３等の画素回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４が順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。

有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

図３に示すように、画素回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネルが形成される。

（回路動作の説明）
続いて、上記構成の画素２０を行列状に２次元配置してなる本適用例に係るアクティブマトリックス型有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を用いて説明する。

図４には、ある画素行の各画素２０を駆動する際に、書き込み走査回路４０から画素２０に与えられる書き込み信号ＷＳ（ＷＳ１〜ＷＳｍ）、発光駆動走査回路５０から画素２０に与えられる発光駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）および第一，第二補正用走査回路６０，７０から画素２０に与えられる第一，第二補正用走査信号ＡＺ１（ＡＺ１１〜ＡＺ１ｍ），ＡＺ２（ＡＺ２１〜ＡＺ２ｍ）のタイミング関係、ならびに駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化をそれぞれ示している。

ここで、書き込みトランジスタ２３およびスイッチングトランジスタ２５，２６がＮチャネル型であるため、書き込み走査信号ＷＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２については、高レベル（本例では、電源電位Ｖｃｃｐ；以下、「“Ｈ”レベル」と記述する）の状態がアクティブ状態となり、低レベル（本例では、電源電位Ｖｃａｔ（ＧＮＤ）；以下、「“Ｌ”レベル」と記述する）の状態が非アクティブ状態となる。また、スイッチングトランジスタ２４がＰチャネル型であるため、発光駆動信号ＤＳについては、“Ｌ”レベルの状態がアクティブ状態となり、“Ｈ”レベルの状態が非アクティブ状態となる。

時刻ｔ１で発光駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移すると、スイッチングトランジスタ２４が非導通状態（ＯＦＦ状態）になる。この状態において、時刻ｔ２で第二補正用走査信号ＡＺ２が“Ｌ”レベルから“Ｈ”レベルに遷移すると、スイッチングトランジスタ２６が導通状態（ＯＮ状態）になる。

スイッチングトランジスタ２６が導通状態になることで、駆動トランジスタ２２のソース電極には、スイッチングトランジスタ２６を介して第４の電源電位Ｖｉｎｉが印加される。すなわち、映像信号の信号電圧Ｖｓｉｇの書き込みに先立って、駆動トランジスタ２２のソース電位Ｖｓは、電源電位Ｖｉｎｉに初期化される。

このとき、先述したように、Ｖｉｎｉ＜Ｖｃａｔ＋Ｖｔｈｅｌのレベル関係にあるために、有機ＥＬ素子２１は逆バイアス状態となる。したがって、有機ＥＬ素子２１には電流が流れないために、有機ＥＬ素子２１は非発光状態にある。

次に、時刻ｔ３で第一補正用走査信号ＡＺ１が“Ｌ”レベルから“Ｈ”レベルに遷移すると、スイッチングトランジスタ２５が導通状態になる。これにより、駆動トランジスタ２２のゲート電極には、スイッチングトランジスタ２５を介して第３の電源電位Ｖｏｆｓが印加される。すなわち、映像信号の信号電圧Ｖｓｉｇの書き込みに先立って、駆動トランジスタ２２のゲート電位Ｖｇは、電源電位Ｖｏｆｓに初期化される。

このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｉｎｉという値をとる。ここで、先述したように、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈのレベル関係を満たしている。

＜閾値補正期間＞
次に、時刻ｔ４で第二補正用走査信号ＡＺ２が“Ｈ”レベルから“Ｌ”レベルに遷移すると、スイッチングトランジスタ２６が非導通状態になる。その後、時刻ｔ５で発光駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移すると、スイッチングトランジスタ２４が導通状態になる。これにより、電源電位Ｖｃｃｐからスイッチングトランジスタ２４を通して駆動トランジスタ２２には、そのゲート−ソース間電圧Ｖｇｓに応じた値の電流が流れる。

このとき、駆動トランジスタ２２のソース電位Ｖｓよりも有機ＥＬ素子２１のカソード電位Ｖｃａｔが高いために、有機ＥＬ素子２１が逆バイアス状態にある。したがって、駆動トランジスタ２２から流れる電流がノードＮ１１→保持容量２７→ノードＮ１２→スイッチングトランジスタ２５→電源電位Ｖｏｆｓの経路で流れるために、当該電流に応じた電荷が保持容量２７に充電される。

また、保持容量２７の充電に伴って駆動トランジスタ２２のソース電位Ｖｓが電源電位Ｖｉｎｉから時間の経過とともに徐々に上昇する。そして、一定時間が経過し、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈと等しくなったところで、駆動トランジスタ２２がカットオフする。

駆動トランジスタ２２がカットオフすることで、当該駆動トランジスタ２２に電流が流れなくなるために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓ、即ち閾値電圧Ｖｔｈが閾値補正用の電圧として保持容量２７に保持される。

その後、時刻ｔ６で発光駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移すると、スイッチングトランジスタ２４が非導通状態になる。この時刻ｔ５から時刻ｔ６までの期間が駆動トランジスタ２２の閾値電圧Ｖｔｈを検出して保持容量２７に保持する期間である。

ここでは、便宜上、時刻ｔ５から時刻ｔ６までの一定期間（ｔ５−ｔ６）を閾値補正期間と呼ぶこととする。その後、時刻ｔ７で第一補正用走査信号ＡＺ１が“Ｈ”レベルから“Ｌ”レベルに遷移すると、スイッチングトランジスタ２５が非導通状態になる。

＜信号書込期間＞
続いて、時刻ｔ８で書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移すると、書き込みトランジスタ２３が導通状態となって映像信号の信号電圧Ｖｓｉｇがサンプリングし、画素内に書き込む。この映像信号の書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。

この信号電圧Ｖｓｉｇは保持容量２７に保持される。このとき、駆動トランジスタ２２のソース電位Ｖｓは、書き込みトランジスタ２３によるサンプリング時の駆動トランジスタ２２のゲート電位Ｖｇの振幅に対して、保持容量２７と有機ＥＬ素子２１との容量カップリングによって上昇する。

ここで、有機ＥＬ素子２１が持つ容量成分の容量値をＣｏｌｅｄ、保持容量２７の容量値をＣｓ、補助容量２８の容量値をＣｓｕｂ、駆動トランジスタ２２のゲート電位Ｖｇの上昇分をΔＶｇとすると、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは、次式（２）で与えられる。
ΔＶｓ＝ΔＶｇ×｛Ｃｓ／（Ｃｏｌｅｄ＋Ｃｓ＋Ｃｓｕｂ）｝ ……（２）

また、書き込みトランジスタ２３によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇは、保持容量２７に保持されている閾値電圧Ｖｔｈに足し込まれる形で当該保持容量２７に保持される。

このとき、映像信号の書込みゲイン（映像信号の信号電圧Ｖｓｉｇに対する保持容量２７の保持電圧の比率）が１（理想値）であると仮定すると、保持容量２７の保持電圧は、Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈとなる。ここで、理解を容易にするために、Ｖｏｆｓ＝０Ｖとすると、ゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ＋Ｖｔｈとなる。

このように、保持容量２７にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化を補正することが可能になる。すなわち、信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２７に保持した閾値電圧Ｖｔｈと相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。

この閾値電圧Ｖｔｈの補正動作により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、駆動トランジスタ２２による有機ＥＬ素子２１の駆動に対する閾値電圧Ｖｔｈの影響をキャンセルすることができる。その結果、閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化の影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

＜移動度補正期間＞
その後、書き込みトランジスタ２３が導通状態のまま、時刻ｔ９で発光駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移すると、スイッチングトランジスタ２４が導通状態になる。これにより、電源電位Ｖｃｃｐから駆動トランジスタ２２への電流供給が開始される。ここで、Ｖｏｆｓ−Ｖｔｈ＜Ｖｔｈｅｌと設定しておくことにより、有機ＥＬ素子２１が逆バイアス状態におかれる。

有機ＥＬ素子２１が逆バイアス状態にあることで、当該有機ＥＬ素子２１はダイオード特性ではなく単純な容量特性を示すようになる。したがって、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓは、保持容量２７の容量値Ｃｓと、補助容量２８の容量値そｓｕｂと有機ＥＬ素子２１の容量成分の容量値Ｃｏｌｅｄとを合成した容量Ｃ（＝Ｃｓ＋Ｃｓｕｂ＋Ｃｏｌｅｄ）に書き込まれていく。この書き込みにより、駆動トランジスタ２２のソース電位Ｖｓが上昇する。

駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは、保持容量２７に保持されたゲート−ソース間電圧Ｖｇｓから差し引かれるように、換言すれば、保持容量２７の充電電荷を放電するように作用することになるので、負帰還をかけられたことになる。すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは負帰還の帰還量となる。このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ−ΔＶｓ＋Ｖｔｈとなる。

このように、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）を当該駆動トランジスタ２２のゲート入力（ゲート−ソース間の電位差）に負帰還することで、各画素２０における駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正することが可能になる。

図４において、書き込み信号ＷＳのアクティブ期間（“Ｈ”レベル期間）と発光駆動信号ＤＳのアクティブ期間（“Ｌ”レベル期間）とがオーバーラップする期間（ｔ９−ｔ１０の期間）、即ち書き込みトランジスタ２３とスイッチングトランジスタ２４とが共に導通状態となるオーバーラップ期間Ｔが移動度補正期間となる。

ここで、移動度μが相対的に高い駆動トランジスタと移動度μが相対的に低い駆動トランジスタとを考えた場合、この移動度補正期間Ｔに移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Ｖｓが大きく上昇する。また、ソース電位Ｖｓが大きく上昇するほど、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが小さくなり、電流が流れにくくなる。

つまり、移動度補正期間Ｔを調整することで、移動度μの違う駆動トランジスタ２２で同じドレイン・ソース間電流Ｉｄｓを流すことができる。この移動度補正期間Ｔで決めた駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを保持容量２７で維持して、当該ゲート−ソース間電圧Ｖｇｓに応じた電流（ドレイン−ソース間電流Ｉｄｓ）を駆動トランジスタ２２が有機ＥＬ素子２１に流すことによって当該有機ＥＬ素子２１が発光する。

＜発光期間＞
時刻ｔ１０で書き込み信号ＷＳが“Ｌ”レベルになり、書き込みトランジスタ２３が非導通状態になることにより、移動度補正期間Ｔが終了し、発光期間に入る。この発光期間では、駆動トランジスタ２２のソース電位Ｖｓは、有機ＥＬ素子２１の駆動電圧まで上昇する。

また、書き込みトランジスタ２３が非導通状態になることで、駆動トランジスタ２２のゲート電極が信号線３５（３５−１〜３５−ｎ）から切り離されてフローティング状態にあるために、保持容量２７によるブートストラップ動作により、ソース電位Ｖｓの上昇によってゲート電位Ｖｇもソース電位Ｖｓに連動して上昇する。

そして、駆動トランジスタ２２のソース電位Ｖｓの上昇に伴って、有機ＥＬ素子２１の逆バイアス状態が解消され、順バイアス状態になると、駆動トランジスタ２２から有機ＥＬ素子２１に対して先述した式（１）で与えられる一定のドレイン−ソース間電流Ｉｄｓが供給されるために、有機ＥＬ素子２１は実際に発光を開始する。

このときのドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの関係は、先述した式（１）のＶｇｓにＶｓｉｇ−ΔＶｓ＋Ｖｔｈを代入することで、次式（３）で与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）²
＝ｋμ（Ｖｓｉｇ−ΔＶｓ）² ……（３）
上記の式（４）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。

この式（３）から明らかなように、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しないことが分かる。

基本的に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは、映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化の影響を受けることなく、映像信号の信号電圧Ｖｓｉｇに応じた輝度で発光する。

このように、映像信号の信号電圧Ｖｓｉｇが書き込まれる前に駆動トランジスタ２２の閾値電圧Ｖｔｈをあらかじめ保持容量２７に保持しておくことで、駆動トランジスタ２２の閾値電圧Ｖｔｈをキャンセル（補正）し、当該閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化の影響を受けない一定のドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるために、高画質の表示画像を得ることができる（駆動トランジスタ２２のＶｔｈ変動に対する補償機能）。

また、上記の式（３）から明らかなように、映像信号の信号電圧Ｖｓｉｇは、ドレイン−ソース間電流Ｉｄｓの駆動トランジスタ２２のゲート入力への負帰還によって帰還量ΔＶｓで補正されている。この帰還量ΔＶｓは、式（３）の係数部に位置する移動度μの効果を打ち消すように作用する。

したがって、ドレイン−ソース間電流Ｉｄｓは、実質的に、映像信号の信号電圧Ｖｓｉｇのみに依存することになる。すなわち、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈのみならず、駆動トランジスタ２２の移動度μの画素ごとのばらつきや経時変化の影響を受けることなく、信号電圧Ｖｓｉｇに応じた輝度で発光する。その結果、スジや輝度ムラのない均一な画質を得ることができる。

このように、移動度補正期間Ｔ（ｔ９−ｔ１０）において、ドレイン−ソース間電流Ｉｄｓを駆動トランジスタ２２のゲート入力へ負帰還し、その帰還量ΔＶｓによって信号電圧Ｖｓｉｇを補正することで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消し、信号電圧Ｖｓｉｇのみに依存するドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるため、駆動トランジスタ２２の移動度μの画素ごとのばらつきや経時変化に起因するスジや輝度ムラのない均一な画質の表示画像を得ることができる（駆動トランジスタ２２の移動度μに対する補償機能）。

ここで、電流駆動型の電気光学素子である有機ＥＬ素子２１を含む画素２０が行列状に配置されてなる有機ＥＬ表示装置１０においては、有機ＥＬ素子２１の発光時間が長くなると、当該有機ＥＬ素子２１のＩ−Ｖ特性が変化してしまう。それがために、有機ＥＬ素子２１のアノード電極と駆動トランジスタ２２のソース電極との接続ノードＮ１１の電位（駆動トランジスタ２２のソース電位Ｖｓ）も変化する。

これに対して、上記構成のアクティブマトリクス型有機ＥＬ表示装置１０では、駆動トランジスタ２２のゲート-ソース間に接続された保持容量２７によるブートストラップ動作によって駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定値に保たれるために、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１のＩ−Ｖ特性が劣化したとしても、一定のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ続けるために、有機ＥＬ素子２１の発光輝度の変化を抑制することができる（有機ＥＬ素子２１の特性変動に対する補償機能）。

［画素のレイアウト］
ここで、画素２０を構成する５つのトランジスタ２２〜２６、保持容量２７および補助容量２８と、書き込み走査線３１、発光制御走査線３２および第一，第二補正用走査線３３，３４の各配線のレイアウトについて考える。

（一般的な画素のレイアウト）
図５は、画素２０の一般的なレイアウトのときの構成素子の配置を示す回路図である。図６にその平面パターンを模式的に示す。

画素２０の効率の良いレイアウトを考えると、一般的には、図５、図６に示すように、第一，第二補正用走査線３３，３４を画素２０の上下に配線するとともに、これら走査線３３，３４の内側に書き込み走査線３１および発光制御走査線３２を配線し、これら走査線３１，走査線３２を挟んで構成素子を配置する構成が考えられる。

より具体的には、第一補正用走査線３３と書き込み走査線３１で挟まれる領域に書き込みトランジスタ２３とスイッチングトランジスタ２５を配置し、発光制御走査線３２と第二補正用走査線３４で挟まれる領域に駆動トランジスタ２２とスイッチングトランジスタ２６と保持容量２７と補助容量２８を配置するレイアウト構成となる。

この一般的なレイアウト構成は、配線層間を電気的に接続するコンタクト部の数を最小限に抑えて、各構成素子を効率良く配置したいという考えに基づくものである。なお、映像信号の信号電圧Ｖｓｉｇを伝送する信号線３５と、電源電位Ｖｃｃｐ，Ｖｏｆｓ，Ｖｉｎｉの各電源線３６，３７，３８は、画素列方向（画素列の画素の配列方向）に沿って配線されている。

図６の平面パターン図において、書き込み走査線３１、発光制御走査線３２、第一，第二補正用走査線３３，３４およびトランジスタ２２〜２６の各ゲート電極は、ガラス基板２０１（図３参照）上にモリブデン（Ｍｏ）等によって１層目として配線される。トランジスタ２２〜２６の各半導体層は、ポリシリコン（ＰＳ）等によって２層目として形成される。信号線３５および電源線３６，３７，３８は、アルミニウム（Ａｌ）等によって３層目として配線される。

これらの配線層の位置関係は、図３に示す画素構造から明らかである。１層目と２層目の間、２層目と３層目の間にはそれぞれ絶縁膜が介在している。そして、図６から明らかなように、上述した一般的なレイアウト構成を採ることにより、各配線層を電気的に接続するコンタクト部の数を１２個程度に抑えることができる。

ただし、上述した一般的なレイアウト構成においては、駆動トランジスタ２２のゲート電極と書き込みトランジスタ２３のソース電極およびスイッチングトランジスタ２５のドレイン電極を電気的に接続する配線パターン３０６が書き込み走査線３１および発光制御走査線３２の各配線パターンと交差する（図５、図６の破線で囲む部分）。

［寄生容量に起因する問題点］
このように、駆動トランジスタ２２のゲート電極への配線パターン３０６が書き込み走査線３１および発光制御走査線３２の各配線パターンと交差すると、その交差部分において絶縁膜（図３の絶縁膜２０２に相当）を介して寄生容量が生じる。この寄生容量は、駆動トランジスタ２２のゲート電極に付く寄生容量（Ｃｐ）となる（図２参照）。

すると、先述したブートストラップ動作において、理想的には、駆動トランジスタのソース電位Ｖｓの上昇分ΔＶｓとゲート電位Ｖｇの上昇分ΔＶｇは等しくなる筈、即ちブートストラップゲインＧｂｓｔが１になる筈であるが、駆動トランジスタ２２のゲート電極に寄生容量が付くことで、当該寄生容量の分だけ保持容量２７との間で電荷分配が起こるために、ブートストラップゲインＧｂｓｔが低下する。

ここで、駆動トランジスタ２２のゲート電極に付く寄生容量の容量値をＣｐとすると、ブートストラップゲインＧｂｓｔは、
Ｇｂｓｔ＝ΔＶｇ／ΔＶｓ＝Ｃｓ／（Ｃｓ＋Ｃｐ） ……（４）
なる式で表わされる。式（４）から明らかなように、駆動トランジスタ２２のゲート電極に寄生容量が付き、その容量値Ｃｐが大きくなればなるほど、ブートストラップゲインＧｂｓｔが低下する。

ブートストラップゲインＧｂｓｔが低下すると、ゲート電位Ｖｇの上昇分ΔＶｇがソース電位Ｖｓの上昇分ΔＶｓよりも少なくなり、ブートストラップ動作の開始時よりも駆動トランジスタ２２のゲート-ソース間の電位差が縮まってしまうために、有機ＥＬ素子２１に流す駆動電流Ｉｄｓとして、書き込みトランジスタ２３によって書き込んだ映像信号の信号電圧Ｖｓｉｇに対応した電流を確保できなくなる。その結果、有機ＥＬ素子２１の発光輝度が低下し、それに伴って輝度ムラが生じて画質の劣化を招く。

［本実施形態の特徴部分］
そこで、本実施形態では、画素２０を構成する５つのトランジスタ２２〜２６、保持容量２７および補助容量２８と、書き込み走査線３１、発光制御走査線３２および第一，第二補正用走査線３３，３４の各配線のレイアウト、特に書き込み走査線３１および発光制御走査線３２の各配線のレイアウトを工夫することにより、駆動トランジスタ２２のゲート電極に寄生容量が付かないようにしている。

（本実施形態に係る画素のレイアウト）
図７は、本発明の一実施形態に係るレイアウト構成を採るときの画素２０の構成素子の配置を示す回路図である。図８にその平面パターンを模式的に示す。図７および図８において、図５および図６と同等部分には同一符号を付して示している。

図７、図８に示すように、本実施形態に係る画素２０のレイアウトにおいては、第一，第二補正用走査線３３，３４を画素２０の上下に画素行方向（画素行の画素の配列方向）に沿って配線するとともに、これら走査線３３，３４のさらに外側に書き込み走査線３１および発光制御走査線３２を画素行方向に沿って配線し、第一，第二補正用走査線３３，３４で挟まれる領域に構成素子、即ち５つのトランジスタ２２〜２６、保持容量２７および補助容量２８を配置した構成を採っている。

電源電位Ｖｃｃｐの電源線３６は、画素２０の構成素子の左外側に画素列方向に沿って配線されている。また、映像信号の信号電圧Ｖｓｉｇを伝送する信号線３５と、電源電位Ｖｏｆｓ，Ｖｉｎｉの各電源線３７，３８は、画素２０の構成素子の右外側に画素列方向に沿って配線されている。

図８の平面パターン図において、書き込み走査線３１、発光制御走査線３２、第一，第二補正用走査線３３，３４およびトランジスタ２２〜２６の各ゲート電極は、ガラス基板２０１（図３参照）上にモリブデン（Ｍｏ）等によって１層目として配線される。トランジスタ２２〜２６の各半導体層は、ポリシリコン（ＰＳ）等によって２層目として形成される。信号線３５および電源線３６，３７，３８は、アルミニウム（Ａｌ）等によって３層目として配線される。

ここで、書き込み走査線３１が第一補正用走査線３３の外側、即ち当該第一補正用走査線３３を挟んで書き込みトランジスタ２３と反対側に配線されていることから、書き込みトランジスタ２３のゲート電極と書き込み走査線３１の間には次のような配線構造が採られている。

すなわち、書き込みトランジスタ２３のゲート電極（１層目のＭｏ配線）は、画素列方向に沿って配線された３層目の配線パターン（Ａｌ配線）３０２とコンタクト部３０１にてコンタクトがとられ、当該配線パターン３０２が１層目の書き込み走査線３１とコンタクト部３０２にてコンタクトがとられることで、書き込み走査線３１に対して電気的に接続されている。

また、発光制御走査線３２が第二補正用走査線３４の外側、即ち当該第二補正用走査線３４を挟んでスイッチングトランジスタ２４と反対側に配線されていることから、スイッチングトランジスタ２４のゲート電極と発光制御走査線３２の間には次のような配線構造が採られている。

すなわち、スイッチングトランジスタ２４のゲート電極（１層目のＭｏ配線）は、画素列方向に沿って配線された３層目の配線パターン（Ａｌ配線）３０５とコンタクト部３０４にてコンタクトがとられ、当該配線パターン３０５が１層目の発光制御走査線３２とコンタクト部３０６にてコンタクトがとられることで、発光制御走査線３２に対して電気的に接続されている。

（本実施形態の作用効果）
以上の説明および図７、図８から明らかなように、本実施形態では、駆動トランジスタ２２に加えて、当該駆動トランジスタ２２のゲート電極に接続された書き込みトランジスタ２３およびスイッチングトランジスタ２５を少なくとも有する画素構成の有機ＥＬ表示装置１０において、書き込み走査線３１、好ましくは書き込み走査線３１および発光制御走査線３２について、駆動トランジスタ２２のゲート電極につながる配線パターン、即ち駆動トランジスタ２２のゲート電極と書き込みトランジスタ２３のソース電極およびスイッチングトランジスタ２５のドレイン電極を電気的に接続する配線パターン３０６と交差しない配線構造としている。

より具体的には、画素２０の構成素子が配置される領域の外側に第一補正用走査線３３を配線し、当該第一補正用走査線３３のさらに外側に書き込み走査線３１を配線し、これら走査線３１，３３の配線層（本例では、１層目）と異なる配線層（本例では、３層目）に形成された配線パターン３０２を介して書き込み走査線３１を書き込みトランジスタ２３のゲート電極と電気的に接続した構成を採ることで、書き込み走査線３１が駆動トランジスタ２２のゲート電極につながる配線パターン３０６と交差しないようにしている。

さらに、画素２０の構成素子が配置される領域を挟んで書き込み走査線３１と反対側に発光制御走査線３２を配線し、この発光制御走査線３２の配線層（本例では、１層目）と異なる配線層（本例では、３層目）に形成された配線パターン３０５を介して発光制御走査線３２をスイッチングトランジスタ（発光制御トランジスタ）２４のゲート電極と電気的に接続した構成を採ることで、発光制御走査線３２についても駆動トランジスタ２２のゲート電極につながる配線パターン３０６と交差しないようにしている。

上述したように、書き込み走査線３１、好ましくは書き込み走査線３１および発光制御走査線３２の双方について、駆動トランジスタ２２のゲート電極につながる配線パターン３０６と交差しない配線構造にする、より具体的には、画素２０の構成素子が配置される領域の一方側に書き込み走査線３１を、他方側に発光制御走査線３２をそれぞれ配線することにより、駆動トランジスタ２２のゲート電極に寄生容量が付かないようにすることができる。

なお、ここでは、書き込み走査線３１および発光制御走査線３２の双方について、駆動トランジスタ２２のゲート電極につながる配線パターン３０６と交差しない配線構造にするとしたが、少なくとも書き込み走査線３１について配線パターン３０６と交差しない配線構造にした場合であっても、先述したように、書き込み走査線３１および発光制御走査線３２が配線パターン３０６と交差する場合に比べて、駆動トランジスタ２２のゲート電極に付く寄生容量を小さくすることができる。

このようにして、駆動トランジスタ２２のゲート電極に寄生容量が付かないようにする、または駆動トランジスタ２２のゲート電極に付く寄生容量をできるだけ小さくすることにより、ブートストラップ動作時のブートストラップゲインＧｂｓｔを１、または１に近づけることができるために、有機ＥＬ素子２１に流す駆動電流Ｉｄｓとして、書き込みトランジスタ２３によって書き込んだ映像信号の信号電圧Ｖｓｉｇに対応した電流を確保できる。これにより、正常なブートストラップ動作を阻害する要因となる寄生容量に起因する発光輝度の低下を抑えることができるために、画質の向上を図ることができる。

本実施形態の場合には、先述した一般的なレイアウト構成を採る場合に比べて、書き込み走査線３１と書き込みトランジスタ２３のゲート電極を電気的に接続するために２個のコンタクト部３０１，３０３、発光制御走査線３２とスイッチングトランジスタ２４のゲート電極を電気的に接続するために２個のコンタクト部３０４，３０６の計４個のコンタクト部が増えることになるものの、コンタクト部が若干増えることによるデメリットよりも、正常なブートストラップ動作を阻害する要因となる寄生容量をできるだけ小さくすることで、画質を向上できる効果の方が大きいと言える。

［変形例］
上記実施形態では、駆動トランジスタ２２および書き込みトランジスタ２３以外に、３つのスイッチングトランジスタ２４〜２６を有する５Ｔｒの画素構成の有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、駆動トランジスタ２２に加えて、当該駆動トランジスタ２２のゲート電極に接続された書き込みトランジスタ２３およびスイッチングトランジスタ２５を少なくとも有する画素構成の有機ＥＬ表示装置全般に対して適用可能である。

また、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、電気光学素子を含む画素が行列状に配置されてなる平面型（フラットパネル型）の表示装置全般に対して適用可能である。

［適用例］
以上説明した本発明による表示装置は、一例として、図９〜図１３に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、先述した実施形態の説明から明らかなように、本発明による表示装置は、正常なブートストラップ動作を阻害する要因となる寄生容量をできるだけ小さくし、当該寄生容量に起因する発光輝度の低下を抑えることができる特長を有するために、各種の電子機器において、表示画面の画質の向上を図ることができる。

なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図９は、本発明が適用されるテレビジョンセットの概観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。

図１０は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図１１は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図１２は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図１３は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。

本発明の適用例に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素（画素回路）の具体的な構成例を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明の適用例に係る有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。 一般的なレイアウトのときの画素の構成素子の配置を示す回路図である。 一般的なレイアウトのときの画素の構成素子を模式的に示す平面パターン図である。 本発明の一実施形態に係るレイアウト構成を採るときの画素の構成素子の配置を示す回路図である。 本発明の一実施形態に係るレイアウト構成を採るときの画素の構成素子を模式的に示す平面パターン図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４〜２６…スイッチングトランジスタ、２７…保持容量、２８…補助容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…書き込み走査線、３２（３２−１〜３２−ｍ）…発光制御走査線、３３（３３−１〜３３−ｍ）…第一補正用走査線、３４（３４−１〜３４−ｍ）…第二補正用走査線、３５（３５−１〜３５−ｎ）…信号線（データ線）、４０…書き込み走査回路、５０…発光駆動走査回路、６０…第一補正用走査回路、７０…第二補正用走査回路、８０…水平駆動回路、ＷＳ（ＳＷ１〜ＳＷｍ）…書き込み信号、ＤＳ（ＤＳ１〜ＤＳｍ）…発光駆動信号、ＡＺ１（ＡＺ１１〜ＡＺ１ｍ）…第一補正用走査信号、ＡＺ２（ＡＺ２１〜ＡＺ２ｍ）…第二補正用走査信号

Claims (3)

1. 電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に前記映像信号の基準となる基準電位を選択的に書き込むスイッチングトランジスタとを含む画素が行列状に配置された画素アレイ部と、
   前記画素アレイ部の画素行ごとに配線され、前記書き込みトランジスタのゲート電極に印加する書き込み信号を伝送する書き込み走査線と、
   前記画素アレイ部の画素行ごとに、前記画素の構成素子が配置される領域の外側に配線され、前記スイッチングトランジスタのゲート電極に印加する補正用走査信号を伝送する補正用走査線とを備え、
   前記書き込み走査線は、前記補正用走査線のさらに外側に配線され、当該書き込み走査線の配線層と異なる配線層に形成された配線パターンを介して前記書き込みトランジスタのゲート電極と電気的に接続されており、
   前記書き込み走査線の配線構造を前記駆動トランジスタのゲート電極につながる配線パターンと交差しないようにした表示装置。
2. 前記画素は、前記電気光学素子の発光／非発光を制御する発光制御トランジスタを構成素子としてさらに有し、
   前記発光制御トランジスタのゲート電極に印加する発光駆動信号を伝送する発光制御走査線は、前記画素の構成素子が配置される領域を挟んで前記書き込み走査線と反対側に配線され、当該発光制御走査線の配線層と異なる配線層に形成された配線パターンを介して前記発光制御トランジスタのゲート電極と電気的に接続されている請求項１に記載の表示装置。
3. 電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極に前記映像信号の基準となる基準電位を選択的に書き込むスイッチングトランジスタとを含む画素が行列状に配置された画素アレイ部と、
   前記画素アレイ部の画素行ごとに配線され、前記書き込みトランジスタのゲート電極に印加する書き込み信号を伝送する書き込み走査線と、
   前記画素アレイ部の画素行ごとに、前記画素の構成素子が配置される領域の外側に配線され、前記スイッチングトランジスタのゲート電極に印加する補正用走査信号を伝送する補正用走査線とを備え、
   前記書き込み走査線は、前記補正用走査線のさらに外側に配線され、当該書き込み走査線の配線層と異なる配線層に形成された配線パターンを介して前記書き込みトランジスタのゲート電極と電気的に接続されており、
   前記書き込み走査線の配線構造を前記駆動トランジスタのゲート電極につながる配線パターンと交差しないようにした表示装置を有する電子機器。

Images