JP5195409B2 - 表示装置、表示装置の画素レイアウト方法および電子機器 - Google Patents

Description

本発明は、表示装置、表示装置の画素レイアウト方法および電子機器に関し、特に電気光学素子を含む画素が行列状に２次元配置された平面型（フラットパネル型）表示装置、当該表示装置の画素レイアウト方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（以下、「画素回路」と記述する場合もある）が行列状に２次元配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。

この有機ＥＬ素子を画素の発光素子として用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の光源を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

アクティブマトリクス方式の有機ＥＬ表示装置において、画素（画素回路）は、有機ＥＬ素子の駆動回路として、駆動トランジスタ、書込みトランジスタおよび保持容量を少なくとも有する構成となっている（例えば、特許文献１参照）。駆動トランジスタは、有機ＥＬ素子を電流駆動する。書込みトランジスタは、映像信号をサンプリングして画素内に書き込む。保持容量は、書込みトランジスタによって書き込まれた映像信号を保持する。

ところで、近年、表示装置の高精細化、低消費電力化が進んでいる。そして、表示装置の高精細化が進むと、有機ＥＬ素子のサイズが小さくなり、それに伴って有機ＥＬ素子の寄生容量の容量値が小さくなる。また、表示装置の低消費電力化に当たっては、画素に書き込む映像信号の低振幅化が図られる。

ここで、書込みトランジスタによる映像信号の書込み動作において、映像信号の書込みによって駆動トランジスタのゲート電位Ｖｇが上昇する際に、保持容量と有機ＥＬ素子の寄生容量とのカップリングによって駆動トランジスタのソース電圧Ｖｓも上昇する。ここで、ゲート電位の上昇分をΔＶｇ、保持容量の容量値をＣｃｓ、有機ＥＬ素子の寄生容量の容量値をＣｅｌとすると、ソース電圧の上昇分ΔＶｓは、次式（１）で与えられる。
ΔＶｓ＝ΔＶｇ×｛Ｃｃｓ／（Ｃｃｓ＋Ｃｅｌ）｝ ……（１）

そして、表示装置の高精細化による画素の微細化に伴って有機ＥＬ素子の寄生容量の容量値Ｃｅｌが小さくなると、上記式（１）から明らかなように、駆動トランジスタのソース電圧Ｖｓの上昇分ΔＶｓが大きくなる。これにより、駆動トランジスタの駆動電圧、即ちゲート−ソース間電圧Ｖｇｓが小さくなる。その結果、入力される映像信号の振幅に対応した発光輝度が得られなくなる。映像信号の振幅を大きくすることで、発光輝度の低下を抑えることはできるものの、表示装置の低消費電力化を阻むことになる。

以上では、電気光学素子が有機ＥＬ素子の場合を例に挙げて従来の問題点について述べたが、有機ＥＬ素子の場合に限らず、寄生容量を持つ電気光学素子全般に対して言えることである。

電気光学素子の寄生不足を補いため、従来は、電気光学素子のアノード電極（駆動トランジスタのソース電極）と固定電位ノードとの間に補助容量を付加する構成を採っている（例えば、特許文献２参照）。この補助容量は、電気光学素子の寄生容量の容量値が小さくても当該電気光学素子の容量の不足分を補うことで、信号書込み時の駆動トランジスタのソース電圧Ｖｓの上昇を抑える作用を為す。この補助容量の作用により、映像信号の振幅を大きくしなくても、駆動トランジスタの駆動電圧を確保できる。

特開２００５−３４５７２２号公報 特開２００８−０５１９９０号公報

ところで、有機ＥＬ素子の発光効率は、有機材料などに起因して発光色ごとに異なる。そのため、有機ＥＬ素子を駆動する駆動トランジスタのサイズ（駆動能力）や駆動電流が有機ＥＬ素子の発光色ごとに異なる。したがって、画素に付加する補助容量の容量値も有機ＥＬ素子の発光色ごとに異ならせる必要がある。

一例として、カラー画像を形成する単位となる１つの画素が、Ｒ（赤）Ｇ（緑）Ｂ（青）の３つの副画素からなる場合を例に挙げて考える。例えばＢの有機ＥＬ素子の有機材料の膜厚が他の色の有機ＥＬ素子よりも厚いとすると、Ｂの有機ＥＬ素子の容量が他の色の有機ＥＬ素子に比較して小さくなるために、Ｂの副画素の補助容量の容量値を一番大きくする必要がある。

また、表示装置の大型化が進み、それに対応して有機ＥＬ素子の面積が大きくなると、発光色ごとの寄生容量のサイズ差がより大きくなってしまう。そのため、前述の例では特にＢの副画素に付加する補助容量のサイズは非常に大きなものとなる。この補助容量の作成に当たっては、画素行の画素の配列方向（水平方向）において隣接する２つの画素（副画素）同士を線対称な画素レイアウトとすることで、２つの画素間に跨って隣接画素の領域にも補助容量を作成可能になる（その詳細については後述する）。

すなわち、２つの画素間に跨って補助容量を作成することで、より大きなサイズの補助容量をレイアウトできる。そして、図１０に示すように、サイズが一番大きいＢの副画素の補助容量２５Ｂを隣接画素の領域に亘って形成するとした場合、当該補助容量２５ＢはＢの副画素とＲの副画素との間およびＢの副画素とＧの副画素と間に跨って形成されることになる。

ここで、画素回路における固定電位ノードとしては、有機ＥＬ素子のカソード電極が全画素共通に接続される共通電源配線（カソード電源配線）が挙げられる。したがって、補助容量は、有機ＥＬ素子のアノード電極と共通電源配線との間に接続されることになる。また、有機ＥＬ素子のアノード電極は駆動トランジスタのソース電極と接続されている。したがって、補助容量を形成する一方の金属層を共通電源配線（カソード電源配線）と電気的に接続し、他方の金属層を駆動トランジスタのソース電極と電気的に接続するのが一般的である。

このようにして形成される補助容量を、図１０に示すような画素レイアウト、即ち補助容量を隣接する２つの画素（副画素）に跨って形成する画素レイアウトに適用する場合、Ｂ画素の補助容量２５Ｂを形成する他方の金属層の一部が、隣接画素のアノード電極の下にも配置されることとなる。これにより、Ｂ画素のアノード電極と隣接画素のアノード電極との間に不要な寄生容量Ｃｘが形成される（その詳細については後述する）。

このように、隣接する２つの画素のアノード電極間に寄生容量Ｃｘが介在すると、自画素の発光状態が隣接画素の発光状態に影響を及ぼすという問題が発生する。具体的には、例えばＢ画素が高階調表示で隣接画素が低階調表示の場合、Ｂ画素のアノード電位の上昇が寄生容量Ｃｘによるカップリングによって隣接画素のアノード電位に影響を与える。その結果、隣接画素では低階調表示が正常に行われないことになる。

そこで、本発明は、補助容量を２つの画素間に跨って形成するに当たり、２つの画素のアノード電極間に寄生容量が発生しないようにした表示装置、当該表示装置の画素レイアウト方法および当該表示装置を有する電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、
電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続され、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記電気光学素子のアノード電極と固定電位ノードとの間に接続された補助容量とを有する画素が行列状に配置された表示装置において、
基板上に自画素と同一画素行上で隣接する隣接画素との２つの画素に跨って第１の金属層を設けるとともに、
前記第１の金属層に対して絶縁膜を介して第２の金属層を対向して設けて、前記第１の金属層と前記第２の金属層との間に前記補助容量を形成し、
前記第２金属層における少なくとも前記隣接画素に属する前記電気光学素子のアノード電極と対向する金属部分に固定電位を与えるようにする。

自画素と隣接画素、即ち同一画素行上で隣接する２つの画素に跨って第１，第２の金属層を絶縁膜を挟んで対向させて設けることで、第１，第２の金属層間に補助容量が２つの画素間に跨って形成される。このとき、第２の金属層の少なくとも一部、即ち隣接画素のアノード電極と対向する金属部分の電位が固定電位になっていることで、２つの画素の各電気光学素子のアノード電極間には寄生容量が発生しない。

本発明によれば、補助容量を２つの画素間に跨って形成するに当たり、２つの画素の各電気光学素子のアノード電極間に寄生容量が発生しないようにすることができるため、隣接画素の発光状態に自画素の発光状態の影響が及ばないようにすることができる。

以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。

１．基本例に係る有機ＥＬ表示装置（２Ｔｒの画素構成）
２．実施例
３．応用例
４．変形例
５．適用例（電子機器）

＜１．基本例＞
［システム構成］
図１は、本発明の基本例に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本基本例に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を発光駆動する。

画素２０の駆動部は、例えば、書込み走査回路４０および電源供給走査回路５０からなる走査駆動系と、信号出力回路６０からなる信号供給系とからなる構成となっている。本適用例に係る有機ＥＬ表示装置１０の場合には、画素アレイ部３０が形成された表示パネル７０上に信号出力回路６０が設けられているのに対して、書込み走査回路４０および電源供給走査回路５０はそれぞれ、表示パネル（基板）７０の外部に設けられている。

ここで、有機ＥＬ表示装置１０が白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０に相当する。一方、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、カラー表示用の表示装置では、１つの画素は、例えば、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではない。すなわち、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成するようにすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。

走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０および電源供給走査回路５０についても、表示パネル７０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する（線順次走査）。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃと当該第１電源電位Ｖｃｃよりも低い第２電源電位Ｖｓｓで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。この電源電位ＤＳのＶｃｃ／Ｖｓｓの切替えにより、画素２０の発光制御（発光／非発光の制御）が行なわれる。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。ここで、信号出力回路６０から選択的に出力される基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。

信号出力回路６０は、例えば、周知の時分割駆動方式の回路構成を採る。時分割駆動方式は、セレクタ方式とも呼ばれ、信号供給源であるドライバ（図示せず）の１つの出力端に対して複数の信号線を単位（組）として割り当る。そして、この複数の信号線を時分割にて順次選択する一方、その選択した信号線に対してドライバの出力端ごとに時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する方式である。

一例として、カラー表示対応の場合を例に挙げると、隣り合うＲ，Ｇ，Ｂの３つの画素列を単位とし、ドライバからは１水平期間内にＲ，Ｇ，Ｂの各映像信号が時系列で信号出力回路６０に入力するようにする。信号出力回路６０は、Ｒ，Ｇ，Ｂの３つの画素列に対応して設けられたセレクタ（選択スイッチ）によって構成され、当該セレクタが時分割にて順次オン動作を行うことで、Ｒ，Ｇ，Ｂの各映像信号を対応する信号線に対して時分割で書き込む。

ここでは、Ｒ，Ｇ，Ｂの３つの画素列（信号線）を単位としたが、これに限られるものではない。そして、この時分割駆動方式（セレクタ方式）を採用することで、時分割数をｘ（ｘは２以上の整数）とすると、ドライバの出力数および当該ドライバと信号出力回路６０、ひいては表示パネル７０との間の配線数を、信号線の本数の１／ｘに削減できる利点がある。

信号出力回路６０から選択的に出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。

（画素回路）
図２は、本基本例に係る有機ＥＬ表示装置１０に用いられる画素（画素回路）２０の具体的な構成例を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ（サンプリングトランジスタ）２３および保持容量２４を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位（以下、「電源電位」と記述する場合もある）ＤＳが第１電源電位Ｖｃｃにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持されている信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃから第２電源電位Ｖｓｓに切り替わったときは、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。そして、駆動トランジスタ２２は、スイッチング動作によって有機ＥＬ素子２１への駆動電流の供給を停止することで、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

このようにして、駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間との割合を制御する（いわゆる、デューティ制御）。このデューティ制御により、１フレーム期間に亘って画素２０が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃ，Ｖｓｓのうち、第１電源電位Ｖｃｃは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｓｓは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｓｓは、信号電圧Ｖｓｉｇの基準となる基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に形成されている。具体的には、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子の内、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

有機ＥＬ素子２１は、金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。アノード電極２０５は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成されている。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５と、半導体層２２２のチャネル形成領域２２５の両側のドレイン／ソース領域２２３，２２４とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。

そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成される。しかる後、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることによって表示パネル７０が形成される。

［基本例に係る有機ＥＬ表示装置の回路動作］
次に、本基本例に係る有機ＥＬ表示装置１０の回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。

なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、周知の通り、有機ＥＬ素子２１は等価容量（寄生容量）Ｃｅｌを持っている。したがって、ここでは、等価容量Ｃｅｌについても図示している。

図４のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖｏｆｓ／Ｖｓｉｇ）、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓの変化を示している。

〔前フレームの発光期間〕
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

〔閾値補正準備期間〕
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃから第２電源電位（以下、「低電位」と記述する）Ｖｓｓに切り替わる。低電位Ｖｓｓは、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い電位である。

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｓｓをＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電圧Ｖｓが低電位Ｖｓｓにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となる。したがって、有機ＥＬ素子２１は消光する。

次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電圧Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｓｓにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓとなる。ここで、Ｖｏｆｓ−Ｖｓｓが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電圧Ｖｇを基準電位Ｖｏｆｓに、ソース電圧Ｖｓを低電位Ｖｓｓにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前段階の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｓｓは、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓの各初期化電位となる。

〔閾値補正期間〕
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｓｓから高電位Ｖｃｃに切り替わると、駆動トランジスタ２２のゲート電圧Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電圧Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電圧Ｖｓが上昇を開始する。

ここでは、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準とし、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電圧Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにする必要がある。そのために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。

〔信号書込み＆移動度補正期間〕
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングし、当該信号電圧Ｖｓｉｇを画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電圧Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧とキャンセルされる。この閾値キャンセルの原理の詳細については後述する。

このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の等価容量Ｃｅｌに流れ込む。このドレイン−ソース間電流Ｉｄｓにより、有機ＥＬ素子２１の等価容量Ｃｅｌの充電が開始される。

この等価容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電圧Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。ここに、移動度μとは、駆動トランジスタ２２のチャネルを構成する半導体薄膜の電子移動度である。

ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率が１（理想値）であると仮定する。この信号電圧Ｖｓｉｇに対する保持電圧Ｖｇｓの比率を書込みゲインと呼ぶ場合もある。すると、駆動トランジスタ２２のソース電圧ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように作用する。換言すれば、ソース電圧Ｖｓの上昇分ΔＶは、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この移動度μに対する依存性を打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

〔発光期間〕
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることによって、駆動トランジスタ２２のソース電圧Ｖｓの変動に連動して（追従して）ゲート電圧Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電圧Ｖｇがソース電圧Ｖｓの変動に連動して変動する動作を、本明細書では保持容量２４によるブートストラップ動作と呼ぶこととする。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該ドレイン−ソース間電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。

そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電圧Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電圧Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電圧Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電圧Ｖｇの上昇量はソース電圧Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。

なお、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回実行する、いわゆる分割閾値補正を行う駆動法を採ることも可能である。

この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。その結果、閾値補正処理を確実に行うことができる。

（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値補正（即ち、閾値キャンセル）の原理について説明する。閾値補正処理は、先述したように、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準として当該電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタ２２のソース電圧Ｖｓを変化させる処理である。

駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。定電流源として動作することで、有機ＥＬ素子２１に対して駆動トランジスタ２２から、次式（２）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（２）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（２）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（３）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（３）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正の原理）
続いて、駆動トランジスタ２２の移動度補正の原理について説明する。移動度補正処理は、先述したように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた補正量ΔＶで駆動トランジスタ２２のゲート−ソース間の電位差に負帰還をかける処理である。この移動度補正処理により、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。

図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに対して同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、移動度μの補正を何ら行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（２）のトランジスタ特性式から明らかなように、移動度μが相対的に大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μが相対的に大きな画素Ａの帰還量ΔＶ１は、移動度μが相対的に小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正処理および移動度補正処理を共に行わない場合、（Ｂ）は移動度補正処理を行わず、閾値補正処理のみを行った場合、（Ｃ）は閾値補正処理および移動度補正処理を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正処理および移動度補正処理を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正処理のみを行った場合は、図９（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正処理および移動度補正処理を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電圧Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

（補助容量の必要性について）
図２の画素回路において、保持容量２４の容量値をＣｃｓ、駆動トランジスタ２２のゲート−ソース間の寄生容量の容量値をＣｇｓ、有機ＥＬ素子２１の等価容量の容量値をＣｅｌとする。このとき、映像信号の信号電圧Ｖｓｉｇを書き込むときの書込みゲインＧは次式（４）で与えられる。
Ｇ＝１−｛（Ｃｃｓ＋Ｃｇｓ）／（Ｃｃｓ＋Ｃｇｓ＋Ｃｅｌ）｝ …（４）
上式（４）から明らかなように、有機ＥＬ素子２１の等価容量の容量値Ｃｅｌが大きければ大きいほど、書込みゲインＧは１（理想値）に近づくことがわかる。

一方、近年、表示装置の高精細化に伴って画素２０が益々微細化される傾向にある。画素２０が微細化されると、必然的に有機ＥＬ素子２１のサイズも小さくなる。すると、有機ＥＬ素子２１の等価容量の容量値Ｃｅｌが小さくなる。その結果、上記式（４）から明らかなように、書込みゲインＧが低下する。

前にも述べたように、有機ＥＬ素子２１の容量不足を補うために、有機ＥＬ素子２１のアノード電極と固定電位ノードとの間に補助容量を付加する方策が採られる。補助容量を付加することにより、当該補助容量の容量値をＣｓｕｂとすると、書込みゲインＧは次式（５）で与えられる。
Ｇ＝１−｛（Ｃｃｓ＋Ｃｇｓ）／（Ｃｃｓ＋Ｃｇｓ＋Ｃｅｌ＋Ｃｓｕｂ）｝
…（５）

上式（５）から明らかなように、有機ＥＬ素子２１のアノード電極と固定電位ノードとの間に補助容量を付加することで、有機ＥＬ素子２１のサイズが小さくても、書込みゲインＧを高めることができる。加えて、補助容量は有機ＥＬ素子２１の容量不足を補うことで、映像信号の信号電圧Ｖｓｉｇの書込み時における駆動トランジスタ２２のソース電圧Ｖｓの上昇を抑える作用を為す。

この補助容量の作用により、保持容量２４に書き込まれた映像信号の信号電圧Ｖｓｉｇの振幅のロス、即ち駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓの減少がなくなるために、駆動トランジスタ２２の駆動電圧を確保できる。すなわち、入力された映像信号の信号電圧Ｖｓｉｇの振幅に応じた駆動電圧で有機ＥＬ素子２１を駆動できる。その結果、映像信号の信号電圧Ｖｓｉｇの振幅に対応した発光輝度を得ることができる。

また、先述した移動度補正処理において、駆動トランジスタ２２のソース電圧Ｖｓの収束電圧は、閾値補正処理のときとは異なり一定ではない。何故なら、移動度補正処理時の駆動トランジスタ２２のゲート電圧Ｖｇが信号電圧Ｖｓｉｇであることと、有機ＥＬ素子２１をその閾値電圧Ｖｔｈｅｌ以下で動作させるために、移動度補正時間を短く設定する必要があるからである。因みに、閾値補正処理では、駆動トランジスタ２２の初期化電圧Ｖｏｆｓに対してソース電圧Ｖｓの収束電圧は、当該初期化電圧Ｖｏｆｓよりも駆動トランジスタ２２の閾値電圧Ｖｔｈだけ低い一定電圧（＝Ｖｏｆｓ−Ｖｔｈ）となる。

白表示時の移動度補正処理についてさらに考える。移動度補正期間中は有機ＥＬ素子２１のアノード電圧（駆動トランジスタ２２のソース電圧Ｖｓ）を、カソード電圧Ｖｃａｔｈと有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌとの和（Ｖｃａｔｈ＋Ｖｔｈｅｌ）以下にする必要がある。

ここで、有機ＥＬ素子２１の持つ寄生容量（等価容量）の容量値Ｃｅｌが小さければ小さいほど、白表示時の必要な駆動電流が大きければ大きいほど、駆動トランジスタ２２のソース電圧Ｖｓの上昇が早くなる。そのため、移動度補正処理が確実に行われるようにするためには移動度補正時間をより短くする必要がある。

移動度補正時間ｔは、次式（６）で与えられる。
ｔ＝（Ｃｃｓ＋Ｃｅｌ）・ΔＶｓ／Ｉｄｓ …（６）
ここで、ΔＶｓは移動度補正動作における駆動トランジスタ２２のソース電圧Ｖｓの上昇量であり、Ｉｄｓは移動度補正時に流れる電流である。上式（６）から明らかなように、移動度補正時の電流Ｉｄｓが大きければ大きいほど移動度補正時間ｔが短くなり、有機ＥＬ素子２１の等価容量の容量値Ｃｅｌが大きければ大きいほど移動度補正時間ｔが長くなる。

移動度補正時間ｔが短いと、当該移動度補正時間ｔの制御が難しくなる。移動度補正時間ｔを長くすべく、有機ＥＬ素子２１の等価容量の容量値Ｃｅｌを大きくするために、有機ＥＬ素子２１のサイズを大きくするにも、画素２０の開口率の関係から限界がある。このような観点からも、有機ＥＬ素子２１のアノード電極と固定電位ノードとの間に補助容量を付加して、有機ＥＬ素子２１の容量不足を補うことが必要になる。

また、前にも述べたように、有機ＥＬ素子２１の発光効率が発光色ごとに異なることによって駆動トランジスタ２２のサイズ（駆動能力）が発光色ごとに異なる。したがって、有機ＥＬ素子２１と補助容量の合成容量値が一定だと、発光色によって移動度補正時間ｔに違いが生じる。発光色に関係なく移動度補正時間ｔを一定にするためには、補助容量の容量値Ｃｓｕｂを発光色によって変える必要がある。

すなわち、画素２０に付加する補助容量の容量値Ｃｓｕｂは、有機ＥＬ素子２１の発光色ごとに異なる。一例として、カラー画像を形成する単位となる１つの画素が、Ｒ（赤）Ｇ（緑）Ｂ（青）の３つの画素（副画素）からなる場合を例に挙げると、Ｒ，Ｇ，Ｂの画素で補助容量の容量値Ｃｓｕｂが異なるということである。

（補助容量のレイアウト）
表示装置の大型化に対応して有機ＥＬ素子２１の必要な駆動電流が大きくなると、発光色ごとの有機ＥＬ素子２１の寄生容量Ｃｅｌの差もより大きくなってしまう。そのため、画素２０に付加する補助容量のサイズは非常に大きなものとなる。このような大きなサイズの補助容量をレイアウトするには、一例として、図１０に示すような画素レイアウトがとられる。

すなわち、ＲＧＢの３つ画素（副画素）を単位として繰返し配列されるカラー配列において、水平方向において隣接する２つの画素同士を、当該２つの画素の境界線Ｏに関して線対称な画素レイアウトとする。このような画素レイアウト構造を採ることにより、画素列ごとに垂直方向に配線される信号線３３Ｒ，３３Ｇ，３３Ｂが、境界線Ｏ側の辺と反対側の辺に沿って延在することになる。

その結果、図１０に示すように、境界線Ｏ側の辺の近傍に信号線３３Ｒ，３３Ｇ，３３Ｂが存在しないことになるために、補助容量２５を２つの画素間に跨って隣接画素の領域にも作成可能になる。そして、補助容量２５を２つの画素間に跨って形成できることで、大きなサイズの補助容量２５をレイアウトすることが可能になる。図１０には、一例として、Ｂ画素用の補助容量２５Ｂについて示している。

（補助容量を２つの画素に跨ってレイアウトする場合の不具合）
ここで、補助容量２５を２つの画素に跨ってレイアウトする場合の一般的な構造について説明する。図１１は、図１０のＡ−Ａ´線に沿った断面図である。

図１１において、ガラス基板３０１（図３のガラス基板２０１に相当）上に第１の金属層３０２が、自画素（本例では、Ｂの画素）と同一画素行で隣接する隣接画素（本例では、Ｒの画素）との２つの画素に跨って設けられている。この第１の金属層３０２は、図３の駆動トランジスタ２２のゲート電極２２１が形成される層と同じ層にレイアウトされている。

第１の金属層３０２上には、絶縁膜３０３を介して第２の金属層３０４が第１の金属層３０２と対向するように設けられている。これにより、第１，第２の金属層３０２，３０４間にＢの画素の補助容量２５Ｂが形成される。第２の金属層３０４は、図３の駆動トランジスタ２２のソース電極やドレイン電極が形成される層と同じ層にレイアウトされている。絶縁膜３０３は、図３の絶縁膜２０２に相当する。

第２の金属層３０４上には、絶縁平坦化膜３０５（図３の絶縁平坦化膜２０３に相当）を介してカソード補助電極３０６が設けられている。このカソード補助電極３０６と同じ層には、Ｂ，Ｒ画素に属する有機ＥＬ素子２１の各アノード電極３０７Ｂ，３０７Ｒ（図３のアノード電極２０５に相当）が設けられている。ここで、画素レイアウトの関係上、アノード電極３０７Ｂ，３０７Ｒの一部が絶縁平坦化膜３０５を挟んで第２の金属層３０４と対向している。

第１，第２の金属層３０２，３０４間に形成される補助容量２５は、有機ＥＬ素子２１のアノード電極と固定電位ノードとの間に接続される。先述した基本形に係る有機ＥＬ表示装置１０では、画素回路における固定電位ノードは、有機ＥＬ素子２１のカソード電極に対してカソード電位Ｖｃａｔｈを全画素共通に供給する共通電源供給線（カソード電源配線）３４である。

したがって、図１２に示すように、補助容量２５は、有機ＥＬ素子２１のアノード電極と共通電源供給線３４との間に接続されることになる。また、有機ＥＬ素子２１のアノード電極は駆動トランジスタ２２のソース電極と接続されている。したがって、補助容量２５を形成する第１の金属層３０２を共通電源供給線３４と電気的に接続し、第２の金属層３０４を駆動トランジスタ２２のソース電極と電気的に接続するのが一般的である。

ここで、上述したようにして形成される補助容量２５を、図１０に示すような画素レイアウト、即ち補助容量２５を隣接する２つの画素（副画素）に跨って形成する画素レイアウトに適用する場合を考える。この場合、図１１に示すように、Ｂ画素（自画素）の補助容量２５Ｂは、隣接画素に属する有機ＥＬ素子２１のアノード電極３０７Ｒの下にもレイアウトされることとなる。

このレイアウトは、隣接画素のアノード電極３０７Ｒの下に、自画素のアノード電極３０７Ｂと電気的に接続された第２の金属層３０４が配置されていることを意味する。そして、隣接画素のアノード電極３０７Ｒの一部と第２の金属層３０４とが絶縁平坦化膜３０５を挟んで対向することで、図１３の等価回路に示すように、自画素のアノード電極と隣接画素のアノード電極との間に不要な寄生容量Ｃｘが形成される。

前にも述べたように、隣接する２つの画素のアノード電極間に寄生容量Ｃｘが介在すると、自画素（Ｂの画素）の発光状態が隣接画素（Ｒの画素）の発光状態に影響を及ぼすという問題が発生する。具体的には、例えばＢ画素が高階調表示で隣接画素が低階調表示の場合、Ｂ画素のアノード電位の上昇が寄生容量Ｃｘによるカップリングによって隣接画素のアノード電位に影響を与える。その結果、隣接画素では低階調表示が正常に行われないという不具合が発生する。

そこで、本発明は、補助容量２５を２つの画素間に跨って形成するに当たって、２つの画素に属する各有機ＥＬ素子のアノード電極間に寄生容量Ｃｘが発生（介在）しないようにするための画素レイアウト構造を提供する。以下に、本発明の実施例について具体的に説明する。

＜２．実施例＞
図１４は、本発明の実施例に係る画素レイアウト構造の断面構造を示す断面図であり、図１０のＡ−Ａ´線に沿った断面構造を示している。図１４において、図１１と同等部分には同一符号を付して示している。ここでは、一例として、Ｂの画素を自画素、Ｒの画素を隣接画素としている。

図１４において、ガラス基板３０１上に第１の金属層３０２が、自画素と同一画素行で隣接する隣接画素との２つの画素に跨って設けられている。この第１の金属層３０２上には、絶縁膜３０３を介して第２の金属層３０４が第１の金属層３０２と対向するように設けられている。これにより、第１，第２の金属層３０２，３０４間にＢの画素の補助容量２５Ｂが形成される。

ここで、補助容量２５Ｂの容量値は、第１の金属層３０２と第２の金属層３０４との対向する部分の面積の大きさに比例し、両金属層３０２，３０４間の距離に反比例する。したがって、補助容量２５Ｂを２つの画素に跨ってレイアウトする、即ち第１，第２の金属層３０２，３０４を２つの画素に跨って形成することで、両金属層３０２，３０４の対向面積を大きく確保することができるために、補助容量２５Ｂの容量値を大きく設定できることになる。

第２の金属層３０４上には、絶縁平坦化膜３０５を介してカソード補助電極３０６が設けられている。カソード補助電極３０６と同じ層には、Ｂ，Ｒ画素に属する有機ＥＬ素子２１の各アノード電極３０７Ｂ，３０７Ｒが設けられている。ここで、画素の微細化を図る関係上、アノード電極３０７Ｂ，３０７Ｒの一部が絶縁平坦化膜３０５を挟んで第２の金属層３０４と対向するレイアウトとならざるを得ない。

基本的に、図１１の場合と同様の構造を採る上記構成の画素レイアウト構造において、本実施例では、第１の金属層３０２をＢの画素の有機ＥＬ素子２１Ｂのアノード電極に、第２の金属層３０４を固定電位ノードにそれぞれ電気的に接続する構成を採っている。すなわち、図１１の場合には第２の金属層３０４の電位をＢの画素のアノード電位としているのに対して、本実施例では第２の金属層３０４の電位を固定電位としている。

ここで、先述した基本形に係る有機ＥＬ表示装置１０では、画素回路における固定電位ノードは、有機ＥＬ素子２１のカソード電極が全画素共通に接続される共通電源供給線３４である。したがって、本実施例では、第２の金属層３０４の接続先の固定電位ノードが共通電源供給線３４となる。ただし、共通電源供給線３４以外に固定電位ノードを持つ画素回路の場合には、第２の金属層３０４の接続先は共通電源供給線３４に限られない。

第２の金属層３０４の電位が固定電位であることで、第２の金属層３０４の一部と、当該一部と絶縁平坦化膜３０５を挟んで対向するＢの画素のアノード電極３０７の一部との間にも容量２５Ｂ´が形成される。ここで、第１の金属層３０２がＢの画素に属する有機ＥＬ素子２１Ｂのアノード電極に電気的に接続されていることから、補助容量２５Ｂに対して容量２５Ｂ´は並列関係にある。したがって、補助容量２５Ｂと容量２５Ｂ´の合成容量値がＢの画素の補助容量の容量値となる。

上述したように、第１の金属層３０２を有機ＥＬ素子２１Ｂのアノード電極３０７Ｂと電気的に接続する一方、第２の金属層３０４の電位を固定電位とすることで、２つの画素のアノード電極３０７Ｂ，３０７Ｒ間に寄生容量Ｃｘが発生しなくなる。具体的には、第２の金属層３０４の一部と、当該一部と対向するＲ画素のアノード電極３０７Ｒの一部との間に形成される寄生容量Ｃｘは、図１５の等価回路に示すように、Ｒ画素の有機ＥＬ素子２１Ｒに対して電気的に並列に存在することになる。

このときの寄生容量Ｃｘは、Ｒの画素の補助容量２５Ｒの容量値を増やす方向に作用する。これにより、Ｒの画素の補助容量２５Ｒのサイズを、寄生容量Ｃｘの分だけ小さくすることができる。

各色の画素に属する有機ＥＬ素子のアノード電極間に不要な寄生容量Ｃｘが発生しないことで、隣接画素（本例では、Ｒの画素）の発光状態に自画素（本例では、Ｂの画素）の発光状態の影響が及ばないようにすることができる。具体的には、例えばＢ画素が高階調表示で隣接画素が低階調表示の場合に、両画素のアノード電極間に寄生容量Ｃｘが介在しないために、自画素のアノード電位の上昇の影響が隣接画素のアノード電位に及ぶことはない。

なお、本実施例では、第２の金属層３０４の全体の電位を固定電位にするとしたが、これは一例に過ぎない。例えば、第２の金属層３０４のＲ画素のアノード電極３０７Ｒとの対向部分を第２の金属層３０４本体と電気的に分離し、少なくとも当該対向部分の電位を固定電位としても、２つの画素のアノード電極３０７Ｂ，３０７Ｒ間に寄生容量Ｃｘが発生しないようにすることができる。

このとき、図１１の場合と同様に、第２の金属層３０４本体をＢ画素のアノード電極と電気的に接続することで、カソード補助電極３０６と第２の金属層３０４本体の対向部分との間に、補助容量２５Ｂに対して並列接続される容量２５Ｂ´が形成される。この場合は、第１の金属層３０２は、図１１の場合と同様に、共通電源供給線３４と電気的に接続されることになる。

一方、先述したように、第２の金属層３０４の全体の電位をカソード電位Ｖｃａｔｈに固定する構成を採る場合には、次のような作用効果を得ることもできる。すなわち、第２の金属層３０４をカソード電位Ｖｃａｔｈを与えるカソード電源配線（共通電源供給線３４）として、第１の金属層３０２に比べて低抵抗の金属材料を用いてレイアウトすることで、当該カソード電源配線の低抵抗化を実現できる。しかも、カソード補助電極３０６をレイアウトする必要がなくなる。これにより、画素の開口率を大きくすることができるために、その分だけ有機ＥＬ素子２１の長寿命化を実現できる。

＜３．応用例＞
上記実施例では、図１０に示すように、画素の色の組み合わせに関係なく、同一画素行上で隣り合う２つの画素を単位として、当該２つの画素が境界線Ｏに関して線対称な画素レイアウトに適用するとした。これに対し、本応用例においては、図１６に示すように、カラー画像を形成する単位となる１画素を構成する複数の副画素（本例では、ＲＧＢの副画素）を単位とし、特定の色の画素（副画素）を反転させた画素レイアウトに適用するものとする。

本応用例では、一例として、ＲＧＢの３つの画素のうちのＢの画素を反転することで、同一画素行上で隣り合うＧ，Ｂの２つの画素がその境界線Ｏに関して線対称となる画素レイアウトとしている。すなわち、Ｂの画素を自画素とし、他の同じ色の画素であるＧの画素を隣接画素として線対称な画素レイアウトになっている。

補助容量２５を含む画素レイアウトの構造については、先述した実施例の場合と基本的に同じである。すなわち、第２の金属層３０４のＲ画素のアノード電極３０７Ｒとの少なくとも対向部分の電位を固定電位とすることで、２つの画素のアノード電極３０７Ｂ，３０７Ｒ間に寄生容量Ｃｘが発生（介在）しないようにする。

先述した実施例の場合のように、図１０に示す画素レイアウトに本発明を適用すると、Ｒ，Ｇは偶数／奇数ラインの色ごとに、有機ＥＬ素子２１のアノード電極と固定電位ノードとの間に寄生容量Ｃｘが付加されることになる。これにより、偶数／奇数ラインで輝度が変わってしまう可能性がある。これに対して、図１６に示す画素レイアウトに本発明を適用することで、特定の画素（本例では、Ｇの画素）のみに寄生容量Ｃｘが付加されることになるために、ラインごとに輝度が変わるということがなくなる。

＜４．変形例＞
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタ（Ｔｒ）を有する２Ｔｒ構成の場合を例に挙げて説明したが、本発明はこの２Ｔｒ構成への適用に限られるものではない。

２Ｔｒ以外には、例えば、有機ＥＬ素子２１の発光／非発光を制御するトランジスタを有したり、駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを選択的に書き込むスイッチングトランジスタを有したりする画素構成など、種々の画素構成のものが考えられる。

また、上記実施形態では、隣接する２つの画素が当該２つの画素の境界線Ｏに関して線対称な画素レイアウトの場合を例に挙げたが、２つの画素に跨って補助容量２５を形成可能な画素レイアウトであれば、線対称な画素レイアウトに限られるものではない。

さらに、上記実施形態では、画素の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

＜５．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

本発明による表示装置によれば、レーザーアニールによるＴＦＴ特性を一定とすることができるために、スジのない均一な画質を得ることができる。したがって、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、当該電子機器の表示装置の表示品質の向上を図ることができる。

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。一例として、図１７〜図２１に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。

図１７は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含んでいる。そして、映像表示画面部１０１として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。

図１８は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含んでいる。そして、表示部１１２として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。

図１９は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するときに操作されるキーボード１２２、画像を表示する表示部１２３等を含んでいる。そして、表示部１２３として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。

図２０は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含んでいる。そして、表示部１３４として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。

図２１は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。

本発明の基本例に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素の基本的な回路構成を示す回路図である。 画素の断面構造の一例を示す断面図である。 本基本例に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。 本基本例に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その１）である。 本基本例に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 画素レイアウトの基本形を示す図である。 一般的な画素レイアウト構造の断面構造を示す図１０のＡ−Ａ´線に沿った断面図である。 補助容量を有する画素構成を示す回路図である。 ２つの画素のアノード電極間に寄生容量Ｃｘが発生したときの等価回路図である。 本発明の実施例に係る画素レイアウト構造の断面構造を示す図１０のＡ−Ａ´線に沿った断面図である。 本実施例に係る画素レイアウト構造の場合の等価回路図である。 本発明の応用例に係る画素レイアウトを示す図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０…有機ＥＬ表示装置、２０，２０Ａ…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ，３３Ｒ，３３Ｇ，３３Ｂ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、ＷＳ（ＷＳ１〜ＷＳｍ）…走査線の電位（書込み走査信号）、ＤＳ（ＤＳ１〜ＤＳｍ）…電源供給線の電位（電源電位）

Claims (8)

1. 電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続され、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記電気光学素子のアノード電極と固定電位ノードとの間に接続された補助容量とを有する画素が行列状に配置され、
   基板上に自画素と同一画素行上で隣接する隣接画素との２つの画素に跨って設けられた第１の金属層と、
   前記第１の金属層に対して絶縁膜を介して対向して設けられ、当該第１の金属層との間に前記補助容量を形成する第２の金属層とを有し、
   前記第２金属層における少なくとも前記隣接画素に属する前記電気光学素子のアノード電極と対向する金属部分の電位が固定電位になっている
   表示装置。
2. 前記固定電位は、前記電気光学素子のカソード電極に与えられるカソード電位であり、
   前記第２の金属層は前記第１の金属層に比べて低抵抗の材料からなり、前記カソード電位を全画素に対して共通に供給する
   請求項１記載の表示装置。
3. 前記自画素は、前記隣接画素と当該２つの画素間の境界線に関して線対称な画素レイアウトになっている
   請求項１記載の表示装置。
4. 前記自画素は、カラー画像を形成する単位となる１画素を構成する複数の副画素のうちの１色の副画素であり、他の同じ色の副画素を前記隣接画素として線対称な画素レイアウトになっている
   請求項３記載の表示装置。
5. 前記画素は、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正処理の機能を有する
   請求項１記載の表示装置。
6. 前記移動度補正処理は、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行われる
   請求項５記載の表示装置。
7. 電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続され、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記電気光学素子のアノード電極と固定電位ノードとの間に接続された補助容量とを有する画素が行列状に配置された表示装置の画素のレイアウトに当たって、
   基板上に自画素と同一画素行上で隣接する隣接画素との２つの画素に跨って第１の金属層を設けるとともに、
   前記第１の金属層に対して絶縁膜を介して第２の金属層を対向して設けて、前記第１の金属層と前記第２の金属層との間に前記補助容量を形成し、
   前記第２金属層における少なくとも前記隣接画素に属する前記電気光学素子のアノード電極と対向する金属部分に固定電位を与える
   表示装置の画素レイアウト方法。
8. 電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続され、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記電気光学素子のアノード電極と固定電位ノードとの間に接続された補助容量とを有する画素が行列状に配置され、
   基板上に自画素と同一画素行上で隣接する隣接画素との２つの画素に跨って設けられた第１の金属層と、
   前記第１の金属層に対して絶縁膜を介して対向して設けられ、当該第１の金属層との間に前記補助容量を形成する第２の金属層とを有し、
   前記第２金属層における少なくとも前記隣接画素に属する前記電気光学素子のアノード電極と対向する金属部分の電位が固定電位になっている
   表示装置を有する電子機器。

Images