JP5195409B2 - Display device, pixel layout method of display device, and electronic device - Google Patents
Display device, pixel layout method of display device, and electronic device Download PDFInfo
- Publication number
- JP5195409B2 JP5195409B2 JP2008332289A JP2008332289A JP5195409B2 JP 5195409 B2 JP5195409 B2 JP 5195409B2 JP 2008332289 A JP2008332289 A JP 2008332289A JP 2008332289 A JP2008332289 A JP 2008332289A JP 5195409 B2 JP5195409 B2 JP 5195409B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- metal layer
- pixels
- organic
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 47
- 239000002184 metal Substances 0.000 claims description 85
- 238000012937 correction Methods 0.000 claims description 79
- 239000003990 capacitor Substances 0.000 claims description 71
- 238000012545 processing Methods 0.000 claims description 19
- 238000003860 storage Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims 1
- 238000005401 electroluminescence Methods 0.000 description 142
- 239000010410 layer Substances 0.000 description 73
- 230000003071 parasitic effect Effects 0.000 description 33
- 230000008569 process Effects 0.000 description 30
- 239000010408 film Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 15
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 101150010989 VCATH gene Proteins 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 239000012044 organic layer Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
本発明は、表示装置、表示装置の画素レイアウト方法および電子機器に関し、特に電気光学素子を含む画素が行列状に2次元配置された平面型(フラットパネル型)表示装置、当該表示装置の画素レイアウト方法および当該表示装置を有する電子機器に関する。 The present invention relates to a display device, a pixel layout method of the display device, and an electronic apparatus, and more particularly to a flat type display device in which pixels including electro-optic elements are two-dimensionally arranged in a matrix, and a pixel layout of the display device The present invention relates to a method and an electronic apparatus having the display device.
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(以下、「画素回路」と記述する場合もある)が行列状に2次元配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子が知られている。 In recent years, in the field of display devices that perform image display, flat display devices in which pixels including light-emitting elements (hereinafter also referred to as “pixel circuits”) are two-dimensionally arranged in a matrix are rapidly spreading. doing. As one of flat-type display devices, there is a display device using a so-called current-driven electro-optic element whose light emission luminance changes according to a current value flowing through the device as a light emitting element of a pixel. As a current-driven electro-optical element, an organic EL (Electro Luminescence) element that utilizes a phenomenon of light emission when an electric field is applied to an organic thin film is known.
この有機EL素子を画素の発光素子として用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の光源を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。 An organic EL display device using this organic EL element as a light emitting element of a pixel has the following features. That is, since the organic EL element can be driven with an applied voltage of 10 V or less, the power consumption is low. Since the organic EL element is a self-luminous element, the visibility of the image is higher than that of a liquid crystal display device that displays an image by controlling the light intensity from the light source with a liquid crystal for each pixel, and a backlight. Therefore, it is easy to reduce the weight and thickness. Furthermore, since the response speed of the organic EL element is as high as about several μsec, an afterimage at the time of displaying a moving image does not occur.
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。 As in the liquid crystal display device, the organic EL display device can adopt a simple (passive) matrix method and an active matrix method as its driving method. However, although the simple matrix display device has a simple structure, the light-emission period of the electro-optic element decreases with an increase in the number of scanning lines (that is, the number of pixels), thereby realizing a large-sized and high-definition display device. There are problems such as difficult.
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、TFT(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。 For this reason, in recent years, active matrix display devices in which the current flowing through the electro-optical element is controlled by an active element provided in the same pixel as the electro-optical element, for example, an insulated gate field effect transistor, have been actively developed. Yes. As the insulated gate field effect transistor, a TFT (Thin Film Transistor) is generally used. An active matrix display device can easily realize a large-sized and high-definition display device because the electro-optic element continues to emit light over a period of one frame.
アクティブマトリクス方式の有機EL表示装置において、画素(画素回路)は、有機EL素子の駆動回路として、駆動トランジスタ、書込みトランジスタおよび保持容量を少なくとも有する構成となっている(例えば、特許文献1参照)。駆動トランジスタは、有機EL素子を電流駆動する。書込みトランジスタは、映像信号をサンプリングして画素内に書き込む。保持容量は、書込みトランジスタによって書き込まれた映像信号を保持する。 In an active matrix organic EL display device, a pixel (pixel circuit) has at least a drive transistor, a write transistor, and a storage capacitor as a drive circuit for an organic EL element (see, for example, Patent Document 1). The drive transistor drives the organic EL element with current. The writing transistor samples the video signal and writes it in the pixel. The storage capacitor holds the video signal written by the writing transistor.
ところで、近年、表示装置の高精細化、低消費電力化が進んでいる。そして、表示装置の高精細化が進むと、有機EL素子のサイズが小さくなり、それに伴って有機EL素子の寄生容量の容量値が小さくなる。また、表示装置の低消費電力化に当たっては、画素に書き込む映像信号の低振幅化が図られる。 By the way, in recent years, display devices have been improved in definition and power consumption. As the display device is further refined, the size of the organic EL element is reduced, and accordingly, the capacitance value of the parasitic capacitance of the organic EL element is reduced. In order to reduce the power consumption of the display device, the amplitude of the video signal written to the pixel can be reduced.
ここで、書込みトランジスタによる映像信号の書込み動作において、映像信号の書込みによって駆動トランジスタのゲート電位Vgが上昇する際に、保持容量と有機EL素子の寄生容量とのカップリングによって駆動トランジスタのソース電圧Vsも上昇する。ここで、ゲート電位の上昇分をΔVg、保持容量の容量値をCcs、有機EL素子の寄生容量の容量値をCelとすると、ソース電圧の上昇分ΔVsは、次式(1)で与えられる。
ΔVs=ΔVg×{Ccs/(Ccs+Cel)} ……(1)
Here, in the video signal write operation by the write transistor, when the gate potential Vg of the drive transistor rises due to the video signal write, the source voltage Vs of the drive transistor is coupled by the coupling between the storage capacitor and the parasitic capacitance of the organic EL element. Also rises. Here, if the increase amount of the gate potential is ΔVg, the capacitance value of the storage capacitor is Ccs, and the capacitance value of the parasitic capacitance of the organic EL element is Cel, the increase amount ΔVs of the source voltage is given by the following equation (1).
ΔVs = ΔVg × {Ccs / (Ccs + Cel)} (1)
そして、表示装置の高精細化による画素の微細化に伴って有機EL素子の寄生容量の容量値Celが小さくなると、上記式(1)から明らかなように、駆動トランジスタのソース電圧Vsの上昇分ΔVsが大きくなる。これにより、駆動トランジスタの駆動電圧、即ちゲート−ソース間電圧Vgsが小さくなる。その結果、入力される映像信号の振幅に対応した発光輝度が得られなくなる。映像信号の振幅を大きくすることで、発光輝度の低下を抑えることはできるものの、表示装置の低消費電力化を阻むことになる。 When the capacitance value Cel of the parasitic capacitance of the organic EL element is reduced as the pixel size is reduced due to the higher definition of the display device, the increase in the source voltage Vs of the driving transistor is apparent from the above equation (1). ΔVs increases. As a result, the drive voltage of the drive transistor, that is, the gate-source voltage Vgs is reduced. As a result, light emission luminance corresponding to the amplitude of the input video signal cannot be obtained. Increasing the amplitude of the video signal can suppress a decrease in light emission luminance, but prevents a reduction in power consumption of the display device.
以上では、電気光学素子が有機EL素子の場合を例に挙げて従来の問題点について述べたが、有機EL素子の場合に限らず、寄生容量を持つ電気光学素子全般に対して言えることである。 In the above, the conventional problems have been described by taking the case where the electro-optical element is an organic EL element as an example. However, the present invention is not limited to the case of the organic EL element, but can be applied to all electro-optical elements having parasitic capacitance. .
電気光学素子の寄生不足を補いため、従来は、電気光学素子のアノード電極(駆動トランジスタのソース電極)と固定電位ノードとの間に補助容量を付加する構成を採っている(例えば、特許文献2参照)。この補助容量は、電気光学素子の寄生容量の容量値が小さくても当該電気光学素子の容量の不足分を補うことで、信号書込み時の駆動トランジスタのソース電圧Vsの上昇を抑える作用を為す。この補助容量の作用により、映像信号の振幅を大きくしなくても、駆動トランジスタの駆動電圧を確保できる。 In order to compensate for the parasitic shortage of the electro-optic element, conventionally, a configuration is adopted in which an auxiliary capacitance is added between the anode electrode (source electrode of the driving transistor) of the electro-optic element and the fixed potential node (for example, Patent Document 2). reference). The auxiliary capacitance compensates for the shortage of the capacitance of the electro-optic element even when the capacitance value of the parasitic capacitance of the electro-optic element is small, thereby suppressing an increase in the source voltage Vs of the driving transistor during signal writing. Due to the effect of the auxiliary capacitance, the drive voltage of the drive transistor can be secured without increasing the amplitude of the video signal.
ところで、有機EL素子の発光効率は、有機材料などに起因して発光色ごとに異なる。そのため、有機EL素子を駆動する駆動トランジスタのサイズ(駆動能力)や駆動電流が有機EL素子の発光色ごとに異なる。したがって、画素に付加する補助容量の容量値も有機EL素子の発光色ごとに異ならせる必要がある。 By the way, the luminous efficiency of the organic EL element varies depending on the emission color due to the organic material or the like. For this reason, the size (drive capability) and drive current of the drive transistor that drives the organic EL element are different for each emission color of the organic EL element. Therefore, the capacitance value of the auxiliary capacitor added to the pixel also needs to be different for each emission color of the organic EL element.
一例として、カラー画像を形成する単位となる1つの画素が、R(赤)G(緑)B(青)の3つの副画素からなる場合を例に挙げて考える。例えばBの有機EL素子の有機材料の膜厚が他の色の有機EL素子よりも厚いとすると、Bの有機EL素子の容量が他の色の有機EL素子に比較して小さくなるために、Bの副画素の補助容量の容量値を一番大きくする必要がある。 As an example, consider a case where one pixel as a unit for forming a color image is composed of three sub-pixels of R (red), G (green), and B (blue). For example, if the film thickness of the organic material of the B organic EL element is thicker than the organic EL elements of other colors, the capacity of the organic EL element of B is smaller than the organic EL elements of other colors. It is necessary to maximize the capacitance value of the auxiliary capacitance of the B subpixel.
また、表示装置の大型化が進み、それに対応して有機EL素子の面積が大きくなると、発光色ごとの寄生容量のサイズ差がより大きくなってしまう。そのため、前述の例では特にBの副画素に付加する補助容量のサイズは非常に大きなものとなる。この補助容量の作成に当たっては、画素行の画素の配列方向(水平方向)において隣接する2つの画素(副画素)同士を線対称な画素レイアウトとすることで、2つの画素間に跨って隣接画素の領域にも補助容量を作成可能になる(その詳細については後述する)。 Further, when the display device is increased in size and the area of the organic EL element is correspondingly increased, the difference in size of the parasitic capacitance for each emission color is increased. Therefore, in the above example, the size of the auxiliary capacitor added to the B sub-pixel is particularly large. In creating this auxiliary capacitor, two adjacent pixels (sub-pixels) in the arrangement direction (horizontal direction) of the pixels in the pixel row have a line-symmetric pixel layout, so that adjacent pixels straddle between the two pixels. It is possible to create an auxiliary capacity in this area (details will be described later).
すなわち、2つの画素間に跨って補助容量を作成することで、より大きなサイズの補助容量をレイアウトできる。そして、図10に示すように、サイズが一番大きいBの副画素の補助容量25Bを隣接画素の領域に亘って形成するとした場合、当該補助容量25BはBの副画素とRの副画素との間およびBの副画素とGの副画素と間に跨って形成されることになる。
That is, by creating an auxiliary capacitor across two pixels, a larger size auxiliary capacitor can be laid out. As shown in FIG. 10, when the
ここで、画素回路における固定電位ノードとしては、有機EL素子のカソード電極が全画素共通に接続される共通電源配線(カソード電源配線)が挙げられる。したがって、補助容量は、有機EL素子のアノード電極と共通電源配線との間に接続されることになる。また、有機EL素子のアノード電極は駆動トランジスタのソース電極と接続されている。したがって、補助容量を形成する一方の金属層を共通電源配線(カソード電源配線)と電気的に接続し、他方の金属層を駆動トランジスタのソース電極と電気的に接続するのが一般的である。 Here, examples of the fixed potential node in the pixel circuit include a common power supply wiring (cathode power supply wiring) in which the cathode electrode of the organic EL element is connected in common to all the pixels. Therefore, the auxiliary capacitor is connected between the anode electrode of the organic EL element and the common power supply wiring. The anode electrode of the organic EL element is connected to the source electrode of the drive transistor. Therefore, it is general that one metal layer forming the auxiliary capacitor is electrically connected to the common power supply wiring (cathode power supply wiring) and the other metal layer is electrically connected to the source electrode of the driving transistor.
このようにして形成される補助容量を、図10に示すような画素レイアウト、即ち補助容量を隣接する2つの画素(副画素)に跨って形成する画素レイアウトに適用する場合、B画素の補助容量25Bを形成する他方の金属層の一部が、隣接画素のアノード電極の下にも配置されることとなる。これにより、B画素のアノード電極と隣接画素のアノード電極との間に不要な寄生容量Cxが形成される(その詳細については後述する)。 When the auxiliary capacitance formed in this way is applied to the pixel layout as shown in FIG. 10, that is, the auxiliary capacitance is formed across two adjacent pixels (sub-pixels), the auxiliary capacitance of the B pixel A part of the other metal layer forming 25B is also disposed under the anode electrode of the adjacent pixel. As a result, an unnecessary parasitic capacitance Cx is formed between the anode electrode of the B pixel and the anode electrode of the adjacent pixel (details will be described later).
このように、隣接する2つの画素のアノード電極間に寄生容量Cxが介在すると、自画素の発光状態が隣接画素の発光状態に影響を及ぼすという問題が発生する。具体的には、例えばB画素が高階調表示で隣接画素が低階調表示の場合、B画素のアノード電位の上昇が寄生容量Cxによるカップリングによって隣接画素のアノード電位に影響を与える。その結果、隣接画素では低階調表示が正常に行われないことになる。 Thus, when the parasitic capacitance Cx is interposed between the anode electrodes of two adjacent pixels, there arises a problem that the light emission state of the own pixel affects the light emission state of the adjacent pixel. Specifically, for example, when the B pixel is displayed with high gradation and the adjacent pixel is displayed with low gradation, an increase in the anode potential of the B pixel affects the anode potential of the adjacent pixel due to coupling by the parasitic capacitance Cx. As a result, low gradation display is not normally performed in adjacent pixels.
そこで、本発明は、補助容量を2つの画素間に跨って形成するに当たり、2つの画素のアノード電極間に寄生容量が発生しないようにした表示装置、当該表示装置の画素レイアウト方法および当該表示装置を有する電子機器を提供することを目的とする。
Accordingly, the present invention provides a display device, a pixel layout method for the display device, and the display device in which parasitic capacitance is not generated between the anode electrodes of the two pixels when the auxiliary capacitor is formed between the two pixels. It is an object to provide an electronic device having
上記目的を達成するために、本発明は、
電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続され、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記電気光学素子のアノード電極と固定電位ノードとの間に接続された補助容量とを有する画素が行列状に配置された表示装置において、
基板上に自画素と同一画素行上で隣接する隣接画素との2つの画素に跨って第1の金属層を設けるとともに、
前記第1の金属層に対して絶縁膜を介して第2の金属層を対向して設けて、前記第1の金属層と前記第2の金属層との間に前記補助容量を形成し、
前記第2金属層における少なくとも前記隣接画素に属する前記電気光学素子のアノード電極と対向する金属部分に固定電位を与えるようにする。
In order to achieve the above object, the present invention provides:
An electro-optical element; a writing transistor for writing a video signal; a driving transistor for driving the electro-optical element in accordance with the video signal written by the writing transistor; and a gate electrode and a source electrode of the driving transistor. Pixels having a storage capacitor that is connected and holds the video signal written by the writing transistor and an auxiliary capacitor connected between the anode electrode of the electro-optic element and a fixed potential node are arranged in a matrix. In the display device
On the substrate, a first metal layer is provided across two pixels of an adjacent pixel on the same pixel row as the own pixel, and
A second metal layer is provided opposite to the first metal layer via an insulating film, and the auxiliary capacitance is formed between the first metal layer and the second metal layer;
A fixed potential is applied to a metal portion of the second metal layer facing the anode electrode of the electro-optic element belonging to at least the adjacent pixel.
自画素と隣接画素、即ち同一画素行上で隣接する2つの画素に跨って第1,第2の金属層を絶縁膜を挟んで対向させて設けることで、第1,第2の金属層間に補助容量が2つの画素間に跨って形成される。このとき、第2の金属層の少なくとも一部、即ち隣接画素のアノード電極と対向する金属部分の電位が固定電位になっていることで、2つの画素の各電気光学素子のアノード電極間には寄生容量が発生しない。
By providing the first and second metal layers facing each other across the two pixels adjacent to the own pixel, that is, adjacent pixels on the same pixel row, with the insulating film interposed therebetween, An auxiliary capacitor is formed across the two pixels. At this time, at least a part of the second metal layer, that is, the potential of the metal portion facing the anode electrode of the adjacent pixel is a fixed potential, so that there is no gap between the anode electrodes of the electro-optic elements of the two pixels. There is no parasitic capacitance.
本発明によれば、補助容量を2つの画素間に跨って形成するに当たり、2つの画素の各電気光学素子のアノード電極間に寄生容量が発生しないようにすることができるため、隣接画素の発光状態に自画素の発光状態の影響が及ばないようにすることができる。
According to the present invention, when the auxiliary capacitance is formed across the two pixels, it is possible to prevent a parasitic capacitance from being generated between the anode electrodes of the electro-optic elements of the two pixels. It is possible to prevent the light emission state of the pixel from affecting the state.
以下、発明を実施するための最良の形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
1.基本例に係る有機EL表示装置(2Trの画素構成)
2.実施例
3.応用例
4.変形例
5.適用例(電子機器)
Hereinafter, the best mode for carrying out the invention (hereinafter referred to as “embodiment”) will be described in detail with reference to the drawings. The description will be given in the following order.
1. Organic EL display device according to basic example (2Tr pixel configuration)
2. Example 3. Application example 4. Modification 5 Application example (electronic equipment)
<1.基本例>
[システム構成]
図1は、本発明の基本例に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
<1. Basic example>
[System configuration]
FIG. 1 is a system configuration diagram showing an outline of the configuration of an active matrix display device according to a basic example of the present invention. Here, as an example, an active matrix organic EL display device using, as an example, a current-driven electro-optic element whose emission luminance changes according to the value of current flowing through the device, for example, an organic EL element as a light-emitting element of a pixel (pixel circuit) This case will be described as an example.
図1に示すように、本基本例に係る有機EL表示装置10は、発光素子を含む複数の画素20と、当該画素20が行列状に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部30の各画素20を発光駆動する。
As shown in FIG. 1, an organic EL display device 10 according to this basic example includes a plurality of
画素20の駆動部は、例えば、書込み走査回路40および電源供給走査回路50からなる走査駆動系と、信号出力回路60からなる信号供給系とからなる構成となっている。本適用例に係る有機EL表示装置10の場合には、画素アレイ部30が形成された表示パネル70上に信号出力回路60が設けられているのに対して、書込み走査回路40および電源供給走査回路50はそれぞれ、表示パネル(基板)70の外部に設けられている。
The driving unit of the
ここで、有機EL表示装置10が白黒表示対応の場合は、白黒画像を形成する単位となる1つの画素が画素20に相当する。一方、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素は複数の副画素(サブピクセル)から構成され、この副画素が画素20に相当する。より具体的には、カラー表示用の表示装置では、1つの画素は、例えば、赤色(R)光を発光する副画素、緑色(G)光を発光する副画素、青色(B)光を発光する副画素の3つの副画素から構成される。
Here, when the organic EL display device 10 supports monochrome display, one pixel serving as a unit for forming a monochrome image corresponds to the
ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではない。すなわち、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成するようにすることも可能である。より具体的には、例えば、輝度向上のために白色(W)光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。 However, one pixel is not limited to a combination of RGB sub-pixels of the three primary colors. That is, it is also possible to add one color or a plurality of color subpixels to the three primary color subpixels to form one pixel. More specifically, for example, at least one sub-pixel that emits white (W) light is added to improve luminance to form one pixel, or at least one that emits complementary color light to expand the color reproduction range. It is also possible to configure one pixel by adding subpixels.
画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向/水平方向)に沿って走査線31−1〜31−mと電源供給線32−1〜32−mとが画素行ごとに配線されている。さらに、列方向(画素列の画素の配列方向/垂直方向)に沿って信号線33−1〜33−nが画素列ごとに配線されている。
The
走査線31−1〜31−mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32−1〜32−mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33−1〜33−nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。
The scanning lines 31-1 to 31 -m are connected to the output ends of the corresponding rows of the writing
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、書込み走査回路40および電源供給走査回路50についても、表示パネル70上に実装することができる。
The
書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際して、走査線31−1〜31−mに順次書込み走査信号WS(WS1〜WSm)を供給することによって画素アレイ部30の各画素20を行単位で順番に走査する(線順次走査)。
The
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccと当該第1電源電位Vccよりも低い第2電源電位Vssで切り替わる電源電位DS(DS1〜DSm)を電源供給線32−1〜32−mに供給する。この電源電位DSのVcc/Vssの切替えにより、画素20の発光制御(発光/非発光の制御)が行なわれる。
The power
信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsのいずれか一方を適宜選択して出力する。ここで、信号出力回路60から選択的に出力される基準電位Vofsは、映像信号の信号電圧Vsigの基準となる電位(例えば、映像信号の黒レベルに相当する電位)である。
The
信号出力回路60は、例えば、周知の時分割駆動方式の回路構成を採る。時分割駆動方式は、セレクタ方式とも呼ばれ、信号供給源であるドライバ(図示せず)の1つの出力端に対して複数の信号線を単位(組)として割り当る。そして、この複数の信号線を時分割にて順次選択する一方、その選択した信号線に対してドライバの出力端ごとに時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する方式である。
For example, the
一例として、カラー表示対応の場合を例に挙げると、隣り合うR,G,Bの3つの画素列を単位とし、ドライバからは1水平期間内にR,G,Bの各映像信号が時系列で信号出力回路60に入力するようにする。信号出力回路60は、R,G,Bの3つの画素列に対応して設けられたセレクタ(選択スイッチ)によって構成され、当該セレクタが時分割にて順次オン動作を行うことで、R,G,Bの各映像信号を対応する信号線に対して時分割で書き込む。
As an example, in the case of color display support, the adjacent R, G, and B pixel columns are used as a unit, and the R, G, and B video signals are time-series from the driver within one horizontal period. The signal is input to the
ここでは、R,G,Bの3つの画素列(信号線)を単位としたが、これに限られるものではない。そして、この時分割駆動方式(セレクタ方式)を採用することで、時分割数をx(xは2以上の整数)とすると、ドライバの出力数および当該ドライバと信号出力回路60、ひいては表示パネル70との間の配線数を、信号線の本数の1/xに削減できる利点がある。
Here, three pixel columns (signal lines) of R, G, and B are used as units, but the present invention is not limited to this. By adopting this time-division driving method (selector method), if the number of time divisions is x (x is an integer of 2 or more), the number of outputs of the driver, the driver and the
信号出力回路60から選択的に出力される信号電圧Vsig/基準電位Vofsは、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して行単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
The signal voltage Vsig / reference potential Vofs selectively output from the
(画素回路)
図2は、本基本例に係る有機EL表示装置10に用いられる画素(画素回路)20の具体的な構成例を示す回路図である。
(Pixel circuit)
FIG. 2 is a circuit diagram showing a specific configuration example of the pixel (pixel circuit) 20 used in the organic EL display device 10 according to this basic example.
図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆる、ベタ配線)された共通電源供給線34にカソード電極が接続されている。
As shown in FIG. 2, the
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ(サンプリングトランジスタ)23および保持容量24を有する構成となっている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
A drive circuit that drives the
なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いることができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるため低コスト化に寄与できる。
Note that when an N-channel TFT is used as the driving
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32−1〜32−m)に接続されている。
The
書込みトランジスタ23は、ゲート電極が走査線31(31−1〜31−m)に接続され、一方の電極(ソース/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。
The
駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
In the
保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。
The
上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたは基準電位Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。
In the
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位(以下、「電源電位」と記述する場合もある)DSが第1電源電位Vccにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持されている信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
When the potential (hereinafter also referred to as “power supply potential”) DS of the power supply line 32 (32-1 to 32-m) DS is at the first power supply potential Vcc, the
駆動トランジスタ22はさらに、電源電位DSが第1電源電位Vccから第2電源電位Vssに切り替わったときは、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。そして、駆動トランジスタ22は、スイッチング動作によって有機EL素子21への駆動電流の供給を停止することで、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
Further, when the power supply potential DS is switched from the first power supply potential Vcc to the second power supply potential Vss, the
このようにして、駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間との割合を制御する(いわゆる、デューティ制御)。このデューティ制御により、1フレーム期間に亘って画素20が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
In this manner, a period during which the
電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vcc,Vssのうち、第1電源電位Vccは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Vssは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Vssは、信号電圧Vsigの基準となる基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくはVofs−Vthよりも十分に低い電位に設定される。
Of the first and second power supply potentials Vcc and Vss selectively supplied from the power
(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22等を含む駆動回路が形成されたガラス基板201上に形成されている。具体的には、ガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子の内、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
(Pixel structure)
FIG. 3 is a cross-sectional view illustrating an example of the cross-sectional structure of the
有機EL素子21は、金属等からなるアノード電極205と、当該アノード電極205上に形成された有機層206と、当該有機層206上に全画素共通に形成された透明導電膜等からなるカソード電極207とから構成されている。アノード電極205は、上記ウインド絶縁膜204の凹部204Aの底部に形成されている。
The
この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。
In the
駆動トランジスタ22は、ゲート電極221と、半導体層222のゲート電極221と対向する部分のチャネル形成領域225と、半導体層222のチャネル形成領域225の両側のドレイン/ソース領域223,224とから構成されている。ソース/ドレイン領域223は、コンタクトホールを介して有機EL素子21のアノード電極205と電気的に接続されている。
The
そして、図3に示すように、駆動トランジスタ22を含む駆動回路が形成されたガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成される。しかる後、パッシベーション膜208を介して封止基板209が接着剤210によって接合され、当該封止基板209によって有機EL素子21が封止されることによって表示パネル70が形成される。
Then, as shown in FIG. 3, the
[基本例に係る有機EL表示装置の回路動作]
次に、本基本例に係る有機EL表示装置10の回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。
[Circuit Operation of Organic EL Display Device According to Basic Example]
Next, the circuit operation of the organic EL display device 10 according to this basic example will be described with reference to the operation explanatory diagrams of FIGS. 5 and 6 based on the timing waveform diagram of FIG.
なお、図5および図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、周知の通り、有機EL素子21は等価容量(寄生容量)Celを持っている。したがって、ここでは、等価容量Celについても図示している。
In the operation explanatory diagrams of FIGS. 5 and 6, the
図4のタイミング波形図には、走査線31の電位(書込み走査信号)WS、電源供給線32の電位(電源電位)DS、信号線33の電位(Vofs/Vsig)、駆動トランジスタ22のゲート電圧Vgおよびソース電圧Vsの変化を示している。
In the timing waveform diagram of FIG. 4, the potential of the scanning line 31 (write scanning signal) WS, the potential of the power supply line 32 (power supply potential) DS, the potential of the signal line 33 (Vofs / Vsig), the gate voltage of the driving
〔前フレームの発光期間〕
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccにあり、また、書込みトランジスタ23が非導通状態にある。
[Light emission period of the previous frame]
In the timing waveform diagram of FIG. 4, the period before time t1 is the light emission period of the
このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図5(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
At this time, the
〔閾値補正準備期間〕
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccから第2電源電位(以下、「低電位」と記述する)Vssに切り替わる。低電位Vssは、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い電位である。
[Threshold correction preparation period]
At time t1, a new frame (current frame) for line sequential scanning is entered. Then, as shown in FIG. 5B, the potential DS of the
ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位(カソード電位)をVcathとする。このとき、低電位VssをVss<Vthel+Vcathとすると、駆動トランジスタ22のソース電圧Vsが低電位Vssにほぼ等しくなるために、有機EL素子21は逆バイアス状態となる。したがって、有機EL素子21は消光する。
Here, the threshold voltage of the
次に、時刻t2で走査線31の電位WSが低電位側から高電位側に遷移することで、図5(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電位Vofsが供給されているために、駆動トランジスタ22のゲート電圧Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電圧Vsは、基準電位Vofsよりも十分に低い電位Vssにある。
Next, when the potential WS of the
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Vssとなる。ここで、Vofs−Vssが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vss>Vthなる電位関係に設定する必要がある。
At this time, the gate-source voltage Vgs of the
このように、駆動トランジスタ22のゲート電圧Vgを基準電位Vofsに、ソース電圧Vsを低電位Vssにそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前段階の準備(閾値補正準備)の処理である。したがって、基準電位Vofsおよび低電位Vssは、駆動トランジスタ22のゲート電圧Vgおよびソース電圧Vsの各初期化電位となる。
As described above, the process of fixing (initializing) the gate voltage Vg of the
〔閾値補正期間〕
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Vssから高電位Vccに切り替わると、駆動トランジスタ22のゲート電圧Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電圧Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電圧Vsが上昇を開始する。
[Threshold correction period]
Next, at time t3, as shown in FIG. 5D, when the potential DS of the
ここでは、駆動トランジスタ22のゲート電圧Vgの初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電圧Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。
Here, with reference to the initialization potential Vofs of the gate voltage Vg of the
なお、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにする必要がある。そのために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
In the period for performing the threshold correction process (threshold correction period), it is necessary to prevent the current from flowing exclusively to the
次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。
Next, at time t4, the potential WS of the
〔信号書込み&移動度補正期間〕
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングし、当該信号電圧Vsigを画素20内に書き込む。
[Signal writing & mobility correction period]
Next, at time t5, as shown in FIG. 6B, the potential of the
この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電圧Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧とキャンセルされる。この閾値キャンセルの原理の詳細については後述する。
By the writing of the signal voltage Vsig by the writing
このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。したがって、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の等価容量Celに流れ込む。このドレイン−ソース間電流Idsにより、有機EL素子21の等価容量Celの充電が開始される。
At this time, the
この等価容量Celの充電により、駆動トランジスタ22のソース電圧Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。ここに、移動度μとは、駆動トランジスタ22のチャネルを構成する半導体薄膜の電子移動度である。
Due to the charging of the equivalent capacitance Cel, the source voltage Vs of the driving
ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率が1(理想値)であると仮定する。この信号電圧Vsigに対する保持電圧Vgsの比率を書込みゲインと呼ぶ場合もある。すると、駆動トランジスタ22のソース電圧VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
Here, it is assumed that the ratio of the holding voltage Vgs of the holding
すなわち、駆動トランジスタ22のソース電圧Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように作用する。換言すれば、ソース電圧Vsの上昇分ΔVは、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、駆動トランジスタ22のソース電圧Vsの上昇分ΔVは負帰還の帰還量となる。
That is, the increase ΔV of the source voltage Vs of the
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この移動度μに対する依存性を打ち消す処理が、駆動トランジスタ22の移動度μの画素ごとのばらつきを補正する移動度補正処理である。
In this way, by applying negative feedback to the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current Ids flowing through the
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。
More specifically, since the drain-source current Ids increases as the signal amplitude Vin (= Vsig−Vofs) of the video signal written to the gate electrode of the
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔVは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
Further, when the signal amplitude Vin of the video signal is constant, the absolute value of the feedback amount ΔV of the negative feedback increases as the mobility μ of the
〔発光期間〕
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
[Light emission period]
Next, at time t7, the potential WS of the
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることによって、駆動トランジスタ22のソース電圧Vsの変動に連動して(追従して)ゲート電圧Vgも変動する。このように、駆動トランジスタ22のゲート電圧Vgがソース電圧Vsの変動に連動して変動する動作を、本明細書では保持容量24によるブートストラップ動作と呼ぶこととする。
Here, when the gate electrode of the driving
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該ドレイン−ソース間電流Idsに応じて有機EL素子21のアノード電位が上昇する。
The gate electrode of the
そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電圧Vsの上昇に他ならない。駆動トランジスタ22のソース電圧Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電圧Vgも連動して上昇する。
When the anode potential of the
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電圧Vgの上昇量はソース電圧Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わる。
At this time, assuming that the bootstrap gain is 1 (ideal value), the amount of increase in the gate voltage Vg is equal to the amount of increase in the source voltage Vs. Therefore, the gate-source voltage Vgs of the
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)および移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。 In the series of circuit operations described above, each processing operation of threshold correction preparation, threshold correction, signal voltage Vsig writing (signal writing), and mobility correction is executed in one horizontal scanning period (1H). Further, the signal writing and mobility correction processing operations are executed in parallel during the period from time t6 to time t7.
なお、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して複数回実行する、いわゆる分割閾値補正を行う駆動法を採ることも可能である。 Here, the case where the driving method in which the threshold value correction process is executed only once is described as an example, but this driving method is only an example and is not limited to this driving method. For example, in addition to the 1H period in which the threshold correction process is performed together with the mobility correction and the signal writing process, a drive that performs so-called divided threshold correction, which is executed a plurality of times divided over a plurality of horizontal scanning periods preceding the 1H period. It is also possible to take the law.
この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって1水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。その結果、閾値補正処理を確実に行うことができる。
By adopting this division threshold correction driving method, even if the time allocated to one horizontal scanning period is shortened due to the increase in the number of pixels associated with higher definition, the threshold correction period is sufficient for a plurality of horizontal scanning periods. Time can be secured. As a result, the threshold correction process can be performed reliably.
(閾値キャンセルの原理)
ここで、駆動トランジスタ22の閾値補正(即ち、閾値キャンセル)の原理について説明する。閾値補正処理は、先述したように、駆動トランジスタ22のゲート電圧Vgの初期化電位Vofsを基準として当該電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって、駆動トランジスタ22のソース電圧Vsを変化させる処理である。
(Threshold cancellation principle)
Here, the principle of threshold correction (that is, threshold cancellation) of the
駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。定電流源として動作することで、有機EL素子21に対して駆動トランジスタ22から、次式(2)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(2)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
The
Ids = (1/2) · μ (W / L) Cox (Vgs−Vth) 2 (2)
Here, W is the channel width of the
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。
FIG. 7 shows characteristics of the drain-source current Ids of the
この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。
As shown in this characteristic diagram, when correction for variation in the threshold voltage Vth of the driving
これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、当該駆動トランジスタ22のゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
On the other hand, when the threshold voltage Vth is Vth2 (Vth2> Vth1), the drain-source current Ids corresponding to the same gate-source voltage Vgs is Ids2 (Ids2 <Ids). That is, when the threshold voltage Vth of the
一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig−Vofs+Vth−ΔVであるために、これを式(2)に代入すると、ドレイン−ソース間電流Idsは、次式(3)で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(3)
On the other hand, in the pixel (pixel circuit) 20 having the above configuration, as described above, the gate-source voltage Vgs of the driving
Ids = (1/2) · μ (W / L) Cox (Vsig−Vofs−ΔV) 2
...... (3)
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、駆動トランジスタ22の閾値電圧Vthが画素ごとに変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。
That is, the term of the threshold voltage Vth of the
(移動度補正の原理)
続いて、駆動トランジスタ22の移動度補正の原理について説明する。移動度補正処理は、先述したように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた補正量ΔVで駆動トランジスタ22のゲート−ソース間の電位差に負帰還をかける処理である。この移動度補正処理により、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。
(Principle of mobility correction)
Next, the principle of mobility correction of the
図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
FIG. 8 shows a characteristic curve in a state where a pixel A having a relatively high mobility μ of the driving
画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに対して同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、移動度μの補正を何ら行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
Consider a case where, for example, the same level of signal amplitude Vin (= Vsig−Vofs) is written to both the pixels A and B in the gate electrode of the
ここで、先述した式(2)のトランジスタ特性式から明らかなように、移動度μが相対的に大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μが相対的に大きな画素Aの帰還量ΔV1は、移動度μが相対的に小さな画素Bの帰還量ΔV2に比べて大きい。 Here, as is clear from the transistor characteristic equation of the equation (2) described above, the drain-source current Ids increases when the mobility μ is relatively large. Therefore, the feedback amount ΔV in the negative feedback increases as the mobility μ increases. As shown in FIG. 8, the feedback amount ΔV1 of the pixel A having a relatively large mobility μ is larger than the feedback amount ΔV2 of the pixel B having a relatively small mobility μ.
そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。
Therefore, by applying negative feedback to the gate-source voltage Vgs with the feedback amount ΔV corresponding to the drain-source current Ids of the
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。 Specifically, when the feedback amount ΔV1 is corrected in the pixel A having a high mobility μ, the drain-source current Ids greatly decreases from Ids1 ′ to Ids1. On the other hand, since the feedback amount ΔV2 of the pixel B having a low mobility μ is small, the drain-source current Ids decreases from Ids2 ′ to Ids2, and does not decrease that much. As a result, since the drain-source current Ids1 of the pixel A and the drain-source current Ids2 of the pixel B are substantially equal, the variation in mobility μ from pixel to pixel is corrected.
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。 In summary, when there are a pixel A and a pixel B having different mobility μ, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility μ. That is, the larger the mobility μ, the larger the feedback amount ΔV, and the larger the amount of decrease in the drain-source current Ids.
したがって、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還をかける処理が移動度補正処理となる。
Therefore, by applying negative feedback to the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current Ids of the driving
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
Here, in the pixel (pixel circuit) 20 shown in FIG. 2, the relationship between the signal potential (sampling potential) Vsig of the video signal and the drain-source current Ids of the
図9において、(A)は閾値補正処理および移動度補正処理を共に行わない場合、(B)は移動度補正処理を行わず、閾値補正処理のみを行った場合、(C)は閾値補正処理および移動度補正処理を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正処理および移動度補正処理を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン−ソース間電流Idsに画素A,B間で大きな差が生じることになる。 In FIG. 9, (A) does not perform both threshold correction processing and mobility correction processing, (B) does not perform mobility correction processing, and performs only threshold correction processing, and (C) illustrates threshold correction processing. And mobility correction processing are both performed. As shown in FIG. 9A, when neither the threshold correction process nor the mobility correction process is performed, the drain-source current is caused by variations in the threshold voltage Vth and the mobility μ for each of the pixels A and B. A large difference is generated between the pixels A and B in Ids.
これに対して、閾値補正処理のみを行った場合は、図9(B)に示すように、ドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正処理および移動度補正処理を共に行うことで、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができる。したがって、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
On the other hand, when only the threshold correction processing is performed, as shown in FIG. 9B, although the variation in the drain-source current Ids can be reduced to some extent, the variation in the mobility μ for each of the pixels A and B. The difference between the drain-source currents Ids between the pixels A and B due to the above remains. Then, by performing both the threshold correction process and the mobility correction process, as shown in FIG. 9C, between the pixels A and B due to the variation of the threshold voltage Vth and the mobility μ for each pixel A and B. The difference between the drain-source currents Ids can be almost eliminated. Therefore, the luminance variation of the
また、図2に示した画素20は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
Further, the
すなわち、有機EL素子21のI−V特性の経時変化に伴って駆動トランジスタ22のソース電圧Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができる。したがって、有機EL素子21に流れる電流は変化せず一定となる。その結果、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
That is, even if the source voltage Vs of the
(補助容量の必要性について)
図2の画素回路において、保持容量24の容量値をCcs、駆動トランジスタ22のゲート−ソース間の寄生容量の容量値をCgs、有機EL素子21の等価容量の容量値をCelとする。このとき、映像信号の信号電圧Vsigを書き込むときの書込みゲインGは次式(4)で与えられる。
G=1−{(Ccs+Cgs)/(Ccs+Cgs+Cel)} …(4)
上式(4)から明らかなように、有機EL素子21の等価容量の容量値Celが大きければ大きいほど、書込みゲインGは1(理想値)に近づくことがわかる。
(About the need for auxiliary capacity)
In the pixel circuit of FIG. 2, the capacitance value of the
G = 1-{(Ccs + Cgs) / (Ccs + Cgs + Cel)} (4)
As is clear from the above equation (4), it can be seen that the larger the capacitance value Cel of the equivalent capacitance of the
一方、近年、表示装置の高精細化に伴って画素20が益々微細化される傾向にある。画素20が微細化されると、必然的に有機EL素子21のサイズも小さくなる。すると、有機EL素子21の等価容量の容量値Celが小さくなる。その結果、上記式(4)から明らかなように、書込みゲインGが低下する。
On the other hand, in recent years, the
前にも述べたように、有機EL素子21の容量不足を補うために、有機EL素子21のアノード電極と固定電位ノードとの間に補助容量を付加する方策が採られる。補助容量を付加することにより、当該補助容量の容量値をCsubとすると、書込みゲインGは次式(5)で与えられる。
G=1−{(Ccs+Cgs)/(Ccs+Cgs+Cel+Csub)}
…(5)
As described above, in order to compensate for the capacity shortage of the
G = 1-{(Ccs + Cgs) / (Ccs + Cgs + Cel + Csub)}
... (5)
上式(5)から明らかなように、有機EL素子21のアノード電極と固定電位ノードとの間に補助容量を付加することで、有機EL素子21のサイズが小さくても、書込みゲインGを高めることができる。加えて、補助容量は有機EL素子21の容量不足を補うことで、映像信号の信号電圧Vsigの書込み時における駆動トランジスタ22のソース電圧Vsの上昇を抑える作用を為す。
As apparent from the above equation (5), by adding an auxiliary capacitance between the anode electrode of the
この補助容量の作用により、保持容量24に書き込まれた映像信号の信号電圧Vsigの振幅のロス、即ち駆動トランジスタ22のゲート−ソース間電圧Vgsの減少がなくなるために、駆動トランジスタ22の駆動電圧を確保できる。すなわち、入力された映像信号の信号電圧Vsigの振幅に応じた駆動電圧で有機EL素子21を駆動できる。その結果、映像信号の信号電圧Vsigの振幅に対応した発光輝度を得ることができる。
Due to the action of the auxiliary capacitor, the loss of the amplitude of the signal voltage Vsig of the video signal written in the holding
また、先述した移動度補正処理において、駆動トランジスタ22のソース電圧Vsの収束電圧は、閾値補正処理のときとは異なり一定ではない。何故なら、移動度補正処理時の駆動トランジスタ22のゲート電圧Vgが信号電圧Vsigであることと、有機EL素子21をその閾値電圧Vthel以下で動作させるために、移動度補正時間を短く設定する必要があるからである。因みに、閾値補正処理では、駆動トランジスタ22の初期化電圧Vofsに対してソース電圧Vsの収束電圧は、当該初期化電圧Vofsよりも駆動トランジスタ22の閾値電圧Vthだけ低い一定電圧(=Vofs−Vth)となる。
In the mobility correction process described above, the convergence voltage of the source voltage Vs of the
白表示時の移動度補正処理についてさらに考える。移動度補正期間中は有機EL素子21のアノード電圧(駆動トランジスタ22のソース電圧Vs)を、カソード電圧Vcathと有機EL素子21の閾値電圧Vthelとの和(Vcath+Vthel)以下にする必要がある。
Consider further the mobility correction processing during white display. During the mobility correction period, the anode voltage of the organic EL element 21 (source voltage Vs of the driving transistor 22) needs to be equal to or lower than the sum (Vcath + Vthel) of the cathode voltage Vcath and the threshold voltage Vthel of the
ここで、有機EL素子21の持つ寄生容量(等価容量)の容量値Celが小さければ小さいほど、白表示時の必要な駆動電流が大きければ大きいほど、駆動トランジスタ22のソース電圧Vsの上昇が早くなる。そのため、移動度補正処理が確実に行われるようにするためには移動度補正時間をより短くする必要がある。
Here, the smaller the capacitance value Cel of the parasitic capacitance (equivalent capacitance) of the
移動度補正時間tは、次式(6)で与えられる。
t=(Ccs+Cel)・ΔVs/Ids …(6)
ここで、ΔVsは移動度補正動作における駆動トランジスタ22のソース電圧Vsの上昇量であり、Idsは移動度補正時に流れる電流である。上式(6)から明らかなように、移動度補正時の電流Idsが大きければ大きいほど移動度補正時間tが短くなり、有機EL素子21の等価容量の容量値Celが大きければ大きいほど移動度補正時間tが長くなる。
The mobility correction time t is given by the following equation (6).
t = (Ccs + Cel) · ΔVs / Ids (6)
Here, ΔVs is an increase amount of the source voltage Vs of the driving
移動度補正時間tが短いと、当該移動度補正時間tの制御が難しくなる。移動度補正時間tを長くすべく、有機EL素子21の等価容量の容量値Celを大きくするために、有機EL素子21のサイズを大きくするにも、画素20の開口率の関係から限界がある。このような観点からも、有機EL素子21のアノード電極と固定電位ノードとの間に補助容量を付加して、有機EL素子21の容量不足を補うことが必要になる。
If the mobility correction time t is short, it becomes difficult to control the mobility correction time t. To increase the capacitance value Cel of the equivalent capacitance of the
また、前にも述べたように、有機EL素子21の発光効率が発光色ごとに異なることによって駆動トランジスタ22のサイズ(駆動能力)が発光色ごとに異なる。したがって、有機EL素子21と補助容量の合成容量値が一定だと、発光色によって移動度補正時間tに違いが生じる。発光色に関係なく移動度補正時間tを一定にするためには、補助容量の容量値Csubを発光色によって変える必要がある。
Further, as described above, the size (driving capability) of the
すなわち、画素20に付加する補助容量の容量値Csubは、有機EL素子21の発光色ごとに異なる。一例として、カラー画像を形成する単位となる1つの画素が、R(赤)G(緑)B(青)の3つの画素(副画素)からなる場合を例に挙げると、R,G,Bの画素で補助容量の容量値Csubが異なるということである。
That is, the capacitance value Csub of the auxiliary capacitor added to the
(補助容量のレイアウト)
表示装置の大型化に対応して有機EL素子21の必要な駆動電流が大きくなると、発光色ごとの有機EL素子21の寄生容量Celの差もより大きくなってしまう。そのため、画素20に付加する補助容量のサイズは非常に大きなものとなる。このような大きなサイズの補助容量をレイアウトするには、一例として、図10に示すような画素レイアウトがとられる。
(Auxiliary capacity layout)
When the required drive current of the
すなわち、RGBの3つ画素(副画素)を単位として繰返し配列されるカラー配列において、水平方向において隣接する2つの画素同士を、当該2つの画素の境界線Oに関して線対称な画素レイアウトとする。このような画素レイアウト構造を採ることにより、画素列ごとに垂直方向に配線される信号線33R,33G,33Bが、境界線O側の辺と反対側の辺に沿って延在することになる。
That is, in a color array that is repeatedly arranged in units of three RGB pixels (sub-pixels), two pixels that are adjacent in the horizontal direction have a pixel layout that is line-symmetric with respect to a boundary line O between the two pixels. By adopting such a pixel layout structure, the
その結果、図10に示すように、境界線O側の辺の近傍に信号線33R,33G,33Bが存在しないことになるために、補助容量25を2つの画素間に跨って隣接画素の領域にも作成可能になる。そして、補助容量25を2つの画素間に跨って形成できることで、大きなサイズの補助容量25をレイアウトすることが可能になる。図10には、一例として、B画素用の補助容量25Bについて示している。
As a result, as shown in FIG. 10, since the
(補助容量を2つの画素に跨ってレイアウトする場合の不具合)
ここで、補助容量25を2つの画素に跨ってレイアウトする場合の一般的な構造について説明する。図11は、図10のA−A´線に沿った断面図である。
(Problems when laying out an auxiliary capacitor across two pixels)
Here, a general structure when the auxiliary capacitor 25 is laid out over two pixels will be described. FIG. 11 is a cross-sectional view taken along line AA ′ of FIG.
図11において、ガラス基板301(図3のガラス基板201に相当)上に第1の金属層302が、自画素(本例では、Bの画素)と同一画素行で隣接する隣接画素(本例では、Rの画素)との2つの画素に跨って設けられている。この第1の金属層302は、図3の駆動トランジスタ22のゲート電極221が形成される層と同じ層にレイアウトされている。
In FIG. 11, a first metal layer 302 on a glass substrate 301 (corresponding to the
第1の金属層302上には、絶縁膜303を介して第2の金属層304が第1の金属層302と対向するように設けられている。これにより、第1,第2の金属層302,304間にBの画素の補助容量25Bが形成される。第2の金属層304は、図3の駆動トランジスタ22のソース電極やドレイン電極が形成される層と同じ層にレイアウトされている。絶縁膜303は、図3の絶縁膜202に相当する。
A second metal layer 304 is provided on the first metal layer 302 so as to face the first metal layer 302 with an insulating
第2の金属層304上には、絶縁平坦化膜305(図3の絶縁平坦化膜203に相当)を介してカソード補助電極306が設けられている。このカソード補助電極306と同じ層には、B,R画素に属する有機EL素子21の各アノード電極307B,307R(図3のアノード電極205に相当)が設けられている。ここで、画素レイアウトの関係上、アノード電極307B,307Rの一部が絶縁平坦化膜305を挟んで第2の金属層304と対向している。
A cathode auxiliary electrode 306 is provided on the second metal layer 304 via an insulating flattening film 305 (corresponding to the insulating flattening film 203 in FIG. 3). In the same layer as the cathode auxiliary electrode 306, anode electrodes 307B and 307R (corresponding to the anode electrode 205 in FIG. 3) of the
第1,第2の金属層302,304間に形成される補助容量25は、有機EL素子21のアノード電極と固定電位ノードとの間に接続される。先述した基本形に係る有機EL表示装置10では、画素回路における固定電位ノードは、有機EL素子21のカソード電極に対してカソード電位Vcathを全画素共通に供給する共通電源供給線(カソード電源配線)34である。
The auxiliary capacitor 25 formed between the first and second metal layers 302 and 304 is connected between the anode electrode of the
したがって、図12に示すように、補助容量25は、有機EL素子21のアノード電極と共通電源供給線34との間に接続されることになる。また、有機EL素子21のアノード電極は駆動トランジスタ22のソース電極と接続されている。したがって、補助容量25を形成する第1の金属層302を共通電源供給線34と電気的に接続し、第2の金属層304を駆動トランジスタ22のソース電極と電気的に接続するのが一般的である。
Therefore, as shown in FIG. 12, the auxiliary capacitor 25 is connected between the anode electrode of the
ここで、上述したようにして形成される補助容量25を、図10に示すような画素レイアウト、即ち補助容量25を隣接する2つの画素(副画素)に跨って形成する画素レイアウトに適用する場合を考える。この場合、図11に示すように、B画素(自画素)の補助容量25Bは、隣接画素に属する有機EL素子21のアノード電極307Rの下にもレイアウトされることとなる。
Here, when the auxiliary capacitor 25 formed as described above is applied to a pixel layout as shown in FIG. 10, that is, the auxiliary capacitor 25 is formed across two adjacent pixels (sub-pixels). think of. In this case, as shown in FIG. 11, the
このレイアウトは、隣接画素のアノード電極307Rの下に、自画素のアノード電極307Bと電気的に接続された第2の金属層304が配置されていることを意味する。そして、隣接画素のアノード電極307Rの一部と第2の金属層304とが絶縁平坦化膜305を挟んで対向することで、図13の等価回路に示すように、自画素のアノード電極と隣接画素のアノード電極との間に不要な寄生容量Cxが形成される。
This layout means that the second metal layer 304 electrically connected to the anode electrode 307B of the own pixel is disposed under the anode electrode 307R of the adjacent pixel. Then, a part of the anode electrode 307R of the adjacent pixel and the second metal layer 304 are opposed to each other with the insulating
前にも述べたように、隣接する2つの画素のアノード電極間に寄生容量Cxが介在すると、自画素(Bの画素)の発光状態が隣接画素(Rの画素)の発光状態に影響を及ぼすという問題が発生する。具体的には、例えばB画素が高階調表示で隣接画素が低階調表示の場合、B画素のアノード電位の上昇が寄生容量Cxによるカップリングによって隣接画素のアノード電位に影響を与える。その結果、隣接画素では低階調表示が正常に行われないという不具合が発生する。 As described above, when the parasitic capacitance Cx is interposed between the anode electrodes of two adjacent pixels, the light emission state of the own pixel (B pixel) affects the light emission state of the adjacent pixel (R pixel). The problem occurs. Specifically, for example, when the B pixel is displayed with high gradation and the adjacent pixel is displayed with low gradation, an increase in the anode potential of the B pixel affects the anode potential of the adjacent pixel due to coupling by the parasitic capacitance Cx. As a result, there is a problem that low gradation display is not normally performed in adjacent pixels.
そこで、本発明は、補助容量25を2つの画素間に跨って形成するに当たって、2つの画素に属する各有機EL素子のアノード電極間に寄生容量Cxが発生(介在)しないようにするための画素レイアウト構造を提供する。以下に、本発明の実施例について具体的に説明する。
Therefore, in the present invention, when the auxiliary capacitor 25 is formed across two pixels, the pixel for preventing the parasitic capacitance Cx from being generated (intervened) between the anode electrodes of the organic EL elements belonging to the two pixels. Provide a layout structure. Examples of the present invention will be specifically described below.
<2.実施例>
図14は、本発明の実施例に係る画素レイアウト構造の断面構造を示す断面図であり、図10のA−A´線に沿った断面構造を示している。図14において、図11と同等部分には同一符号を付して示している。ここでは、一例として、Bの画素を自画素、Rの画素を隣接画素としている。
<2. Example>
FIG. 14 is a cross-sectional view showing a cross-sectional structure of a pixel layout structure according to an embodiment of the present invention, and shows a cross-sectional structure along the line AA ′ of FIG. In FIG. 14, the same components as those in FIG. 11 are denoted by the same reference numerals. Here, as an example, the B pixel is the own pixel and the R pixel is the adjacent pixel.
図14において、ガラス基板301上に第1の金属層302が、自画素と同一画素行で隣接する隣接画素との2つの画素に跨って設けられている。この第1の金属層302上には、絶縁膜303を介して第2の金属層304が第1の金属層302と対向するように設けられている。これにより、第1,第2の金属層302,304間にBの画素の補助容量25Bが形成される。
In FIG. 14, a first metal layer 302 is provided on a glass substrate 301 so as to straddle two pixels, which are adjacent pixels in the same pixel row as the self pixel. On the first metal layer 302, a second metal layer 304 is provided so as to face the first metal layer 302 with an insulating
ここで、補助容量25Bの容量値は、第1の金属層302と第2の金属層304との対向する部分の面積の大きさに比例し、両金属層302,304間の距離に反比例する。したがって、補助容量25Bを2つの画素に跨ってレイアウトする、即ち第1,第2の金属層302,304を2つの画素に跨って形成することで、両金属層302,304の対向面積を大きく確保することができるために、補助容量25Bの容量値を大きく設定できることになる。
Here, the capacitance value of the
第2の金属層304上には、絶縁平坦化膜305を介してカソード補助電極306が設けられている。カソード補助電極306と同じ層には、B,R画素に属する有機EL素子21の各アノード電極307B,307Rが設けられている。ここで、画素の微細化を図る関係上、アノード電極307B,307Rの一部が絶縁平坦化膜305を挟んで第2の金属層304と対向するレイアウトとならざるを得ない。
A cathode auxiliary electrode 306 is provided on the second metal layer 304 with an insulating
基本的に、図11の場合と同様の構造を採る上記構成の画素レイアウト構造において、本実施例では、第1の金属層302をBの画素の有機EL素子21Bのアノード電極に、第2の金属層304を固定電位ノードにそれぞれ電気的に接続する構成を採っている。すなわち、図11の場合には第2の金属層304の電位をBの画素のアノード電位としているのに対して、本実施例では第2の金属層304の電位を固定電位としている。
Basically, in the pixel layout structure having the above-described structure that adopts the same structure as that of FIG. 11, in this embodiment, the first metal layer 302 is used as the anode electrode of the
ここで、先述した基本形に係る有機EL表示装置10では、画素回路における固定電位ノードは、有機EL素子21のカソード電極が全画素共通に接続される共通電源供給線34である。したがって、本実施例では、第2の金属層304の接続先の固定電位ノードが共通電源供給線34となる。ただし、共通電源供給線34以外に固定電位ノードを持つ画素回路の場合には、第2の金属層304の接続先は共通電源供給線34に限られない。
Here, in the organic EL display device 10 according to the basic form described above, the fixed potential node in the pixel circuit is the common
第2の金属層304の電位が固定電位であることで、第2の金属層304の一部と、当該一部と絶縁平坦化膜305を挟んで対向するBの画素のアノード電極307の一部との間にも容量25B´が形成される。ここで、第1の金属層302がBの画素に属する有機EL素子21Bのアノード電極に電気的に接続されていることから、補助容量25Bに対して容量25B´は並列関係にある。したがって、補助容量25Bと容量25B´の合成容量値がBの画素の補助容量の容量値となる。
When the potential of the second metal layer 304 is a fixed potential, a part of the second metal layer 304 and one of the anode electrodes 307 of the B pixel facing the part with the insulating
上述したように、第1の金属層302を有機EL素子21Bのアノード電極307Bと電気的に接続する一方、第2の金属層304の電位を固定電位とすることで、2つの画素のアノード電極307B,307R間に寄生容量Cxが発生しなくなる。具体的には、第2の金属層304の一部と、当該一部と対向するR画素のアノード電極307Rの一部との間に形成される寄生容量Cxは、図15の等価回路に示すように、R画素の有機EL素子21Rに対して電気的に並列に存在することになる。
As described above, the first metal layer 302 is electrically connected to the anode electrode 307B of the
このときの寄生容量Cxは、Rの画素の補助容量25Rの容量値を増やす方向に作用する。これにより、Rの画素の補助容量25Rのサイズを、寄生容量Cxの分だけ小さくすることができる。 The parasitic capacitance Cx at this time acts to increase the capacitance value of the auxiliary capacitance 25R of the R pixel. As a result, the size of the auxiliary capacitor 25R of the R pixel can be reduced by the amount of the parasitic capacitance Cx.
各色の画素に属する有機EL素子のアノード電極間に不要な寄生容量Cxが発生しないことで、隣接画素(本例では、Rの画素)の発光状態に自画素(本例では、Bの画素)の発光状態の影響が及ばないようにすることができる。具体的には、例えばB画素が高階調表示で隣接画素が低階調表示の場合に、両画素のアノード電極間に寄生容量Cxが介在しないために、自画素のアノード電位の上昇の影響が隣接画素のアノード電位に及ぶことはない。 Since unnecessary parasitic capacitance Cx does not occur between the anode electrodes of the organic EL elements belonging to the pixels of each color, the self-pixel (B pixel in this example) is brought into the light emission state of the adjacent pixel (R pixel in this example). It is possible to prevent the influence of the light emission state. Specifically, for example, when the B pixel is in a high gradation display and the adjacent pixel is in a low gradation display, the parasitic capacitance Cx is not interposed between the anode electrodes of both pixels. It does not reach the anode potential of the adjacent pixel.
なお、本実施例では、第2の金属層304の全体の電位を固定電位にするとしたが、これは一例に過ぎない。例えば、第2の金属層304のR画素のアノード電極307Rとの対向部分を第2の金属層304本体と電気的に分離し、少なくとも当該対向部分の電位を固定電位としても、2つの画素のアノード電極307B,307R間に寄生容量Cxが発生しないようにすることができる。 In this embodiment, the entire potential of the second metal layer 304 is set to a fixed potential, but this is only an example. For example, even if the portion of the second metal layer 304 facing the anode electrode 307R of the R pixel is electrically separated from the second metal layer 304 main body and at least the potential of the facing portion is set to a fixed potential, It is possible to prevent the parasitic capacitance Cx from being generated between the anode electrodes 307B and 307R.
このとき、図11の場合と同様に、第2の金属層304本体をB画素のアノード電極と電気的に接続することで、カソード補助電極306と第2の金属層304本体の対向部分との間に、補助容量25Bに対して並列接続される容量25B´が形成される。この場合は、第1の金属層302は、図11の場合と同様に、共通電源供給線34と電気的に接続されることになる。
At this time, as in the case of FIG. 11, the second metal layer 304 main body is electrically connected to the anode electrode of the B pixel, so that the cathode auxiliary electrode 306 and the opposite portion of the second metal layer 304 main body are in contact with each other. A
一方、先述したように、第2の金属層304の全体の電位をカソード電位Vcathに固定する構成を採る場合には、次のような作用効果を得ることもできる。すなわち、第2の金属層304をカソード電位Vcathを与えるカソード電源配線(共通電源供給線34)として、第1の金属層302に比べて低抵抗の金属材料を用いてレイアウトすることで、当該カソード電源配線の低抵抗化を実現できる。しかも、カソード補助電極306をレイアウトする必要がなくなる。これにより、画素の開口率を大きくすることができるために、その分だけ有機EL素子21の長寿命化を実現できる。
On the other hand, as described above, when adopting a configuration in which the entire potential of the second metal layer 304 is fixed to the cathode potential Vcath, the following effects can be obtained. In other words, the second metal layer 304 is laid out using a metal material having a lower resistance than the first metal layer 302 as a cathode power supply wiring (common power supply line 34) for applying the cathode potential Vcath. The resistance of the power supply wiring can be reduced. In addition, it is not necessary to lay out the cathode auxiliary electrode 306. Thereby, since the aperture ratio of the pixel can be increased, the life of the
<3.応用例>
上記実施例では、図10に示すように、画素の色の組み合わせに関係なく、同一画素行上で隣り合う2つの画素を単位として、当該2つの画素が境界線Oに関して線対称な画素レイアウトに適用するとした。これに対し、本応用例においては、図16に示すように、カラー画像を形成する単位となる1画素を構成する複数の副画素(本例では、RGBの副画素)を単位とし、特定の色の画素(副画素)を反転させた画素レイアウトに適用するものとする。
<3. Application example>
In the above embodiment, as shown in FIG. 10, regardless of the combination of the pixel colors, a pixel layout in which the two pixels are line-symmetric with respect to the boundary line O in units of two adjacent pixels on the same pixel row. I applied. On the other hand, in this application example, as shown in FIG. 16, a plurality of sub-pixels (in this example, RGB sub-pixels) constituting one pixel as a unit for forming a color image are used as a unit. It is assumed that the present invention is applied to a pixel layout in which color pixels (sub-pixels) are inverted.
本応用例では、一例として、RGBの3つの画素のうちのBの画素を反転することで、同一画素行上で隣り合うG,Bの2つの画素がその境界線Oに関して線対称となる画素レイアウトとしている。すなわち、Bの画素を自画素とし、他の同じ色の画素であるGの画素を隣接画素として線対称な画素レイアウトになっている。 In this application example, as an example, a pixel in which two of G and B adjacent to each other on the same pixel row are line-symmetric with respect to the boundary line O by inverting the B pixel of the three RGB pixels. It has a layout. That is, the pixel layout is symmetrical with the B pixel as its own pixel and the G pixel, which is another pixel of the same color, as an adjacent pixel.
補助容量25を含む画素レイアウトの構造については、先述した実施例の場合と基本的に同じである。すなわち、第2の金属層304のR画素のアノード電極307Rとの少なくとも対向部分の電位を固定電位とすることで、2つの画素のアノード電極307B,307R間に寄生容量Cxが発生(介在)しないようにする。 The structure of the pixel layout including the auxiliary capacitor 25 is basically the same as that in the above-described embodiment. That is, by setting the potential of at least the portion of the second metal layer 304 facing the anode electrode 307R of the R pixel to a fixed potential, no parasitic capacitance Cx is generated (intervened) between the anode electrodes 307B and 307R of the two pixels. Like that.
先述した実施例の場合のように、図10に示す画素レイアウトに本発明を適用すると、R,Gは偶数/奇数ラインの色ごとに、有機EL素子21のアノード電極と固定電位ノードとの間に寄生容量Cxが付加されることになる。これにより、偶数/奇数ラインで輝度が変わってしまう可能性がある。これに対して、図16に示す画素レイアウトに本発明を適用することで、特定の画素(本例では、Gの画素)のみに寄生容量Cxが付加されることになるために、ラインごとに輝度が変わるということがなくなる。
When the present invention is applied to the pixel layout shown in FIG. 10 as in the above-described embodiment, R and G are provided between the anode electrode and the fixed potential node of the
<4.変形例>
上記実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタ(Tr)を有する2Tr構成の場合を例に挙げて説明したが、本発明はこの2Tr構成への適用に限られるものではない。
<4. Modification>
In the above-described embodiment, the drive circuit of the
2Tr以外には、例えば、有機EL素子21の発光/非発光を制御するトランジスタを有したり、駆動トランジスタ22のゲート電極に基準電位Vofsを選択的に書き込むスイッチングトランジスタを有したりする画素構成など、種々の画素構成のものが考えられる。
Other than 2Tr, for example, a pixel configuration that includes a transistor that controls light emission / non-light emission of the
また、上記実施形態では、隣接する2つの画素が当該2つの画素の境界線Oに関して線対称な画素レイアウトの場合を例に挙げたが、2つの画素に跨って補助容量25を形成可能な画素レイアウトであれば、線対称な画素レイアウトに限られるものではない。 In the above embodiment, the case where the two adjacent pixels have a pixel layout that is line-symmetric with respect to the boundary line O between the two pixels has been described as an example. However, the pixel that can form the auxiliary capacitor 25 across the two pixels. The layout is not limited to a line-symmetric pixel layout.
さらに、上記実施形態では、画素の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
Furthermore, in the above embodiment, the case where the present invention is applied to an organic EL display device using an organic EL element as the electro-optical element of the pixel has been described as an example, but the present invention is not limited to this application example. Specifically, the present invention relates to a display device using a current-driven electro-optical element (light-emitting element) such as an inorganic EL element, an LED element, a semiconductor laser element, or the like whose emission luminance changes according to the current value flowing through the device. Applicable to all.
<5.適用例>
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<5. Application example>
The display device according to the present invention described above can be applied to display devices of electronic devices in various fields that display video signals input to electronic devices or video signals generated in electronic devices as images or videos. Is possible.
本発明による表示装置によれば、レーザーアニールによるTFT特性を一定とすることができるために、スジのない均一な画質を得ることができる。したがって、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、当該電子機器の表示装置の表示品質の向上を図ることができる。 According to the display device of the present invention, since the TFT characteristics by laser annealing can be made constant, uniform image quality without streaks can be obtained. Therefore, by using the display device according to the present invention as a display device of an electronic device in any field, the display quality of the display device of the electronic device can be improved.
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。 The display device according to the present invention includes a module-shaped one having a sealed configuration. An example of the module shape is a display module formed by attaching a facing portion such as transparent glass to the pixel array portion. The transparent facing portion may be provided with a color filter, a protective film, etc., and further the above-described light shielding film. Note that the display module may be provided with a circuit unit for inputting / outputting a signal to the pixel array unit from the outside, an FPC (flexible printed circuit), and the like.
以下に、本発明が適用される電子機器の具体例について説明する。一例として、図17〜図21に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。 Specific examples of electronic devices to which the present invention is applied will be described below. As an example, the present invention can be applied to various electronic devices shown in FIGS. 17 to 21, for example, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, and a display device such as a video camera. .
図17は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含んでいる。そして、映像表示画面部101として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。 FIG. 17 is a perspective view showing an appearance of a television set to which the present invention is applied. The television set according to this application example includes a video display screen unit 101 including a front panel 102, a filter glass 103, and the like. And the television set which concerns on this application example is produced by using the display apparatus by this invention as the video display screen part 101. FIG.
図18は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含んでいる。そして、表示部112として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。 18A and 18B are perspective views showing the appearance of a digital camera to which the present invention is applied. FIG. 18A is a perspective view seen from the front side, and FIG. 18B is a perspective view seen from the back side. The digital camera according to this application example includes a flash light emitting unit 111, a display unit 112, a menu switch 113, a shutter button 114, and the like. Then, by using the display device according to the present invention as the display unit 112, the digital camera according to this application example is manufactured.
図19は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するときに操作されるキーボード122、画像を表示する表示部123等を含んでいる。そして、表示部123として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。 FIG. 19 is a perspective view showing an external appearance of a notebook personal computer to which the present invention is applied. A notebook personal computer according to this application example includes a main body 121 including a keyboard 122 that is operated when characters and the like are input, a display unit 123 that displays an image, and the like. Then, by using the display device according to the present invention as the display unit 123, the notebook personal computer according to this application example is manufactured.
図20は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含んでいる。そして、表示部134として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。 FIG. 20 is a perspective view showing the appearance of a video camera to which the present invention is applied. The video camera according to this application example includes a main body 131, a lens 132 for shooting an object on a side facing forward, a start / stop switch 133 at the time of shooting, a display unit 134, and the like. Then, by using the display device according to the present invention as the display unit 134, the video camera according to this application example is manufactured.
図21は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。 FIG. 21 is an external view showing a mobile terminal device to which the present invention is applied, for example, a mobile phone, in which (A) is a front view in an open state, (B) is a side view thereof, and (C) is closed. (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view.
本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
A cellular phone according to this application example includes an upper casing 141, a lower casing 142, a connecting portion (here, a hinge portion) 143, a display 144, a sub-display 145, a picture light 146, a camera 147, and the like. Then, by using the display device according to the present invention as the display 144 or the sub display 145, the mobile phone according to this application example is manufactured.
10…有機EL表示装置、20,20A…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、25…補助容量、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n,33R,33G,33B)…信号線、34…共通電源供給線、40…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル、WS(WS1〜WSm)…走査線の電位(書込み走査信号)、DS(DS1〜DSm)…電源供給線の電位(電源電位)
DESCRIPTION OF SYMBOLS 10 ... Organic
Claims (8)
基板上に自画素と同一画素行上で隣接する隣接画素との2つの画素に跨って設けられた第1の金属層と、
前記第1の金属層に対して絶縁膜を介して対向して設けられ、当該第1の金属層との間に前記補助容量を形成する第2の金属層とを有し、
前記第2金属層における少なくとも前記隣接画素に属する前記電気光学素子のアノード電極と対向する金属部分の電位が固定電位になっている
表示装置。 An electro-optical element; a writing transistor for writing a video signal; a driving transistor for driving the electro-optical element in accordance with the video signal written by the writing transistor; and a gate electrode and a source electrode of the driving transistor. Pixels having a storage capacitor that is connected and holds the video signal written by the writing transistor and an auxiliary capacitor connected between the anode electrode of the electro-optic element and a fixed potential node are arranged in a matrix. ,
A first metal layer provided across two pixels of an adjacent pixel on the same pixel row as the own pixel on the substrate;
A second metal layer provided opposite to the first metal layer via an insulating film and forming the auxiliary capacitance with the first metal layer;
The display device in which a potential of a metal portion facing at least an anode electrode of the electro-optic element belonging to the adjacent pixel in the second metal layer is a fixed potential.
前記第2の金属層は前記第1の金属層に比べて低抵抗の材料からなり、前記カソード電位を全画素に対して共通に供給する
請求項1記載の表示装置。 The fixed potential is a cathode potential applied to the cathode electrode of the electro-optic element,
The display device according to claim 1, wherein the second metal layer is made of a material having a resistance lower than that of the first metal layer and supplies the cathode potential to all pixels in common.
請求項1記載の表示装置。 The display device according to claim 1, wherein the self pixel has a pixel layout that is line-symmetric with respect to a boundary line between the adjacent pixel and the two pixels.
請求項3記載の表示装置。 The self-pixel is a sub-pixel of one color among a plurality of sub-pixels constituting one pixel that is a unit forming a color image, and a pixel layout that is line-symmetric with another sub-pixel of the same color as the adjacent pixel The display device according to claim 3.
請求項1記載の表示装置。 The pixel has a function of mobility correction processing for correcting the mobility of the driving transistor by applying negative feedback to the potential difference between the gate and the source of the driving transistor with a correction amount corresponding to the current flowing through the driving transistor. The display device according to claim 1.
請求項5記載の表示装置。 The display device according to claim 5, wherein the mobility correction processing is performed in parallel with the writing processing of the video signal by the writing transistor.
基板上に自画素と同一画素行上で隣接する隣接画素との2つの画素に跨って第1の金属層を設けるとともに、
前記第1の金属層に対して絶縁膜を介して第2の金属層を対向して設けて、前記第1の金属層と前記第2の金属層との間に前記補助容量を形成し、
前記第2金属層における少なくとも前記隣接画素に属する前記電気光学素子のアノード電極と対向する金属部分に固定電位を与える
表示装置の画素レイアウト方法。 An electro-optical element; a writing transistor for writing a video signal; a driving transistor for driving the electro-optical element in accordance with the video signal written by the writing transistor; and a gate electrode and a source electrode of the driving transistor. Pixels having a storage capacitor that is connected and holds the video signal written by the writing transistor and an auxiliary capacitor connected between the anode electrode of the electro-optic element and a fixed potential node are arranged in a matrix. In the layout of the display device pixels,
On the substrate, a first metal layer is provided across two pixels of an adjacent pixel on the same pixel row as the own pixel, and
A second metal layer is provided opposite to the first metal layer via an insulating film, and the auxiliary capacitance is formed between the first metal layer and the second metal layer;
A pixel layout method for a display device, wherein a fixed potential is applied to at least a metal portion facing the anode electrode of the electro-optic element belonging to the adjacent pixel in the second metal layer.
基板上に自画素と同一画素行上で隣接する隣接画素との2つの画素に跨って設けられた第1の金属層と、
前記第1の金属層に対して絶縁膜を介して対向して設けられ、当該第1の金属層との間に前記補助容量を形成する第2の金属層とを有し、
前記第2金属層における少なくとも前記隣接画素に属する前記電気光学素子のアノード電極と対向する金属部分の電位が固定電位になっている
表示装置を有する電子機器。 An electro-optical element; a writing transistor for writing a video signal; a driving transistor for driving the electro-optical element in accordance with the video signal written by the writing transistor; and a gate electrode and a source electrode of the driving transistor. Pixels having a storage capacitor that is connected and holds the video signal written by the writing transistor and an auxiliary capacitor connected between the anode electrode of the electro-optic element and a fixed potential node are arranged in a matrix. ,
A first metal layer provided across two pixels of an adjacent pixel on the same pixel row as the own pixel on the substrate;
A second metal layer provided opposite to the first metal layer via an insulating film and forming the auxiliary capacitance with the first metal layer;
An electronic apparatus having a display device, wherein a potential of a metal portion facing at least an anode electrode of the electro-optic element belonging to the adjacent pixel in the second metal layer is a fixed potential.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008332289A JP5195409B2 (en) | 2008-12-26 | 2008-12-26 | Display device, pixel layout method of display device, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008332289A JP5195409B2 (en) | 2008-12-26 | 2008-12-26 | Display device, pixel layout method of display device, and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010152222A JP2010152222A (en) | 2010-07-08 |
JP5195409B2 true JP5195409B2 (en) | 2013-05-08 |
Family
ID=42571358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008332289A Expired - Fee Related JP5195409B2 (en) | 2008-12-26 | 2008-12-26 | Display device, pixel layout method of display device, and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5195409B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5386994B2 (en) * | 2009-01-09 | 2014-01-15 | ソニー株式会社 | Display device and electronic device |
CN120112084A (en) * | 2020-10-23 | 2025-06-06 | 厦门天马微电子有限公司 | Display panel and display device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5092304B2 (en) * | 2006-07-31 | 2012-12-05 | ソニー株式会社 | Display device and pixel circuit layout method |
JP4240097B2 (en) * | 2006-09-25 | 2009-03-18 | ソニー株式会社 | Pixel circuit and display device |
JP2008233125A (en) * | 2007-02-21 | 2008-10-02 | Sony Corp | Display device, driving method of display device, and electronic equipment |
JP2008249919A (en) * | 2007-03-30 | 2008-10-16 | Sony Corp | Display device and electronic equipment |
JP2008257086A (en) * | 2007-04-09 | 2008-10-23 | Sony Corp | Display device, display device manufacturing method, and electronic apparatus |
-
2008
- 2008-12-26 JP JP2008332289A patent/JP5195409B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010152222A (en) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4930501B2 (en) | Display device and electronic device | |
JP4623138B2 (en) | Display device and electronic device | |
JP5287210B2 (en) | Display device and electronic device | |
JP4428436B2 (en) | Display device and electronic device | |
JP4697297B2 (en) | Display device, pixel layout method of display device, and electronic device | |
JP4640443B2 (en) | Display device, display device driving method, and electronic apparatus | |
JP4508205B2 (en) | Display device, display device driving method, and electronic apparatus | |
JP5251034B2 (en) | Display device and electronic device | |
JP4640442B2 (en) | Display device, display device driving method, and electronic apparatus | |
US20100149153A1 (en) | Display device, display device drive method, and electronic apparatus | |
JP2012155953A (en) | Organic el display device and electronic apparatus | |
JP2010145581A (en) | Display device, method of driving display device, and electronic apparatus | |
JP2010145446A (en) | Display device, method of driving display device, and electronic apparatus | |
JP2009294278A (en) | Display, layout method of wiring in display and electronic device | |
JP2009109519A (en) | Display device and electronic apparatus | |
JP2009169145A (en) | Display device, method of driving the same and electronic equipment | |
JP5195410B2 (en) | Display device, display device driving method, and electronic apparatus | |
JP2010145893A (en) | Display, method of driving display, and electronic device | |
JP2009251546A (en) | Display device, method for driving the same, and electronic device | |
JP2012141525A (en) | Display device and electronic apparatus | |
JP2011209406A (en) | Display device and electronic appliance | |
JP2009237426A (en) | Display device, method for driving display device, and electronic device | |
JP2009251545A (en) | Display device, method for driving the same, and electronic device | |
JP5195409B2 (en) | Display device, pixel layout method of display device, and electronic device | |
JP2010145580A (en) | Display device, method of driving display device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110715 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110715 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |