[go: up one dir, main page]

WO2011048838A1 - アクティブマトリクス基板及び有機ｅｌ表示装置 - Google Patents

アクティブマトリクス基板及び有機ｅｌ表示装置 Download PDF

Info

Publication number
WO2011048838A1
WO2011048838A1 PCT/JP2010/058980 JP2010058980W WO2011048838A1 WO 2011048838 A1 WO2011048838 A1 WO 2011048838A1 JP 2010058980 W JP2010058980 W JP 2010058980W WO 2011048838 A1 WO2011048838 A1 WO 2011048838A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring layer
transistor
organic
pixel
current
Prior art date
Application number
PCT/JP2010/058980
Other languages
English (en)
French (fr)
Inventor
野口登
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/501,436 priority Critical patent/US8575602B2/en
Publication of WO2011048838A1 publication Critical patent/WO2011048838A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Definitions

  • the present invention relates to an active matrix substrate and an organic EL display device. More specifically, the present invention relates to an active matrix substrate suitable for a display device including a current light emitting element such as an organic EL element, and an organic EL display device including the active matrix substrate.
  • the active matrix method is becoming the mainstream of the driving method, and the tendency is particularly remarkable in the case of a large display device.
  • a pixel of an active matrix type organic EL display device usually has a switching transistor for transmitting a data signal to one organic EL element, and the organic EL element is driven by the data signal transmitted by the switching transistor.
  • a driving transistor is provided (see, for example, Patent Document 1).
  • Parasitic capacitance is generated between these members provided in the pixel and wiring layers such as scanning lines and signal lines.
  • a method for suppressing a display defect called crosstalk caused by the parasitic capacitance a method of disposing a metal pattern serving as an electric field shield with respect to a scanning line and a signal line is disclosed (for example, refer to Patent Document 2). .
  • the above-described method of arranging the metal pattern serving as the electric field shield is not intended to reduce the parasitic capacitance inside the pixel.
  • the above-described method of forming a compensation circuit is a pixel circuit configuration and driving method that can compensate the threshold by itself, but the circuit configuration becomes complicated, and parasitic capacitance is formed inside the pixel, which causes potential fluctuations, resulting in This caused the response speed of the panel to decrease.
  • FIG. 8 and 9 are schematic plan views showing pixels of a conventional organic EL display device having a compensation circuit.
  • This pixel is provided with six transistors (T1 to T6), two capacitors (C1 and C2), and one organic EL element OLED.
  • scan [n-1] and scan [n] indicate the [n-1] th and [n] th scanning lines, respectively, and Vini [n] is the [n] th initial line.
  • Em [n] indicates an [n] th emission control line.
  • the transistor T1 discharges the data signal stored in the capacitors C1 and C2 through the initialization voltage line Vini [n] in response to the scanning signal input from the scanning line scan [n ⁇ 1].
  • the gate voltage of the transistor T4 is initialized.
  • the transistor T2 compensates for variations in the threshold voltage of the transistor T4.
  • the transistor T3 performs switching of the data signal input from the signal line data in response to the scanning signal input from the scanning line scan [n].
  • the transistor T4 determines the amount of current supplied to the organic EL element OLED in response to the data signal input through the transistor T3.
  • the transistor T5 performs switching of the current supplied from the power supply line ELVDD to the transistor T4 in response to the light emission signal input from the light emission control line em [n].
  • the transistor T6 switches the current supplied from the transistor T4 to the organic EL element OLED in response to the light emission signal input from the light emission control line em [n].
  • the capacitor C1 stores the gate voltage input to the transistor T4.
  • the capacitor C2 is for assisting the capacitor C1.
  • the organic EL element OLED emits light corresponding to the current supplied from the transistor T4.
  • the anode of the organic EL element OLED is connected to the drain of the transistor T6, and the cathode of the organic EL element OLED is connected to the power supply line ELVSS.
  • FIG. 10 is a graph showing measurement results of response characteristics of a conventional organic EL display device including a compensation circuit.
  • FIG. 10 shows the result when the black display is changed to the white display. As shown in FIG. 10, the luminance of the frame immediately after changing from black display to white display is very low compared to the subsequent frames. This result shows that the response time (the time required to reach 90% or more of the originally reached luminance) is longer than the time of one frame. If the response time is longer than the time of one frame, when the screen is scrolled (moving image is displayed), an unnecessary linear pattern called “tailing” is visually recognized, which causes a decrease in display performance. . As described above, the conventional organic EL display device having the compensation circuit has room for improvement in that the high-speed response characteristic inherent to the organic EL element is not exhibited.
  • the present invention has been made in view of the above situation, and an object of the present invention is to provide an active matrix substrate and an organic EL display device which are driven by analog gray scale and in which a decrease in response speed of a current light emitting element is suppressed. is there.
  • the inventor has made various studies on an active matrix substrate for analog grayscale driving in which a decrease in response speed of the current light emitting element is suppressed.
  • the pixel electrode of the current light emitting element and a transistor for supplying current to the current light emitting element (driving) Attention was paid to the region where the gate electrode of the transistor) overlaps. Since the path of the current supplied from the transistor that supplies current to the current light emitting element to the current light emitting element is preferably as short as possible, the current light emitting element and the transistor are often arranged close to each other. Further, from the viewpoint of securing a light emitting region as wide as possible, the area ratio of the pixel electrode is usually set high.
  • the pixel electrode of the current light emitting element and the gate electrode of the transistor that supplies current to the current light emitting element are often overlapped (overlapped), and parasitic capacitance is likely to occur.
  • a pixel including a compensation circuit for compensating for variations in threshold voltage of a transistor that supplies current to the current light emitting element there are many members disposed in the pixel, and the layout of each member is complicated. For this reason, the region where the pixel electrode of the current light emitting element overlaps with the gate electrode of the transistor that supplies current to the current light emitting element tends to be large.
  • the compensation circuit is configured by a plurality of transistors as in the organic EL display device shown in FIGS.
  • the pixel electrode of the current light-emitting element is It becomes easier to overlap with the gate electrode of the transistor that supplies current to the light emitting element, and may overlap with the whole. Further, focusing on the wiring layer, since the scanning line is formed by the first wiring layer, the wiring for forming the connection between the transistors and the capacitance (for example, the current of the transistor T4 that supplies current to the current light emitting element).
  • the gate electrode 102) is formed by a wiring layer immediately below the pixel electrode, which is a wiring layer thereon.
  • a parasitic capacitance (hereinafter referred to as Cad) is generated between the gate electrode 102 of the transistor T4 and the pixel electrode 103 (anode) of the organic EL element OLED.
  • Cad may be a cause of a step-like response in the measurement result shown in FIG.
  • FIGS. 11, 12, and 13 are graphs showing current response waveforms obtained by simulation measurement of response waveforms when Cad is 0, 20, and 60 fF, respectively.
  • FIGS. 11 to 13 Although a step-like response is not seen when Cad is 0 fF, a step-like response is generated when Cad is 20 or 60 fF.
  • the area surrounded by a broken line in FIGS. 12 and 13 indicates a place where a step-like response is generated. It can also be seen that the difference between the current in the first frame and the current in the second frame increases as Cad increases from 20 fF to 60 fF.
  • FIG. 14 is a graph showing the relationship between the current supplied to the organic EL element and Cad. Note that FIG. 14 also reflects the results of simulations performed when Cad is other than 0, 20, and 60 fF.
  • the “current ratio” on the vertical axis means the current ratio of the first frame and the third frame after switching from black display to white display or halftone display, and the average current of the first frame It is a value obtained by dividing the value by the average value of the current in the third frame.
  • the luminance of the organic EL element is proportional to the current supplied from the transistor that supplies current to the current light emitting element. That is, the current ratio in FIG. 14 is equal to the luminance ratio of the first frame and the third frame. Therefore, in order to make the response time shorter than the time of one frame and prevent the occurrence of step-like response characteristics, the current ratio in FIG. 14 needs to exceed 0.9. From the result shown in FIG. 14, the current ratio exceeds 0.9 when cad is less than about 20 fF when switching from black display to white display. Is considered to be a case where the Cad is less than about 16 fF. However, in the organic EL display device shown in FIGS. 8 and 9, as is clear from FIG. 10, the current ratio is 0.9 or less, and the response time is longer than the time of one frame.
  • FIG. 15 is a timing chart of the first frame of the pixels shown in FIGS.
  • the displacement in the vertical direction indicates the voltage change of each wiring, and shows the passage of time from left to right.
  • Vgs represents the gate voltage of the transistor T4.
  • the scanning line scan [n ⁇ 1] is turned on, and the charges (data signals) stored in the capacitors C1 and C2 are discharged through the initialization voltage line Vini [n]. Thereby, the gate voltage of the transistor T4 is initialized.
  • the scanning line scan [n] is turned on, and data of each gradation input from the signal line data is written in the transistor T4, thereby compensating for the threshold voltage of the transistor T4.
  • the gate voltage of the transistor T4 is lower than the voltage (Vdata) input from the signal line data by the threshold voltage (Vth) of the transistor T4.
  • charges corresponding to the gate voltage of the transistor T4 are also stored in the capacitors C1 and C2.
  • the light emission control line em [n] is turned on, and a current corresponding to the gate voltage of the transistor T4, that is, Vdata ⁇ Vth is supplied to the organic EL element OLED. Emits light.
  • FIG. 16 is a schematic diagram showing TFT characteristics of the transistor T4 (a transistor that supplies current to the current light emitting element).
  • V8 (V) and V255 (V) indicate the gate voltage (Vgs) of the transistor T4 when the gradation values are 8 and 255, respectively.
  • Vgs_1 corresponds to V255 (V)
  • Vgs_2 corresponds to V8 (V).
  • the gate voltage (Vgs) of the transistor T4 is increased by the width indicated by ⁇ . This is considered to be caused by the capacitance component of the organic EL element OLED itself. Since the charge of the pixel electrode of the organic EL element OLED cannot be completely removed during the non-display period (period in which the light emission control line em [n] is off), when the light emission control line em [n] is turned on, the Cad is used. Vgs of the transistor T4 is pushed up in the voltage direction of the previous frame, and becomes a voltage different from the original voltage.
  • the voltage of the pixel electrode of the organic EL element OLED is a voltage obtained by adding up (or pushing down) the original voltage, so it is compared with the first frame when the gradation is switched. Thus, it is less affected by the previous frame and approaches the original gate voltage. In this way, when the gradation is switched, a step-like response characteristic is shown in the first frame and the next frame.
  • the present invention is an analog grayscale active matrix substrate provided with a pixel including a current light emitting element and a transistor that supplies current to the current light emitting element, and the pixel includes a threshold voltage of the transistor.
  • a compensation circuit is further provided for compensating for the dispersion of the current, the current light emitting element has a pixel electrode electrically connected to the transistor, and the gate electrode of the transistor constituting the compensation circuit has the pixel electrode A region overlapping with the pixel electrode is formed, and all or part of the region located in the region is an active matrix substrate provided in a wiring layer below the wiring layer immediately below the pixel electrode.
  • the configuration of the active matrix substrate of the present invention is not particularly limited by other components as long as such components are essential. A preferred embodiment of the active matrix substrate of the present invention will be described in detail below.
  • the active matrix substrate of the present invention there is a mode in which all or part of the gate electrode is provided in the first wiring layer which is the wiring layer closest to the substrate.
  • the active matrix substrate is provided in a wiring layer between the pixel electrode and the wiring layer in which the gate electrode is provided, and the shield electrode
  • this form can also be expressed as a form in which a shield electrode is formed so as to cover the gate electrode.
  • the shield electrode since the shield electrode is formed between the gate electrode and the pixel electrode, an organic EL display device having excellent display performance that is not affected by the electrodes at both ends forming the Cad is provided. can do.
  • the shield electrode can be connected to a power supply line or the like.
  • the compensation circuit includes a plurality of transistors as in the organic EL display device shown in FIGS. 8 and 9, since the pixel layout becomes complicated, the gate electrode 102 and the first wiring layer are formed. Overlap with the scanning line or the like is likely to occur. Therefore, in this case, the area of the portion formed in the second wiring layer of the gate electrode 102 (wiring layer immediately below the pixel electrode 103) tends to increase and Cad tends to increase. According to the present invention, Cad can be reduced, so that the problem in the above embodiment can be effectively solved.
  • One preferred form of the active matrix substrate of the present invention is a form in which the shield electrode is provided in the second wiring layer. Thereby, the effect of this invention can be exhibited more fully.
  • the gate electrode forms a region overlapping with a power supply line.
  • Cad can be reduced, generation of step-like response characteristics can be suppressed, and a capacitor (charge corresponding to the gate voltage of the transistor T4) formed between the wiring layers can be formed without problems.
  • the gate electrode is formed in the first wiring layer and the second wiring layer through the contact hole, and the power supply layer is formed in the first wiring layer and formed in the second wiring layer. It is preferable to form a region where the gate electrode overlaps with the power supply line formed in the first wiring layer.
  • the present invention is also an organic EL display device including the active matrix substrate of the present invention, wherein the current light emitting element included in the pixel is an organic EL element, and the pixel electrode of the current light emitting element included in the pixel is the organic EL element. It is also an organic EL display device that is an anode or a cathode of an EL element. According to the active matrix substrate of the present invention, since Cad is reduced and generation of step-like response characteristics is suppressed, an organic EL display device having excellent display performance can be realized.
  • the active matrix substrate and the organic EL display device of the present invention it is possible to provide an analog gray scale drive active matrix substrate and an organic EL display device in which a decrease in the response speed of the current light emitting element is suppressed.
  • FIG. 3 is a schematic plan view showing pixels of the organic EL display device of Embodiment 1.
  • FIG. 3 is a schematic cross-sectional view taken along line YY ′ in FIG. 2.
  • 6 is a schematic plan view showing pixels of an organic EL display device according to Embodiment 2.
  • FIG. 6 is a schematic sectional view taken along line ZZ ′ in FIG. 5.
  • 6 is a schematic plan view showing pixels of an organic EL display device according to Embodiment 4.
  • FIG. 9 is a schematic cross-sectional view taken along the line XX ′ in FIG. It is a graph which shows the measurement result of the response characteristic of the conventional organic electroluminescence display provided with a compensation circuit. It is a graph which shows the response waveform of the electric current obtained by the simulation of the response waveform in case Cad is 0 fF. It is a graph which shows the response waveform of the electric current obtained by the simulation of the response waveform in case Cad is 20 fF. It is a graph which shows the response waveform of the electric current obtained by simulation of the response waveform in case Cad is 60 fF.
  • the “pixel electrode” refers to an electrode that is electrically connected to a drain electrode of a transistor that supplies current to the current light emitting element among electrodes included in the current light emitting element.
  • the pixel electrode may be an anode or a cathode.
  • the “current light-emitting element” is not particularly limited as long as it is an element that emits light itself by a supplied current. Examples of the method in which the present invention is particularly effective include planar current light emitting devices such as organic EL devices and inorganic EL devices.
  • the “wiring layer immediately below the pixel electrode” refers to the first wiring layer counted from the pixel electrode among the wiring layers disposed on the substrate side of the pixel electrode.
  • an interlayer insulating film is disposed between the pixel electrode and the wiring layer. Therefore, it can be said that the “wiring layer immediately below the pixel electrode” is a “wiring layer adjacent to the pixel electrode through the interlayer insulating film”.
  • the layer A and the layer B are in the same layer means that the lower layer in contact with the layer A and the lower layer in contact with the layer B are common, or the upper layer in contact with the layer A and the upper layer in contact with the layer B Is common when at least one, preferably both are satisfied.
  • the wiring layer is a wiring layer used as a conductor inside and outside the pixel.
  • the first wiring layer is the wiring layer on the most substrate side, that is, the first wiring layer counted from the substrate among the wiring layers arranged closer to the pixel electrode than the substrate.
  • the second wiring layer is a second wiring layer counted from the substrate.
  • the wiring layer is usually a low resistance wiring (metal wiring).
  • a wiring layer that forms a scanning line is a first wiring layer
  • a wiring layer that forms a data line is a second wiring layer.
  • the semiconductor layer usually has a semiconductor portion such as a channel and a pattern-like portion whose resistance is reduced by ion implantation through a mask or the like.
  • a property layer and a property of a conductor are not used as a wiring layer in this specification.
  • the first wiring layer is represented by a broken line
  • the pixel electrode and the second wiring layer are represented by a solid line. 8 and 9
  • the semiconductor layer 101 of the TFT is shown, but the semiconductor layer 101 is represented by a broken line.
  • FIG. 1 is a circuit diagram illustrating a pixel of the organic EL display device according to the first embodiment. The arrangement relationship of each member in the pixel shown in FIG. 1 will be described with reference to FIGS.
  • FIG. 2 is a schematic plan view illustrating pixels of an organic EL display device including the compensation circuit according to the first embodiment.
  • FIG. 3 is a schematic sectional view taken along line YY ′ in FIG.
  • the scan lines scan [n ⁇ 1], scan [n], scan [n + 1], the light emission control line em [n], and the initialization voltage line Vini are formed in the same layer (first wiring layer). It extends in the transverse direction of FIG.
  • the signal line data is formed in the second wiring layer and extends in the vertical direction of FIG.
  • the first wiring layer is arranged in a layer closer to the substrate 100 than the second wiring layer. 2 and 3, it is shown that the gate electrode 102 is formed only in the first wiring layer.
  • One pixel electrode 103 that functions as an anode of the organic EL element OLED is disposed in each region divided by the scanning line scan [n ⁇ 1], the scanning line scan [n + 1], the power supply line ELVDD, and the signal line data. .
  • This region functions as one display unit, and this region is also referred to as a pixel in this specification.
  • the semiconductor layers of the transistors T1 to T6 and the gate electrode 102 of the transistor T4 are arranged.
  • subjected A has shown the opening part of the pixel which functions as a display area of an organic electroluminescence display.
  • an interlayer insulating film 110, an interlayer insulating film 111, and an interlayer insulating film 112 are stacked in this order from the substrate 100 side.
  • the first wiring layer (the gate electrode 102 of the transistor T4) is disposed between the interlayer insulating film 110 and the interlayer insulating film 111.
  • the second wiring layer (power supply line ELVDD and signal line data) is disposed between the interlayer insulating film 111 and the interlayer insulating film 112.
  • the pixel electrode 103 is disposed on the interlayer insulating film 112. The end of the pixel electrode 103 is covered with an edge cover 113.
  • the edge cover 113 covers the periphery of the end portion of the pixel electrode 103, thereby short-circuiting the pixel electrode 103 and a cathode (power supply line ELVSS) disposed to face the pixel electrode 103 with the organic EL layer interposed therebetween. Can be prevented.
  • the portion where the edge cover 113 is not formed corresponds to the opening A.
  • the gate electrode 102 of the transistor T4 that supplies current to the current light emitting element forms a region overlapping with the pixel electrode 103, and a wiring layer (second line immediately below the pixel electrode 103).
  • the wiring layer is provided below the wiring layer.
  • the signal line data and the power supply line ELVDD are formed in the wiring layer (second wiring layer) immediately below the pixel electrode 103.
  • the gate electrode 102 of the transistor T4 is provided in the wiring layer below the second wiring layer (the first wiring layer that is the wiring layer closest to the substrate).
  • FIG. 4 is a schematic plan view illustrating pixels of the organic EL display device according to the second embodiment.
  • the gate electrode 102 of the transistor T4 is formed in the first wiring layer and the second wiring layer via the contact hole 105.
  • the gate electrode 102 forms a region overlapping with the pixel electrode 103 and is provided in a wiring layer (first wiring layer) below the wiring layer immediately below the pixel electrode 103.
  • Cad can be reduced to 15 fF or less, and generation of step-like response characteristics can be suppressed.
  • the gate electrode 102 is formed between the wiring layers in this configuration.
  • a capacitor (capacitor C1 formed by overlapping the gate electrode 102 and the power supply line ELVDD) can also be formed without any problem. Thereby, an organic EL display device excellent in display performance can be realized.
  • FIG. 5 is a schematic plan view illustrating pixels of the organic EL display device according to the third embodiment.
  • FIG. 6 is a schematic sectional view taken along the line ZZ ′ in FIG.
  • the gate electrode 102 of the transistor T4 that supplies current to the current light emitting element is provided in the first wiring layer below the wiring layer (second wiring layer) immediately below the pixel electrode 103. ing. As shown in FIGS. 5 and 6, the gate electrode 102 forms a region overlapping the pixel electrode 103, and is provided in a wiring layer below the wiring layer immediately below the pixel electrode 103, so that Cad is approximately 0 fF. The generation of step-like response characteristics can be suppressed.
  • the shield electrode 104 is a wiring layer (second wiring layer) between the pixel electrode 103 and the wiring layer (first wiring layer) on the most substrate side where the gate electrode 102 is provided. And a region overlapping with the gate electrode 102 provided in the first wiring layer.
  • the shield electrode 104 By forming the shield electrode 104 with the second wiring layer on the gate electrode 102 in this way, it is possible to further sufficiently prevent the influence of the electrodes at both ends forming the Cad. Thereby, an organic EL display device excellent in display performance can be realized.
  • the signal line data and the shield electrode 104 connected to the power supply line ELVDD are formed in the wiring layer (second wiring layer) immediately below the pixel electrode 103.
  • an edge cover 113 Between the pixel electrode 103 and the second wiring layer, between the second wiring layer and the first wiring layer (gate electrode 102), and between the first wiring layer and the substrate 100, an interlayer insulating film 112, 111 and 110 are provided.
  • FIG. 7 is a schematic plan view showing pixels of the organic EL display device according to the fourth embodiment.
  • the gate electrode of the transistor that supplies current to the current light emitting element is formed in the first wiring layer and the second wiring layer via the contact hole 105.
  • a region where the gate electrode overlaps with the pixel electrode 103 is formed and is provided in a wiring layer (first wiring layer) below the wiring layer immediately below the pixel electrode 103. It can be suppressed to approximately 0 fF, and generation of step-like response characteristics can be suppressed. Further, by forming a region where a part of the gate electrode (a portion formed in the second wiring layer) overlaps with the power supply line ELVDD formed in the first wiring layer, in this configuration, a capacitance formed between the wiring layers.
  • the (capacitor C1 formed by superimposing the gate electrode and the power supply line ELVDD) can also be formed without problems.
  • the shield electrode 104 is a wiring between the pixel electrode 103 and a wiring layer (first wiring layer) provided with a part of the gate electrode (a portion formed in the first wiring layer). Provided in the layer (second wiring layer), the shield electrode 104 forms a region overlapping with a part of the gate electrode (portion provided in the first wiring layer).
  • the compensation circuit includes a plurality of TFTs.
  • the gate electrode of T4 forms a capacity
  • the gate electrode 102 of T4 can form a capacitor with the semiconductor layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　本発明は、電流発光素子の応答速度の低下が抑制されたアナログ階調駆動のアクティブマトリクス基板及び有機ＥＬ表示装置を提供する。本発明のアクティブマトリクス基板は、電流発光素子、及び、該電流発光素子に電流を供給するトランジスタを備える画素が設けられたアナログ階調駆動のアクティブマトリクス基板であって、上記画素は、該トランジスタの閾値電圧のバラツキを補償するための補償回路が更に設けられており、上記電流発光素子は、該トランジスタに電気的に接続された画素電極（１０３）を有し、上記補償回路を構成するトランジスタ（Ｔ４）のゲート電極（１０２）は、該画素電極（１０３）と重畳する領域を形成し、該領域内に位置する全部又は一部が、該画素電極の直下の配線層より下の配線層に設けられているアクティブマトリクス基板である。

Description

アクティブマトリクス基板及び有機ＥＬ表示装置
本発明は、アクティブマトリクス基板及び有機ＥＬ表示装置に関する。より詳しくは、有機ＥＬ素子等の電流発光素子を備える表示装置に好適なアクティブマトリクス基板と、そのアクティブマトリクス基板を備える有機ＥＬ表示装置に関するものである。
有機ＥＬ表示装置の駆動方式には、パッシブマトリクス方式、アクティブマトリクス方式の２種類が存在する。アクティブマトリクス方式は、駆動方式の主流となりつつあり、特に、大型の表示装置の場合でその傾向が顕著である。
アクティブマトリクス方式の有機ＥＬ表示装置の画素には、通常、１つの有機ＥＬ素子に対して、データ信号を伝達するためのスイッチングトランジスタと、スイッチングトランジスタによって伝達されたデータ信号によって有機ＥＬ素子を駆動させる駆動トランジスタとが設けられている（例えば、特許文献１参照。）。画素に設けられたこれらの部材と、走査線、信号線等の配線層との間には寄生容量が発生する。この寄生容量に起因するクロストークと呼ばれる表示不良を抑制する方法として、走査線及び信号線に対して電界シールドとなる金属パターンを配置する方法が開示されている（例えば、特許文献２参照。）。
画素毎で駆動トランジスタの閾値電圧にバラツキがある場合、各画素の駆動トランジスタを同一のゲート電圧で駆動させると、駆動トランジスタから有機ＥＬ素子に供給される電流値にバラツキが発生し、表示ムラの原因となる。この問題を解決する方法として、デジタル階調駆動により、面積階調表現や時分割階調表現を行う方法が知られている。また、アナログ階調駆動の場合には、画素毎に、駆動トランジスタの閾値電圧の変動を検出し、かつ、その変動を補償するいわゆる補償回路を形成する方法が開示されている（例えば、特許文献３参照）。
特開２００６－４７９９９号公報（第２頁） 特開２００６－３０６３５号公報（第２－４頁） 特開２００５－３１６３０号公報（第２、１０頁）
上述した電界シールドとなる金属パターンを配置する方法は、画素内部の寄生容量低減を目的としたものではなかった。
また、上述した補償回路を形成する方法は、自ら閾値を補償できる画素回路構成及び駆動方法であるが、回路構成が複雑になり、画素内部に寄生容量が形成され、これが電位変動を起こし、結果パネルの応答速度を低下させる原因になっていた。
補償回路を備える従来の有機ＥＬ表示装置の作用機構について以下に詳述する。
図８、９は、補償回路を備える従来の有機ＥＬ表示装置の画素を示す平面模式図である。この画素には、６つのトランジスタ（Ｔ１～Ｔ６）と、２つのコンデンサ（Ｃ１及びＣ２）と、１つの有機ＥＬ素子ＯＬＥＤとが設けられている。図８において、ｓｃａｎ［ｎ－１］、ｓｃａｎ［ｎ］は、それぞれ［ｎ－１］番目、［ｎ］番目の走査線であることを示し、Ｖｉｎｉ［ｎ］は、［ｎ］番目の初期化電圧線であることを示し、ｅｍ［ｎ］は、［ｎ］番目の発光制御線であることを示している。トランジスタＴ１は、走査線ｓｃａｎ［ｎ－１］から入力される走査信号に応答して、コンデンサＣ１、Ｃ２に格納されたデータ信号を初期化電圧線Ｖｉｎｉ［ｎ］を介して放電させることにより、トランジスタＴ４のゲート電圧を初期化する。トランジスタＴ２は、トランジスタＴ４の閾値電圧のバラツキを補償する。トランジスタＴ３は、走査線ｓｃａｎ［ｎ］から入力される走査信号に応答して、信号線ｄａｔａから入力されるデータ信号のスイッチングを行う。トランジスタＴ４は、トランジスタＴ３を介して入力されるデータ信号に応答して、有機ＥＬ素子ＯＬＥＤに供給する電流量を決定する。トランジスタＴ５は、発光制御線ｅｍ［ｎ］から入力される発光信号に応答して、電源線ＥＬＶＤＤからトランジスタＴ４に供給される電流のスイッチングを行う。トランジスタＴ６は、発光制御線ｅｍ［ｎ］から入力される発光信号に応答して、トランジスタＴ４から有機ＥＬ素子ＯＬＥＤに供給される電流のスイッチングを行う。コンデンサＣ１は、トランジスタＴ４に入力されたゲート電圧を格納する。コンデンサＣ２は、コンデンサＣ１を補助するためのものである。有機ＥＬ素子ＯＬＥＤは、トランジスタＴ４から供給された電流に対応して発光する。有機ＥＬ素子ＯＬＥＤの陽極は、トランジスタＴ６のドレインに接続され、有機ＥＬ素子ＯＬＥＤの陰極は、電源線ＥＬＶＳＳに接続されている。
図８、９に示した有機ＥＬ表示装置において、階調間の応答を観測すると、階調を切り替えた直後のフレーム（１フレームは、１６．７ｍｓの表示期間）では本来の輝度に達することができず、それ以降のフレームでようやく本来の輝度に達するというステップ状の応答を示す現象が観測された。
図１０は、補償回路を備える従来の有機ＥＬ表示装置の応答特性の測定結果を示すグラフである。図１０は、黒表示から白表示に変更した場合の結果を示している。図１０に示すように、黒表示から白表示に変更した直後のフレームでは、それ以降のフレームと比較して、輝度が非常に低い。この結果は、１フレームの時間よりも応答時間（本来到達する輝度の９０％以上に達するまでの時間）が長いことを示している。応答時間が１フレームの時間よりも長くなると、画面をスクロールさせた（動画表示を行った）際に、「尾引き」と呼ばれる不要な線状のパターンが視認され、表示性能を落とす原因となる。このように、補償回路を有する従来の有機ＥＬ表示装置においては、有機ＥＬ素子が本来有する高速応答特性が発揮されていないという点で、改善の余地があった。
本発明は、上記現状に鑑みてなされたものであり、電流発光素子の応答速度の低下が抑制されたアナログ階調駆動のアクティブマトリクス基板及び有機ＥＬ表示装置を提供することを目的とするものである。
本発明者は、電流発光素子の応答速度の低下が抑制されたアナログ階調駆動のアクティブマトリクス基板について種々検討したところ、電流発光素子の画素電極と、電流発光素子に電流を供給するトランジスタ（駆動トランジスタ）のゲート電極とが重畳する領域に着目した。電流発光素子に電流を供給するトランジスタから電流発光素子に供給される電流の経路は出来るだけ短いことが好ましいため、電流発光素子と当該トランジスタとは、互いに近接して配置されることが多い。また、発光領域を出来るだけ広く確保するという観点から、通常、画素電極の面積比率は高く設定されている。このような理由から、電流発光素子の画素電極と電流発光素子に電流を供給するトランジスタのゲート電極とは重なって（重畳して）配置されることが多く、寄生容量が発生しやすい。特に、電流発光素子に電流を供給するトランジスタの閾値電圧のバラツキを補償するための補償回路を備える画素においては、画素に配置される部材が多く、各部材のレイアウトが複雑になる。このため、電流発光素子の画素電極と、電流発光素子に電流を供給するトランジスタのゲート電極とが重畳する領域が大きくなりやすい。また、図８、９に示した有機ＥＬ表示装置のように、補償回路が複数のトランジスタで構成されている場合には、画素のレイアウトが複雑になるため、電流発光素子の画素電極が、電流発光素子に電流を供給するトランジスタのゲート電極とより重畳しやすくなり、その全体と重畳することもある。更に、配線層に着目すると、走査線が第一配線層で形成されるため、通常は、トランジスタ間の接続や容量を形成するための配線（例えば、電流発光素子に電流を供給するトランジスタＴ４のゲート電極１０２）は、その上の配線層である画素電極の直下の配線層で形成することになる。図８、９に示した有機ＥＬ表示装置においては、トランジスタＴ４のゲート電極１０２と有機ＥＬ素子ＯＬＥＤの画素電極１０３（陽極）との間に、寄生容量（以下、Ｃａｄと記載する。）が発生する。本発明者は、このＣａｄが、図１０に示した測定結果において、ステップ状の応答が発生した原因ではないかと考えた。
上記検討結果を検証するため、図８、９に示した有機ＥＬ表示装置に対して、Ｃａｄを変化させた場合の応答波形のシミュレーション測定を行った。図１１、１２、１３は、それぞれＣａｄが０、２０、６０ｆＦの場合の応答波形のシミュレーション測定で得られた電流の応答波形を示すグラフである。
図１１～１３に示すように、Ｃａｄが０ｆＦの場合には、ステップ状の応答は見られないものの、Ｃａｄが２０、６０ｆＦの場合には、ステップ状の応答が発生している。図１２、図１３の破線で囲まれた領域は、ステップ状の応答が発生している箇所を示している。また、Ｃａｄが２０ｆＦから６０ｆＦへと大きくなるにつれて、１フレーム目の電流と２フレーム目の電流との差が大きくなることが分かる。
上記応答波形のシミュレーションの結果に基づき、有機ＥＬ素子に供給される電流とＣａｄとの関係を評価した。図１４は、有機ＥＬ素子に供給される電流とＣａｄとの関係を示したグラフである。なお、図１４には、Ｃａｄが０、２０、６０ｆＦ以外の場合に行ったシミュレーションの結果も反映させている。図１４において、縦軸の「電流比」は、黒表示から白表示又は中間調表示に切り替えた後の１フレーム目と３フレーム目の電流比を意味しており、１フレーム目の電流の平均値を３フレーム目の電流の平均値で割った値である。
図１４に示された結果から、Ｃａｄが大きくなるにつれて、電流比が小さくなる傾向があることが分かる。すなわち、Ｃａｄが大きくなると、１フレーム目の電流と３フレーム目の電流との差が大きくなる傾向がある。
有機ＥＬ素子の輝度は、電流発光素子に電流を供給するトランジスタから供給される電流に比例する。すなわち、図１４における電流比は、１フレーム目と３フレーム目の輝度比に等しい。したがって、応答時間を１フレームの時間よりも短くして、ステップ状の応答特性の発生を防止するためには、図１４における電流比が０．９を超える必要がある。図１４に示された結果から、電流比が０．９を超えているのは、黒表示から白表示に切り替えた場合においては、Ｃａｄが略２０ｆＦ未満の場合であり、黒表示から中間調表示に切り替えた場合においては、Ｃａｄが略１６ｆＦ未満の場合であると考えられる。しかしながら、図８、９に示した有機ＥＬ表示装置では、図１０から明らかであるように、電流比が０．９以下であり、応答時間は１フレームの時間よりも長かった。
ここからは、図８、９に示した画素の駆動方法とともに、Ｃａｄによってステップ状の応答が発生する理由について説明する。図１５は、図８、９に示した画素の１フレーム目のタイミングチャートである。図１５では、縦方向の変位が各配線の電圧変化を示し、左から右へ時間の経過を示している。図１５では、同時刻での各配線の電圧を比較しやすいように、上下に並べた各配線の時間が揃うように記載している。また、図１５において、Ｖｇｓは、トランジスタＴ４のゲート電圧を示している。
１フレームには、初期化期間ａ、プログラム期間ｂ及び発光期間ｃの三つのステップがこの順に設けられている。以下、それぞれのステップについて説明する。
まず、初期化期間ａでは、走査線ｓｃａｎ［ｎ－１］をオンにし、コンデンサＣ１、Ｃ２に格納された電荷（データ信号）を初期化電圧線Ｖｉｎｉ［ｎ］を介して放電する。これにより、トランジスタＴ４のゲート電圧が初期化される。
次に、プログラム期間ｂでは、走査線ｓｃａｎ［ｎ］をオンにし、信号線ｄａｔａから入力される各階調のデータをトランジスタＴ４に書き込むことにより、トランジスタＴ４の閾値電圧の補償を行う。このとき、トランジスタＴ４のゲート電圧は、信号線ｄａｔａから入力される電圧（Ｖｄａｔａ）よりも、トランジスタＴ４の閾値電圧（Ｖｔｈ）分低い値となる。また、コンデンサＣ１、Ｃ２にも、トランジスタＴ４のゲート電圧に相当する電荷が格納される。
そして、発光期間ｃでは、発光制御線ｅｍ［ｎ］をオンにし、トランジスタＴ４のゲート電圧、すなわち、Ｖｄａｔａ－Ｖｔｈに応じた電流が有機ＥＬ素子ＯＬＥＤに供給されることで、有機ＥＬ素子ＯＬＥＤが発光する。
次に、トランジスタＴ４のゲート電圧と、トランジスタＴ４から有機ＥＬ素子ＯＬＥＤに供給される電流との関係について説明する。図１６は、トランジスタＴ４（電流発光素子に電流を供給するトランジスタ）のＴＦＴ特性を示す模式図である。図１６において、Ｖ８（Ｖ）、Ｖ２５５（Ｖ）は、それぞれ、階調値が８、２５５の場合のトランジスタＴ４のゲート電圧（Ｖｇｓ）を示している。
プログラム期間ｂでは、トランジスタＴ４の閾値電圧が補償され、トランジスタＴ４のゲート電圧にＶｄａｔａ－Ｖｔｈがセットされる。発光期間ｃでは、トランジスタＴ４のゲート電圧に応じた電流が流れる。Ｖｄａｔａ＿１＜Ｖｄａｔａ＿２の関係の時、発光時のトランジスタＴ４のゲート電圧（Ｖｇｓ）は、Ｖｇｓ＿１＜Ｖｇｓ＿２となる。すなわち、信号線ｄａｔａから入力される電圧（Ｖｄａｔａ）が大きくなると、トランジスタＴ４のゲート電圧（Ｖｇｓ）は大きくなる。これにより、トランジスタＴ４のソース－ドレイン間を流れる電流値（Ｉｄｓ）は小さくなる。図１６に示したＴＦＴ特性においては、Ｖｇｓ＿１がＶ２５５（Ｖ）に、Ｖｇｓ＿２がＶ８（Ｖ）に相当する。
次に、Ｃａｄによってステップ状の応答が発生する理由について説明する。図１５の発光期間ｃにおいて、発光制御線ｅｍ［ｎ］がオンになるときに注目すると、トランジスタＴ４のゲート電圧（Ｖｇｓ）は、αで示した幅だけ電圧が高くなっている。これは、有機ＥＬ素子ＯＬＥＤ自身が持つ容量成分が原因であると考えられる。非表示期間（発光制御線ｅｍ［ｎ］がオフである期間）に有機ＥＬ素子ＯＬＥＤの画素電極の電荷が抜けきらないため、発光制御線ｅｍ［ｎ］をオンにした時に、Ｃａｄを介してトランジスタＴ４のＶｇｓが前フレームの電圧方向に突き上げられ、本来の電圧とは異なる電圧になる。
但し、次フレーム以降では、有機ＥＬ素子ＯＬＥＤの画素電極の電圧は、本来の電圧に突き上げ（又は突き下げ）分が加わった電圧となるため、階調を切り替えた時の最初のフレームと比較して、前フレームの影響は受け難く、より本来のゲート電圧に近付く。このようにして、階調を切り替えた時、最初のフレームと次フレームでは、ステップ状の応答特性を示すことになる。
このように、ステップ状の応答特性を解消するためには、Ｃａｄを低減する必要があると言える。そこで、本発明者が更に検討した結果、電流発光素子に電流を供給するトランジスタのゲート電極を、電流発光素子の画素電極とがより隔たるように設置することにより、Ｃａｄが低減され、ステップ状の応答特性の発生が抑制されることを見出し、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、電流発光素子、及び、該電流発光素子に電流を供給するトランジスタを備える画素が設けられたアナログ階調駆動のアクティブマトリクス基板であって、上記画素は、該トランジスタの閾値電圧のバラツキを補償するための補償回路が更に設けられており、上記電流発光素子は、該トランジスタに電気的に接続された画素電極を有し、上記補償回路を構成するトランジスタのゲート電極は、該画素電極と重畳する領域を形成し、該領域内に位置する全部又は一部が、該画素電極の直下の配線層より下の配線層に設けられているアクティブマトリクス基板である。
本発明のアクティブマトリクス基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。
本発明のアクティブマトリクス基板における好ましい形態について以下に詳しく説明する。
本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記ゲート電極の全部又は一部が、最も基板側の配線層である第一配線層に設けられている形態が挙げられる。これにより、Ｃａｄをより充分に低減することができ、前フレームの影響を排除することができる。その結果、ステップ状の応答特性の発生を防止することができる。
本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記アクティブマトリクス基板が、シールド電極が上記画素電極と上記ゲート電極が設けられている配線層との間の配線層に設けられ、該シールド電極が、該ゲート電極と重畳する領域を形成する形態が挙げられる。また、この形態は、上記ゲート電極を覆うようにシールド電極が形成された形態であると表現することもできる。この形態によれば、上記ゲート電極と画素電極との間にシールド電極が形成されるので、Ｃａｄを形成する両端の電極の影響を受けることのない、表示性能に優れた有機ＥＬ表示装置を提供することができる。
なお、シールド電極は、電源線等に接続することが可能である。
図８、９に示した有機ＥＬ表示装置のように、補償回路が複数のトランジスタを含んで構成されている場合、画素のレイアウトが複雑になるため、ゲート電極１０２と、第一配線層に形成された走査線等との重畳が発生しやすい。したがって、この場合には、ゲート電極１０２の第二配線層（画素電極１０３の直下の配線層）に形成される部分の面積が大きくなり、Ｃａｄが大きくなるという傾向がある。本発明によれば、Ｃａｄを低減することが可能であるため、上記形態における課題を効果的に解決することができる。
本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記シールド電極が、第二配線層に設けられている形態が挙げられる。これにより、本発明の効果を更に充分に発揮することができる。
本発明のアクティブマトリクス基板の好ましい形態の一つとして、上記ゲート電極が、電源線と重畳する領域を形成する形態が挙げられる。この形態によれば、Ｃａｄを低減し、ステップ状の応答特性の発生を抑制することができるとともに、配線層間で形成する容量（トランジスタＴ４のゲート電圧に相当する電荷）も不具合なく形成することが可能である。
例えば、上記ゲート電極が、コンタクトホールを介して、第一配線層及び第二配線層に形成されており、電源層は、第一配線層に形成されていて、当該第二配線層に形成されたゲート電極と第一配線層に形成された電源線とが重畳する領域を形成する形態が好ましい。
本発明はまた、本発明のアクティブマトリクス基板を備える有機ＥＬ表示装置であって、上記画素が備える電流発光素子は、有機ＥＬ素子であり、該画素が備える電流発光素子の画素電極は、該有機ＥＬ素子の陽極又は陰極である有機ＥＬ表示装置でもある。本発明のアクティブマトリクス基板によれば、Ｃａｄが低減され、ステップ状の応答特性の発生が抑制されるため、表示性能に優れた有機ＥＬ表示装置を実現することができる。
上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
本発明のアクティブマトリクス基板及び有機ＥＬ表示装置によれば、電流発光素子の応答速度の低下が抑制されたアナログ階調駆動のアクティブマトリクス基板及び有機ＥＬ表示装置を提供することができる。
実施形態の有機ＥＬ表示装置の画素を示す回路図である。 実施形態１の有機ＥＬ表示装置の画素を示す平面模式図である。 図２中のＹ－Ｙ′線に沿った断面模式図である。 実施形態２の有機ＥＬ表示装置の画素を示す平面模式図である。 実施形態３の有機ＥＬ表示装置の画素を示す平面模式図である。 図５中のＺ－Ｚ′線に沿った断面模式図である。 実施形態４の有機ＥＬ表示装置の画素を示す平面模式図である。 補償回路を備える従来の有機ＥＬ表示装置の画素を示す平面模式図である。 図８中のＸ－Ｘ′線に沿った断面模式図である。 補償回路を備える従来の有機ＥＬ表示装置の応答特性の測定結果を示すグラフである。 Ｃａｄが０ｆＦの場合の応答波形のシミュレーションで得られた電流の応答波形を示すグラフである。 Ｃａｄが２０ｆＦの場合の応答波形のシミュレーションで得られた電流の応答波形を示すグラフである。 Ｃａｄが６０ｆＦの場合の応答波形のシミュレーションで得られた電流の応答波形を示すグラフである。 有機ＥＬ素子に供給される電流とＣａｄとの関係を示したグラフである。 従来の有機ＥＬ表示装置の画素における１フレーム目のタイミングチャートである。 トランジスタＴ４（電流発光素子に電流を供給するトランジスタ）のＴＦＴ特性を示す模式図である。
本明細書において、「画素電極」とは、電流発光素子に含まれる電極の中で、電流発光素子に電流を供給するトランジスタのドレイン電極に電気的に接続された電極を言う。有機ＥＬ素子の場合、画素電極は、陽極であってもよいし、陰極であってもよい。
本明細書において、「電流発光素子」とは、供給された電流によって自ら発光する素子であればよく、特に限定されない。本発明が特に有効なものとしては、有機ＥＬ素子、無機ＥＬ素子等の面状の電流発光素子が挙げられる。
本明細書において、「画素電極の直下の配線層」とは、画素電極よりも基板側に配置された配線層のうち、画素電極から数えて一つ目の配線層を言う。通常、画素電極と配線層との間には、層間絶縁膜が配置されている。したがって、「画素電極の直下の配線層」は、「層間絶縁膜を介して画素電極に隣接する配線層」であるとも言える。
なお、本明細書において、層Ａと層Ｂとが同一階層にあるとは、層Ａに接する下層と層Ｂに接する下層とが共通するか、層Ａに接する上層と層Ｂに接する上層とが共通するかの少なくともいずれか、好ましくは両方を満たすときを言う。また、配線層とは、画素内外で導体として使用している配線の層を言う。第一配線層は、最も基板側の配線層、すなわち、基板よりも画素電極側に配置された配線層のうち、基板から数えて一つ目の配線層を言う。第二配線層は、同様に、基板から数えて二つ目の配線層を言う。配線層は、通常、低抵抗配線（メタル配線）である。例えば、走査線を形成する配線層が第一配線層であり、データ線を形成する配線層が第二配線層である。なお、半導体層は、通常、チャネル等の半導体部分とマスク等を介してイオン注入を行って低抵抗化したパターン状の部分とが存在するが、このように半導体を材料として、用途により半導体の性質と導体の性質とを使い分けたものは、本明細書中では配線層とはしない。
有機ＥＬ表示装置の画素を示す平面模式図において、第一配線層は破線で表し、画素電極及び第二配線層は実線で表すこととする。なお、図８、図９においてはＴＦＴの半導体層１０１を示しているが、当該半導体層１０１は、破線で表す。
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
（実施形態１）
図１は、実施形態１の有機ＥＬ表示装置の画素を示す回路図である。
図１で示した画素における各部材の配置関係を図２、３を参照して説明する。図２は、実施形態１の補償回路を備える有機ＥＬ表示装置の画素を示す平面模式図である。図３は、図２中のＹ－Ｙ′線に沿った断面模式図である。
走査線ｓｃａｎ［ｎ－１］、ｓｃａｎ［ｎ］、ｓｃａｎ［ｎ＋１］と、発光制御線ｅｍ［ｎ］と、初期化電圧線Ｖｉｎｉとは、同一の階層（第一配線層）に形成され、図２の横方向に延伸している。また、信号線ｄａｔａは、第二配線層に形成され、図２の縦方向に延伸している。
なお、第一配線層は、第二配線層よりも基板１００に近い階層に配置されている。図２及び図３においては、ゲート電極１０２が第一配線層にのみ形成されていることが示されている。
走査線ｓｃａｎ［ｎ－１］、走査線ｓｃａｎ［ｎ＋１］、電源線ＥＬＶＤＤ、信号線ｄａｔａで区画される領域には、有機ＥＬ素子ＯＬＥＤの陽極として機能する画素電極１０３が一つずつ配置される。この領域が、一つの表示単位として機能し、本明細書中ではこれを画素ともいう。画素には、トランジスタＴ１～Ｔ６の半導体層と、トランジスタＴ４のゲート電極１０２とが配置される。Ａを付した領域は、有機ＥＬ表示装置の表示領域として機能する画素の開口部を示している。
図３に示すように、層間絶縁膜１１０、層間絶縁膜１１１及び層間絶縁膜１１２が、基板１００側からこの順に積層されている。第一配線層（トランジスタＴ４のゲート電極１０２）は、層間絶縁膜１１０と層間絶縁膜１１１との間に配置されている。第二配線層（電源線ＥＬＶＤＤ及び信号線ｄａｔａ）は、層間絶縁膜１１１と層間絶縁膜１１２との間に配置されている。画素電極１０３は、層間絶縁膜１１２上に配置されている。画素電極１０３の端部は、エッジカバー１１３で覆われている。エッジカバー１１３は、画素電極１０３の端部周辺を覆うことにより、画素電極１０３と、有機ＥＬ層を挟んで画素電極１０３に対向して配置される陰極（電源線ＥＬＶＳＳ）とが短絡することを防止することができる。エッジカバー１１３が形成されていない部分が、開口部Ａに相当する。
すなわち、実施形態１の有機ＥＬ表示装置において、電流発光素子に電流を供給するトランジスタＴ４のゲート電極１０２は、画素電極１０３と重畳する領域を形成し、画素電極１０３の直下の配線層（第二配線層）より下の配線層に設けられている。このようにゲート電極１０２を形成することにより、画素電極１０３とゲート電極１０２との間の容量成分が低下し、Ｃａｄを１５ｆＦ以下にまで低減することができる。これにより、ステップ状の応答の発生が抑制され、表示性能に優れた有機ＥＬ表示装置を実現することができる。
なお、図３に示すように、画素電極１０３の直下の配線層（第二配線層）には信号線ｄａｔａと電源線ＥＬＶＤＤとが形成されている。第二配線層より下の配線層（最も基板側の配線層である第一配線層）に、トランジスタＴ４のゲート電極１０２が設けられていることになる。
（実施形態２）
実施形態２の有機ＥＬ表示装置の画素を示す回路図は、実施形態１と同様である。
図４は、実施形態２の有機ＥＬ表示装置の画素を示す平面模式図である。実施形態２の有機ＥＬ表示装置において、トランジスタＴ４のゲート電極１０２は、コンタクトホール１０５を介して、第一配線層及び第二配線層に形成されている。
図４に示すように、ゲート電極１０２が、画素電極１０３と重畳する領域を形成し、画素電極１０３の直下の配線層より下の配線層（第一配線層）に設けられていることにより、Ｃａｄを１５ｆＦ以下にまで低減することができ、ステップ状の応答特性の発生を抑制することができる。
更に、ゲート電極１０２の一部（第二配線層に形成された部分）が第一配線層に形成された電源線ＥＬＶＤＤと重畳する領域を形成することにより、本構成において、配線層間で形成する容量（ゲート電極１０２と電源線ＥＬＶＤＤとの重畳により形成されるコンデンサＣ１）も不具合なく形成することが可能である。
これにより、表示性能に優れた有機ＥＬ表示装置を実現することができる。
（実施形態３）
実施形態３の有機ＥＬ表示装置の画素を示す回路図は、実施形態１と同様である。
図５は、実施形態３の有機ＥＬ表示装置の画素を示す平面模式図である。また図６は、図５中のＺ－Ｚ′線に沿った断面模式図である。
実施形態３の有機ＥＬ表示装置において、電流発光素子に電流を供給するトランジスタＴ４のゲート電極１０２は、画素電極１０３の直下の配線層（第二配線層）より下の第一配線層に設けられている。
図５及び図６に示すように、ゲート電極１０２が画素電極１０３と重畳する領域を形成し、画素電極１０３の直下の配線層より下の配線層に設けられていることにより、Ｃａｄをほぼ０ｆＦに抑えることができ、ステップ状の応答特性の発生を抑制することができる。
また図６に示すように、シールド電極１０４は、画素電極１０３と、ゲート電極１０２が設けられている最も基板側の配線層（第一配線層）との間の配線層（第二配線層）に設けられ、かつ第一配線層に設けられたゲート電極１０２と重畳する領域を形成している。
このようにゲート電極１０２上に第二配線層でシールド電極１０４が形成されることにより、Ｃａｄを形成する両端の電極の影響を受けることを更に充分に防止することができる。
これにより、表示性能に優れた有機ＥＬ表示装置を実現することができる。
なお、画素電極１０３の直下の配線層（第二配線層）に、信号線ｄａｔａと電源線ＥＬＶＤＤに接続されたシールド電極１０４とが形成されている。
なお、画素電極１０３の端部は、エッジカバー１１３で覆われている。エッジカバー１１３が形成されていない部分が、開口部Ａに相当する。画素電極１０３と第二配線層との間、第二配線層と第一配線層（ゲート電極１０２）との間、第一配線層と基板１００との間には、それぞれ、層間絶縁膜１１２、１１１、１１０が設けられている。
（実施形態４）
実施形態４の有機ＥＬ表示装置の画素を示す回路図は、実施形態１と同様である。
図７は、実施形態４の有機ＥＬ表示装置の画素を示す平面模式図である。実施形態４の有機ＥＬ表示装置において、電流発光素子に電流を供給するトランジスタのゲート電極は、コンタクトホール１０５を介して、第一配線層及び第二配線層に形成されている。
図７に示すように、ゲート電極が画素電極１０３と重畳する領域を形成し、画素電極１０３の直下の配線層より下の配線層（第一配線層）に設けられていることにより、Ｃａｄをほぼ０ｆＦに抑えることができ、ステップ状の応答特性の発生を抑制することができる。
またゲート電極の一部（第二配線層に形成された部分）が、第一配線層に形成された電源線ＥＬＶＤＤと重畳する領域を形成することにより、本構成において、配線層間で形成する容量（ゲート電極と電源線ＥＬＶＤＤとの重畳により形成されるコンデンサＣ１）も不具合なく形成することが可能である。
更に、図７では、シールド電極１０４が、画素電極１０３と、ゲート電極の一部（第一配線層に形成された部分）が設けられている配線層（第一配線層）との間の配線層（第二配線層）に設けられ、シールド電極１０４は、ゲート電極の一部（第一配線層に設けられた部分）と重畳する領域を形成している。
このようにゲート電極上に第二配線層でシールド電極１０４が形成されることにより、Ｃａｄを形成する両端の電極の影響を受けることを更に充分に防止することができる。
これにより、表示性能に優れた有機ＥＬ表示装置を実現することができる。
なお、各実施形態の特徴を理解しやすくするため、ＴＦＴ等は省略した図を用いて説明したが、各実施形態においては補償回路が複数のＴＦＴを含んで構成されている。なお、Ｔ４のゲート電極は、第二配線層との間で容量を形成するが、それに加えて、半導体層との間でも容量を形成することが可能である。例えば、実施形態１、３において、Ｔ４のゲート電極１０２は半導体層との間で容量を形成することが可能である。
上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
なお、本願は、２００９年１０月２０日に出願された日本国特許出願２００９－２４１３１９号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６：トランジスタ
Ｃ１、Ｃ２：コンデンサ
ＯＬＥＤ：有機ＥＬ素子
ｓｃａｎ［ｎ－１］、ｓｃａｎ［ｎ］、ｓｃａｎ［ｎ＋１］：走査線
Ｖｉｎｉ［ｎ］：初期化電圧線
ｅｍ［ｎ］：発光制御線
ＥＬＶＤＤ、ＥＬＶＳＳ：電源線
ｄａｔａ：信号線
Ａ：開口部
１００：基板
１０１：半導体層
１０２：ゲート電極
１０３：画素電極（陽極）
１０４：シールド電極
１０５：コンタクトホール
１１０、１１１、１１２：層間絶縁膜
１１３：エッジカバー

Claims (6)

  1. 電流発光素子、及び、該電流発光素子に電流を供給するトランジスタを備える画素が設けられたアナログ階調駆動のアクティブマトリクス基板であって、
    該画素は、該トランジスタの閾値電圧のバラツキを補償するための補償回路が更に設けられており、
    該電流発光素子は、該トランジスタに電気的に接続された画素電極を有し、
    該補償回路を構成するトランジスタのゲート電極は、該画素電極と重畳する領域を形成し、該領域内に位置する全部又は一部が、該画素電極の直下の配線層より下の配線層に設けられていることを特徴とするアクティブマトリクス基板。
  2. 前記ゲート電極は、その全部又は一部が、最も基板側の配線層である第一配線層に設けられていることを特徴とする請求項１に記載のアクティブマトリクス基板。
  3. 前記アクティブマトリクス基板は、シールド電極が前記画素電極と前記ゲート電極が設けられている配線層との間の配線層に設けられ、
    該シールド電極は、該ゲート電極と重畳する領域を形成することを特徴とする請求項１又は２に記載のアクティブマトリクス基板。
  4. 前記シールド電極は、第二配線層に設けられていることを特徴とする請求項３に記載のアクティブマトリクス基板。
  5. 前記ゲート電極は、電源線と重畳する領域を形成することを特徴とする請求項１～４のいずれかに記載のアクティブマトリクス基板。
  6. 請求項１～５のいずれかに記載のアクティブマトリクス基板を備える有機ＥＬ表示装置であって、
    前記画素が備える電流発光素子は、有機ＥＬ素子であり、
    前記画素が備える電流発光素子の画素電極は、該有機ＥＬ素子の陽極又は陰極であることを特徴とする有機ＥＬ表示装置。
PCT/JP2010/058980 2009-10-20 2010-05-27 アクティブマトリクス基板及び有機ｅｌ表示装置 WO2011048838A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/501,436 US8575602B2 (en) 2009-10-20 2010-05-27 Active matrix substrate and organic EL display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-241319 2009-10-20
JP2009241319 2009-10-20

Publications (1)

Publication Number Publication Date
WO2011048838A1 true WO2011048838A1 (ja) 2011-04-28

Family

ID=43900080

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/058980 WO2011048838A1 (ja) 2009-10-20 2010-05-27 アクティブマトリクス基板及び有機ｅｌ表示装置

Country Status (2)

Country Link
US (1) US8575602B2 (ja)
WO (1) WO2011048838A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013167854A (ja) * 2012-02-17 2013-08-29 Seiko Epson Corp 電気光学装置および電子機器
KR20140021292A (ko) * 2012-08-09 2014-02-20 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 포함하는 유기 발광 표시 장치
JP2016027426A (ja) * 2015-09-30 2016-02-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP2017151447A (ja) * 2017-03-22 2017-08-31 セイコーエプソン株式会社 電気光学装置および電子機器
JP2018136565A (ja) * 2018-04-11 2018-08-30 セイコーエプソン株式会社 電気光学装置および電子機器
CN110246850A (zh) * 2014-07-23 2019-09-17 索尼公司 显示装置
WO2020161877A1 (ja) * 2019-02-08 2020-08-13 シャープ株式会社 表示装置
WO2022123776A1 (ja) * 2020-12-11 2022-06-16 シャープ株式会社 表示装置
JP2022180391A (ja) * 2012-08-02 2022-12-06 三星ディスプレイ株式會社 薄膜トランジスタアレイ基板、及び表示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101517035B1 (ko) * 2011-12-05 2015-05-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 구동방법
KR20130128148A (ko) * 2012-05-16 2013-11-26 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 구비하는 화소회로
KR101960458B1 (ko) * 2012-09-18 2019-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102062875B1 (ko) * 2013-09-10 2020-01-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN104751777B (zh) * 2013-12-31 2017-10-17 昆山工研院新型平板显示技术中心有限公司 像素电路、像素及包括该像素的amoled显示装置及其驱动方法
US10607542B2 (en) 2013-12-31 2020-03-31 Kunshan New Flat Panel Display Technology Center Co., Ltd. Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof
CN104464616B (zh) * 2014-10-28 2017-10-03 上海天马有机发光显示技术有限公司 像素电路及其驱动方法、显示面板
TWI543143B (zh) * 2015-04-16 2016-07-21 友達光電股份有限公司 像素控制電路及像素陣列控制電路
KR102617379B1 (ko) * 2016-05-02 2023-12-27 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
CN106128360B (zh) * 2016-09-08 2018-11-13 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN107274830B (zh) * 2017-07-12 2019-07-02 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
CN108010944A (zh) * 2017-11-28 2018-05-08 武汉天马微电子有限公司 一种阵列基板及显示装置
CN111179859B (zh) * 2020-03-16 2021-03-02 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148218A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
JP2007316510A (ja) * 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP2008083117A (ja) * 2006-09-26 2008-04-10 Sharp Corp 表示装置
JP2009047765A (ja) * 2007-08-15 2009-03-05 Sony Corp 表示装置および電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device
KR100316271B1 (ko) * 1999-05-27 2001-12-12 구본준, 론 위라하디락사 전계발광소자 및 그의 제조방법
JP2001109404A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
TW525402B (en) * 2001-01-18 2003-03-21 Semiconductor Energy Lab Process for producing a light emitting device
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
TWI257496B (en) * 2001-04-20 2006-07-01 Toshiba Corp Display device and method of manufacturing the same
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7141817B2 (en) * 2001-11-30 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7226332B2 (en) * 2002-04-30 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4526776B2 (ja) * 2003-04-02 2010-08-18 株式会社半導体エネルギー研究所 発光装置及び電子機器
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
KR100611159B1 (ko) * 2003-11-29 2006-08-09 삼성에스디아이 주식회사 유기전계 발광표시장치
JP2006030635A (ja) 2004-07-16 2006-02-02 Sony Corp 表示装置
KR100669720B1 (ko) 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP4876548B2 (ja) * 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148218A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
JP2007316510A (ja) * 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP2008083117A (ja) * 2006-09-26 2008-04-10 Sharp Corp 表示装置
JP2009047765A (ja) * 2007-08-15 2009-03-05 Sony Corp 表示装置および電子機器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013167854A (ja) * 2012-02-17 2013-08-29 Seiko Epson Corp 電気光学装置および電子機器
JP7413469B2 (ja) 2012-08-02 2024-01-15 三星ディスプレイ株式會社 薄膜トランジスタアレイ基板、及び表示装置
JP2022180391A (ja) * 2012-08-02 2022-12-06 三星ディスプレイ株式會社 薄膜トランジスタアレイ基板、及び表示装置
US12213358B2 (en) 2012-08-02 2025-01-28 Samsung Display Co., Ltd. Organic light emitting diode display with bent semiconductor layer
KR102022700B1 (ko) * 2012-08-09 2019-11-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 포함하는 유기 발광 표시 장치
KR20140021292A (ko) * 2012-08-09 2014-02-20 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 포함하는 유기 발광 표시 장치
CN110246850B (zh) * 2014-07-23 2022-12-02 索尼公司 显示装置
US12289959B2 (en) 2014-07-23 2025-04-29 Sony Group Corporation Display device, method of manufacturing display device, and electronic apparatus
CN110246850A (zh) * 2014-07-23 2019-09-17 索尼公司 显示装置
US11985857B2 (en) 2014-07-23 2024-05-14 Sony Group Corporation Display device, method of manufacturing display device, and electronic apparatus
US11678519B2 (en) 2014-07-23 2023-06-13 Sony Group Corporation Display device, method of manufacturing display device, and electronic apparatus
JP2016027426A (ja) * 2015-09-30 2016-02-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP2017151447A (ja) * 2017-03-22 2017-08-31 セイコーエプソン株式会社 電気光学装置および電子機器
JP2018136565A (ja) * 2018-04-11 2018-08-30 セイコーエプソン株式会社 電気光学装置および電子機器
WO2020161877A1 (ja) * 2019-02-08 2020-08-13 シャープ株式会社 表示装置
WO2022123776A1 (ja) * 2020-12-11 2022-06-16 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
US8575602B2 (en) 2013-11-05
US20120199854A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
WO2011048838A1 (ja) アクティブマトリクス基板及び有機ｅｌ表示装置
WO2011013409A1 (ja) アクティブマトリクス基板、表示装置及び有機ｅｌ表示装置
JP5502864B2 (ja) アクティブマトリクス基板及び有機ｅｌ表示装置
KR101701087B1 (ko) 표시 장치 및 전자 기기
US9735219B2 (en) Organic light emitting diode display
US9245939B2 (en) Organic electroluminescence display panel and organic electroluminescence display apparatus
JP2009169071A (ja) 表示装置
CN104282261A (zh) 显示装置以及电子设备
KR20090115661A (ko) 표시장치 및 표시장치의 구동방법
KR20100069605A (ko) 표시 장치, 표시 장치의 화소 레이아웃 방법 및 전자 기기
JP2010145446A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2009175389A (ja) 表示装置
US20140014912A1 (en) Pixel and organic light emitting display device having the same
KR101611621B1 (ko) 표시 장치 및 그 구동 방법
JP2010002531A (ja) 表示装置および電子機器
US8094252B2 (en) Display apparatus and method for driving the same
JP2010002530A (ja) 表示装置および電子機器
JP2009037100A (ja) 表示装置
JP2010002676A (ja) 表示装置および電子機器
JP5212683B2 (ja) トランジスタパネル及びその製造方法
JP2009282191A (ja) 表示装置、表示装置の駆動方法および電子機器
US20250201178A1 (en) Display Device and Method of Manufacturing the Same
JP2010145445A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2007010872A (ja) 表示装置及びアレイ基板
KR20140120717A (ko) 박막 트랜지스터 및 유기 발광 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10824690

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13501436

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10824690

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP