JP5000937B2 - 半導体デバイスの製造方法 - Google Patents

Description

本発明は、半導体デバイスの製造方法に関する。

近年、半導体デバイスを用いた表示装置の分野では、省エネルギー、省スペースを特長とした液晶表示装置、エレクトロルミネッセンス（ＥＬ）表示装置等のフラットパネルディスプレイ装置が、従来のＣＲＴに替わり、急速に普及しつつある。これらの表示装置では、基板上に複数の電極や配線および素子が設けられている。具体的には、走査配線や信号配線、ゲート電極やソース・ドレイン電極を有する薄膜トランジスタ（ＴＦＴ）等のスイッチング素子がアレイ状に設けられ、各表示画素に電極に独立した映像信号を印加するアクティブマトリクス型ＴＦＴアレイ基板が広く用いられるようになっている。

特許文献１には、液晶表示装置に用いられるアクティブマトリクス型ＴＦＴアレイ基板が開示されている。このアクティブマトリクス型ＴＦＴアレイ基板では、電極や配線を形成する金属膜および画素電極や映像信号の入出力端子部を形成する透明電極層が設けられている。透明電極層には、ＩＴＯ、ＩＺＯ等が用いられる。一般的に、この金属膜と透明電極層とが電気的に接続される接続部が複数箇所設けられている。

また、液晶表示装置の大型化や高精細化に伴い、走査配線や信号配線の長大化、狭配線幅化等による信号遅延が問題となる。これを防止するため、電極・配線の材料には、Ａｌのように電気的に低抵抗であることが要求されている。ところが、Ａｌ膜を用いた場合、ＩＴＯ、ＩＺＯ等からなる透明電極層との良好な電気的コンタクト特性が得られない。そのため、特許文献２に開示されているように、Ａｌ膜と透明電極層の接続部にＴｉ、Ｃｒ、Ｍｏ等の高融点金属膜を形成し、この高融点金属膜を介してＡｌ膜と透明電極層間の良好な電気的コンタクト特性を得る方法が一般的に用いられていた。

さらに、光を反射させて画像を表示するための反射電極として、ＡｌまたはＡｌ合金膜からなる画素電極を用いた表示装置もある。例えば、反射型液晶表示装置では、ＩＴＯ膜からなる対向電極の基準電位と適合させるために、反射電極を兼ねるＡｌまたはＡｌ合金膜からなる画素電極上に、ＩＴＯ膜やＩＺＯ膜が形成されている（特許文献３参照）。有機ＥＬ表示装置では、アノード画素電極から有機ＥＬ発光素子への電荷注入の効率を向上するため、反射板を兼ねるＡｌまたはＡｌ合金膜からなるアノード画素電極上に、仕事関数値の高いＩＴＯ膜やＩＺＯ膜が形成されている。これらの表示装置の場合、ＡｌまたはＡｌ合金膜の高い光反射率を利用するため、ＡｌまたはＡｌ合金膜上に、ＩＴＯ膜やＩＺＯ膜を直接形成する必要がある。
特開平１０−２６８３５３号公報 特開２０００−７７６６６号公報 特開２００４−２９４８０４号公報

しかしながら、特許文献２のように、Ａｌと高融点金属とを積層して形成する場合、高融点金属膜の種類によっては、パターニングのためのエッチング工程において、エッチング液中での腐食電位の差により、積層配線パターンの端部が逆テーパー状、あるいは庇形状になる場合があり、上層に形成される膜のカバレッジ不良を生じさせる問題があった。

また、通常、ＡｌまたはＡｌ合金膜上に直接形成されるＩＴＯ膜は多結晶である。多結晶ＩＴＯは化学的に安定であるため、王水系の強酸性薬液を用いてパターニングされる。しかしながら、このような強酸性薬液を用いた場合、下層のＡｌまたはＡｌ合金膜までエッチングされてしまう問題があった。一方、これを防止するため、弱酸性薬液を用いる方法もある。この場合、ＩＴＯ膜は非晶質である。非晶質ＩＴＯ膜は、ＡｒにＨ_２ＯまたはＨ_２を混合したガス中でのスパッタリング法により、形成される。しかしながら、Ｈ_２ＯやＨ_２を混合すると、スパッタリング中にダストが発生し、ＩＴＯ膜に異物として混入するため、歩留りが低下する問題があった。また、非晶質ＩＴＯ膜は、約１５０℃の加熱で結晶化するため、フォトリソグラフィプロセスのレジストパターニングにおけるポストベーク工程（一般的に、１４０〜１６０℃）で、部分的に結晶化する。このＩＴＯ結晶粒が、エッチング残渣となり、歩留りが低下する問題があった。

他方、ＡｌまたはＡｌ合金膜上に直接成形されるＩＺＯ膜は、非晶質である。非晶質ＩＺＯ膜は、Ｈ_２ＯやＨ_２を混合せずに、Ａｒガスのみを用いたスパッタリング法により、形成されるため、上記ダストの問題は生じない。また、ポストベーク工程後も結晶化しないため、上記エッチング残渣の問題は生じない。しかしながら、ＩＺＯ膜は、逆に結晶化し難いため、耐酸性に劣る。ＩＺＯ膜パターン形成後に、酸性薬液によるエッチングや洗浄工程がある場合、腐食の恐れがあり、信頼性に劣るため、ＩＺＯ膜の装置への適用が著しく制限される問題があった。

本発明は、上述の問題点を解決するためのものであり、ＡｌまたはＡｌ合金膜から形成された電極や配線と透明電極層とを直接接触させることができ、かつ、信頼性、生産性に優れた半導体デバイスを提供することを目的とする。

本発明にかかる半導体デバイスの製造方法は、
電極、配線、又は端子をなす金属膜を成膜する工程と、
前記金属膜に直接接触するようにして、Ｉｎ _２ Ｏ _３ 、ＳｎＯ _２ およびＺｎＯから実質的に構成され、モル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）が０．６５〜０．８であり、かつ、モル比Ｓｎ／Ｚｎが０．３以上１以下である、電極又は端子パッドをなす非晶質の透明導電性膜を成膜する工程と、
前記透明導電性膜を１６０〜２５０℃の温度で加熱することにより結晶化する工程と、
を含むものである。

本発明によれば、ＡｌまたはＡｌ合金膜から形成された電極や配線と透明電極層とを直接接触させることができ、かつ、生産性に優れた半導体デバイスの製造方法を提供することができる。

従来のＡｌ膜とＩＴＯまたはＩＺＯ膜との電気的接続部において、良好なコンタクト特性が得られない理由は、両者の界面に電気的絶縁性を有するＡｌ酸化物（ＡｌＯ_ｘ）が形成されることが主な理由と考えられている（例えば、「第４７回応用物理学関係連合講演会講演予稿集（２０００．３ 青山学院大学）３１ａ−ＹＡ−９，ｐｐ８６６（２０００）．ＸＰＳによるＩＴＯ／ＡｌＮ界面反応層の評価」）。本発明者らは、試験的に約２００ｎｍ厚のＡｌ膜と、厚さ約１００ｎｍのＩＴＯ膜とをスパッタリング法により成膜し、界面付近をオージェ電子分光分析法、Ｘ線光電子分光法および透過型電子顕微鏡を用いて詳細に調査した。その結果、厚さ５〜１０ｎｍ程度のＡｌＯ_ｘが一様な層状に形成され、これが電気的導通を阻害していることを確認した。このような現象は、ＩＴＯ膜をＩＺＯ膜とした場合でも同様である。

一方、ＩＴＺＯ膜とＡｌ膜の接触抵抗値は低いことが分かった。両者の界面構造を調査した結果、ＩＴＺＯ膜を構成する金属元素が、Ｚｎの存在により、酸化されていない金属単体として存在し、これらの金属元素によって電気的な導電パスが形成されていることがわかった。なお、ＩＴＺＯ膜とＡｌ膜に限らず、透明性電極膜と金属の接触抵抗値が低い場合、同様の界面構造を有することがわかった。

また、本発明者らは、鋭意研究した結果、ＩＴＺＯにおけるＩｎ_２Ｏ_３、ＳｎＯ_２およびＺｎＯの配合比を最適化することにより、Ａｒガスのみを用いたスパッタリング法により、非晶質で成膜でき、かつ、上記ポストベーク温度より高く、半導体デバイスの耐熱温度より低い温度で結晶化させ得ることを見出した。

以下、本発明にかかる半導体デバイスを液晶表示装置に用いられるアクティブマトリクス型ＴＦＴアレイ基板に適用した実施の形態の一例について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載および図面は、適宜、省略および簡略化されている。

［実施の形態１］
図１は、本実施の形態１にかかるアクティブマトリクス型ＴＦＴアレイ基板における画像表示領域の一画素分の平面図である。図２は、図１のＸ−Ｘ'断面図、並びにアクティブマトリクス型ＴＦＴアレイ基板の画像表示領域の外側に形成される信号入力端子部の断面図（図１においては、当該部分は不図示）である。信号入力端子部として、走査信号が入力されるゲート端子および映像信号が入力されるソース端子を図示している。

図１および図２にかかるアクティブマトリクス型ＴＦＴアレイ基板は、透明絶縁基板１、ゲート電極２、補助容量共通電極３、ゲート配線４、ゲート端子５、ゲート絶縁膜６、半導体能動膜７、オーミックコンタクト膜８、ソース電極９、ドレイン電極１０、ソース配線１１、ＴＦＴチャネル部１２、層間絶縁膜１３、画素ドレインコンタクトホール１４、ゲート端子コンタクトホール１５、ソース端子コンタクトホール１６、画素電極１７、ゲート端子パッド１８、ソース端子パッド１９を備える。

透明絶縁基板１としては、ガラス基板、石英ガラス等の透明な絶縁基板を用いることができる。絶縁性基板１の厚さは任意でよいが、液晶表示装置の厚さを薄くするために１．１ｍｍ厚以下のものが好ましい。絶縁性基板１が薄すぎると、プロセスの熱履歴により基板の歪みが生じるため、パターニング精度が低下する。そのため、絶縁性基板１の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁性基板１がガラスなどの脆性材料からなる場合、端面からのチッピングによる異物の混入を防止するため、基板の端面を面取しておくことが好ましい。さらに、各プロセスでの基板処理の方向を特定するため、透明絶縁基板１の一部に切り欠きを設けておくことが、プロセス管理上好ましい。

ゲート電極２、補助容量電極３、ゲート配線４およびゲート端子５は、透明絶縁基板１上に形成されている。ゲート電極２、補助容量電極３、ゲート配線４およびゲート端子５は、同一の金属膜から構成されている。この金属膜としては、厚さ１００〜５００ｎｍ程度のＡｌ合金を用いることができる。

ゲート絶縁膜６は、透明絶縁基板１およびゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５上に形成されている。ゲート絶縁膜６としては、厚さ３００〜６００ｎｍ程度のシリコン窒化膜（ＳｉＮ_ｘ）、シリコン酸化膜（ＳｉＯ_ｘ）、シリコン酸化窒化膜（ＳｉＯ_ｘＮ_ｙ）やこれらの積層膜を用いることができる。膜厚が薄い場合には、ゲート配線とソース配線の交差部で短絡を生じやすいため、ゲート配線４や補助容量電極３等の膜厚以上とすることが好ましい。一方、膜厚が厚い場合には、ＴＦＴのＯＮ電流が小さくなり、表示特性が低下する。

半導体能動膜７は、ゲート絶縁膜６上に形成されている。半導体能動膜７としては、厚さ１００〜３００ｎｍ程度のアモルファスシリコン（ａ−Ｓｉ）膜または多結晶シリコン（ｐ−Ｓｉ）膜を用いることができる。膜が薄い場合には、後述するオーミックコンタクト膜８のドライエッチング時に消失が発生しやすい。一方、膜が厚い場合には、ＴＦＴのＯＮ電流が小さくなる。

なお、半導体能動膜７としてａ−Ｓｉ膜を用いる場合には、ゲート絶縁膜６のａ−Ｓｉ膜との界面は、ＳｉＮ_ｘまたはＳｉＯ_ｘＮ_ｙとすることが、ＴＦＴが導通状態となるゲート電圧であるＴＦＴの閾値電圧（Ｖ_ｔｈ）の制御性および信頼性の観点から好ましい。一方、半導体能動膜７としてｐ−Ｓｉ膜を用いる場合には、ゲート絶縁膜６のｐ−Ｓｉ膜との界面はＳｉＯ_ｘまたはＳｉＯ_ｘＮ_ｙとすることがＴＦＴのＶ_ｔｈの制御性および信頼性の観点から好ましい。

オーミックコンタクト膜８は、半導体能動膜７上に形成されている。オーミックコンタクト膜８としては、厚さ２０〜７０ｎｍ程度のａ−Ｓｉまたはｐ−ＳｉにＰを微量にドーピングしたｎ型ａ−Ｓｉ膜、ｎ型ｐ−Ｓｉ膜を用いることができる。

ソース電極９およびドレイン電極１０は、オーミックコンタクト膜８上に形成され、これを介し、半導体能動膜７と接続されている。また、ソース電極９はソース配線１１を介し、ソース端子（不図示）まで伸びている。ソース電極９、ドレイン電極１０およびソース配線１１は、同一の金属膜から構成されている。この金属膜としては、厚さ１００〜５００ｎｍ程度のＡｌ合金を用いることができる。

層間絶縁膜１３はソース電極９、ドレイン電極１０、ソース配線１１等の上に形成されている。層間絶縁膜１３としては、ゲート絶縁膜６と同様の材料を用いることができる。

画素電極１７、ゲート端子パッド１８およびソース端子パッド１９は層間絶縁膜１３上に形成されている。画素電極１７、ゲート端子パッド１８およびソース端子パッド１９は、同一の透明導電性薄膜から構成されている。画素電極１７は、画素ドレインコンタクトホール１４を介し、ドレイン電極１０と電気的に接続される。ゲート端子パッド１８は、ゲート端子コンタクトホール１５を介し、ゲート端子５と電気的に接続される。ソース端子パッド１９は、ソース端子コンタクトホール１６を介し、ソース端子１１と電気的に接続される。透明導電性薄膜としては、後述する理由からＩｎ_２Ｏ_３とＳｎＯ_２とＺｎＯの混合物たるＩＴＺＯを用いることが好ましい。

次に、本実施の形態１にかかるアクティブマトリクス型ＴＦＴアレイ基板の製造方法について述べる。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。

表面を清浄化した絶縁性基板１上に、スパッタリング、真空蒸着等の方法でゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５等を形成するための第１のＡｌ合金膜を成膜する。

次に、第１のフォトリソグラフィプロセス（写真工程）で上記Ａｌ合金膜をパターニングし、ゲート電極２、補助容量電極３、ゲート配線４およびゲート端子５等を形成する。フォトリソグラフィプロセスは以下の通りである。アクティブマトリクス型ＴＦＴアレイ基板を洗浄後、感光性レジストを塗布・乾燥する。次に、所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的にアクティブマトリクス型ＴＦＴアレイ基板上にマスクパターンを転写したレジストを形成する。そして、感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離する。感光性レジストとアクティブマトリクス型ＴＦＴアレイ基板との濡れ性が悪い場合には、塗布前にＵＶ洗浄またはＨＭＤＳ（ヘキサメチルジシラザン）の蒸気塗布等の処理を行う。

また、感光性レジストとアクティブマトリクス型ＴＦＴアレイ基板との密着性が悪く、剥離が生じる場合には、加熱硬化温度の高温化または加熱硬化時間の長時間化等の処理を適宜行う。上記Ａｌ合金膜のエッチングは、エッチャントを用いてエッチングすることができる。また、このＡｌ合金膜のエッチングは、パターンエッジがテーパー形状となるようにエッチングすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパー形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。同工程においては、ゲート電極２、ゲート配線４、補助容量電極３、ゲート端子部５を形成すると述べたが、これに限定されるものではなく、その他にアクティブマトリクス型ＴＦＴアレイ基板を製造する上で必要な各種のマーク類や配線を形成してもよい。

次に、ＳｉＮ_ｘ、ＳｉＯ_ｘ、ＳｉＯ_ｘＮ_ｙ等からなるゲート絶縁膜６、ａ−Ｓｉまたはｐ−Ｓｉからなる半導体能動膜７、ｎ型ａ−Ｓｉまたはｎ型ｐ−Ｓｉからなるオーミックコンタクト膜８を形成するための薄膜を、プラズマＣＶＤ（Chemical Vapor Deposition）法により連続で成膜する。半導体能動膜７としてａ−Ｓｉ膜を用いる場合、ゲート絶縁膜６の界面付近の成膜レートを小さくし、上層部の成膜レートを大きくすることにより、短い成膜時間で、移動度が大きく、ＯＦＦ時のリーク電流が小さいＴＦＴを得ることができる。上記ＳｉＮ_ｘ膜、ＳｉＯ_ｘ膜、ＳｉＯ_ｘＮ_ｙ膜、ａ−Ｓｉ膜、ｐ−Ｓｉ膜、ｎ型ａ−Ｓｉ膜、ｎ型ｐ−Ｓｉ膜は公知のガス（ＳｉＨ_４、ＮＨ_３、Ｈ_２、ＮＯ_２、ＰＨ_３、Ｎ_２やこれらの混合ガス）を用いて、ドライエッチングによりパターン形成できる。

次に、第２のフォトリソグラフィプロセスで、少なくともＴＦＴ部が形成される部分に、半導体能動膜７およびオーミックコンタクト膜８をパターニングする。ゲート絶縁膜６は、全体に亘って残存する。半導体能動膜７およびオーミックコンタクト膜８は、ＴＦＴ部が形成される部分の他に、ソース配線とゲート配線４および補助容量電極３とが平面的に交差する部分にもパターニングして残存させることが、交差部での耐電圧が大きくなる観点から好ましい。また、ＴＦＴ部の半導体能動膜７およびオーミックコンタクト膜８をソース配線の下部まで連続形状で残存させることが、ソース電極が半導体能動膜７およびオーミックコンタクト膜８の段差を乗り越えることがなく、段差部でのソース電極の断線が発生しにくいので好ましい。半導体能動膜７およびオーミックコンタクト膜８のエッチングは、公知のガス組成（例えば、ＳＦ_６とＯ_２の混合ガスまたはＣＦ_４とＯ_２の混合ガス）でドライエッチングできる。

次に、スパッタリングなどの方法でソース電極９およびドレイン電極１０を形成するためのＡｌ合金膜を成膜する。第３のフォトリソグラフィプロセスにより、このＡｌ合金膜からソース配線１１（図１参照）、ソース端子（不図示）、ソース電極９およびドレイン電極１０を形成する。

次に、オーミックコンタクト膜８のエッチングを行なう。このプロセスによりＴＦＴ部のオーミックコンタクト膜８の中央部が除去され、半導体能動膜７が露出する。オーミックコンタクト膜８のエッチングは、公知のガス組成（例えば、ＳＦ_６とＯ_２の混合ガスまたはＣＦ_４とＯ_２の混合ガス）でドライエッチングできる。

次に、ＳｉＮ_ｘ、ＳｉＯ_ｘ、ＳｉＯ_ｘＮ_ｙ等からなる層間絶縁膜１３を形成するための膜を、プラズマＣＶＤ法により形成する。第４のフォトリソグラフィプロセスにより、この膜から層間絶縁膜１３を形成する。図２に示すような画素ドレインコンタクトホール１４、ゲート端子コンタクトホール１５、およびソース端子コンタクトホール１６に対応する部分を開口した遮光マスク（不図示）を用いて、均一に露光を行う。上記露光工程後、現像液を用いて現像を行う。その後、コンタクトホールに対応する領域では、エッチング工程により開口部が形成されドレイン電極１０等が露出する。

次に、画素電極１７、ゲート端子パッド１８およびソース端子パッド１９等を形成するための透明導電性薄膜を、スパッタリング法、真空蒸着法、塗布法等により形成する。Ａｌ合金膜との接触抵抗を低減するためには、スパッタリング法が好ましい。第５のフォトリソグラフィプロセスにより、透明導電性薄膜から画素電極１７、ゲート端子パッド１８およびソース端子パッド１９等を形成する。

このように製造されたアクティブマトリクス型ＴＦＴアレイ基板は、カラーフィルターや対向電極を有する対向基板（不図示）とスペーサーを介して、一対の基板として貼り合わされ、その間隙に液晶が注入される。この液晶層が挟持された液晶パネルをバックライトユニットに取り付けることにより、液晶表示装置が製造される。

上記一対の基板の間に金属等の導電性異物が混入すると、画素電極１７と対向電極とがこの導電性異物を介して電気的に短絡し、該当する画素電極の画素表示に不良（点欠陥）を発生させ得る。これを防止し、歩留りを向上させるため、図３に示すように、少なくともこの画素電極１７を覆うように、保護絶縁膜２０を形成してもよい。保護絶縁膜２０の好適な実施例として、プラズマＣＶＤ法によるＳｉＯ_ｘ膜やＳｉＮ_ｘ膜がある。

従来のＩＴＯ膜上に、上記プラズマＣＶＤによるＳｉＯ_ｘ膜やＳｉＮ_ｘ膜を形成した場合、画素電極１７のパターン間に残るエッチング残渣上で、膜が異常成長し、表面凹凸が大きくなる。この凹凸により、表示が白濁化し、不良となる問題があった。これは、ＣＶＤ法の反応ガスとしてモノシラン（ＳｉＨ_４）やアンモニア（ＮＨ_３）を用いるため、成膜の初期に、水素を含む還元性ガスのプラズマに曝されたエッチング残渣のＩＴＯが還元され、ＳｉＮ_ｘ膜の成長に影響するためであると考えられる。しかしながら、本実施例１にかかるＩＴＺＯ膜の場合、エッチング残渣がほとんど発生しないため、上記問題を防止できる。なお、上記保護絶縁膜２０の上層に、さらに絶縁性の有機樹脂膜を塗布法により形成してもよい。

（実施例１）
本実施の形態１の具体的な実施例を説明する。本実施例１にかかる第１の金属膜（ゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５）および第２の金属膜（ドレイン電極９、ソース電極１０）として、純Ａｌに、５ｍｏｌ％Ｍｏを添加したＡｌ−５ｍｏｌ％Ｍｏ合金膜を用いた。透明導電性膜（画素電極１７、ゲート端子パッド１８、ソース端子パッド１９）として、質量比がＩｎ_２Ｏ_３：ＳｎＯ_２：ＺｎＯ＝８９：７：４であるＩＴＺＯ膜を用いた。このＩＴＺＯ膜における各元素のモル比は、Ｉｎ＝３０．８ｍｏｌ％、Ｓｎ＝３．６ｍｏｌ％、Ｚｎ＝６．０ｍｏｌ％およびＯ＝５９．６ｍｏｌ％である。すなわち、モル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）＝０．７６、モル比Ｓｎ／Ｚｎ＝０．６である。モル比は、成膜前の配合時に各酸化物の質量を測定して質量比を求め、各元素の原子量からモル比を算出した。また、ＩＴＺＯ膜中の金属元素のモル比はＩＣＰ（Inductively Coupled Plasma）発光分光分析法によっても測定し、成膜前の配合比から算出したモル比とＩＣＰ発光分光分析法により測定した結果から得られるモル比がほぼ一致することを確認した。

ＩＴＺＯ膜は、Ａｒガスのみを用いた公知のスパッタリング法によって成膜した。成膜されたＩＴＺＯ膜をＸ線回折法により分析した結果、回折ピークは認められず、非晶質であることを確認した。次に、フォトリソグラフィプロセスによりフォトレジストパターンを形成し、公知のシュウ酸薬液でエッチングした。その後、フォトレジストパターンを除去し、画素電極１７、ゲート端子パッド１８およびソース端子パッド１９を形成した。さらに、大気中、温度２５０℃で約３０分の熱処理を行った。本熱処理後のＩＴＺＯ膜をＸ線回折法により分析した結果、回折ピークが認められ、結晶化を確認した。

本実施例１にかかる透明性導電膜たるＩＴＺＯ膜は、ＩＴＯ膜と異なり、Ｈ_２ＯやＨ_２を混合せずに、Ａｒガスのみを用いたスパッタリング法により、非晶質で成膜できる。このため、スパッタリング中にダストが発生せず、膜への異物の混入を１／１０以下にまで低減できる。また、エッチング液として弱酸であるシュウ酸薬液を用いることができるため、エッチング時に、下層の第１および第２の金属膜たるＡｌ合金膜まで腐食され、断線することを防止できる。さらに、ＩＴＺＯ膜は、フォトリソグラフィプロセスのレジストパターニングにおけるポストベーク工程で部分的に結晶化することもないため、エッチング残渣もほとんど発生しない。しかも、パターニング後には、熱処理により結晶化させ、化学的に安定で耐酸性に優れる膜とすることにより、信頼性も向上する。

画素ドレインコンタクトホール１４における画素電極１７とドレイン電極１０の接触抵抗値、ゲート端子部コンタクトホール１５におけるゲート端子パッド１８とゲート端子５の接触抵抗値およびソース端子部コンタクトホール１６におけるソース端子パッド１９とソース端子１１の接続部の接触抵抗値はいずれも、コンタクトホール開口面積５０μｍ^２あたり約１ｋΩであった。

従来のＩＴＯ膜と純Ａｌ膜の接触抵抗値は、コンタクトホール開口面積５０μｍ^２あたり約１００ＭΩである。本実施例１にかかるＩＴＺＯ膜とＡｌ−５ｍｏｌ％Ｍｏ合金膜の接触抵抗値は、従来の１／１０^５であり、極めて良好な値である。

次に、上記Ａｌ−Ｍｏ膜とＩＴＺＯ膜の界面構造を詳細に調査した。具体的には、Ｘ線光電子分光分析を用い、深さ方向プロファイルを調査した。Ｘ線光電子分光分析装置としては、ＵＬＶＡＣ−ＰＨＩ社製Ｑｕａｎｔｕｍ２０００を用いた。分析条件は、線源Ａｌ−Ｋアルファ線、ビーム径１００μｍ、出力２０ｋＶ−１００Ｗとした。以下、説明の便宜上、上層のＩＴＺＯ膜と下層のＡｌ−Ｍｏ膜からなる薄膜をＩＴＺＯ／Ａｌ−Ｍｏと記す。

図４に、上記分析試料ＩＴＺＯ／Ａｌ−Ｍｏの界面近傍におけるＡｌ（２ｐ軌道成分）、Ｏ（１ｓ軌道成分）、Ｉｎ（３ｄ軌道成分）、Ｓｎ（３ｄ軌道成分）およびＺｎ（２ｐ軌道成分）のＸ線光電子分光分析による深さ方向プロファイルを示す。なお、Ｍｏの分析は省略した。図４中の横軸はスパッタリング時間を、縦軸は上記元素のｍｏｌ％濃度を示している。本実施例１でのＸ線光電子分光分析では、Ａｒ^＋イオンを用いたスパッタリングにより試料をエッチングし、その表面分析を行うことにより深さプロファイルを得ている。したがって、横軸のスパッタ時間は、上層にあるＩＴＺＯ表面からの深さに対応する。

図４に示すように、スパッタ時間の短い領域では、上層のＩＴＺＯ膜の構成元素であるＯ、Ｉｎ、ＺｎおよびＳｎが多く存在し、スパッタ時間が長くなるにつれて下層のＡｌ−Ｍｏ膜の構成元素であるＡｌが多く存在する。

Ｉｎの最大濃度の半分になる深さ（図中Ａ）とＡｌの最大濃度の半分になる深さ（図中Ｂ）の間の領域を、界面層と定義する。また、図中Ａより上層の領域をＩＴＺＯ膜、図中Ｂより下層の領域をＡｌ−Ｍｏ膜と定義する。また、界面層のＩＴＺＯ膜側の領域をＩＴＺＯ近傍界面層、同じく界面層のＡｌ−Ｍｏ膜側の領域をＡｌ−Ｍｏ近傍界面層と定義する。

図４より、界面層では、Ｏ濃度が増加していることがわかる。これは、界面層にＡｌＯ_ｘが存在することを示唆している。ＡｌＯ_ｘは絶縁体であるため、ＡｌＯ_ｘが界面全体に存在すれば、電気的導通が阻害されるはずである。しかしながら、実際には上述したように、本実施例１にかかる画素ドレインコンタクトホール１４における画素電極１７とドレイン電極１０との接続部等の接触抵抗値は、従来例に比して格段に低い接触抵抗値が得られた。

そこで、深さ方向の４ポイント（ＩＴＺＯ膜、ＩＴＺＯ近傍界面層、Ａｌ−Ｍｏ近傍界面層およびＡｌ−Ｍｏ膜）におけるＡｌ（２ｐ軌道成分）、Ｚｎ（２ｐ軌道成分）、Ｉｎ（３ｄ軌道成分）およびＳｎ（３ｄ軌道成分）の結合状態を、Ｘ線光電子スペクトルを用いて調査した。その結果を図５（ａ）〜（ｄ）に示す。図５（ａ）はＩＴＺＯ膜、図５（ｂ）はＩＴＺＯ近傍界面層、図５（ｃ）はＡｌ−Ｍｏ近傍界面層、図５（ｄ）はＡｌ−Ｍｏ膜の上記各元素の結合状態を示したものである。

ＩＴＺＯ膜では、ＩＴＺＯのみが検出された（図５（ａ）参照）。ＩＴＺＯ近傍界面層では、ＡｌＯ_ｘ、Ａｌ、ＩＴＺＯおよびＩｎが検出された（図５（ｂ）参照）。Ａｌ−Ｍｏ近傍界面層では、ＡｌＯ_ｘ、Ａｌ、ＩＴＺＯおよびＩｎが検出された（図５（ｃ）参照）。Ａｌ−Ｍｏ膜では、Ａｌのみが検出された（図５（ｄ）参照）。なお、図５中では、ＡｌＯ_ｘを便宜的にＡｌＯと表示している。

図６は、図５に示す結果から、ＩＴＺＯ膜、ＩＴＺＯ近傍界面層、Ａｌ−Ｍｏ近傍界面層およびＡｌ−Ｍｏ膜の構造を模式的に示したものである。図６に示すように、Ａｌ−Ｍｏ膜とＩＴＺＯ膜とを接触させた場合、界面層には、絶縁体であるＡｌＯ_ｘ以外に、導電性のあるＡｌ、Ｉｎ、ＩＴＺＯが存在する。すなわち、ＡｌＯ_ｘは界面全体には存在せず、そのＡｌＯ_ｘが存在しない箇所では、上記導電性物質が界面層の深さ方向に連続的に存在することにより、ＩＴＺＯ膜とＡｌ−Ｍｏ膜の間に導電経路が形成され、良好な電気的コンタクト特性が得られたものと考えられる。なお、Ｚｎの存在により、Ｉｎ_２Ｏ_３が還元され、また、ＡｌＯ_ｘの形成が抑制されたものと推察される。

［実施の形態２］
次に、本発明にかかる実施の形態２について、図７を用いて説明する。実施の形態２は、有機ＥＬ発光素子を用いた有機電界発光型表示装置を構成するアクティブマトリクス型ＴＦＴアレイ基板に本発明を適用したものである。この有機電界発光型表示装置は、上面発光型（トップエミッション型）構造のアノード画素電極を有する。

図７は、本実施の形態２にかかる有機電界発光型表示装置を構成するアクティブマトリクス型ＴＦＴアレイ基板およびその上部に形成されている有機ＥＬ素子を示す画素部の断面図である。本実施の形態２にかかるアクティブマトリクス型ＴＦＴアレイ基板は、透明絶縁基板１０１、ゲート電極１０２、ゲート絶縁膜１０６、ｐ−Ｓｉ膜１０７、ソース電極１０９、ドレイン電極１１０、層間絶縁膜１１３、画素ドレインコンタクトホール１１４、アノード画素電極１１７、透過性絶縁膜１２１、平坦化膜１２２、分離膜１２３、電界発光層１２４、カソード画素電極１２５、封止層１２６および対向基板１２７を備える。

透明絶縁基板１０１、ゲート電極１０２、ゲート絶縁膜１０６、ソース電極１０９、ドレイン電極１１０は実施の形態１の構成要素と共通であるため、説明を省略する。

ｐ−Ｓｉ膜１０７は、透過性絶縁膜１２１上に形成されている。ｐ−Ｓｉ膜１０７は、チャネル領域１０７ａ、ソース領域１０７ｂ、ドレイン領域１０７ｃを有する。

層間絶縁膜１１３は、第１の層間絶縁膜１１３ａおよび第２の層間絶縁膜１１３ｂからなる。第１の層間絶縁膜１１３ａは、ゲート絶縁膜１０６およびその上に形成されたゲート電極１０２を覆うように形成されている。第２の層間絶縁膜１１３ｂは、第１の層間絶縁膜１１３ａと、その第１の層間絶縁膜１１３ａ上に形成されたソース電極１０９およびドレイン電極１１０とを覆うように形成されている。層間絶縁膜１１３としては、実施の形態１にかかる層間絶縁膜１３と同様の材料を用いることができる。この層間絶縁層１１３を貫くコンタクトホールを介して、ソース電極１０９およびドレイン電極１１０は、各々ソース領域１０７ｂおよびドレイン領域１０７ｃと接続されている。

アノード画素電極１１７は、第１のアノード１１７ａおよび第２のアノード１１７ｂからなる。第１のアノード１１７ａは平坦化膜１２２上に形成されており、第２アノード１１７ｂは第１のアノード１１７ａ上に形成されている。本実施の形態２にかかる第１のアノード１１７ａには、Ａｌ合金膜を用い、第２のアノード１１７ｂには透明性導電膜たるＩＴＺＯ膜を用いた。アノード画素電極１１７は平坦化膜１２２および第２の層間絶縁膜１１３ｂを貫く画素ドレインコンタクトホール１１４を介して下層のドレイン電極１１０と接続されている。

透過性絶縁膜１２１は、第１の透過性絶縁膜１２１ａおよび第２の透過性絶縁膜１２１ｂからなる。第１の透過性絶縁膜１２１ａは透明絶縁基板１０１上に形成されており、ＳｉＮ_ｘ膜が好適である。第２の透過性絶縁膜１２１ｂはその第１の透過性絶縁膜１２１ａ上に形成されており、ＳｉＯ_ｘ膜が好適である。

平坦化膜１２２は第２の層間絶縁膜１１３ｂ上に形成されている。平坦化膜１２２には、平坦であることが要求されるため、コーティング法などにより形成された絶縁性樹脂を用いることができる。

分離膜１２３は平坦化膜１２２上に形成され、隣接する画素（不図示）間を電気的に分離するため、アノード画素電極１１７周囲に額縁のように土手状に形成されている。

電界発光層１２４は、分離膜１２３に周囲を囲まれた第２のアノード１１７ｂ上に形成されている。電界発光層１２４が有機ＥＬ材料である。電界発光層１２４は、基本的には、アノード画素電極１１７側からホール輸送層１２４ａ、有機ＥＬ層１２４ｂ、電子輸送層１２４ｃの順に積層される３層を備える。なお、ホール輸送層１２４ａとアノード画素電極１１７との間に挟まれるホール注入層（不図示）、電子輸送層１２４ｃの直上に積層される電子注入層（不図示）の少なくともいずれかの一層を追加する公知の構造でもよい。すなわち、電界発光層１２４は４層または５層構造でもよい。

カソード画素電極１２５は、電界発光層１２４および分離膜１２３を覆うようにして形成されている。カソード画素電極１２５は、ＩＴＯ、ＩＺＯ、ＩＴＺＯ等からなる透明性導電膜である。また、カソード画素電極１２５はアノード画素電極１１７との電位差により電界発光層１２４に電流を流す対向電極である。

封止層１２６は、カソード画素電極１２５に形成されている。封止層１２６は、電界発光層１２４を水分や不純物から遮断するための層である。対向基板１２７は、封止層１２６上に、絶縁性基板１０１と対向するように形成されている。

図７に示す有機電界発光型表示装置では、ソース電極１０９から伝わる信号電圧がドレイン電極１１０を介してアノード画素電極１１７に印加され、カソード画素電極１２５との電圧差により電界発光層１２４に電流が流れ、有機ＥＬ層１２４ｂが発光する。有機ＥＬ層１２４ｂで発生した光は、光反射性を有するアノード画素電極１１７で反射され、カソード画素電極１２５を透過して基板の上部へ放射され、視認される。

このため、アノード画素電極１１７には、有機ＥＬ層１２４ｂへの電荷注入効率を高めるための高い仕事関数値と、高い光反射率とが求められる。例えば、公知のＣｒ（約４．５ｅＶ）膜やＭｏ（約４．６ｅＶ）膜は、高い仕事関数値を有するが、光反射率は低い。調査した結果、波長５５０ｎｍの光反射率は、Ｃｒが６７％、Ｍｏが６０％であった。一方、例えば、公知のＡｌ膜は、９０％以上の高い光反射率を有するが、仕事関数値が好ましい４．０ｅＶより低い。そこで、光反射率の高いＡｌ膜の上層に、仕事関数が高く（約４．７ｅＶ以上）光透過性の高いＩＴＯ、ＩＺＯ等の透明性導電膜を形成した積層構造のアノードが公知技術として知られている。しかしながら、上述のように、Ａｌ膜とＩＴＯ膜との組み合わせでは、界面に絶縁層ＡｌＯ_ｘが形成され、電気的導通が阻害されるため、実用化できなかった。

（実施例２）
本実施の形態２の具体的な実施例を説明する。本実施例２では、上記問題を解消するため、第１のアノード１１７ａとして、純Ａｌに、５ｍｏｌ％Ｍｏを添加したＡｌ−５ｍｏｌ％Ｍｏ合金膜を用い、第２のアノード１１７ｂとして、質量比がＩｎ_２Ｏ_３：ＳｎＯ_２：ＺｎＯ＝８９：７：４であるＩＴＺＯ膜を用いた。このＩＴＺＯ膜における各元素のモル比は、Ｉｎ＝３０．８ｍｏｌ％、Ｓｎ＝３．６ｍｏｌ％、Ｚｎ＝６．０ｍｏｌ％およびＯ＝５９．６ｍｏｌ％である。すなわち、モル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）＝０．７６、モル比Ｓｎ／Ｚｎ＝０．６である。

アノード画素電極１１７は、以下の工程により形成できる。まず、Ａｒガスを用いた公知のスパッタリング法により、第１のアノード１１７ａとなるＡｌ−Ｍｏ合金膜を約５０ｎｍの厚さで成膜した。次に、同様にＡｒガスを用いた公知のスパッタリング法により、第２のアノード１１７ｂとなる非晶質ＩＴＺＯ膜を約２０ｎｍの厚さで成膜する。続いて、フォトリソグラフィ法によりフォトレジストパターンを形成し、公知のリン酸＋硝酸＋酢酸を含む薬液でＡｌ−Ｍｏ合金膜とＩＴＺＯ膜とを同時に一括エッチングした。その後、フォトレジストパターンを除去することにより、アノード画素電極１１７を形成した。最後に、大気中、温度２５０℃で約３０分の熱処理を行い、第２のアノード１１６ｂたるＩＴＺＯ膜を結晶化させた。

本実施例２に用いた組成の非晶質ＩＴＺＯ膜は、公知のＡｌエッチング液であるリン酸＋硝酸＋酢酸系の薬液でエッチングできるため、Ａｌ膜と積層した場合、Ａｌ膜と同時に一括してエッチングできる点が好ましい。また、膜中に結晶化した領域がないため、エッチング残渣がほとんど発生しない。さらに、結晶化させることにより、ＩＴＺＯ膜の薬液に対する耐食性を高められる。そのため、後工程である基板の洗浄、電界発光層１２４やカソード画素電極１２５形成等に用いる薬液が、ＩＴＺＯ膜へ浸透し、腐食することを防止できる。

アノード画素電極１１７を構成する第１のアノード１１７ａたるＡｌ−Ｍｏ合金膜と第２のアノード１１７ｂたるＩＴＺＯ膜との接触抵抗値は、５０μｍ^２あたり約１ｋΩであった。これは、従来のＡｌ膜とＩＴＯ膜の接触抵抗値の約１／１０^５であり、極めて良好な値である。

本発明により、Ａｌ合金膜の有する高い光反射率と、ＩＴＺＯ膜の有する高い仕事関数値とを兼ね備えたアノード画素電極１１７が得られる。したがって、発光効率が高く、明るい表示画像を有する有機電界発光型表示装置が得られる。

本実施例２におけるアノード画素電極１１７を構成する第１のアノード１１７ａたるＡｌ−Ｍｏ合金膜と第２のアノード１１７ｂたるＩＴＺＯ膜の界面についてもＸ線光電子分光分析法で分析したところ、上記実施例１と同様の界面構造が形成されていた。

本実施例２では、Ａｌ−Ｍｏ合金膜の厚さは５０ｎｍだが、１０〜２００ｎｍであれば良い。厚さが１０ｎｍ未満では、光の透過成分が増し、いわゆる半透過状態となるため、反射率が低下する。一方、厚さが２００ｎｍを超えると、結晶粒が粗大化し、アノード画素電極１１７の表面凹凸が大きくなる。具体的には、アノード画素電極１１７の平均粗さＲａが１．０ｎｍを超えると、アノード画素電極１１７上に形成される電界発光層１２４の被覆不良が生じやすくなり、カソード画素電極１２５とのショートモード故障等を招く。

また、ＩＴＺＯ膜の厚さは２０ｎｍとしたが、３．５ｎｍ以上の膜厚であれば良い。３．５ｎｍ以上の膜厚であれば、層状に成長した均一な膜を形成できる。すなわち、膜欠損による表示不良を防止できる。

［実施の形態３］
次に、本発明にかかる実施の形態３について説明する。上記実施の形態２では、図７に示す有機電界発光型表示装置のカソード画素電極１２５に、ＩＴＯ膜、ＩＺＯ膜、ＩＴＺＯ膜等を用いた。カソード画素電極１２５は、画素毎のアノード画素電極１１７に対する共通の対向電極として、表示領域全体に形成され、延在して形成される外部入力端子を通して共通のカソード電位が供給される。したがって、表示画面が大型化するほど、低抵抗のカソード画素電極１２５が望まれる

そこで、本実施の形態３では、カソード画素電極１２５として、図８に示すような第１のカソード１２５ａたるＡｌ合金膜と第２のカソード１２５ｂたるＩＴＺＯ膜とを交互に複数回積層した多層構造膜を用いた。カソード画素電極１２５以外の構成は、図７に示す上記実施の形態２の構成と同様である。

第１のカソード１２５ａとして、純Ａｌに、５ｍｏｌ％Ｍｏを添加したＡｌ−５ｍｏｌ％Ｍｏ合金膜を用い、第２のカソード１２５ｂとして、質量比がＩｎ_２Ｏ_３：ＳｎＯ_２：ＺｎＯ＝８９：７：４であるＩＴＺＯ膜を用いた。このＩＴＺＯ膜における各元素のモル比は、Ｉｎ＝３０．８ｍｏｌ％、Ｓｎ＝３．６ｍｏｌ％、Ｚｎ＝６．０ｍｏｌ％およびＯ＝５９．６ｍｏｌ％である。すなわち、モル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）＝０．７６、モル比Ｓｎ／Ｚｎ＝０．６である。

カソード画素電極１２５は、例えば、以下の工程によって形成することができる。まず、Ａｒガスを用いた公知のスパッタリング法を用いて、第２のカソード１２５ｂたる非晶質ＩＴＺＯ膜を約５ｎｍの厚さで成膜した。次に、同スパッタリング法により、Ａｌ−Ｍｏ合金膜を約５ｎｍの厚さで連続的に成膜した。この成膜ステップを４回繰返した後、最上層にＩＴＺＯ膜１１９ｂを形成し、合計９層で全膜厚約８５ｎｍの多層膜を成膜した。続いて、フォトリソグラフィ法でフォトレジストパターンを形成し、公知のリン酸＋硝酸＋酢酸を含む薬液で上記ＩＴＺＯ膜とＡｌ−Ｍｏ膜との多層膜を同時に一括エッチングした。その後、フォトレジストパターンを除去することにより、カソード画素電極１２５を形成した。

本実施の形態３に用いた組成の非晶質ＩＴＺＯ膜は、公知のＡｌエッチング液であるリン酸＋硝酸＋酢酸系の薬液でエッチングできるため、Ａｌ膜と積層した場合、Ａｌ膜と同時に一括してエッチングできる点が好ましい。また、膜中に結晶化した領域がないため、エッチング残渣がほとんど発生しない。さらに、結晶化させることにより、ＩＴＺＯ膜の薬液に対する耐食性を高めることができる。そのため、後工程である基板の洗浄等に用いる薬液が、ＩＴＺＯ膜へ浸透し、腐食することを防止できる。

以上のように形成された多層膜からなるカソード画素電極１２５の光透過率は、波長５５０ｎｍにおいて約８５％であり、ＩＴＺＯ膜単層膜の値と同等であった。また、膜面に平行な方向の比抵抗値は約２μΩ・ｍであり、ＩＴＺＯ膜単層膜の約５μΩ・ｍに比べ、半分以下に低減できた。一方、この多層膜構造におけるＡｌ−Ｍｏ合金膜とＩＴＺＯ膜との接触界面におけるコンタクト部の抵抗値については、直接測定はしていないが、良好な表示特性であることが確認されたため、上記実施の形態１および２とほぼ同等の値になっているものと推察される。

そこで、Ａｌ−Ｍｏ合金膜／ＩＴＺＯ膜／Ａｌ−Ｍｏ合金膜の積層接続界面部の構造を詳細に調べた。以下、説明の便宜上、Ａｌ−Ｍｏ合金膜／ＩＴＺＯ膜／Ａｌ−Ｍｏ合金膜をＡｌ−Ｍｏ／ＩＴＺＯ／Ａｌ−Ｍｏと記す。

図９に、上記Ａｌ−Ｍｏ／ＩＴＺＯ／Ａｌ−Ｍｏの界面近傍におけるＡｌ（２ｐ軌道成分）、Ｏ（１ｓ軌道成分）、Ｉｎ（３ｄ軌道成分）、Ｚｎ（２ｐ軌道成分）およびＳｎ（３ｄ軌道成分）のＸ線光電子分光分析による深さ方向プロファイルを示す。分析条件は実施例１と同じである。

図９に示すように、スパッタ時間の短い領域では、上層Ａｌ−Ｍｏ膜の構成元素であるＡｌが多く存在し、スパッタ時間が長くなるにつれて中間層のＩＴＺＯ膜の構成元素であるＯ、Ｉｎ、ＺｎおよびＳｎが多く存在し、さらにスパッタ時間が長くなると下層Ａｌ−Ｍｏ膜の構成元素であるＡｌが多く存在する。

図９に示すように、上層Ａｌ−Ｍｏ膜とＩＴＺＯ膜の界面において、Ｉｎの最大濃度の半分になる深さ（図中Ａ）と上層のＡｌ−Ｍｏ膜中のＡｌの最大濃度の半分になる深さ（図中Ｂ）の間の領域を、第１の界面層と定義する。同様に、ＩＴＺＯ膜と下層Ａｌ−Ｍｏ膜の界面において、Ｉｎの最大濃度の半分になる深さ（図中Ａ'）と下層Ａｌ−Ｍｏ膜中のＡｌの最大濃度の半分になる深さ（図中Ｂ'）の間の領域も、第２の界面層と定義する。また、図中Ｂより上層および図中Ｂ'より下層の領域を各々上層Ａｌ−Ｍｏ膜、下層Ａｌ−Ｍｏ膜と、図中ＡとＡ'の間の領域をＩＴＺＯ膜と定義する。さらに、第１および第２の界面層のＩＴＺＯ膜側の領域を各々第１のＩＴＺＯ近傍界面層、第２のＩＴＺＯ近傍界面層と、第１および第２の界面層のＡｌ−Ｍｏ膜側の領域を各々上層Ａｌ−Ｍｏ近傍界面層、下層Ａｌ−Ｍｏ近傍界面層と定義する。

図９より、２つの界面層では、Ｏ濃度が増加していることがわかる。これは、界面層にＡｌＯ_ｘが存在することを示唆している。ＡｌＯ_ｘは絶縁体であるため、ＡｌＯ_ｘが界面全体に存在すれば、電気的導通が阻害されるはずである。しかしながら、実際には上述したように、接触抵抗値は良好であった。

そこで、深さ方向の７ポイント（上層Ａｌ−Ｍｏ膜、上層Ａｌ−Ｍｏ近傍界面層、第１のＩＴＺＯ近傍界面層、ＩＴＺＯ膜、第２のＩＴＺＯ近傍界面層、下層Ａｌ−Ｍｏ近傍界面層および下層Ａｌ−Ｍｏ膜）におけるＡｌ（２ｐ軌道成分）、Ｉｎ（３ｄ軌道成分）、Ｓｎ（３ｄ軌道成分）およびＺｎ（２ｐ軌道成分）の結合状態を、Ｘ線光電子スペクトルを用いて調査した。その結果を図１０（ａ）〜（ｇ）に示す。図１０（ａ）は上層Ａｌ−Ｍｏ膜、図１０（ｂ）は上層Ａｌ−Ｍｏ近傍界面層、図１０（ｃ）は第１のＩＴＺＯ近傍界面層、図１０（ｄ）はＩＴＺＯ膜、図１０（ｅ）は第２のＩＴＺＯ近傍界面層、図１０（ｆ）は下層Ａｌ−Ｍｏ近傍界面層、図１０（ｇ）は下層Ａｌ−Ｍｏ膜の上記各元素の結合状態を示したものである。

上層Ａｌ−Ｍｏ膜では、ＡｌＯ_ｘ、Ａｌ、ＩｎおよびＳｎが検出された（図１０（ａ）参照）。上層Ａｌ−Ｍｏ近傍界面層では、ＡｌＯ_ｘ、Ａｌ、ＩｎおよびＳｎが検出された（図１０（ｂ）参照）。第１のＩＴＺＯ近傍界面層では、ＡｌＯ_ｘ、Ａｌ、Ｉｎ、ＳｎおよびＩＴＺＯが検出された（図１０（ｃ）参照）。ＩＴＺＯ膜では、ＩＴＺＯのみが検出された（図１０（ｄ）参照）。第２のＩＴＺＯ近傍界面層では、ＡｌＯ_ｘ、ＡｌおよびＩＴＺＯが検出された（図１０（ｅ）参照）。下層Ａｌ−Ｍｏ近傍界面層では、ＡｌＯ_ｘ、Ａｌ、ＩｎおよびＩＴＺＯが検出された（図１０（ｆ）参照）。下層Ａｌ−Ｍｏ膜では、Ａｌのみが検出された（図１０（ｇ）参照）。なお、図１０中では、ＡｌＯ_ｘを便宜的にＡｌＯと表示している。

図１１は、図１０に示す結果から、上層Ａｌ−Ｍｏ膜、上層Ａｌ−Ｍｏ近傍界面層、第１のＩＴＺＯ近傍界面層、ＩＴＺＯ膜、第２のＩＴＺＯ近傍界面層、下層Ａｌ−Ｍｏ近傍界面層および下層Ａｌ−Ｍｏ膜の構造を模式的に示したものである。図１１に示すように、Ａｌ−Ｍｏ膜とＩＴＺＯ膜とを接触させた場合、界面層には、絶縁体であるＡｌＯ_ｘ以外に、導電性のあるＡｌ、Ｉｎ、ＳｎおよびＩＴＺＯが存在する。すなわち、ＡｌＯ_ｘは界面全体には存在せず、そのＡｌＯ_ｘが存在しない箇所では、上記導電性物質が界面層の深さ方向に連続的に存在することにより、ＩＴＺＯ膜とＡｌ−Ｍｏ膜の間に導電経路が形成され、良好な電気的コンタクト特性が得られたものと考えられる。なお、Ｚｎの存在により、Ｉｎ_２Ｏ_３およびＳｎＯ_２が還元され、また、ＡｌＯ_ｘの形成が抑制されたものと推察される。

本実施の形態３にかかるカソード画素電極１２５は、第１のカソード１２５ａたるＡｌ−Ｍｏ合金膜と第２のカソード１２５ｂたるＩＴＺＯ膜とを交互に積層した９層の多層膜だが、これに限定されず、２層以上であればよい。また、積層順が逆でもよい。ただし、電界発光層１２４への電荷注入ならびに電荷輸送効率を高めるために、電界発光層１２４にＩＴＺＯ膜が接触することがより好ましい。さらに、ＩＴＺＯ膜とＡｌ−Ｍｏ合金膜の厚さは各々５ｎｍだが、これに限定されず、要求されるカソード画素電極１２５の比抵抗値および光透過率により、任意の値に設定できる。ただし、高い光透過率を確保するためには、Ａｌ−Ｍｏ合金膜の厚さは１０ｎｍを超えないことが好ましい。

上述のように、本実施の形態３により、低抵抗と高い光透過率を兼ね備えたカソード画素電極１２５が得られる。低抵抗化により、表示画面が大型化しても、画面全体に均一なカソード電位を供給できる。そのため、発光効率が高く、かつ、表示ムラのない明るい表示画像を有する有機電界発光型表示装置が得られる。

上記の実施の形態１〜３では、Ａｌ合金膜としてＭｏを不純物として添加したＡｌ−Ｍｏ膜を用いた。ＡｌにＭｏを添加することにより、Ａｌ膜とＩＴＺＯ膜とが電気的に接続した状態でも、フォトリソグラフィプロセスのフォトレジスト現像時の有機アルカリ現像液中で、ＡｌとＩＴＺＯとが電気化学的な反応（電池反応）によって腐食する現象を防止できる。また、熱処理時の応力によるヒロックと呼ばれる表面凹凸の発生を抑制できる。この表面凹凸の発生抑制は、高い平滑性が要求されるアノード画素電極への適用において、特に有益である。さらに、ＩＴＺＯ膜との界面部にＭｏが析出し、界面部の接触抵抗を低減させる効果も有すると考えられる。Ａｌに添加するＭｏの組成比は２〜１０ｍｏｌ％とするのが好ましい。２ｍｏｌ％未満では、有機アルカリ現像液中でのＩＴＺＯ膜との電池反応を防止する効果が充分でない。一方、１０ｍｏｌ％を超えると、Ａｌ合金膜の有する低抵抗および高反射率が損なわれてしまう。

Ａｌに添加する合金元素は、Ｍｏに限定されず、例えば、Ｗでも上記効果を得られる。また、Ｆｅ、Ｃｏ、Ｎｉから選ばれる一種類以上の合金元素を添加してもよい。この場合、上記電池反応抑制効果に加えて、ＩＴＺＯ膜との界面部の接触抵抗をより低減できる。

さらに、上記Ｍｏ、Ｗ、Ｆｅ、Ｃｏ、Ｎｉから選ばれる１種類以上の合金元素に加え、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ等の希土類金属から選ばれる１種類以上の元素を添加してもよい。この場合、上記ヒロック抑制効果が向上する。さらにまた、Ｎ、Ｃ、Ｓｉから選ばれる１種類以上の合金元素を添加してもよい。この場合、ＩＴＺＯ膜との界面でのＡｌＯｘの形成を抑制するため、接触抵抗をより低減できる。ただし、Ａｌの有する低抵抗および高反射率を得るため、これらの合金元素の添加量は、合計で１０ｍｏｌ％以下とすることが好ましい。

［実施の形態４］
実施の形態４は、上記実施の形態１の実施例１にかかる第１の金属膜および／または第２の金属膜に、Ｍｏ膜やＭｏ合金膜を用いたものである。この場合も、Ａｌ膜やＡｌ合金膜を用いた場合と同様に製造でき、同様の効果を得られた。

図１を用いて説明する。本実施の形態４にかかる第１の金属膜（ゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５）および第２の金属膜（ドレイン電極９、ソース電極１０）として、純Ｍｏ膜を用いた。透明導電性膜（画素電極１７、ゲート端子パッド１８、ソース端子パッド１９）として、質量比がＩｎ_２Ｏ_３：ＳｎＯ_２：ＺｎＯ＝８９：７：４であるＩＴＺＯ膜を用いた。このＩＴＺＯ膜における各元素のモル比は、Ｉｎ＝３０．８ｍｏｌ％、Ｓｎ＝３．６ｍｏｌ％、Ｚｎ＝６．０ｍｏｌ％およびＯ＝５９．６ｍｏｌ％である。すなわち、モル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）＝０．７６、モル比Ｓｎ／Ｚｎ＝０．６である。

ＩＴＺＯ膜は、Ａｒガスのみを用いた公知のスパッタリング法によって成膜した。成膜されたＩＴＺＯ膜をＸ線回折法により分析した結果、回折ピークは認められず、非晶質であることを確認した。次に、フォトリソグラフィプロセスによりフォトレジストパターンを形成し、公知のシュウ酸薬液でエッチングした。その後、フォトレジストパターンを除去し、画素電極１７、ゲート端子パッド１８およびソース端子パッド１９を形成した。さらに、大気中、温度２５０℃で約３０分の熱処理を行った。本熱処理後のＩＴＺＯ膜をＸ線回折法により分析した結果、回折ピークが認められ、結晶化を確認した。

本実施の形態４にかかる透明性導電膜たるＩＴＺＯ膜は、ＩＴＯ膜と異なり、Ｈ_２ＯやＨ_２を混合せずに、Ａｒガスのみを用いたスパッタリング法により、非晶質で成膜できる。このため、スパッタリング中にダストが発生せず、膜への異物の混入を１／１０以下にまで低減できる。また、エッチング液として弱酸であるシュウ酸薬液を用いることができるため、エッチング時に、下層の第１および第２の金属膜たる純Ｍｏ膜まで腐食され、断線することを防止できる。さらに、ＩＴＺＯ膜は、フォトリソグラフィプロセスのレジストパターニングにおけるポストベーク工程で部分的に結晶化することもないため、エッチング残渣もほとんど発生しない。しかも、パターニング後には、熱処理により結晶化させ、化学的に安定で耐酸性に優れる膜とすることにより、信頼性も向上する。

画素ドレインコンタクトホール１４における画素電極１７とドレイン電極１０の接触抵抗値、ゲート端子部コンタクトホール１５におけるゲート端子パッド１８とゲート端子５の接触抵抗値およびソース端子部コンタクトホール１６におけるソース端子パッド１９とソース端子１１の接続部の接触抵抗値はいずれも、コンタクトホール開口面積５０μｍ^２あたり約１０Ωであった。

従来のＩＴＯ膜と純Ａｌ膜の接触抵抗値は、コンタクトホール開口面積５０μｍ^２あたり約１００ＭΩである。本実施の形態４にかかるＩＴＺＯ膜と純Ｍｏ膜の接触抵抗値は、従来の１／１０^７であり、極めて良好な値である。
［実施の形態５］

実施の形態５は、上記実施の形態３にかかる第１のカソード１２５ａに、Ｍｏ膜やＭｏ合金膜を用いたものである（図８参照）。この場合も、Ａｌ膜やＡｌ合金膜を用いた場合と同様に製造でき、同様の効果を得られた。

本実施の形態５では、カソード画素電極１２５として、図８に示すような第１のカソード１２５ａたるＭｏ合金膜と第２のカソード１２５ｂたるＩＴＺＯ膜とを交互に複数回積層した多層構造膜を用いた。カソード画素電極１２５以外の構成は、図７に示す上記実施の形態２の構成と同様である。

第１のカソード１２５ａとして、純Ｍｏに、５ｍｏｌ％Ｎｂを添加したＭｏ−５ｍｏｌ％Ｎｂ合金膜を用い、第２のカソード１２５ｂとして、質量比がＩｎ_２Ｏ_３：ＳｎＯ_２：ＺｎＯ＝８９：７：４であるＩＴＺＯ膜を用いた。このＩＴＺＯ膜における各元素のモル比は、Ｉｎ＝３０．８ｍｏｌ％、Ｓｎ＝３．６ｍｏｌ％、Ｚｎ＝６．０ｍｏｌ％およびＯ＝５９．６ｍｏｌ％である。すなわち、モル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）＝０．７６、モル比Ｓｎ／Ｚｎ＝０．６である。

カソード画素電極１２５は、例えば、以下の工程によって形成することができる。まず、Ａｒガスを用いた公知のスパッタリング法を用いて、第２のカソード１２５ｂたる非晶質ＩＴＺＯ膜を約５ｎｍの厚さで成膜した。次に、同スパッタリング法により、Ｍｏ−Ｎｂ合金膜を約５ｎｍの厚さで連続的に成膜した。この成膜ステップを４回繰返した後、最上層にＩＴＺＯ膜１１９ｂを形成し、合計９層で全膜厚約８５ｎｍの多層膜を成膜した。続いて、フォトリソグラフィ法でフォトレジストパターンを形成し、公知のリン酸＋硝酸＋酢酸を含む薬液で上記ＩＴＺＯ膜とＭｏ−Ｎｂ膜との多層膜を同時に一括エッチングした。その後、フォトレジストパターンを除去することにより、カソード画素電極１２５を形成した。

本実施の形態５に用いた組成の非晶質ＩＴＺＯ膜は、公知のＭｏエッチング液であるリン酸＋硝酸＋酢酸系の薬液でエッチングできるため、Ｍｏ膜と積層した場合、Ｍｏ膜と同時に一括してエッチングできる点が好ましい。また、膜中に結晶化した領域がないため、エッチング残渣がほとんど発生しない。さらに、結晶化させることにより、ＩＴＺＯ膜の薬液に対する耐食性を高めることができる。そのため、後工程である基板の洗浄等に用いる薬液が、ＩＴＺＯ膜へ浸透し、腐食することを防止できる。

以上のように形成された多層膜からなるカソード画素電極１２５の光透過率は、波長５５０ｎｍにおいて約８５％であり、ＩＴＺＯ膜単層膜の値と同等であった。また、膜面に平行な方向の比抵抗値は約２．５μΩ・ｍであり、ＩＴＺＯ膜単層膜の約５μΩ・ｍに比べ、約半分に低減できた。一方、この多層膜構造におけるＭｏ−Ｎｂ合金膜とＩＴＺＯ膜との接触界面におけるコンタクト部の抵抗値については、直接測定はしていないが、良好な表示特性であることが確認されたため、上記実施の形態４とほぼ同等の値になっているものと推察される。

そこで、Ｍｏ−Ｎｂ合金膜／ＩＴＺＯ膜／Ｍｏ−Ｎｂ合金膜の積層接続界面部の構造を詳細に調べた。以下、説明の便宜上、Ｍｏ−Ｎｂ合金膜／ＩＴＺＯ膜／Ｍｏ−Ｎｂ合金膜をＭｏ−Ｎｂ／ＩＴＺＯ／Ｍｏ−Ｎｂと記す。

図１２に、上記Ｍｏ−Ｎｂ／ＩＴＺＯ／Ｍｏ−Ｎｂの界面近傍におけるＭｏ（３ｄ軌道成分）、Ｏ（１ｓ軌道成分）、Ｉｎ（３ｄ軌道成分）、Ｚｎ（２ｐ軌道成分）およびＳｎ（３ｄ軌道成分）のＸ線光電子分光分析による深さ方向プロファイルを示す。分析条件は実施例１と同じである。

図１２に示すように、スパッタ時間の短い領域では、上層Ｍｏ−Ｎｂ膜の構成元素であるＭｏが多く存在し、スパッタ時間が長くなるにつれて中間層のＩＴＺＯ膜の構成元素であるＯ、Ｉｎ、ＺｎおよびＳｎが多く存在し、さらにスパッタ時間が長くなると下層Ｍｏ−Ｎｂ膜の構成元素であるＭｏが多く存在する。

図１２に示すように、上層Ｍｏ−Ｎｂ膜とＩＴＺＯ膜の界面において、Ｉｎの最大濃度の半分になる深さ（図中Ａ）と上層のＭｏ−Ｎｂ膜中のＭｏの最大濃度の半分になる深さ（図中Ｂ）の間の領域を、第１の界面層と定義する。同様に、ＩＴＺＯ膜と下層Ｍｏ−Ｎｂ膜の界面において、Ｉｎの最大濃度の半分になる深さ（図中Ａ'）と下層Ｍｏ−Ｎｂ膜中のＭｏの最大濃度の半分になる深さ（図中Ｂ'）の間の領域も、第２の界面層と定義する。また、図中Ｂより上層および図中Ｂ'より下層の領域を各々上層Ｍｏ−Ｎｂ膜、下層Ｍｏ−Ｎｂ膜と、図中ＡとＡ'の間の領域をＩＴＺＯ膜と定義する。さらに、第１および第２の界面層のＩＴＺＯ膜側の領域を各々第１のＩＴＺＯ近傍界面層、第２のＩＴＺＯ近傍界面層と、第１および第２の界面層のＭｏ−Ｎｂ膜側の領域を各々上層Ｍｏ−Ｎｂ近傍界面層、下層Ｍｏ−Ｎｂ近傍界面層と定義する。

図１２より、２つの界面層では、ＭｏとＯが共存しているため、Ｍｏ酸化物（ＭｏＯ_ｘ）が存在し得る。ＭｏＯ_ｘは絶縁体であるため、ＭｏＯ_ｘが界面全体に存在すれば、電気的導通が阻害されるはずである。しかしながら、実際には上述したように、接触抵抗値は良好であった。

そこで、深さ方向の７ポイント（上層Ｍｏ−Ｎｂ膜、上層Ｍｏ−Ｎｂ近傍界面層、第１のＩＴＺＯ近傍界面層、ＩＴＺＯ膜、第２のＩＴＺＯ近傍界面層、下層Ｍｏ−Ｎｂ近傍界面層および下層Ｍｏ−Ｎｂ膜）におけるＭｏ（３ｄ軌道成分）、Ｉｎ（３ｄ軌道成分）、Ｓｎ（３ｄ軌道成分）およびＺｎ（２ｐ軌道成分）の結合状態を、Ｘ線光電子スペクトルを用いて調査した。その結果を図１２（ａ）〜（ｇ）に示す。図１２（ａ）は上層Ｍｏ−Ｎｂ膜、図１２（ｂ）は上層Ｍｏ−Ｎｂ近傍界面層、図１２（ｃ）は第１のＩＴＺＯ近傍界面層、図１２（ｄ）はＩＴＺＯ膜、図１２（ｅ）は第２のＩＴＺＯ近傍界面層、図１２（ｆ）は下層Ｍｏ−Ｎｂ近傍界面層、図１２（ｇ）は下層Ｍｏ−Ｎｂ膜の上記各元素の結合状態を示したものである。

上層Ｍｏ−Ｎｂ膜では、Ｍｏのみが検出された（図１２（ａ）参照）。上層Ｍｏ−Ｎｂ近傍界面層では、Ｍｏ、ＩｎおよびＳｎが検出された（図１２（ｂ）参照）。第１のＩＴＺＯ近傍界面層では、ＭｏおよびＩＴＺＯが検出され、ＭｏＯ_ｘがわずかに検出された（図１２（ｃ）参照）。ＩＴＺＯ膜では、ＩＴＺＯのみが検出された（図１２（ｄ）参照）。第２のＩＴＺＯ近傍界面層では、ＭｏおよびＩＴＺＯが検出され、ＭｏＯ_ｘがわずかに検出された（図１２（ｅ）参照）。下層Ｍｏ−Ｎｂ近傍界面層では、ＭｏおよびＩＴＺＯが検出された（図１２（ｆ）参照）。下層Ｍｏ−Ｎｂ膜では、Ｍｏのみが検出された（図１２（ｇ）参照）。なお、図１２中では、ＭｏＯ_ｘを便宜的にＭｏＯと表示している。

図１３は、図１２に示す結果から、上層Ｍｏ−Ｎｂ膜、上層Ｍｏ−Ｎｂ近傍界面層、第１のＩＴＺＯ近傍界面層、ＩＴＺＯ膜、第２のＩＴＺＯ近傍界面層、下層Ｍｏ−Ｎｂ近傍界面層および下層Ｍｏ−Ｎｂ膜の構造を模式的に示したものである。図１３に示すように、Ｍｏ−Ｎｂ膜とＩＴＺＯ膜とを接触させた場合、界面層には、絶縁体であるＭｏＯ_ｘがわずかに存在するものの、導電性のあるＭｏ、ＩＴＺＯ、ＩｎおよびＳｎが大部分となる。すなわち、ＭｏＯ_ｘは界面全体には存在せず、そのＭｏＯ_ｘが存在しない箇所では、上記導電性物質が界面層の深さ方向に連続的に存在することにより、ＩＴＺＯ膜とＭｏ−Ｎｂ膜の間に導電経路が形成され、良好な電気的コンタクト特性が得られたものと考えられる。

本実施の形態５にかかるカソード画素電極１２５は、第１のカソード１２５ａたるＭｏ−Ｎｂ合金膜と第２のカソード１２５ｂたるＩＴＺＯ膜とを交互に積層した９層の多層膜だが、これに限定されず、２層以上であればよい。また、積層順が逆でもよい。ただし、電界発光層１２４への電荷注入ならびに電荷輸送効率を高めるために、電界発光層１２４にＩＴＺＯ膜が接触することがより好ましい。さらに、ＩＴＺＯ膜とＭｏ−Ｎｂ合金膜の厚さは各々５ｎｍだが、これに限定されず、要求されるカソード画素電極１２５の比抵抗値および光透過率により、任意の値に設定できる。ただし、高い光透過率を確保するためには、Ｍｏ−Ｎｂ合金膜の厚さは１０ｎｍを超えないことが好ましい。

また、第１のカソード１２５ａたるＭｏ−Ｎｂ合金膜、これに限定されず、純Ｍｏ膜や他の合金元素を添加したＭｏ合金膜を用いてもよい。ＭｏにＮｂを添加することにより、特に、水や湿気に対する耐食性が改善され、信頼性が向上する。Ｎｂの他にもＴｉ、Ｃｒ、Ｗ、Ｚｒ等を合金元素として添加したＭｏ合金膜を用いてもよい。その添加量は０．５〜２５ｍｏｌ％とすることが好ましい。０．５ｍｏｌ％未満では、耐食性が充分でなく、２５ａｔ％を超えると、公知のリン酸＋硝酸＋酢酸系薬液でのエッチングが困難になるからである。

上述のように、本実施の形態５により、低抵抗と高い光透過率を兼ね備えたカソード画素電極１２５が得られる。低抵抗化により、表示画面が大型化しても、画面全体に均一なカソード電位を供給できる。そのため、発光効率が高く、かつ、表示ムラのない明るい表示画像を有する有機電界発光型表示装置が得られる。

上記実施の形態１〜５では、透明性導電膜として、質量比がＩｎ_２Ｏ_３：ＳｎＯ_２：ＺｎＯ＝８９：７：４であるＩＴＺＯ膜を用いた。このＩＴＺＯ膜における各元素のモル比は、Ｉｎ＝３０．８ｍｏｌ％、Ｓｎ＝３．６ｍｏｌ％、Ｚｎ＝６．０ｍｏｌ％およびＯ＝５９．６ｍｏｌ％である。すなわち、モル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）＝０．７６、モル比Ｓｎ／Ｚｎ＝０．６である。

しかしながら、本発明にかかるＩＴＺＯ膜の組成比は上記組成比に限られない。本発明にかかるＩＴＺＯ膜には、高い光透過率特性を有することが要求される。そのため、Ｉｎ_２Ｏ_３を質量比で８５〜９５ｍａｓｓ％含有するのが好ましい。

また、本発明にかかるＩＴＺＯ膜の組成比を最適化するため、上記の質量比範囲で組成比を変化させたＩＴＺＯ膜に対して、波長５５０ｎｍ（緑色）の光透過率を測定した。その結果を図１５に示す。図１５中の横軸はモル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）を、縦軸は光透過率を示している。従来のＩＺＯ膜が有する光透過率８０％を有する。これ以上の光透過率を有するＩＴＺＯ膜とするには、モル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）が０．６５〜０．８の範囲にある必要がある。

図１６は、ＩＴＺＯ膜が非晶質から結晶へ相変化する温度、いわゆる結晶化温度の、モル比Ｓｎ／Ｚｎに対する依存性を示すグラフである。モル比Ｓｎ／Ｚｎが小さいほど、結晶化温度が高くなる。フォトリソグラフィプロセスにおけるフォトレジストのベーク温度が、一般的に、９０〜１６０℃の範囲内にある。そのため、フォトリソグラフィプロセスを要する半導体デバイスへの適用には、結晶化温度が１６０℃を超える組成、すなわちモル比Ｓｎ／Ｚｎが１以下のＩＴＺＯ膜を用いることが好ましい。この非晶質ＩＴＺＯ膜を用いれば、フォトリソグラフィプロセスで部分的に結晶化することもない。そのため、シュウ酸系の弱酸性薬液を用いたエッチングでも、エッチング残渣がほとんど発生しない。また、図４、図９および図１２に示す深さ方向プロファイルから分かるように、上述の各実施形態において、モル比Ｓｎ／ＺｎがＩＴＺＯ膜本体からＡｌ膜やＭｏ膜との界面付近に至るまで１以下となっている（すなわち、Ｚｎの強度の方がＳｎの強度より大きい）。ＩＴＺＯ膜に含まれるＺｎ原子は、上述の通り、ＡｌやＩｎを酸化物状態ではなく金属状態で存在させる働きをしているものと考えられ、界面における良好な電気的コンタクト特性を得る点からもモル比Ｓｎ／Ｚｎが１以下のＩＴＺＯ膜を用いることが好ましい。

一方、エッチング後は、薬液に対する腐食性を高めるため、ＩＴＺＯ膜を結晶化する必要がある。図１６に示すように、ＩＴＺＯ膜は結晶化温度以上の温度で熱処理することにより、結晶化させることができる。ただし、熱処理温度は、半導体デバイスの耐熱温度以下にする必要がある。例えば、実施の形態２および３の有機電界発光型表示装置の場合、少なくとも本発明にかかるアノード画素電極１１７を形成した後は、その下層にすでに形成された絶縁性樹脂からなる平坦化膜１２２の耐熱温度を超える熱処理はできない。一般に、公知の絶縁性樹脂膜用材料の耐熱温度は、最高でも２５０℃程度である。耐熱温度を超える温度で熱処理すれば、当該樹脂が炭化や熱分解し得る。そのため、ＩＴＺＯ膜は、約２５０℃以下の温度で結晶化することが好ましい。したがって、図１６に示すように、ＩＴＺＯ膜のモル比Ｓｎ／Ｚｎは０．３以上であることが好ましい。

以上のように、透明性導電膜として本発明にかかるＩＴＺＯ膜を用いれば、Ｈ_２ＯやＨ_２を混合せずに、Ａｒガスのみのスパッタリング法により、非晶質ＩＴＺＯ膜を製造できる。このスパッタリング法では、ダストがほとんど発生しないため、異物混入の無い、均一な非晶質膜とすることができる。また、フォトリソグラフィプロセスのレジストパターニングにおけるポストベーク工程で、ＩＴＺＯ膜が部分的に結晶化することもないため、弱酸であるシュウ酸薬液を用いたエッチングでも、エッチング残渣がほとんど発生せず、良好にエッチングできる。エッチング後には、２５０℃程度の熱処理により結晶化し、化学的に安定化させることができるため、信頼性が向上する。さらに、Ａｌ系合金膜との接触抵抗値を低減できる。

上述の実施の形態１〜５にかかる半導体デバイスは、液晶表示装置および有機ＥＬ表示装置用のアクティブマトリクス型ＴＦＴアレイ基板であるが、本発明はこれに限定されず、金属膜と透明導電性膜との電気的接続部を有する他の半導体デバイスにも適用できる。

本実施の形態１にかかるアクティブマトリクス型ＴＦＴアレイ基板を示す平面図である。 本実施の形態１にかかるアクティブマトリクス型ＴＦＴアレイ基板を示す断面図である。 本実施の形態１にかかるアクティブマトリクス型ＴＦＴアレイ基板を示す断面図である。 本実施の形態１にかかるＩＴＺＯ／Ａｌ−Ｍｏ合金積層膜のＸ線光電子分光分析による深さ方向プロファイルを示す図である。 本実施の形態１にかかるＩＴＺＯ／Ａｌ−Ｍｏ合金積層膜の界面のＸ線光電子スペクトルを示す図である。 本実施の形態１にかかるＩＴＺＯ／Ａｌ−Ｍｏ合金積層膜の界面構造を模式的に示す図である。 本実施の形態２にかかるアクティブマトリクス型ＴＦＴアレイ基板を示す断面図である。 本実施の形態３にかかるカソード画素電極を示す断面図である。 本実施の形態３にかかるＡｌ−Ｍｏ／ＩＴＺＯ／Ａｌ−Ｍｏ積層膜のＸ線光電子分光分析による深さ方向プロファイルを示す図である。 本実施の形態３にかかるＡｌ−Ｍｏ／ＩＴＺＯ／Ａｌ−Ｍｏ積層膜の界面のＸ線光電子スペクトルを示す図である。 本実施の形態３にかかるＡｌ−Ｍｏ／ＩＴＺＯ／Ａｌ−Ｍｏ積層膜の界面構造を模式的に示す図である。 本実施の形態５にかかるＭｏ−Ｎｂ／ＩＴＺＯ／Ｍｏ−Ｎｂ積層膜のＸ線光電子分光分析による深さ方向プロファイルを示す図である。 本実施の形態５にかかるＭｏ−Ｎｂ／ＩＴＺＯ／Ｍｏ−Ｎｂ積層膜の界面のＸ線光電子スペクトルを示す図である。 本実施の形態５にかかるＭｏ−Ｎｂ／ＩＴＺＯ／Ｍｏ−Ｎｂ積層膜の界面構造を模式的に示す図である。 モル比Ｓｎ／Ｚｎに対するＩＴＺＯ膜の光透過率の変化を示すグラフである。 モル比Ｓｎ／Ｚｎに対するＩＴＺＯ膜の結晶化温度の変化を示すグラフである。

符号の説明

１、１０１ 透明絶縁基板
２、１０２ ゲート電極
３ 補助容量共通電極
４ ゲート配線
５ ゲート端子
６、１０６ ゲート絶縁膜
７ 半導体能動膜
８ オーミックコンタクト膜
９、１０９ ソース電極
１０、１１０ ドレイン電極
１１ ソース配線
１２ ＴＦＴチャネル部
１３、１１３ 層間絶縁膜
１４、１１４ 画素ドレインコンタクトホール
１５ ゲート端子コンタクトホール
１６ ソース端子コンタクトホール
１７ 画素電極
１８ ゲート端子パッド
１９ ソース端子パッド
２０ 保護絶縁膜
１０７ ｐ-Ｓｉ膜
１０７ａ チャネル領域
１０７ｂ ソース領域
１０７ｃ ドレイン領域
１１３ａ 第１の層間絶縁膜
１１３ｂ 第２の層間絶縁膜
１１７ アノード画素電極
１１７ａ 第１のアノード
１１７ｂ 第２のアノード
１２１ 透過性絶縁膜
１２１ａ 第１の透過性絶縁膜
１２１ｂ 第２の透過性絶縁膜
１２２ 平坦化膜
１２３ 分離膜
１２４ 電界発光層
１２４ａ ホール輸送層
１２４ｂ 有機ＥＬ層
１２４ｃ 電子輸送層
１２５ カソード画素電極
１２５ａ 第１のカソード画素電極
１２５ｂ 第２のカソード画素電極
１２６ 封止層
１２７ 対向基板

Claims (3)

1. 電極、配線、又は端子をなす金属膜を成膜する工程と、
   前記金属膜に直接接触するようにして、Ｉｎ_２Ｏ_３、ＳｎＯ_２およびＺｎＯから実質的に構成され、モル比Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）が０．６５〜０．８であり、かつ、モル比Ｓｎ／Ｚｎが０．３以上１以下である、電極又は端子パッドをなす非晶質の透明導電性膜を成膜する工程と、
   前記透明導電性膜を１６０〜２５０℃の温度で加熱することにより結晶化する工程と、
   を含む半導体デバイスの製造方法。
2. 前記金属膜はＡｌを主成分とする金属膜であることを特徴とする請求項１に記載の半導体デバイスの製造方法。
3. 前記金属膜はＭｏを主成分とする金属膜であることを特徴とする請求項１または２に記載の半導体デバイスの製造方法。

Images