[go: up one dir, main page]

KR101830196B1 - 반도체 장치 및 그 구동 방법 - Google Patents

반도체 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101830196B1
KR101830196B1 KR1020127023369A KR20127023369A KR101830196B1 KR 101830196 B1 KR101830196 B1 KR 101830196B1 KR 1020127023369 A KR1020127023369 A KR 1020127023369A KR 20127023369 A KR20127023369 A KR 20127023369A KR 101830196 B1 KR101830196 B1 KR 101830196B1
Authority
KR
South Korea
Prior art keywords
transistor
signal line
potential
photodiode
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020127023369A
Other languages
English (en)
Other versions
KR20120135406A (ko
Inventor
요시유키 쿠로카와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120135406A publication Critical patent/KR20120135406A/ko
Application granted granted Critical
Publication of KR101830196B1 publication Critical patent/KR101830196B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
    • H04N1/195—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a two-dimensional array or a combination of two-dimensional arrays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/117—Identification of persons
    • A61B5/1171—Identification of persons based on the shapes or appearances of their bodies or parts thereof
    • A61B5/1172—Identification of persons based on the shapes or appearances of their bodies or parts thereof using fingerprinting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/13356—Structural association of cells with optical devices, e.g. polarisers or reflectors characterised by the placement of the optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133615—Edge-illuminating devices, i.e. illuminating from the side
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133621—Illuminating devices providing coloured light
    • G02F1/133622—Colour sequential illumination
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/198—Contact-type image sensors [CIS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Nonlinear Science (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Biophysics (AREA)
  • Pathology (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

포토센서를 갖는 반도체 장치에 있어서, 트랜지스터 수를 삭감하고, 표시 품위 및/또는 촬상 품위를 향상시킨다. 게이트가 선택 신호선(208)에 전기적으로 접속되며, 소스 또는 드레인의 한 쪽에 출력 신호선(212)이 전기적으로 접속되며, 다른 쪽에 기준 신호선(211)이 전기적으로 접속된 트랜지스터(205)와, 리셋트 신호선(209)에 애노드 또는 캐소드의 한 쪽이 전기적으로 접속되며, 다른 쪽에 트랜지스터(205)의 백게이트(206)가 전기적으로 접속된 포토다이오드(204)를 가지며, 포토다이오드(204)를 순바이어스로서 트랜지스터(205)의 백게이트 전위를 초기화하고, 역바이어스로 한 포토다이오드(204)의 광의 강도에 따른 역방향 전류로 상기 백게이트 전위를 변화시켜서, 트랜지스터(205)를 온으로 함으로써 상기 출력 신호선(212)의 전위를 변화시켜, 광의 강도에 따른 신호를 얻는다.

Description

반도체 장치 및 그 구동 방법{SEMICONDUCTOR DEVICE AND DRIVING METHOD THEREOF}
본 발명의 일 태양은, 포토센서를 갖는 화소가 매트릭스 형상으로 배치된 반도체 장치와 그 구동 방법에 관한 것이다. 또한, 해당 반도체 장치를 갖는 전자기기에 관한 것이다.
또한 본 명세서 중에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 전기 광학 장치, 반도체 회로 및 전자기기는 모두 반도체 장치이다.
근년, 광을 검출하는 센서 소자(포토센서」라고도 한다)를 탑재한 반도체 장치가 주목받고 있다. 포토센서를 갖는 반도체 장치의 예로서는, CCD 이미지 센서나 CMOS 이미지 센서 등을 들 수 있다. 이들은, 디지털 카메라나 휴대전화 등의 촬상 기능을 갖는 전자기기에 이용되고 있다.
또한, 표시 영역에 포토센서를 탑재한 반도체 장치는, 피검출물(연필, 손가락 등)이 표시 영역에 접촉한 것을 검출할 수가 있기 때문에, 터치 패널 또는 터치 스크린 등이라고도 불리고 있다(이하, 이를 단지 「터치 패널」이라고 부른다). 포토센서를 반도체 장치의 표시 영역에 마련함으로써, 표시 영역이 입력 영역을 겸할 수가 있으며, 그 일 예로서, 특허문헌 1에 화상 취입 기능을 갖춘 반도체 장치가 개시되어 있다.
일본 특개 2001－292276호 공보
상기와 같은 반도체 장치에 있어서, 고해상도로 피검출물을 촬상하기 위해서는, 미소한 수광 소자를 고밀도로 집적화할 필요가 있다. 단순하게 설계 룰을 작게 하는 것 만으로는, 수광 소자(포토다이오드)의 수광부의 면적 감소에 의한 수광 감도의 저하가 일어나, 촬상시의 노이즈의 원인이 되어 버린다.
또한, 포토센서를 표시 영역에 탑재한 반도체 장치에 있어서는, 화소내에 표시를 행하는 표시소자부와 피검출물의 검출을 행하는 포토센서부를 병설하기 때문에, 표시소자의 전유 면적이 적고, 표시 품질이 충분하지 않은 문제가 있었다.
또한 본 명세서에 있어서, 포토센서라는 것은 센서 소자(포토다이오드 및 트랜지스터를 포함한다)를 의미하며, 포토센서부라는 것은 그 센서 소자가 설치되는 영역을 의미한다.
그 때문에, 보다 적은 트랜지스터 수로 포토센서를 구성하고, 포토센서부의 전유 면적을 작게 하는 것이 요망되고 있다. 삭감되는 트랜지스터의 면적분은 수광 소자나 표시소자에 할당할 수가 있다.
또한, 트랜지스터의 오프 전류가 크면 촬상 기능의 다이나믹 레인지를 저하시키는 요인이 되기 때문에, 보다 오프 전류가 작은 트랜지스터로 포토센서를 구성하는 것이 요망되고 있다.
따라서, 개시하는 본 발명의 일 태양은, 포토센서부의 전유 면적이 작고, 고품질의 촬상 기능 또는 표시 기능을 가진 반도체 장치를 제공하는 것을 목적으로 한다.
본 명세서에서 개시하는 본 발명의 일 태양은, 백게이트의 전위를 변경함으로써 스레숄드 전압을 변경할 수가 있으며, 극히 오프 전류가 작은 하나 또는 2개의 트랜지스터, 및 하나의 포토다이오드로 포토센서를 구성하는 표시장치 또는 반도체 장치에 관한 것이다.
본 명세서에서 개시하는 본 발명의 일 태양은, 선택 신호선에 게이트가 전기적으로 접속되며, 출력 신호선에 소스 또는 드레인의 한 쪽이 전기적으로 접속되며, 기준 신호선에 소스 또는 드레인의 다른 쪽이 전기적으로 접속된 제 1 트랜지스터와, 리셋트 신호선에 애노드 또는 캐소드의 한 쪽이 전기적으로 접속된 포토다이오드를 가지며, 포토다이오드의 애노드 또는 캐소드의 다른 쪽은, 제 1 트랜지스터의 백게이트와 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치이다.
또한, 본 명세서에서 개시하는 본 발명의 다른 일 태양은, 표시 영역의 화소내에 형성된 표시소자부와, 표시소자부에 병설된 포토센서를 가지며, 포토센서부에는, 선택 신호선에 게이트가 전기적으로 접속되며, 출력 신호선에 소스 또는 드레인의 한 쪽이 전기적으로 접속되며, 기준 신호선에 소스 또는 드레인의 다른 쪽이 전기적으로 접속된 제 1 트랜지스터와, 리셋트 신호선에 애노드 또는 캐소드의 한 쪽이 전기적으로 접속된 포토다이오드를 가지며, 포토다이오드의 애노드 또는 캐소드의 다른 쪽은, 제 1 트랜지스터의 백게이트와 전기적으로 접속되어 있는 것을 특징으로 하는 반도체 장치이다.
상기 구성에 있어서, 포토다이오드의 애노드 또는 캐소드의 다른 쪽과 소스 또는 드레인의 한 쪽이 전기적으로 접속되며, 제 1 트랜지스터의 백게이트에 소스 또는 드레인의 다른 쪽이 전기적으로 접속된 제 2 트랜지스터를 마련하여도 좋다.
포토다이오드에는, 실리콘 반도체를 이용한 pn형 또는 pin형의 것을 이용할 수가 있다. 특히, 사람의 시감도(視感度)에 가까운 파장 영역에 광흡수 특성을 갖는 비정질 실리콘 반도체를 i형 반도체층에 이용한 pin형이 바람직하다.
또한, 포토다이오드를 제 1 및 제 2 트랜지스터의 일부와 겹치도록 형성함으로써 포토센서부의 면적을 작게 할 수가 있다. 또는, 포토다이오드의 수광면을 넓게 할 수가 있다.
제 1 및 제 2 트랜지스터에는, 실리콘 반도체를 이용하여 형성한 트랜지스터를 사용할 수도 있지만, 고순도화된 극히 캐리어가 적은 산화물 반도체로 형성한 트랜지스터를 이용하는 것이 바람직하다. 그 산화물 반도체층을 구비하는 트랜지스터는, 채널폭 1μm근처의 오프 전류 밀도를 실온하에서 10 aA(1××10－17A/μm) 이하로 하는 것, 더욱 바람직하게는 1 aA(1×10－18A/μm) 이하, 더욱 바람직하게는 10 zA(1×10－20A/μm) 이하로 하는 것이 가능하다. 따라서, 본 발명의 일 태양인 포토센서에서는, 출력 신호선으로의 불필요한 전위의 출력을 막을 수가 있다.
또한, 본 명세서에서 개시하는 본 발명의 다른 일 태양은, 포토다이오드와, 포토다이오드의 애노드 또는 캐소드의 한 쪽과 백게이트가 전기적으로 접속된 제 1 트랜지스터와, 포토다이오드의 애노드 또는 캐소드의 다른 쪽과 전기적으로 접속된 리셋트 신호선과, 제 1 트랜지스터의 게이트가 전기적으로 접속된 선택 신호선과, 제 1 트랜지스터의 소스 또는 드레인의 한 쪽이 전기적으로 접속된 출력 신호선과, 제 1 트랜지스터의 소스 또는 드레인의 다른 쪽이 전기적으로 접속된 기준 신호선을 가지며, 리셋트 신호선을 포토다이오드가 순바이어스가 되는 전위로 하고, 백게이트의 전위를 초기화하며, 리셋트 신호선을 포토다이오드가 역바이어스가 되는 전위로 하며, 광의 강도에 따른 포토다이오드의 역방향 전류에 의해 백게이트의 전위를 변화시키며, 선택 신호선을 제 1 트랜지스터가 온되는 전위로 하여 출력 신호선의 전위를 변화시키며, 선택 신호선을 제 1 트랜지스터가 오프되는 전위로 하여 출력 신호선의 전위를 유지하며, 출력 신호선의 전위를 출력 신호선과 전기적으로 접속된 회로에 출력하는 것을 특징으로 하는 반도체 장치의 구동 방법이다.
또한, 본 명세서에서 개시하는 본 발명의 다른 일 태양은, 포토다이오드와, 백게이트를 갖는 제 1 트랜지스터와, 포토다이오드의 애노드 또는 캐소드의 한 쪽과 소스 또는 드레인의 한 쪽이 전기적으로 접속되며, 제 1 트랜지스터의 백게이트에 소스 또는 드레인의 다른 쪽이 전기적으로 접속된 제 2 트랜지스터와, 포토다이오드의 애노드 또는 캐소드의 다른 쪽과 전기적으로 접속된 리셋트 신호선과, 제 1 트랜지스터의 게이트가 전기적으로 접속된 선택 신호선과, 제 1 트랜지스터의 소스 또는 드레인의 한 쪽이 전기적으로 접속된 출력 신호선과, 제 1 트랜지스터의 소스 또는 드레인의 다른 쪽이 전기적으로 접속된 기준 신호선과, 제 2 트랜지스터의 게이트가 전기적으로 접속된 게이트 신호선을 가지며, 리셋트 신호선을 포토다이오드가 순바이어스가 되는 전위로 하며, 게이트 신호선을 제 2 트랜지스터가 온되는 전위로 하여, 백게이트의 전위를 초기화하며, 리셋트 신호선을 포토다이오드가 역바이어스가 되는 전위로 하며, 광의 강도에 따른 포토다이오드의 역방향 전류에 의해 백게이트의 전위를 변화시키며, 게이트 신호선을 제 2 트랜지스터가 오프되는 전위로 하여, 백게이트의 전위를 유지하며, 선택 신호선을 제 1 트랜지스터가 온되는 전위로 하여, 출력 신호선의 전위를 변화시키며, 선택 신호선을 제 1 트랜지스터가 오프되는 전위로 하여, 출력 신호선의 전위를 유지하며, 출력 신호선의 전위를 출력 신호선과 전기적으로 접속된 회로에 출력하는 것을 특징으로 하는 반도체 장치의 구동 방법이다.
또한, 제 1 트랜지스터에는, 백게이트에 임의의 전위를 공급함으로써 제 1 트랜지스터의 스레숄드 전압을 변화시키는 것을 이용한다. 백게이트의 전위는, 백게이트 신호선에 전기적으로 접속된 포토다이오드에 조사되는 광의 강도에 따라서 변화시킬 수가 있다. 이에 의해, 그 트랜지스터의 스레숄드 전압을 변화시켜, 출력 신호선의 전위를 조정할 수가 있다.
본 발명의 일 태양에 의해, 고해상도이면서 노이즈가 적은 고품질의 촬상 기능 및/또는 표시 기능을 가진 반도체 장치를 제공할 수가 있다.
도 1의 (A)는 본 발명의 일 태양에 있어서의 포토센서의 구성을 설명하는 도, 및 도 1의 (B)는 그 타이밍 차트.
도 2의 (A)는 종래의 포토센서의 구성을 설명하는 도면, 및 도 2의 (B)는 그 타이밍 차트.
도 3은 표시 영역에 표시소자부와 포토센서부가 병설된 반도체 장치의 구성을 설명하는 도면.
도 4는 표시 영역에 표시소자부와 포토센서부가 병설된 반도체 장치의 구성을 설명하는 도면.
도 5는 트랜지스터의 구조를 설명하는 단면도.
도 6는 트랜지스터의 제작 방법을 설명하는 단면도.
도 7은 표시 영역에 표시소자부와 포토센서부가 병설된 반도체 장치의 단면도.
도 8은 표시 영역에 표시소자부와 포토센서부가 병설된 반도체 장치의 단면도.
도 9는 표시 영역에 표시소자부와 포토센서부가 병설된 반도체 장치의 단면도.
도 10은 표시 영역에 표시소자부와 포토센서부가 병설된 반도체 장치의 단면도.
도 11은 본 발명의 일 태양에 있어서의 반도체 장치를 이용한 전자기기의 일 예를 나타내는 도면.
도 12는 본 발명의 일 태양에 있어서의 반도체 장치의 구성을 설명하는 도면.
도 13은 본 발명의 일 태양에 있어서의 반도체 장치를 이용한 전자기기의 일 예를 나타내는 도면.
도 14는 트랜지스터의 구조를 설명하는 단면도.
도 15는 본 발명의 일 태양에 있어서의 포토센서의 구성을 설명하는 도면.
도 16은 본 발명의 일 태양에 있어서의 포토센서의 동작을 설명하는 타이밍 차트.
이하에서는, 본 발명의 실시형태에 대하여 도면을 이용하여 상세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은, 당업자라면 용이하게 이해된다. 또한, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 실시형태를 설명하기 위한 전체 도면에 있어서, 동일 부분 또는 동일한 기능을 갖는 부분에는 동일한 부호를 부여하고, 그 반복의 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 태양에 있어서의 반도체 장치의 일 예에 대하여, 도면을 참조하여 설명한다.
도 1의 (A)는, 촬상 기능을 갖는 반도체 장치의 화소 매트릭스에 배치된 포토센서에 대하여, 1 화소 분의 구성을 예시한 것으로서, 포토다이오드(204), 및 트랜지스터(205)를 갖고 있다.
포토다이오드(204)는, 애노드가 포토다이오드 리셋트 신호선(이하, 리셋트 신호선이라고 한다)(209)에, 캐소드가 백게이트 신호선(206)에, 각각 전기적으로 접속되어 있다. 트랜지스터(205)는, 소스 또는 드레인의 한쪽이 포토센서 기준 신호선(이하, 기준 신호선이라고 한다)(211)에, 소스 또는 드레인의 다른 쪽이 포토센서 출력 신호선(이하, 출력 신호선이라고 한다)(212)에, 게이트가 게이트 신호선(이하, 선택 신호선이라고 한다)(208)에, 백게이트가 백게이트 신호선(206)에, 각각 전기적으로 접속되어 있다.
여기서, 포토센서부(106)를 구성하는 소자는, 하나의 트랜지스터와, 하나의 포토다이오드뿐이며, 극히 소면적의 포토센서부를 구성할 수가 있다. 본 구성은, 본 발명의 일 태양에 있어서의 특징이다. 또한 도 1의 (A)에는, 후술하는 동작의 일 예를 명확하게 설명하기 위해서 프리챠지 회로(200)를 도시하고 있지만, 그 회로는 필수는 아니고, 저항 분할 방식 등을 이용해도 좋다.
또한, 종래의 포토센서의 구성에 있어서는, 포토다이오드 외에 3개 또는 4개의 트랜지스터를 필요로 하고 있었다. 여기서, 종래예로서 3개의 트랜지스터를 이용한 포토센서의 구성 및 동작을 설명한다.
도 2의 (A)는, 3개의 트랜지스터를 이용한 포토센서의 종래예를 나타내는 도이다. 포토다이오드(2002), 전송 트랜지스터(2004), 리셋트 트랜지스터(2006), 증폭 트랜지스터(2008) 및 각종 배선으로 포토센서가 구성되어 있다.
여기서, 포토다이오드(2002)는, 전송 트랜지스터(2004)의 소스 또는 드레인측의 한 쪽에 접속되어 있으며, 전송 트랜지스터(2004)의 소스 또는 드레인측의 다른 쪽에는 신호 전하 축적부(2010)(FD：플로팅 디퓨전이라고도 부른다)가 형성된다. 신호 전하 축적부(2010)에는 리셋트 트랜지스터(2006)의 소스 또는 드레인측의 한 쪽과, 증폭 트랜지스터(2008)의 게이트가 접속되어 있다. 게다가, 증폭 트랜지스터에 선택 트랜지스터가 접속되어, 4개의 트랜지스터를 이용하는 구성도 있다.
다음으로, 도 2의 (B)의 타이밍 차트를 이용하여 포토센서의 동작을 설명한다. 우선, 전원선(2100)(VDD)에 전원 전위가 공급된다. 계속하여, 전송 신호(TRF)가 전송 트랜지스터(2004)의 게이트에 입력되어, 전송 트랜지스터(2004)가 온이 되며, 리셋트 신호(RST)가 리셋트 트랜지스터(2006)의 게이트에 입력되어, 리셋트 트랜지스터(2006)가 온이 된다. 이 때, 신호 전하 축적부(2010)(FD) 및 포토다이오드(2002)의 캐소드는, 리셋트 전원선(2110)의 전위가 된다. 그 후, 리셋트 트랜지스터(2006)는 오프가 되고, 광의 강도에 따른 전류가 포토다이오드(2002)로 흘러서, 신호 전하 축적부(2010)(FD)의 전위는 저하된다. 전송 트랜지스터(2004)가 오프되면, 오프된 시점에서의 신호 전하 축적부(2010)(FD)의 전위가 신호 전하 축적부(2010)(FD)에 유지된다. 그리고, 증폭 트랜지스터(2008)를 통하여 신호 출력선(2120)에 신호가 출력된다. 그 후, 전원선(2100)으로의 전원 전위의 공급이 차단된다. 이러한 순서로 신호가 출력된다.
이와 같은 종래예와 대비하여, 본 발명의 일 태양에서는 트랜지스터를 하나로 삭감할 수가 있다. 이하, 본 발명의 일 태양에 이용하는 트랜지스터와 회로의 구성, 및 회로의 구동 방법에 대하여 설명한다.
트랜지스터(205)에는, 포토다이오드(204)가 생성하는 전기신호를 증폭하는 역할이 있기 때문에, 높은 이동도 특성이 필요하다. 또한, 출력 신호선(212)에 불필요한 전위를 출력하는 것을 막기 위해, 트랜지스터(205)의 낮은 오프 전류 특성을 갖는 것이 바람직하다. 그 때문에, 트랜지스터(205)로는, 실리콘 반도체를 이용하여 형성한 트랜지스터를 사용할 수도 있지만, 극히 낮은 오프 전류 특성을 갖는 산화물 반도체를 이용한 트랜지스터를 사용하는 것이보다 바람직하다.
예를 들면, 산화물 반도체에는, 화학식 InMO3(ZnO)m(m＞0)로 표기되는 산화물 반도체를 이용할 수가 있다. 여기서, M은, Ga, Al, Mn 및 Co로부터 선택된 하나, 또는 복수의 금속 원소를 나타낸다. 예를 들면M으로서 Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
또한, 트랜지스터(205)는, 백게이트를 가지며, 백게이트의 전위를 변경함으로써, 스레숄드 전압을 변경하는 것이 가능한 트랜지스터이다. 이러한 트랜지스터는, 보텀 게이트형 트랜지스터의 경우, 층간 절연막을 통하여, 채널부를 덮는 전극을 형성하고, 이를 백게이트로 함으로써 용이하게 형성할 수 있다. 이하, 트랜지스터(205)에는, 백게이트의 전위를 높게 하는 방향으로 변화시킴으로써, 스레숄드 전압의 절대치가 낮아지는 방향으로 변화하며, 백게이트의 전위를 낮게 하는 방향으로 변화시킴으로써, 스레숄드 전압의 절대치가 높아지는 방향으로 변화하는 n－ch형 트랜지스터를 이용하는 예로서 설명한다.
다음으로, 프리챠지 회로에 대하여 설명한다. 도 1의 (A)에 있어서, 화소 1열분의 프리챠지 회로(200)는, 트랜지스터(213), 프리챠지 신호선(214)을 갖는다. 또한 프리챠지 회로(200)에, OP앰프나 A/D변환 회로를 접속할 수가 있다.
프리챠지 회로(200)에서는, 화소내에 있어서의 포토센서의 동작에 앞서, 포토센서 신호선의 전위를 기준 전위로 설정한다. 도 1의 (A)의 구성에서는, 프리챠지 신호선(214)의 전위를 "H(High)"로 하고, 트랜지스터(213)을 온으로 함으로써, 출력 신호선(212)을 기준 전압(여기에서는 고전위로 한다)으로 설정할 수가 있다. 또한 도시는 하지 않지만, 출력 신호선(212)의 전위를 안정시키기 위해서, 출력 신호선(212)에 보유 용량을 마련하는 것도 유효하다. 또한, 그 기준 전위는, 저전위로 하는 구성으로 하여도 좋다.
다음으로, 본 실시형태의 포토센서의 독출 동작에 대하여, 도 1의 (B)의 타이밍 차트를 이용하여 설명한다. 도 1의 (B)에서는, 리셋트 신호선(209)의 전위(RST), 선택 신호선(208)의 전위(SEL), 백게이트 신호선(206)의 전위(BG), 출력 신호선(212)의 전위(OUT), 프리챠지 신호선(214)의 전위(PCG)를 위로부터 순서대로 기재하고 있다.
시각 A에 있어서, 리셋트 신호선(209)의 전위(RST)를 "H"로 하면, 포토다이오드(204)에 순방향 바이어스가 걸려, 백게이트 신호선(206)의 전위(BG)가 리셋트 전위가 된다. 이 리셋트 전위란, 리셋트 신호선(209)의 전위(RST)의 "H"전위보다 포토다이오드(204)의 Vf분만큼 낮은 전위다. 또한 이 리셋트 전위는, 백게이트 신호선(206)의 기생 용량 및 트랜지스터(205)의 백게이트부의 용량이 신호 전하 축적부가 되어 유지된다. 이 단계가 리셋트 동작의 개시가 된다. 이 때, 트랜지스터(205)는, 리셋트 전위분에 의해 생기는 스레숄드 전압 변화분만큼 스레숄드 전압이 낮은 방향으로 변화한다.
또한, 시각 A에 있어서, 프리챠지 신호선(214)의 전위(PCG)를 "H"로 하면, 출력 신호선(212)의 전위(OUT)는 "H"로 프리챠지된다. 다만, 타이밍으로서는, 시각 A에 한정하지 않고 트랜지스터(205)가 온되기 전이면 언제라도 좋다.
시각 B에 있어서, 리셋트 신호선(209)의 전위(RST)를 "L(Low)"로 하면, 포토다이오드(204)에 광의 강도에 따른 역방향 전류가 흘러서, 백게이트 신호선(206)의 전위(BG)가 리셋트 전위로부터 저하하기 시작한다. 이 단계에서 리셋트 동작이 종료하고, 누적 동작이 개시한다. 그 결과, 백게이트 신호선(206)의 전위(BG)도 변화한다.
일 예로서, 조도 A의 광, 또는 조도 A보다 조도가 높은 조도 B의 광을 포토다이오드(204)에 조사했을 때의 동작을 설명한다. 조도 A의 광이 포토다이오드(204)에 조사되면, 포토다이오드(204)에는 역방향 전류가 흘러서, 백게이트 신호선(206)의 전위(BG)는, 리셋트 전위로부터 어느 레벨의 전위까지 기간(T)를 필요로 하며 저하된다. 한편, 조도 B의 광이 포토다이오드(204)에 조사되면, 포토다이오드(204)에는 조도 A의 경우보다 많은 역방향 전류가 흘러서 백게이트 신호선(206)의 전위(BG)는, 리셋트 전위로부터 어느 레벨의 전위까지 기간(T)보다 짧은 기간에 저하된다. 즉, 포토다이오드(204)에 조사되는 광의 조도가 높을수록, 일정기간에서의 백게이트 신호선(206)의 전위(BG)의 변화량은 크다.
이때, 트랜지스터(205)의 백게이트의 전위는, 리셋트 전위보다 낮은 전위가 되기 때문에, 트랜지스터(205)의 스레숄드 전압이 증가한다.
다음으로, 프리챠지 신호선(214)의 전위(PCG)를 "L"로 하고, 출력신호선(212)(OUT)의 전위의 프리챠지를 종료시킨다. 시각 C에 있어서, 선택 신호선(208)의 전위(SEL)를 "H"로 하면, 트랜지스터(205)가 온이 되며, 예를 들면 그라운드 전위로 한 기준 신호선(211)과 출력 신호선(212)이, 트랜지스터(205)를 통하여 전기적으로 도통한다. 이 단계가 구간 동작의 개시가 된다. 이때, 트랜지스터(205)는, 상술한 바와 같이 스레숄드 전압이 변화하고 있으며, 그 전기 특성에 따른 전류가 흘러 출력 신호선(212)의 전위(OUT)는 저하해 간다. 또한 기준 신호선(211)은 그라운드 전위라고는 한정하지 않고, 필요한 전위를 부여하여도 좋다.
시각 D에 있어서, 선택 신호선(208)의 전위(SEL)를 "L"로 하면, 트랜지스터(205)가 오프 하고, 출력 신호선(212)의 전위(OUT)는 유지된다. 이 단계에서 누적 동작 및 선택 동작이 종료한다. 여기서, 출력 신호선(212)의 전위(OUT)는, 누적 동작중에 포토다이오드(204)에 조사되고 있는 광의 강도에 따라서 변화한 것이다. 따라서, 출력 신호선(212)(OUT)의 전위를 취득함으로써, 누적 동작중에 포토다이오드(204)에 조사되고 있던 광의 강도를 알 수 있다.
이상의 리셋트 동작, 누적 동작, 및 선택 동작을 화소 매트릭스의 행마다 순차적으로 반복함으로써 촬상을 실시할 수가 있다.
또한 상기 일련의 동작은, 포토다이오드(204)의 캐소드가 트랜지스터(205)의 백게이트 측에 접속하여 구성했을 경우의 일 예이다. 동일한 출력 신호를 발생시키는 동작은, 포토다이오드(204)의 애노드가 트랜지스터(205)의 백게이트 측에 접속한 구성의 경우에 있어서도 가능하다.
앞서 설명한 일련의 동작은, 백게이트 신호선(206)의 전위(BG)를 "H"로 초기화하고, 포토다이오드(204)에 광을 조사함으로써 생기는 역방향 전류로 방전시키고, 트랜지스터를 통하여 출력 신호를 출력하는 것이다.
한편, 포토다이오드(204)가 도 1의 (A)에 도시된 포토다이오드에 대하여 반대로 접속되었을 경우는, 백게이트 신호선(206)의 전위(BG)를 "L"로 초기화하고, 포토다이오드(204)에 광을 조사함으로써 생기는 역방향 전류로 충전시키고, 트랜지스터를 통하여 출력 신호를 출력할 수가 있다.
이상에 의해, 본 실시형태에 있어서의 포토센서는, 각각 하나의 포토다이오드 및 트랜지스터와 각종 신호선으로 구성할 수가 있다. 또한, 트랜지스터를 하나로 삭감함에 의해, 포토센서부 하나당의 전유 면적을 작게 할 수가 있어서 고집적화나, 표시소자 면적 또는 포토다이오드의 수광 면적의 확대가 가능하다. 또한, 트랜지스터의 형성에 산화물 반도체를 이용함으로써, 극히 오프 전류가 낮은 회로를 구성할 수가 있어서 다이나믹 레인지가 넓은 촬상을 실시할 수가 있다.
본 실시형태에 있어서의 포토센서는, 예를 들면 CMOS 이미지 센서 등의 고밀도로 포토센서부가 집적화된 반도체 장치에 응용하는 것이 유효하다.
다음으로, 본 실시형태에 있어서의 포토센서를 표시장치에 응용하여, 터치 센서 또는 이미지 센서로서 이용하는 경우의 구성에 대하여 설명한다.
도 3에 표시장치의 구성의 일 예를 나타낸다. 표시장치(100)은, 화소 회로(101), 표시소자 제어회로(102) 및 포토센서 제어회로(103)를 갖는다. 화소 회로(101)는, 행렬 방향으로 매트릭스 형상으로 배치된 복수의 화소(104)를 갖는다. 각각의 화소(104)에는, 표시소자부(105)와 포토센서부(106)를 갖는 예를 나타내고 있지만, 포토센서부(106)는 모든 화소에 마련할 필요는 없다. 포토센서부(106)를 마련하는 화소의 간격은, 실시자가 목적에 따라서 결정하면 좋다.
도 3에 나타내는 표시소자 제어회로(102)는, 표시소자부(105)를 제어하기 위한 회로로서, 소스 신호선(비디오 데이터 신호선 등)을 통하여 표시소자부(105)에 신호를 입력하는 표시소자 구동회로(107)와 게이트 신호선(주사선)을 통하여 표시소자부(105)에 신호를 입력하는 표시소자 구동회로(108)를 갖는다.
예를 들면, 표시소자 구동회로(108)는, 특정의 행에 배치된 화소가 갖는 표시소자를 선택하는 기능을 갖는다. 또한, 표시소자 구동회로(107)는, 선택된 행의 화소가 갖는 표시소자에 임의의 전위를 부여하는 기능을 갖는다. 또한 표시소자 구동회로(108)에 의해 게이트 신호선에 고전위가 인가된 표시소자에서는, 트랜지스터가 온이 되며, 표시소자 구동회로(107)에 의해 소스 신호선에게 주어지는 전위가 공급된다.
포토센서 제어회로(103)는 포토센서부(106)를 제어하기 위한 회로로서, 포토센서 출력 신호선 및 포토센서 기준 신호선 등의 신호선측의 포토센서 독출 회로(109)와 포토다이오드 리셋트 신호선 및 독출 행을 선택하는 게이트 신호선 등의 주사선측의 포토센서 구동회로(110)를 갖는다.
포토센서 구동회로(110)는, 특정의 행에 배치된 화소가 갖는 포토센서부(106)에 대하여, 상술한 리셋트 동작, 누적 동작, 및 선택 동작을 행하는 기능을 갖는다. 또한, 포토센서 독출 회로(109)는, 선택된 행의 화소가 갖는 포토센서부(106)의 출력 신호를 꺼내는 기능을 갖는다. 또한 포토센서 독출 회로(109)는, 아날로그 신호인 포토센서의 출력을 OP앰프를 이용하여 아날로그 신호인 채로 외부로 꺼내는 구성이나, A/D변환 회로를 이용하여 디지탈 신호로 변환하고 나서 외부로 꺼내는 구성을 포함할 수가 있다.
화소(104)의 회로도에 대하여, 도 4를 이용하여 설명한다. 화소(104)는, 트랜지스터(201), 보유 용량(202) 및 액정 소자(203)를 갖는 표시소자부(105)와, 포토다이오드(204) 및 트랜지스터(205)를 갖는 포토센서부(106)를 갖는다.
표시소자부(105)에 있어서, 트랜지스터(201)는, 게이트가 게이트 신호선(207)(GL)에, 소스 또는 드레인의 한쪽이 소스 신호선(210)(SL)에, 소스 또는 드레인의 다른 쪽이 보유 용량(202)의 한쪽의 전극과 액정 소자(203)의 한쪽의 전극에, 각각 전기적으로 접속되어 있다. 보유 용량(202)의 다른 쪽의 전극과 액정 소자(203)의 다른 쪽의 전극은 일정한 전위로 유지되어 있다. 액정 소자(203)는, 한 쌍의 전극의 사이에 액정층을 포함한 소자이다.
트랜지스터(201)는, 보유 용량(202)으로의 전하의 주입 혹은 배출을 제어하는 기능을 갖는다. 예를 들면, 게이트 신호선(207)(GL)에 고전위가 인가되면, 소스 신호선(210)(SL)의 전위가 보유 용량(202)과 액정 소자(203)에 인가된다. 보유 용량(202)은, 액정 소자(203)에 인가하는 전압에 상당하는 전하를 유지하는 기능을 갖는다.
화상 표시는, 액정 소자(203)에 전압을 인가함으로써 편광 방향이 변화하는 현상을 이용하여, 액정 소자(203)을 투과하는 광의 명암(계조)을 만드는 것으로 실현된다. 투과형 액정표시장치의 경우, 액정 소자(203)를 투과하는 광의 광원에는 백라이트를 이용한다.
트랜지스터(201)는, 비정질 실리콘, 미결정(微結晶) 실리콘, 또는 다결정 실리콘 등의 반도체층을 이용하여 형성하는 것도 가능하지만, 산화물 반도체를 이용하여 형성하는 것이 바람직하다. 산화물 반도체를 이용한 트랜지스터는, 극히 오프 전류가 낮은 특성을 나타내며, 전하 유지 기능을 높일 수가 있다.
또한 앞에서는, 표시소자부(105)가 액정 소자를 갖는 경우에 대하여 설명했지만, 발광소자 등의 다른 소자를 갖고 있어도 괜찮다. 발광소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자이며, 구체적으로는 발광 다이오드(LED)나 유기 발광 다이오드(OLED) 등을 들 수 있다.
포토센서부(106)에 있어서는, 전술한 구성을 그대로 이용할 수가 있다. 또한 프리챠지 회로(200)는, 포토센서 독출 회로(109)에 포함된다.
이와 같이 본 실시형태에 있어서의 포토센서는, 표시장치에 응용할 수가 있어 터치 센서 또는 이미지 센서로서의 기능을 표시장치에 부가할 수가 있다. 또한, 트랜지스터 수를 삭감해, 포토센서부를 소면적으로 함으로써 표시소자부의 면적을 확대할 수가 있어 표시장치의 화질을 향상할 수가 있다.
본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 2)
본 실시형태에서는, 실시형태 1과는 다른 구성의 포토센서에 대하여 설명한다.
또한 본 실시형태에 있어서의 포토센서는, 실시형태 1의 포토센서에 하나의 트랜지스터를 추가한 구성이다. 따라서, 실시형태 1의 포토센서의 구성과 공통인 부분의 설명에 대해서는, 실시형태 1을 참조할 수가 있다.
도 15는, 촬상 기능을 갖는 반도체 장치의 화소 매트릭스에 배치된 포토센서에 대하여, 1 화소 분의 구성을 예시한 것으로서, 포토다이오드(404), 제 1 트랜지스터(405), 및 제 2 트랜지스터(406)를 갖고 있다.
포토다이오드(404)는, 애노드가 포토다이오드 리셋트 신호선(이하, 리셋트 신호선이라고 한다)(409)에 전기적으로 접속되며, 캐소드가 배선(407)에 전기적으로 접속되어 있다. 제 1 트랜지스터(405)는, 게이트가 게이트 신호선(이하, 선택 신호선이라고 한다)(411)에 전기적으로 접속되며, 소스 또는 드레인의 한 쪽이 포토센서 출력 신호선(이하, 출력 신호선이라고 한다)(413)에 전기적으로 접속되며, 소스 또는 드레인의 다른 쪽이 포토센서 기준 신호선(이하, 기준 신호선이라고 한다)(412)에 전기적으로 각각 접속되며, 제 1 트랜지스터(405)의 백게이트가, 백게이트 신호선(408)에 전기적으로 접속되어 있다. 또한, 제 2 트랜지스터(406)은, 게이트가 게이트 신호선(410)에 전기적으로 접속되며, 소스 또는 드레인의 한 쪽이 배선(407)에 전기적으로 접속되고, 소스 또는 드레인의 다른 쪽이 백게이트 신호선(408)에 전기적으로 각각 접속되어 있다.
이 실시형태에서, 포토센서부(306)를 구성하는 소자는, 2개의 트랜지스터와, 하나의 포토다이오드뿐으로써, 극히 소면적의 포토센서부를 구성할 수가 있기 때문에, 포토센서를 고밀도로 집적하는 것이 용이해진다. 또한 도 15에는, 후술 하는 동작의 일 예를 명확하게 설명하기 위해서 프리챠지 회로(400)를 도시되어 있지만, 그 회로는 필수는 아니고, 저항 분할 방식 등을 이용해도 좋다.
제 1 트랜지스터(405)는, 백게이트를 가지며, 백게이트의 전위를 변경함으로써, 스레숄드 전압을 변경하는 것이 가능한 트랜지스터이다. 이러한 트랜지스터는, 보텀 게이트형 트랜지스터의 경우, 층간 절연막을 통하여, 채널부를 덮는 전극을 형성하고, 이를 백게이트로 함으로써 용이하게 실현될 수 있다.
또한, 제 1 트랜지스터(405)는, 포토다이오드(404)가 생성하는 전기신호를 증폭하는 기능을 갖기 위해, 고이동도 특성을 소유할 필요가 있다. 한편으로, 포토센서의 출력 신호선(413)에 불필요한 전위를 출력하는 것을 막기 위해, 오프 전류가 극히 낮은 트랜지스터로 구성할 필요가 있다.
제 2 트랜지스터(406)는, 포토다이오드(404)의 출력 신호를 제 1 트랜지스터(405)의 백게이트에 전하 용량으로서 누적하고, 또한, 해당 전하 용량을 유지하는 기능을 갖기 위해, 이동도가 높고, 또한, 오프 전류가 극히 낮은 트랜지스터로 구성할 필요가 있다.
이러한 트랜지스터를 실현하려면, 반도체층에 산화물 반도체를 이용하는 것이 바람직하다. 산화물 반도체의 상세한 설명에 있어서는, 실시형태 1을 참조할 수가 있다.
도 15에 대하여, 포토센서 1열분의 프리챠지 회로(400)는, 트랜지스터(414)를 가지며, 트랜지스터(414)의 게이트는 프리챠지 신호선(415)을 갖는다. 또한, 프리챠지 회로(400)의 후단에, OP앰프나 A/D변환기 회로를 접속할 수가 있다. 또한 프리챠지 회로의 상세한 설명에 있어서는, 실시형태 1을 참조할 수가 있다.
다음으로, 포토센서부(306)의 동작에 대하여, 도 16의 타이밍 차트를 이용하여 설명한다.
다음으로, 본 실시형태의 포토센서의 독출 동작에 대하여, 도 16의 (A)의 타이밍 차트를 이용하여 설명한다. 도 16의 (A)에서는, 리셋트 신호선(409)의 전위(RST), 게이트 신호선(410)(GSL)의 전위, 선택 신호선(411)의 전위(SEL), 백게이트 신호선(408)의 전위(BG), 배선(407)(L1)의 전위, 출력 신호선(413)의 전위(OUT), 프리챠지 신호선(415)의 전위(PCG)를 위로부터 순서대로 기재하고 있다.
시각 A에 있어서, 리셋트 신호선(409)의 전위(RST)를 "H(High)", 게이트 신호선(410)의 전위(GSL)를 "H"로 하면(리셋트 동작 개시), 포토다이오드(404)에 순바이어스가 인가되며, 제 2 트랜지스터(406)이 온 상태가 되기 때문에, 포토다이오드(404)를 통하여 배선(407)의 전위(L1)가 "H"가 되고, 포토다이오드(404) 및 제 2 트랜지스터(406)을 통하여, 백게이트 신호선(408)의 전위(BG)가 "H"가 된다. 또한, 프리챠지 신호선(415)의 전위(PCG)를 "H"로 하면, 트랜지스터(414)가 온 상태가 되고, 출력 신호선(413)의 전위(OUT)는 "H"로 프리챠지된다.
시각 B에 있어서, 리셋트 신호선(409)의 전위(RST)를 "L(Low)"로 하고, 게이트 신호선(410)의 전위(GSL)를 "H"인 채로 하면(리셋트 동작 종료, 누적 동작 개시), 포토다이오드(404)에 광의 강도에 따른 역방향 전류가 흘러서, 백게이트 신호선(408)의 전위(BG) 및 배선(407)의 전위(L1)가 저하하기 시작한다. 여기서, 제 1 트랜지스터(405)의 백게이트의 전위가 변화하기 때문에, 스레숄드 전압이 변화한다.
시각 C에 있어서, 게이트 신호선(410)의 전위(GSL)를 "L"로 하고, 제 2 트랜지스터(406)를 오프 상태로 하면(누적 동작 종료), 백게이트 신호선(408)의 전위(BG)는 일정하게 된다. 여기서, 해당 전위는, 누적 동작중에 포토다이오드(404)가 공급한 전하량에 의해 정해진다. 즉, 포토다이오드(404)에 조사되고 있던 광의 강도에 따라서 결정된다. 또한, 제 2 트랜지스터(406)는, 산화막 반도체층에서 형성한 오프 전류가 극히 낮은 트랜지스터로 구성하고 있기 때문에, 나중의 선택 동작을 실시할 때까지, 상기 전하량을 일정하게 유지하는 것이 가능하다.
또한 게이트 신호선(410)의 전위(GSL)를 "L"로 할 때에, 게이트 신호선(410)과 백게이트 신호선(408)의 사이에 있어서의 기생 용량에 의해, 백게이트 신호선(408)의 전위, 즉, 백게이트의 전위에 변화가 생긴다. 그 전위의 변화량이 큰 경우, 누적 동작중에 포토다이오드(404)가 공급한 전하량을 정밀하게 취득할 수 없게 된다. 전위의 변화량을 저감하려면, 제 2 트랜지스터(406)의 게이트-소스(혹은 게이트-드레인) 간 용량을 저감하거나, 제 1 트랜지스터(405)의 백게이트측의 게이트 용량을 증대시키거나, 백게이트 신호선(408)에 보유 용량을 마련하는, 등의 대책이 유효하다. 또한 도 16의 (A)에서는, 이러한 대책을 실시하여, 상기 전위 변화를 무시할 수 있다라고 하고 있다.
계속하여, 시각 D이전에, 프리챠지 신호선(415)의 전위(PCG)를 "L"로 해두고, 출력 신호선(413)의 프리챠지를 종료해 둔다. 시각 D에, 선택 신호선(411)의 전위(SEL)를 "H"로 하면(선택 동작 개시), 제 1 트랜지스터(405)가 온 상태가 되고, 기준 신호선(412)과 출력 신호선(413)이, 제 1 트랜지스터(405)를 통하여 도통한다. 그러면, 출력 신호선(413)의 전위(OUT)는 저하해 간다.
여기서, 출력 신호선(413)의 전위(OUT)가 저하하는 속도는, 제 1 트랜지스터(405)의 소스와 드레인 사이의 전류에 의존한다. 즉, 출력 신호선(413)의 전위(OUT)는, 누적 동작중에 포토다이오드(404)에 조사되고 있는 광의 강도에 따라서 결정된다.
보다 구체적으로는, 포토다이오드(404)에 조사되고 있는 광이 강할수록, 백게이트 신호선(408)의 전위는 낮아지고, 제 1 트랜지스터(405)의 스레숄드 전압은 높아지므로, 제 1 트랜지스터(405)가 온 상태일 때의 소스와 드레인간의 저항값이 높아지고, 출력 신호선(413)의 전위(OUT)가 저하하는 속도는 늦어진다. 따라서, 포토다이오드(404)에 조사되고 있는 광이 강할수록, 출력 신호선(413)의 전위는 높아진다. 반대로, 포토다이오드(404)에 조사되고 있는 광이 약할수록, 출력 신호선(413)의 전위는 낮아진다.
시각 E에 있어서, 선택 신호선(411)의 전위(SEL)를 "L"로 하면(선택 동작 종료), 제 1 트랜지스터(405)가 오프 상태가 되고, 출력 신호선(413)의 전위(OUT)는, 일정치가 된다. 여기서, 일정치가 되는 값은, 포토다이오드(404)에 조사되고 있는 광의 강도에 따라서 결정된다. 따라서, 출력 신호선(413)의 전위(OUT)를 취득함으로써, 누적 동작중에 포토다이오드(404)에 조사되고 있던 광의 강도를 알 수 있다.
계속하여, 도 16의 (A)의 타이밍 차트를 이용하여 설명한 일련의 동작과는 다른 일련의 동작에 대하여, 도 16의 (B)의 타이밍 차트를 이용하여 설명한다.
시각 A에 있어서, 리셋트 신호선(409)의 전위(RST)를 "H", 게이트 신호선(410)의 전위(GSL)를 "H"로 하면(리셋트 동작 개시), 포토다이오드(404)에 순바이어스가 인가되고, 제 2 트랜지스터(406)가 온 상태가 되기 때문에, 포토다이오드(404)를 통하여 배선(407)의 전위(L1)가 "H"가 되어, 포토다이오드(404) 및 제 2 트랜지스터(406)을 통하여, 백게이트 신호선(408)의 전위(BG)가 "H"가 된다. 또한, 프리챠지 신호선(415)의 전위(PCG)를 "H"로 하면, 트랜지스터(414)가 온 상태가 되고, 출력 신호선(413)의 전위(OUT)는 "H"로 프리챠지된다.
시각 B에 있어서, 리셋트 신호선(409)의 전위(RST)를 "L"로 하고, 게이트 신호선(410)의 전위(GSL)를 "L"로 하여, 제 2 트랜지스터(406)를 오프 상태로 하면(리셋트 동작 종료, 누적 동작 개시), 포토다이오드(404)에 광의 강도에 따른 역방향 전류가 흘러 배선(407)의 전위(L1)가 저하하기 시작한다. 포토다이오드(404)는, 광이 조사되면 역방향 전류가 증대하므로, 조사되는 광의 강도에 따라서 배선(407)의 전위(L1)는 변화한다. 또한 백게이트 신호선(408)의 전위(BG)는 변화하지 않는다.
시각 F에 있어서, 게이트 신호선(410)의 전위(GSL)를 "H"로 하면, 제 2 트랜지스터(406)가 온 상태가 되고, 백게이트 신호선(408)과 배선(407)이 제 2 트랜지스터(406)을 통하여 도통한다. 그 때문에, 백게이트 신호선(408)의 전위(BG)와 배선(407)의 전위(L1)는, 동일 전위가 된다. 여기서, 포토다이오드(404)에 조사하는 광의 강도에 의존하여, 백게이트 신호선(408)의 전위(BG)와 배선(407)의 전위(L1)는 변화한다. 즉, 제 1 트랜지스터(405)의 백게이트의 전위가 변화하기 때문에, 스레숄드 전압이 변화한다.
시각 C에 있어서, 게이트 신호선(410)의 전위(GSL)를 "L"로 하고, 제 2 트랜지스터(406)를 오프 상태로 하면(누적 동작 종료), 백게이트 신호선(408)의 전위(신BG)는 일정하게 된다. 여기서, 해당 전위는, 누적 동작중에 포토다이오드가 공급한 전하량에 의해 정해진다. 즉, 포토다이오드(404)에 조사되고 있던 광의 강도에 따라서 결정된다. 또한, 제 2 트랜지스터(406)는, 산화막 반도체층에서 형성한 오프 전류가 극히 낮은 박막 트랜지스터로 구성하고 있기 때문에, 나중의 선택 동작을 실시할 때까지, 상기 전하량을 일정하게 유지하는 것이 가능하다.
또한 게이트 신호선(410)의 전위(GSL)를 "L"로 할 때에, 게이트 신호선(410)과 백게이트 신호선(408)의 사이에 있어서의 기생 용량에 의해, 백게이트 신호선(408)의 전위, 즉, 백게이트의 전위에 변화가 생긴다. 그 전위의 변화량이 큰 경우, 누적 동작중에 포토다이오드(404)가 공급한 전하량을 정밀하게 취득할 수 없게 된다. 그 전위의 변화량을 저감하려면, 제 2 트랜지스터(406)의 게이트-소스(혹은 게이트-드레인) 간 용량을 저감하던지, 제 1 트랜지스터(405)의 백게이트측의 게이트 용량을 증대하던지, 백게이트 신호선(408)에 보유 용량을 마련하는, 등의 대책이 유효하다. 또한 도 16의 (B)에서는, 이러한 대책을 실시하여, 상기 전위 변화를 무시할 수 있다라고 하고 있다.
계속하여, 시각 D보다 전에, 프리챠지 신호선(415)의 전위(PCG)를 "L"로 해두고, 출력 신호선(413)의 프리챠지를 종료해 둔다. 시각 D에, 선택 신호선(411)의 전위(SEL)를 "H"로 하면(선택 동작 개시), 제 1 트랜지스터(405)가 온 상태가 되고, 기준 신호선(412)과 출력 신호선(413)이, 제 1 트랜지스터(405)를 통하여 도통한다. 그러면, 출력 신호선(413)의 전위(OUT)는 저하되어 간다.
여기서, 출력 신호선(413)의 전위(OUT)가 저하하는 속도는, 제 1 트랜지스터(405)의 소스와 드레인간의 전류에 의존한다. 즉, 출력 신호선(413)의 전위(OUT)는, 누적 동작중에 포토다이오드(404)에 조사되고 있는 광의 강도에 따라서 결정된다.
보다 구체적으로는, 포토다이오드(404)에 조사되고 있는 광이 강할수록, 백게이트 신호선(408)의 전위는 낮아지고, 제 1 트랜지스터(405)의 스레숄드 전압은 높아지므로, 제 1 트랜지스터(405)가 온 상태일 때의 소스와 드레인간의 저항값이 높아지고, 출력 신호선(413)의 전위(OUT)가 저하하는 속도는 늦어진다. 따라서, 출력 신호선(413)의 전위는 높아진다. 반대로, 포토다이오드(404)에 조사되고 있는 광이 약할수록, 출력 신호선(413)의 전위는 낮아진다.
시각 E에 있어서, 선택 신호선(411)의 전위(SEL)를 "L"로 하면(선택 동작 종료), 제 1 트랜지스터(405)가 오프 상태가 되고, 출력 신호선(413)의 전위(OUT)는, 일정치가 된다. 여기서, 일정치가 되는 값은, 포토다이오드(404)에 조사되고 있는 광의 강도에 따라서 결정된다. 따라서, 출력 신호선(413)의 전위(OUT)를 검출함으로써, 누적 동작중에 포토다이오드(404)에 조사되고 있던 광의 강도를 알 수 있다.
상기와 같이, 개개의 포토센서의 동작은, 리셋트 동작, 누적 동작, 선택 동작을 반복함으로써 실현된다. 또한, 이상의 리셋트 동작, 누적 동작, 및 선택 동작을 화소 매트릭스의 행마다 순차적으로 반복함으로써 촬상을 실시할 수가 있다.
또한 상기 동작은, 포토다이오드(404)의 캐소드가 제 2 트랜지스터(406)에 접속하여 구성했을 경우의 일 예이다. 포토다이오드(404)의 애노드가 제 2 트랜지스터(406) 측에 접속한 구성의 경우에 있어서도, 동일한 출력 신호를 발생시키는 동작을 실현할 수 있다.
앞서 설명한 동작은, 백게이트 신호선(408)의 전위(BG)를 "H"로 초기화하고, 포토다이오드(404)에 광을 조사함으로써 생기는 역방향 전류로 방전시켜, 트랜지스터를 통하여 출력 신호를 출력하는 것이다.
한편, 포토다이오드(404)가 반대로 접속되었을 경우는, 백게이트 신호선(408)의 전위(BG)를 로우 레벨로 초기화하고, 포토다이오드(404)에 광을 조사함으로써 생기는 역방향 전류로 충전시켜, 트랜지스터를 통하여 출력 신호를 출력할 수가 있다.
이상에 의해, 본 실시형태에 있어서의 포토센서는, 각각 하나의 포토다이오드 및 2개의 트랜지스터와 각종 신호선으로 구성할 수가 있다. 또한, 트랜지스터의 수를 삭감함에 의해, 포토센서부 하나당의 전유 면적을 작게 할 수가 있어 고집적화나, 표시소자 면적 또는 포토다이오드의 수광 면적의 확대가 가능하다. 또한, 트랜지스터의 형성에 산화물 반도체를 이용함으로써, 극히 오프 전류가 낮은 회로를 구성할 수가 있어서 다이나믹 레인지가 넓은 촬상을 실시할 수가 있다.
본 실시형태에 있어서의 포토센서는, 예를 들면 CMOS 이미지 센서 등의 고밀도로 포토센서부가 집적화된 반도체 장치에 응용하는 것이 유효하다.
또한 본 실시형태에 있어서의 포토센서를 표시장치에 응용하여, 터치 센서 또는 이미지 센서로서 이용하는 경우의 구성에 대해서는, 실시형태 1을 참조할 수가 있다.
본 실시형태는, 다른 실시형태 또는 실시예에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 명세서에 개시하는 반도체 장치에 적용할 수 있는 트랜지스터의 예를 나타낸다.
본 명세서에 개시하는 반도체 장치에 적용할 수 있는 트랜지스터의 구조는 특별히 한정되지 않고, 예를 들면 탑 게이트 구조, 또는 보텀 게이트 구조의 스태거형 및 플래너형 등을 이용할 수가 있다. 또한, 트랜지스터는 채널 형성 영역이 하나 형성되는 싱글 게이트 구조라도 좋고, 2개 형성되는 더블 게이트 구조 혹은 3개 형성되는 트리플 게이트 구조라도 좋다.
또한 도 5의 (A) 내지 도 5의 (D)에 트랜지스터의 단면 구조의 일 예를 이하에 나타낸다. 본 발명의 일 태양은, 이러한 트랜지스터의 게이트 전극과 대향하여, 게이트 절연막, 채널 형성 영역이 되는 반도체층, 절연막을 통하여 형성된 도전층을 백게이트 전극으로서 이용하는 것을 특징으로 하고 있다. 일 예로서 도 14에 도 5의 (A)의 트랜지스터에 백게이트를 마련한 구성을 나타내지만, 다른 트랜지스터에 대해서도 마찬가지로 게이트 전극과 대향한 위치에 백게이트를 마련하면 좋다.
도 5의 (A) 내지 도 5의 (D)에 나타내는 트랜지스터는, 산화물 반도체를 이용하는 것이다. 산화물 반도체를 이용하는 것의 메리트는, 높은 이동도와 낮은 오프 전류를 얻을 수 있는 것이지만, 물론 다른 반도체를 이용해도 괜찮다.
도 5의 (A)에 나타내는 트랜지스터(2410)는, 보텀 게이트 구조의 트랜지스터 중의 하나이며, 역스태거형 트랜지스터라고도 한다.
트랜지스터(2410)는, 절연 표면을 갖는 기판(2400)상에, 게이트 전극층(2401), 게이트 절연층(2402), 산화물 반도체층(2403), 소스 전극층(2405a), 및 드레인 전극층(2405b)을 포함한다. 또한, 이들을 덮도록 절연층(2407) 및 보호 절연층(2409)이 형성되어 있다.
또한 백게이트를 마련하려면, 도 14에 나타내는 바와 같이 트랜지스터(2411)의 절연층(2407) 또는 보호 절연층(2409) 위에, 채널 형성 영역과 겹치도록 백게이트로서 이용하는 도전층(2412)을 형성한다. 탑 게이트 구조를 제외한 이하의 구조에 대해서도 동일한 구성으로 할 수가 있다.
도 5의 (B)에 나타내는 트랜지스터(2420)는, 채널 보호형으로 불리는 보텀 게이트 구조중의 하나이며 역스태거형 트랜지스터라고도 한다.
트랜지스터(2420)는, 절연 표면을 갖는 기판(2400)상에, 게이트 전극층(2401), 게이트 절연층(2402), 산화물 반도체층(2403), 산화물 반도체층(2403)의 채널 형성 영역을 덮는 채널 보호층으로서 기능하는 절연층(2427), 소스 전극층(2405a), 및 드레인 전극층(2405b)을 포함한다. 또한, 이들을 덮도록 보호 절연층(2409)이 형성되어 있다.
도 5의 (C)에 나타내는 트랜지스터(2430)는 보텀 게이트형의 트랜지스터로서, 절연 표면을 갖는 기판인 기판(2400)상에, 게이트 전극층(2401), 게이트 절연층(2402), 소스 전극층(2405a), 드레인 전극층(2405b), 및 산화물 반도체층(2403)을 포함한다. 또한, 이들을 덮도록 절연층(2407) 및 보호 절연층(2409)이 형성되어 있다.
트랜지스터(2430)에 있어서는, 게이트 절연층(2402)은 기판(2400) 및 게이트 전극층(2401) 상에 접하여 마련되고, 게이트 절연층(2402)상에 소스 전극층(2405a), 드레인 전극층(2405b)이 접하여 마련되어 있다. 그리고, 게이트 절연층(2402), 및 소스 전극층(2405a), 드레인 전극층(2405b)상에 산화물 반도체층(2403)이 마련되어 있다.
도 5의 (D)에 나타내는 트랜지스터(2440)는, 탑 게이트 구조의 트랜지스터 중의 하나이다. 트랜지스터(2440)는, 절연 표면을 갖는 기판(2400)상에, 절연층(2437), 산화물 반도체층(2403), 소스 전극층(2405a), 및 드레인 전극층(2405b), 게이트 절연층(2402), 게이트 전극층(2401)을 포함하며, 소스 전극층(2405a), 드레인 전극층(2405b)에 각각 배선층(2436a), 배선층(2436b)이 접하여 마련되어 전기적으로 접속하고 있다. 이 구조에 백게이트를 마련하려면, 산화물 반도체층(2403)을 형성하기 전에 도전층과 절연층을 채널 형성 영역과 겹치는 영역에 형성해 둔다.
본 실시형태에서는, 상술한 바와 같이, 트랜지스터를 구성하는 반도체층에 산화물 반도체층(2403)을 이용한다. 산화물 반도체층(2403)에 이용하는 산화물 반도체 재료로서는, 4원계 금속의 산화물인 In－Sn－Ga－Zn－O계 금속 산화물이나, 3원계 금속의 산화물인 In－Ga－Zn－O계 금속 산화물, In－Sn－Zn－O계 금속 산화물, In－Al－Zn－O계 금속 산화물, Sn－Ga－Zn－O계 금속 산화물, Al－Ga－Zn－O계 금속 산화물, Sn－Al－Zn－O계 금속 산화물이나, 2원계 금속의 산화물인 In－Zn－O계 금속 산화물, Sn－Zn－O계 금속 산화물, Al－Zn－O계 금속 산화물, Zn－Mg－O계 금속 산화물, Sn－Mg－O계 금속 산화물, In－Mg－O계 금속 산화물이나, In－O계 금속 산화물, Sn－O계 금속 산화물, Zn－O계 금속 산화물 등을 이용할 수가 있다. 또한, 상기 산화물 반도체에 Si를 포함해도 괜찮다. 여기서, 예를 들면, In－Ga－Zn－O계 산화물 반도체란, 적어도 In과 Ga을 포함한 산화물이며, 그 조성비에 특별히 제한은 없다. 또한, In와 Ga와 Zn 이외의 원소를 포함해도 괜찮다.
또한, 산화물 반도체층(2403)은, 화학식 InMO3(ZnO)m(m＞0)로 표기되는 박막을 이용할 수가 있다. 여기서, M은 Ga, Al, Mn 및 Co로부터 선택된 하나, 또는 복수의 금속 원소를 나타낸다. 예를 들면 M로서 Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co등이 있다.
산화물 반도체층(2403)을 이용한 트랜지스터(2410, 2420, 2430, 2440)는, 오프 상태에 있어서의 전류치(오프 전류치)를 낮게 할 수가 있다. 따라서, 화상 이미지 데이터 등의 전기신호의 유지 시간을 길게 할 수가 있기 때문에, 소비 전력을 억제하는 효과를 상주한다.
또한, 산화물 반도체층(2403)을 이용한 트랜지스터(2410, 2420, 2430, 2440)는, 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 따라서, 예를 들면 표시장치 등에서는, 동일 기판상에 구동회로부를 제작할 수가 있기 때문에, 부품 점수를 삭감할 수가 있다.
절연 표면을 갖는 기판(2400)에는, 붕규산바륨 유리나 붕규산알루미늄 유리 등의 유리 기판을 이용할 수가 있다.
보텀 게이트 구조의 트랜지스터(2410, 2420, 2430)에 있어서는, 기초막이 되는 절연막을 기판과 게이트 전극층의 사이에 마련하여도 좋다. 기초막은, 기판으로부터의 불순물 원소의 확산을 방지하는 기능이 있으며, 질화 실리콘막, 산화 실리콘막, 질산화 실리콘막, 또는 산질화 실리콘막으로부터 선택된 하나, 또는 복수의 막에 의한 적층 구조에 의해 형성할 수가 있다.
게이트 전극층(2401)에는, 몰리브덴, 티탄, 크롬, 탄탈륨, 텅스텐, 알루미늄, 동, 네오듐, 스칸듐 등의 금속재료, 또는 이들을 주성분으로 하는 합금 재료를 이용할 수가 있다. 또한, 게이트 전극층(2401)은 단층에 한정하지 않고, 다른 막의 적층에서도 좋다.
게이트 절연층(2402)에는, 산화 실리콘층, 질화 실리콘층, 산질화 실리콘층, 질산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산질화 알루미늄층, 질산화 알루미늄층, 또는 산화 하프늄층을 이용할 수가 있으며, 플라즈마 CVD법이나 스패터법 등으로 형성할 수가 있다. 또한, 게이트 절연층(2402)은 단층에 한정하지 않고 다른 막의 적층에서도 좋다. 예를 들면, 제 1 게이트 절연층으로서 플라즈마 CVD법에 의해 막두께 50 nm 이상 200 nm 이하의 질화 실리콘층(SiNy(y＞0))를 형성하고, 제 1 게이트 절연층상에 제 2 게이트 절연층으로서 막두께 5 nm 이상 200 nm 이하의 산화 실리콘층(SiOx(x＞0))를 적층하여, 합계 막두께 200 nm의 게이트 절연층으로 한다.
소스 전극층(2405a), 드레인 전극층(2405b)에 이용하는 도전막으로서는, 예를 들면, Al, Cr, Cu, Ta, Ti, Mo, W 에서 선택된 원소, 또는 이러한 원소를 포함한 합금 등을 이용할 수가 있다. 또한, Al, Cu 등의 금속층의 하측 또는 상측의 한 쪽 또는 양 쪽에 Ti, Mo, W 등의 고융점 금속층을 적층시킨 구성으로 하여도 좋다. 또한, Al막에 발생하는 히록이나 위스커 등의 발생을 방지하는 원소(Si, Nd 또는 Sc 등)가 첨가되어 있는 Al 재료를 이용함으로써 내열성을 향상시키는 것이 가능해진다.
또한, 소스 전극층(2405a), 드레인 전극층(2405b)에 접속하는 배선층(2436a), 배선층(2436b) 등의 도전막도, 소스 전극층(2405a), 드레인 전극층(2405b)과 동일한 재료를 이용하여 형성할 수가 있다.
또한, 소스 전극층(2405a), 드레인 전극층(2405b)(이와 동일한 층에서 형성되는 배선층을 포함한다)이 되는 도전막으로서는 도전성의 금속 산화물로 형성해도 좋다. 도전성의 금속 산화물로서는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 산화 주석 합금(In2O3―SnO2, ITO라고 약기한다), 산화 인듐 산화 아연 합금(In2O3―ZnO) 또는 이러한 금속 산화물 재료에 실리콘을 포함시킨 것을 이용할 수가 있다.
절연층(2407, 2427, 2437)은, 대표적으로는 산화 실리콘막, 산질화 실리콘막, 산화 알루미늄막, 또는 산질화 알루미늄막 등의 무기 절연막을 이용할 수가 있다.
보호 절연층(2409)은, 질화 실리콘막, 질화 알루미늄막, 질산화 실리콘막, 질산화 알루미늄막 등의 무기 절연막을 이용할 수가 있다.
또한, 트랜지스터의 구조에 기인하는 표면 요철을 저감하기 위해서 보호 절연층(2409) 상에 평탄화 절연막을 형성해도 좋다. 평탄화 절연막으로서는, 폴리이미드, 아크릴, 벤조시클로부텐 등의 유기 재료를 이용할 수가 있다. 또한 상기 유기 재료 외에, 저유전율 재료(low－k 재료) 등을 이용할 수가 있다. 또한 이러한 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성해도 좋다.
이와 같이, 본 실시형태에 있어서, 산화물 반도체층을 포함한 트랜지스터를 이용함으로써, 고기능의 반도체 장치를 제공할 수가 있다.
본 실시형태는, 다른 실시형태 또는 실시예에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태는, 산화물 반도체층을 포함한 트랜지스터, 및 제작 방법의 일 예를 도면을 이용하여 상세하게 설명한다.
도 6의 (A) 내지 도 6의 (E)에 트랜지스터의 단면 구조의 일 예를 나타낸다. 도 6의 (A) 내지 도 6의 (E)에 나타내는 트랜지스터(2510)는, 도 5의 (A)에 나타내는 트랜지스터(2410)와 동일한 보텀 게이트 구조의 역스태거형 트랜지스터이다.
본 실시형태의 반도체층에 이용하는 산화물 반도체는, 도너가 되는 성질을 갖는 수소를 산화물 반도체로부터 적극 제거하고, 산화물 반도체의 주성분 이외의 불순물이 적극 포함되지 않게 고순도화함으로써 i형(진성)의 산화물 반도체, 또는 i형(진성)에 한정함 없이 가까운 산화물 반도체로 한 것이다. 즉, 불순물을 첨가해 i형화하는 것은 아니고, 수소나 물 등의 불순물을 적극 제거함에 의해, 고순도화된 i형(진성 반도체) 또는 그에 근접하는 것을 특징으로 하고 있다. 따라서, 트랜지스터(2510)가 갖는 산화물 반도체층은, 고순도화 되고 전기적으로 i형(진성)화한 산화물 반도체층이다.
또한, 고순도화된 산화물 반도체중에는 캐리어가 극히 적고(제로에 가깝다), 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더욱 바람직하게는 1×1011/cm3 미만이다.
산화물 반도체중에 캐리어가 극히 적기 때문에, 트랜지스터의 오프 전류를 줄일 수가 있다. 오프 전류는 적으면 적을수록 바람직하다.
구체적으로는, 상술한 산화물 반도체층을 구비하는 트랜지스터는, 채널폭 1μm당의 오프 전류 밀도를 실온하에서 10 aA(1×10－17A/μm) 이하로 하는 것, 게다가 1 aA(1×10－18A/μm) 이하, 게다가 10 zA(1×10－20A/μm) 이하로 하는 것이 가능하다.
또한, 상술한 산화물 반도체층을 구비하는 트랜지스터(2510)는 온 전류의 온도 의존성을 거의 볼 수 없으며, 오프 전류의 변화도 매우 작다.
이하, 도 6의 (A) 내지 도 6의 (E)를 이용하여 기판(2505)상에 트랜지스터(2510)를 제작하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(2505)상에 도전막을 형성한 후, 제 1 포토리소그라피 공정과 에칭 공정으로 게이트 전극층(2511)을 형성한다. 또한 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조비용을 저감할 수 있다.
절연 표면을 갖는 기판(2505)은, 실시형태 3에 나타낸 기판(2400)과 동일한 기판을 이용할 수가 있다. 본 실시형태에서는 기판(2505)으로서 유리 기판을 이용한다.
기초막이 되는 절연막을 기판(2505)과 게이트 전극층(2511)의 사이에 마련하여도 좋다. 기초막은, 기판(2505)으로부터의 불순물 원소의 확산을 방지하는 기능이 있으며, 질화 실리콘막, 산화 실리콘막, 질산화 실리콘막, 또는 산질화 실리콘막 중에서 선택된 하나, 또는 복수의 막에 의한 적층 구조에 의해 형성할 수가 있다.
또한, 게이트 전극층(2511)에는, 몰리브덴, 티탄, 탄탈륨, 텅스텐, 알루미늄, 동, 네오듐, 스칸듐 등의 금속재료, 또는 이들을 주성분으로 하는 합금 재료를 이용할 수가 있다. 또한, 게이트 전극층(2511)은 단층에 한정하지 않고 다른 막의 적층이라도 좋다.
그 다음으로, 게이트 전극층(2511)상에 게이트 절연층(2507)을 형성한다. 게이트 절연층(2507)에는, 산화 실리콘층, 질화 실리콘층, 산질화 실리콘층, 질산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산질화 알루미늄층, 질산화 알루미늄층, 또는 산화 하프늄층을 이용할 수가 있으며, 플라즈마 CVD법 또는 스패터법 등으로 형성할 수가 있다. 또한, 게이트 절연층(2507)은 단층에 한정하지 않고 다른 막의 적층이라도 좋다.
본 실시형태의 산화물 반도체에는, 불순물이 제거되어, i형화 또는 실질적으로 i형화 된 산화물 반도체를 이용한다. 이러한 고순도화된 산화물 반도체는 계면준위, 계면전하에 대해서 극히 민감하기 때문에, 산화물 반도체층과 게이트 절연층과의 계면은 중요하다. 그 때문에 고순도화된 산화물 반도체에 접하는 게이트 절연층은, 고품질화가 요구된다.
예를 들면, 마이크로파(예를 들면, 주파수 2.45 GHz)를 이용한 고밀도 플라즈마 CVD는, 치밀하고 절연 내압이 높은 고품질의 절연층을 형성할 수 있으므로 바람직하다. 고순도화된 산화물 반도체와 고품질의 게이트 절연층이 밀접함에 의해, 계면준위를 저감하여 계면특성을 양호한 것으로 할 수가 있기 때문이다.
물론, 게이트 절연층으로서 양질인 절연층을 형성할 수 있는 것이라면, 스패터법이나 플라즈마 CVD법 등 다른 성막 방법을 적용할 수가 있다. 또한, 성막 후의 열처리에 의해 게이트 절연층의 막질, 산화물 반도체와의 계면특성이 개질되는 절연층이라도 좋다. 어쨌든, 게이트 절연층으로서의 막질이 양호하다는 것은 물론이고, 산화물 반도체와의 계면준위 밀도를 저감하고, 양호한 계면을 형성할 수 있는 것이면 좋다. 여기에서는 스패터법을 이용하는 예에 대하여 설명한다.
게이트 절연층(2507), 산화물 반도체막(2530)에 수소, 수산기 및 수분이 가능한 한 포함되지 않게 하기 위해서, 산화물 반도체막(2530)의 성막의 전처리로서, 스패터 장치의 예비 가열실에서 게이트 전극층(2511)이 형성된 기판(2505), 또는 게이트 절연층(2507)까지가 형성된 기판(2505)을 예비 가열하고, 기판(2505)에 흡착된 수소, 수분 등의 불순물을 탈리시키고 배기하는 것이 바람직하다. 또한 예비 가열실에 마련하는 배기 수단은 크라이오 펌프가 바람직하다. 또한 이 예비 가열의 처리는 생략할 수도 있다. 또한 이 예비 가열은, 절연층(2516)의 성막전에, 소스 전극층(2515a) 및 드레인 전극층(2515b)까지 형성한 기판(2505)에도 동일한 처리를 실시해도 괜찮다.
그 다음으로, 게이트 절연층(2507)상에, 막두께 2 nm 이상 200 nm 이하, 바람직하게는 5 nm 이상 30 nm 이하의 산화물 반도체막(2530)을 형성한다(도 6의 (A) 참조).
또한 산화물 반도체막(2530)을 스패터법에 의해 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스패터를 실시하고, 게이트 절연층(2507)의 표면에 부착되어 있는 분말상 물질(파티클, 쓰레기라고도 한다)을 제거하는 것이 바람직하다. 역스패터란, 아르곤 분위기하에서 기판측에 RF전원을 이용하여 전압을 인가하고, 이온화된 아르곤을 기판에 충돌시켜 표면을 개질하는 방법이다. 또한 아르곤 분위기를 대신하여 질소, 헬륨, 산소 등을 이용해도 괜찮다.
산화물 반도체막(2530)에 이용하는 산화물 반도체는, 실시형태 3에 나타낸 4원계 금속의 산화물이나, 3원계 금속의 산화물이나, 2원계 금속의 산화물이나, In－O계 금속 산화물, Sn－O계 금속 산화물, Zn－O계 금속 산화물 등의 산화물 반도체를 이용할 수가 있다. 또한, 상기 산화물 반도체에 Si를 포함해도 괜찮다. 본 실시형태에서는, 산화물 반도체막(2530)으로서 In－Ga－Zn－O계 금속 산화물 타겟을 이용하여 스패터법에 의해 성막한다. 이 단계에서의 단면도가 도 6(A)에 해당한다. 또한, 산화물 반도체막(2530)은, 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스와 산소의 혼합 분위기하에서 스패터법에 의해 형성할 수가 있다.
산화물 반도체막(2530)을 스패터법으로 제작하기 위한 타겟으로서는, 예를 들면, 조성비로서 In2O3：Ga2O3：ZnO=1：1：1［mol수비］의 금속 산화물을 이용한다. 또한, In2O3：Ga2O3：ZnO=1：1：2［mol수비］의 금속 산화물을 이용해도 괜찮다. 이러한 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9%이하다. 충전율이 높은 금속 산화물 타겟을 이용함으로써, 성막된 산화물 반도체막은 치밀한 막이 된다.
산화물 반도체막(2530)을 성막할 때에 이용하는 스패터 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
감압 상태로 유지된 성막실내에 기판을 유지하고, 기판 온도를 100℃ 이상 600℃ 이하 바람직하게는 200℃ 이상 400℃ 이하로 한다. 기판을 가열하면서 성막함에 의해, 성막된 산화물 반도체막에 포함되는 불순물 농도를 저감할 수가 있다. 또한, 스패터에 의한 막의 손상이 경감된다. 그리고, 성막실내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스패터 가스를 도입하고, 상기 타겟을 이용하여 기판(2505)상에 산화물 반도체막(2530)을 성막한다. 성막실내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프, 예를 들면, 크라이오 펌프, 이온 펌프, 티탄 서브리메이션(titanium sublimation) 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 분자 펌프에 콜드 트랩을 부가한 것이라도 괜찮다. 크라이오 펌프를 이용하여 배기한 성막실은, 예를 들면, 수소 원자, 물(H2O) 등 수소 원자를 포함한 화합물(보다 바람직하게는 탄소 원자를 포함한 화합물도) 등이 배기되기 때문에, 해당 성막실에서 성막된 산화물 반도체막에 포함되는 불순물의 농도를 저감할 수 있다.
성막 조건의 일 예로서는, 기판과 타겟과의 사이의 거리를 100 mm, 압력 0.6 Pa, 직류(DC) 전원 0.5 kW, 산소(산소 유량 비율 100%) 분위기하의 조건이 적용된다. 또한 펄스 직류 전원을 이용하면, 성막시에 발생하는 분말상 물질(파티클, 또는 먼지라고도 한다)을 경감할 수 있으며, 막두께 분포도 균일하게 되기 때문에 바람직하다.
그 다음으로, 산화물 반도체막(2530)을 제 2 포토리소그라피 공정과 에칭 공정으로 섬 형상의 산화물 반도체층에 가공한다. 여기서, 섬 형상의 산화물 반도체층을 형성하기 위한 레지스트 마스크는, 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조비용을 저감할 수 있다.
또한, 게이트 절연층(2507)에 컨택트홀을 형성하는 경우, 그 공정은 산화물 반도체막(2530)의 가공시에 동시에 실시할 수가 있다.
또한 여기서의 산화물 반도체막(2530)의 에칭은, 건식 에칭이라도 좋고 습식 에칭이라도 좋으며, 양쪽 모두를 이용해도 괜찮다. 예를 들면, 산화물 반도체막(2530)의 습식 에칭에 이용하는 에칭액으로서는, 인산, 초산 및 초산을 혼합한 용액, 또는, ITO－07N(관동화학사 제품)을 이용하면 좋다.
그 다음으로, 산화물 반도체층에 제 1 가열 처리를 실시한다. 이 제 1 가열 처리에 의해 산화물 반도체층의 탈수화 또는 탈수소화를 실시할 수가 있다. 제 1 가열 처리는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스 분위기중에서, 400℃ 이상 750℃ 이하, 또는 400℃ 이상 기판의 왜곡점 미만의 온도에서 실시한다. 여기에서는, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체층에 대해서 질소 분위기하 450℃에서 1시간의 가열 처리를 실시하고, 탈수화 또는 탈수소화한 산화물 반도체층(2531)으로 한다(도 6의 (B) 참조).
또한 가열 처리 장치는 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 갖추고 있어도 괜찮다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수가 있다. LRTA 장치는, 할로겐 램프, 메탈할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는, 고온의 가스를 이용하여 가열 처리를 행하는 장치이다. 고온의 가스에는, 아르곤 등의 희가스, 또는 질소와 같은, 가열 처리에 의해 피처리물과 반응하지 않는 불활성 가스가 이용된다.
예를 들면, 제 1 가열 처리로서, 650℃ 이상 700℃ 이하의 고온으로 가열한 불활성 가스중에 기판을 이동시켜 넣고, 수 분간 가열한 후, 기판을 이동시켜 고온으로 가열한 불활성 가스중에서 꺼내는 GRTA를 실시해도 괜찮다.
또한 제 1 가열 처리에 있어서는, 가열 처리 장치에 도입하는 불활성 가스에, 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 그 불활성 가스의 순도를, 6 N(99.9999%) 이상, 바람직하게는 7 N(99.99999%) 이상, (즉 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)로 하는 것이 바람직하다.
또한, 제 1 가열 처리로 산화물 반도체층을 가열한 후, 동일한 로에 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 에어(노점이 -40℃ 이하, 바람직하게는 -60℃ 이하)를 도입해도 괜찮다. 가열 처리 장치에 도입하는 산소 가스 또는 N2O 가스의 순도는, 6 N(99.9999%) 이상, 바람직하게는 7 N(99.99999%) 이상, (즉, 산소 가스 또는 N2O 가스중의 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)로 하는 것이 바람직하다. 특히 이러한 가스에는, 물, 수소 등이 포함되지 않는 것이 바람직하다. 산소 가스 또는 N2O 가스의 작용에 의해, 탈수화 또는 탈수소화 처리에 의한 불순물의 배제 공정으로 탈리해버린 산화물 반도체를 구성하는 주성분 재료인 산소를 공급할 수가 있다. 이 공정에 의해, 산화물 반도체층을 고순도화시키고 전기적으로 i형(진성)화할 수가 있다.
또한, 산화물 반도체층의 제 1 가열 처리는, 섬 형상의 산화물 반도체층에 가공하기 전의 산화물 반도체막(2530)에 실시할 수도 있다. 그 경우에는, 제 1 가열 처리 후에, 가열 장치로부터 기판을 꺼내고, 포토리소그라피 공정을 실시한다.
또한 제 1 가열 처리는, 상기 이외에도, 산화물 반도체층 성막 후라면, 산화물 반도체층상에 소스 전극층 및 드레인 전극층을 적층시킨 후, 혹은 소스 전극층 및 드레인 전극층상에 절연층을 형성한 후의 언제라도 실시하여도 좋다.
또한, 게이트 절연층(2507)에 컨택트홀을 형성하는 경우, 그 공정은 산화물 반도체막(2530)에 제 1 가열 처리를 실시하기 전이라도 좋고 실시한 후에 행하여도 괜찮다.
또한, 산화물 반도체층(2513)으로서, 산화물 반도체를 2회로 나누어 성막하고, 2회로 나누어 가열 처리를 실시하여 결정화한 산화물 반도체층을 이용해도 좋다. 이와 같은 공정을 실시함으로써, 기초 부재를 불문하고, 막표면에 수직하게 c축배향한 막두께가 두꺼운 결정 영역을 형성할 수가 있다.
예를 들면, 3 nm 이상 15 nm 이하의 제 1 산화물 반도체막을 성막하고, 질소, 산소, 희가스, 또는 건조공기의 분위기하에서 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 750℃ 이하의 제 1 가열 처리를 실시하고, 표면을 포함한 영역에 결정 영역(판상 결정을 포함한다)을 갖는 제 1 산화물 반도체막을 형성한다. 그리고, 제 1 산화물 반도체막보다 두꺼운 제 2 산화물 반도체막을 형성하고, 450℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 700℃ 이하의 제 2 가열 처리를 실시한다.
이 공정에 의해, 제 1 산화물 반도체막이 종(種)결정이 되어, 제 2 산화물 반도체막 전체를 하부에서 상부로 향해 결정 성장시킬 수가 있으며, 결과적으로 막두께가 두꺼운 결정 영역을 갖는 산화물 반도체층이 형성된다.
그 다음으로, 게이트 절연층(2507), 및 산화물 반도체층(2531)상에, 소스 전극층 및 드레인 전극층(이와 동일한 층에서 형성되는 배선을 포함한다)이 되는 도전막을 형성한다. 소스 전극층, 및 드레인 전극층에 이용하는 도전막으로서는, 실시형태 3에 나타낸 소스 전극층(2405a), 드레인 전극층(2405b)과 동일한 재료를 이용할 수가 있다.
제 3 포토리소그라피 공정에 의해 도전막상에 레지스트 마스크를 형성하고, 선택적으로 에칭을 실시하여 소스 전극층(2515a), 드레인 전극층(2515b)를 형성한 후, 레지스트 마스크를 제거한다(도 6의 (C) 참조).
제 3 포토리소그라피 공정에서의 레지스트 마스크 형성시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용하면 좋다. 산화물 반도체층(2531)상에서 서로 이웃하는 소스 전극층의 하단부와 드레인 전극층의 하단부의 간격폭에 의해 후에 형성되는 트랜지스터의 채널 길이(L)가 결정된다. 또한 채널 길이(L) = 25 nm 미만의 경우에는, 수 nm ~ 수 10 nm로 극히 파장이 짧은 초자외선(Extreme Ultra violet)을 이용하여 제 3 포토리소그라피 공정에서의 레지스트 마스크 형성시의 노광을 실시하면 좋다. 초자외선에 의한 노광은, 해상도가 높고 초점 심도도 크다. 따라서, 후에 형성되는 트랜지스터의 채널 길이(L)를 10 nm 이상 1000 nm 이하로 하는 것도 가능하고, 회로의 동작 속도를 고속화할 수 있으며, 게다가 오프 전류치가 극히 작기 때문에, 저소비 전력화도 꾀할 수가 있다.
또한, 포토리소그라피 공정에서 이용하는 포토마스크 수 및 공정 수를 삭감하기 위해, 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭 공정을 실시해도 괜찮다. 다계조 마스크는 투과한 광이 복수의 강도가 되기 때문에, 부분적으로 막두께가 다른 레지스트 마스크를 형성할 수가 있다. 그 레지스트 마스크는, 애싱을 실시함으로써 형상을 변형시킬 수가 있기 때문에, 포토리소그라피 공정을 실시하지 않고 다른 형상의 레지스트 마스크를 형성할 수가 있다. 따라서, 노광 마스크수를 삭감할 수가 있으며, 대응하는 포토리소그라피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능해진다.
또한 도전막의 에칭 시에, 산화물 반도체층(2531)이 에칭되어 분단되는 일이 없도록 에칭 조건을 최적화하는 것이 바람직한다. 그렇지만, 도전막만을 에칭하고, 산화물 반도체층(2531)을 전혀 에칭하지 않는다고 하는 조건을 얻는 것은 어렵고, 도전막의 에칭 시에 산화물 반도체층(2531)은 일부만이 에칭되어, 홈부(요부)를 갖는 산화물 반도체층이 될 수도 있다.
본 실시형태에서는, 도전막으로서 Ti를 이용하고, 산화물 반도체층(2531)에는 In－Ga－Zn－O계 산화물 반도체를 이용하기 때문에, 에천트에는 과수 암모니아수(암모니아, 물, 과산화수소수의 혼합액)를 이용하면 좋다.
그 다음으로, 산화물 반도체층의 일부에 접하는 보호 절연막이 되는 절연층(2516)을 형성한다. 이 절연층(2516)을 형성하기 전에 N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 실시하고, 노출되어 있는 산화물 반도체층의 표면에 부착된 흡착수 등을 제거해도 괜찮다.
절연층(2516)은, 적어도 1 nm 이상의 막두께로 하고, 스패터법 등, 절연층(2516)에 물, 수소 등의 불순물을 혼입시키지 않는 방법을 적절히 이용하여 형성할 수가 있다. 절연층(2516)에 수소가 포함되면, 그 수소가 산화물 반도체층에 침입하는 현상이나, 수소가 산화물 반도체층중의 산소를 뽑아 내는 현상이 생기는 일이 있다. 이 경우, 산화물 반도체층의 백채널측이 저저항화(n형화)해 버려서, 기생 채널이 형성되는 일이 있다. 따라서, 절연층(2516)은, 수소 및 수소를 포함한 불순물이 포함되지 않는 수단을 이용하여 성막하는 것이 중요하다.
본 실시형태에서는, 절연층(2516)으로서 막두께 200 nm의 산화 실리콘막을 스패터법을 이용하여 성막한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하로 하면 좋고, 본 실시형태에서는 100℃로 한다. 산화 실리콘막의 스패터법에 의한 성막은, 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스와 산소의 혼합 분위기하에서 실시할 수가 있다. 또한, 타겟으로는, 산화 실리콘 또는 실리콘을 이용할 수가 있다. 예를 들면, 실리콘을 타겟에 이용하여, 산소를 포함한 분위기하에서 스패터를 실시하면 산화 실리콘을 형성할 수가 있다. 산화물 반도체층에 접하여 형성하는 절연층(2516)에는, 수분이나, 수소 이온이나, 수산기 등의 불순물을 거의 포함하지 않고, 이들이 외부로부터 침입하는 것을 블록하는 무기 절연막을 이용하는 것이 바람직하다. 대표적으로는 산화 실리콘막, 산질화 실리콘막, 산화 알루미늄막, 또는 산질화 알루미늄막 등이 절연층(2516)으로서 이용될 수가 있다.
산화물 반도체막(2530)의 성막시와 마찬가지로, 절연층(2516)의 성막실내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프(크라이오 펌프 등)를 이용하는 것이 바람직하다. 크라이오 펌프를 이용하여 배기한 성막실에서 성막한 절연층(2516)은, 막중에 포함되는 불순물의 농도를 저감할 수가 있다. 또한, 절연층(2516)의 성막실내의 잔류 수분을 제거하기 위한 배기 수단으로서는, 터보 분자 펌프에 콜드 트랩을 부가한 것이라도 괜찮다.
절연층(2516)을 성막할 때에 이용하는 스패터 가스는, 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
그 다음으로, 불활성 가스 분위기하, 또는 산소 가스 분위기하에서 제 2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들면 250℃ 이상 350℃ 이하)를 실시한다. 예를 들면, 질소 분위기하에서 250℃, 1시간의 제 2 가열 처리를 실시한다. 제 2 가열 처리를 실시하면, 산화물 반도체층의 일부(채널 형성 영역)는 절연층(2516)과 접한 상태로 온도상승된다.
이상의 공정을 거침에 의해, 산화물 반도체막에 대해서 제 1 가열 처리를 실시하여 수소, 수분, 수산기 또는 수소화물(수소화합물이라고도 한다) 등의 불순물과 동시에 감소해버린 산화물 반도체를 구성하는 주성분 재료의 하나인 산소를 공급할 수가 있다. 따라서, 산화물 반도체층은 고순도화되어 전기적으로 i형(진성)화한다.
이상의 공정으로 트랜지스터(2510)가 형성된다(도 6의 (D) 참조).
또한, 절연층에 결함을 많이 포함한 산화 실리콘층을 이용하면, 산화 실리콘층 형성 후의 가열 처리에 의해 산화물 반도체층중에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 산화 실리콘층중에 확산시킬 수가 있다. 즉, 산화물 반도체층중에 포함되는 그 불순물의 양을 보다 저감시키는 효과를 나타낸다.
절연층(2516)상에 더욱 보호 절연층(2506)을 형성해도 좋다. 예를 들면, 스패터법을 이용하여 질화 실리콘막을 형성한다. 보호 절연층에는, 수분 등의 불순물을 거의 포함하지 않고, 게다가 이러한 외부로부터의 침입을 막을 수 있는 무기 절연막인 질화 실리콘막, 질화 알루미늄막 등을 이용하면 좋다. 본 실시형태에서는, 보호 절연층(2506)에 질화 실리콘막을 이용한다(도 6의 (E) 참조).
보호 절연층(2506)에 이용하는 질화 실리콘막은, 절연층(2516)까지 형성된 기판(2505)을 100℃ 이상 400℃ 이하의 온도로 가열하고, 수소 및 수분이 제거된 고순도 질소를 포함한 스패터 가스를 도입하여, 실리콘의 타겟을 이용하여 성막한다. 이 경우에 있어서도, 절연층(2516)과 마찬가지로, 처리실내의 잔류 수분을 제거하면서 보호 절연층(2506)을 성막하는 것이 바람직하다.
보호 절연층의 형성 후, 게다가 대기중에서 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서의 가열 처리를 실시해도 괜찮다. 이 가열 처리는 일정한 가열 온도를 유지하여 가열해도 괜찮고, 실온으로부터 가열 온도로의 온도 상승과 가열 온도로부터 실온까지의 강온을 1 사이클로 하는 처리를 다수회 반복해 가도 괜찮다.
이와 같이, 본 실시형태를 이용하여 제작한, 고순도화된 산화물 반도체층을 포함한 트랜지스터를 이용함으로써, 오프 상태에 있어서의 전류치(오프 전류치)를 보다 낮게 할 수가 있다.
또한, 고순도화된 산화물 반도체층을 포함한 트랜지스터는, 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 따라서, 예를 들면 표시장치 등으로는 동일 기판상에 화소부로서 구동회로부를 제작할 수가 있기 때문에, 부품 개수를 삭감할 수가 있다.
본 실시형태는, 다른 실시형태 또는 실시예에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 명세서에 개시하는 표시장치의 일 예인 액정표시장치에 대하여 설명한다.
도 7에, 액정표시장치의 단면도의 일 예를 나타낸다. 본 실시형태에 있어서의 액정표시장치에서는, 절연 표면을 갖는 기판(1001)상에, 포토다이오드(1002), 트랜지스터(1003a, 1003b), 보유 용량(1004), 액정 소자(1005)가 마련되어 있다. 또한, 도 7의 중앙의 일점쇄선으로부터 좌측으로 포토센서, 우측으로 표시소자의 각각 일부를 나타내고 있다. 또한 도 7은, 실시형태 1에서 설명한 포토센서부 및 표시소자부의 구성을 예시한 것이지만, 실시형태 2에서 설명한 포토센서부의 구성이라도 좋다.
트랜지스터(1003a, 1003b)에는, 실시형태 3에 나타낸 구조의 트랜지스터를 이용할 수가 있으며, 본 실시형태에서는 역스태거형의 트랜지스터를 이용한다.
포토센서에 마련된 트랜지스터(1003a)에는, 보호 절연막(1031)상에 백게이트 전극(1030)이 형성되어 있다. 그 백게이트 전극은 연장되어 포토다이오드(1002)의 캐소드와 전기적으로 접속되어 있다. 또한 백게이트 전극은, 보호 절연막(1031)상이 아니라, 절연막(1033)상에 형성되어 있어도 좋다.
포토다이오드(1002)는, p형의 도전형을 부여하는 불순물을 포함한 p형 반도체층(1041), 진성 반도체의 특성을 갖는 i형 반도체층(1042) 및 n형의 도전형을 부여하는 불순물을 포함한 n형 반도체층(1043)으로 이루어져, pin 접합을 적층형으로 형성하고 있다.
대표예로서는, i형 반도체층(1042)에 비정질 실리콘을 이용한 포토다이오드를 들 수 있다. 이 경우, p형 반도체층(1041), 및 n형 반도체층(1043)에도 비정질 실리콘을 이용할 수 있지만, 전기 전도도가 높은 미결정 실리콘을 이용하는 것이 바람직하다. 이 i형 반도체층(1042)에 비정질 실리콘을 이용한 포토다이오드는, 광흡수 특성이 사람의 시감도에 가깝고, 적외선에 의한 오동작을 막을 수가 있다.
여기서, 포토다이오드의 애노드인 p형 반도체층(1041)은, 신호 배선(1035)과 전기적으로 접속되며, 캐소드인 n형 반도체층(1043)은, 상술한 바와 같이 트랜지스터(1003a)의 백게이트 전극과 전기적으로 접속되어 있다. 또한 신호 배선(1035)은, 실시형태 1에 나타낸 리셋트 신호선에 해당한다.
또한 도시는 하지 않지만, p형 반도체층(1041)의 광입사면측에는 투광성을 갖는 도전층이 마련되어 있어도 좋다. 또한, n형 반도체층(1043)의 절연막(1033)의 계면측에는 도전층이 마련되어 있어도 좋다. 예를 들면, 백게이트 전극(1030)이 연장되어, n형 반도체층(1043)을 덮는 것 같은 형태라도 좋다. 이러한 도전층을 마련함으로써, p형 반도체층(1041) 또는 n형 반도체층(1043)의 저항에 의한 전하의 손실을 저감할 수가 있다.
또한 본 실시형태에서는, 포토다이오드(1002)가 pin 다이오드인 경우를 예시하고 있지만, 포토다이오드(1002)는 pn 다이오드라도 좋다. 이 경우는, p형 반도체층 및 n형 반도체층에 고품질의 결정 실리콘을 이용하는 것이 바람직하다.
또한, 포토다이오드의 구조로서는, 도 8에 나타내는 것 같은 횡접합형이라도 좋다. 횡접합형 포토다이오드의 pin 접합은, 우선 i형 반도체층을 형성하고, 그 일부에 p형을 부여하는 불순물과 n형을 부여하는 불순물을 첨가함으로써 p형 반도체층(1141), i형 반도체층(1142) 및 n형 반도체층(1143)을 마련할 수가 있다.
트랜지스터(1003b)는, 액정 소자의 구동을 실시하기 위해서 표시소자에 마련되어 있다. 트랜지스터(1003b)의 소스 전극 또는 드레인 전극의 한 쪽은 화소 전극(1007)과 전기적으로 접속되며, 소스 전극 또는 드레인 전극의 다른 쪽은, 도시되어 있지 않지만 신호 배선에 전기적으로 접속되어 있다.
보유 용량(1004)은, 트랜지스터(1003a, 1003b)와 함께 형성하는 것이 가능하다. 보유 용량(1004)의 용량 배선 및 용량 전극은, 그 트랜지스터의 게이트 전극 및 소스 전극 또는 드레인 전극을 제작하는 공정에서 형성되며, 용량인 절연막은 트랜지스터의 게이트 절연막을 제작하는 공정에서 형성된다. 보유 용량(1004)은, 액정 소자(1005)와 병렬로 트랜지스터(1003b)의 소스 전극 또는 드레인 전극의 한 쪽과 전기적으로 접속되어 있다.
액정 소자(1005)는, 화소 전극(1007)과, 액정(1008)과, 대향 전극(1009)을 갖는다. 화소 전극(1007)은, 평탄화 절연막(1032)상에 형성되어 있으며, 트랜지스터(1003b), 및 보유 용량(1004)과 전기적으로 접속되어 있다. 또한, 대향 전극(1009)은, 대향 기판(1013)상에 형성되어 있으며, 화소 전극(1007)과 대향 전극(1009)의 사이에, 액정(1008)이 끼어져 있다.
화소 전극(1007)과 대향 전극(1009)의 사이의 셀 갭은, 스페이서(1016)를 이용하여 제어할 수가 있다. 도 7에서는, 포토리소그라피로 선택적으로 형성된 기둥 형상의 스페이서(1016)를 이용하여 셀 갭을 제어하고 있지만, 구형상의 스페이서를 화소 전극(1007)과 대향 전극(1009)의 사이에 분산시킴으로써, 셀 갭을 제어할 수도 있다. 또한 도 7에 있어서의 스페이서(1016)의 위치는 일 예이며, 스페이서의 위치는 실시자가 임의로 결정할 수가 있다.
또한, 액정(1008)은, 기판(1001)과 대향 기판(1013)의 사이에서, 봉지재에 의해 둘러싸여 있다. 액정(1008)의 주입은, 디스펜서식(적하식)을 이용해도 좋고, 딥식(퍼올림 식)을 이용하여도 좋다.
화소 전극(1007)에는, 투광성을 갖는 도전성 재료, 예를 들면 인듐 주석 산화물(ITO), 산화 규소를 포함한 인듐 주석 산화물, 유기 인듐, 유기 주석, 산화 아연, 산화 아연을 포함한 인듐 아연 산화물(IZO(Indium Zinc Oxide)), 갈륨을 포함한 산화 아연, 산화 주석, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 티탄을 포함한 인듐 산화물, 산화 티탄을 포함한 인듐주석 산화물 등을 이용할 수가 있다.
또한, 본 실시형태에서는, 투과형의 액정 소자(1005)를 예로 들고 있으므로, 화소 전극(1007)과 마찬가지로, 대향 전극(1009)에도 상술한 투광성을 갖는 도전성 재료를 이용하여 형성할 수가 있다.
화소 전극(1007)과 액정(1008)의 사이에는 배향막(1011)이, 대향 전극(1009)과 액정(1008)의 사이에는 배향막(1012)이 각각 마련되어 있다. 배향막(1011), 배향막(1012)은 폴리이미드, 폴리비닐 알코올 등의 유기 수지를 이용하여 형성할 수가 있으며, 그 표면에는, 러빙 등의, 액정 분자를 일정 방향으로 배열시키기 위한 배향 처리가 실시되어 있다. 러빙은, 배향막에 압력을 가하면서, 나일론 등의 옷감을 감은 롤러를 회전시켜, 상기 배향막의 표면을 일정 방향으로 문지름으로써 실시할 수가 있다. 또한 산화 규소 등의 무기 재료를 이용하여, 배향 처리를 가하는 일없이, 증착법으로 배향 특성을 갖는 배향막(1011), 배향막(1012)을 직접 형성하는 것도 가능하다.
또한, 액정 소자(1005)와 겹치도록, 특정의 파장 영역의 광을 통과할 수가 있는 칼라 필터(1014)가, 대향 기판(1013)상에 형성되어 있다. 칼라 필터(1014)는, 안료를 분산시킨 아크릴계 수지 등의 유기 수지를 대향 기판(1013)상에 도포한 후, 포토리소그라피를 이용하여 선택적으로 형성할 수가 있다. 또한, 안료를 분산시킨 폴리이미드계 수지를 대향 기판(1013)상에 도포한 후, 에칭을 이용하여 선택적으로 형성할 수도 있다. 혹은, 잉크젯 등의 액적 토출법을 이용함으로써, 선택적으로 칼라 필터(1014)를 형성할 수도 있다. 또한 칼라 필터(1014)를 이용하지 않는 구성으로 할 수도 있다.
또한, 포토다이오드(1002)와 겹쳐지도록, 광을 차폐할 수가 있는 차폐막(1015)이 대향 기판(1013)상에 형성되어 있다. 차폐막(1015)을 마련함으로써, 대향 기판(1013)을 투과한 백라이트광이, 직접 포토다이오드(1002)에 조사되는 것을 막을 수가 있다. 또한, 화소간에 있어서의 액정(1008)의 배향의 혼란에 기인하는 디스클리네이션이 시인되는 것을 막을 수가 있다. 차폐막(1015)에는, 카본 블랙, 저차(低次) 산화 티탄 등의 흑색 안료를 포함한 유기 수지를 이용할 수가 있다. 또는, 크롬을 이용한 막으로 차폐막(1015)을 형성하는 것도 가능하다.
또한, 기판(1001)의 화소 전극(1007)이 형성되어 있는 면과는 반대의 면에, 편광판(1017)을 마련하고, 그 대향 기판(1013)의 대향 전극(1009)가 형성되어 있는 면과는 반대의 면에, 편광판(1018)을 마련한다.
액정 소자는, TN(Twisted Nematic) 형 외에, VA(Vertical Alignment)형, OCB(optically compensated Birefringence)형, IPS(In－Plane Switching)형 등이라도 좋다. 또한 본 실시형태에서는, 화소 전극(1007)과 대향 전극(1009)의 사이에 액정(1008)이 끼어져 있는 구조의 액정 소자(1005)를 예로 들어 설명했지만, 본 발명의 일 태양과 관련된 반도체 장치는 이 구성에 한정되지 않는다. IPS형과 같이, 한 쌍의 전극이, 모두 기판(1001)측에 형성되어 있는 액정 소자라도 좋다.
포토다이오드(1002)에서 검출되는 외광은, 화살표(1025)로 나타내는 방향으로 기판(1001)에 침입하여, 포토다이오드(1002)에 도달한다. 예를 들면, 피검출물(1021)이 있는 경우는, 외광이 차단되기 때문에, 포토다이오드(1002)로의 외광의 입사는 차단된다.
한편, 액정 소자(1005)를 투과한 백라이트로부터의 광은, 피검출물(1021)이 있는 경우는, 그 피검출물애서 반사된 광이 포토다이오드(1002)에 입사한다. 이들은 서로 역의 작용을 하고 있지만, 시계열적인 변화를 읽어내면 피검출물의 유무를 검출할 수가 있으며, 터치 패널로서의 기능을 갖게 할 수가 있다.
또한, 피검출물을 기판(1001)에 밀착시키고, 피검출물을 투과하는 외광 또는 피검출물을 반사하는 백라이트로부터의 광을 포토다이오드로 검출시킴에 의해 밀착형의 이미지 센서로서 기능시킬 수도 있다.
본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는, 실시형태 5와는 다른 표시장치의 일 예인 액정표시장치에 대하여 설명한다.
이하에 설명하는 사항 이외는, 실시형태 5의 구성과 마찬가지로 할 수가 있다. 예를 들면, 트랜지스터, 포토다이오드, 및 액정 소자 등은 동일한 재료로 구성한 것을 이용할 수가 있다.
도 9는, 실시형태 5와는 다른 표시장치의 단면도의 일 예이다. 실시형태 5에서는, 포토센서를 제작한 기판측으로부터 광이 입사하는 것에 비해, 본 실시형태에서는, 대향 기판측, 즉 액정층을 통해 포토센서에 광이 입사하는 구성으로 되어 있다.
따라서, 대향 기판(1013)에 형성된 차폐막(1015)의 포토다이오드(1002)와 겹쳐지는 영역에는 개구부를 형성하는 것이 필요하게 된다. 그 개구부분에는 도시한 것처럼 칼라 필터가 형성되어 있어도 좋다. R(빨강), G(초록), B(파랑)의 개별적인 칼라 필터를 갖춘 포토센서를 화소 회로에 복수 배치함으로써 칼라 센서로 할 수가 있으며, 칼라 이미지 센서 기능을 갖게할 수가 있다.
또한, 실시형태 5에서는 포토다이오드(1002)의 p형 반도체층(1041)측으로부터 광입사를 실시할 수 있는 구조로 했지만, 본 실시형태에서는 실시형태 5와 동일한 구조로 했을 경우에, n형 반도체층(1043)측으로부터의 광입사가 된다. p형 반도체층측으로부터 광입사를 행하는 이유의 하나는, 확산길이가 짧은 홀을 유효하게 꺼내는 것, 즉 포토다이오드로부터 전류를 많이 꺼내는 것이지만, 설계상의 전류치가 만족되면 n형 반도체층측으로부터 광입사를 실시해도 좋다.
또한, 포토다이오드(1002)의 p형 반도체층(1041)과 n형 반도체층(1043)을 바꿔서 형성함으로써, 용이하게 p형 반도체층측으로의 광입사를 실시할 수가 있다. 다만, 이 경우는, 트랜지스터(1003a)의 백게이트 전극(1030)의 접속이 p형 반도체층(애노드)측이 되기 때문에, 실시형태 5의 구성과는 동작 방법이 다르다. 또한 각 동작 방법에 대해서는, 실시형태 1을 참조하라.
또한, 도 10과 같이 트랜지스터(1003a)상에 포토다이오드(1002)를 겹쳐서 형성하는 구성으로 하여도 좋다. 이 경우, 트랜지스터(1003a)의 백게이트 전극(1030)과 포토다이오드(1002)의 n형 반도체층(1043)의 접속을 용이하게 실시할 수가 있으며, p형 반도체층(1041)측으로부터의 광입사도 가능해진다. 또한, 넓은 면적에 포토다이오드를 형성할 수가 있으며, 수광 감도를 향상시킬 수가 있다.
또한 도 9 및 도 10의 구성에 있어서, 도시는 하지 않지만, 포토다이오드(1002)의 광입사면측에는 투광성을 갖는 도전층이 마련되어 있어도 좋다. 또한, 포토다이오드(1002)의 광입사면과는 반대측의 면에는 도전층이 마련되어 있어도 좋다. 이들 도전층을 마련함으로써, p형 반도체층(1041) 또는 n형 반도체층(1043)의 저항에 의한 전하의 손실을 저감할 수가 있다.
본 실시형태에서는, 포토다이오드(1002)의 수광면과는 반대측에 차폐막(2015)을 마련한다. 차폐막(2015)을 마련함으로써, 기판(1001)을 투과하여 표시 패널내에 입사한 백라이트로부터의 광이, 직접 포토다이오드(1002)에 조사되는 것을 막을 수가 있어서 고정밀도의 촬상을 실시할 수가 있다. 차폐막(2015)에는, 카본 블랙, 저차 산화 티탄 등의 흑색 안료를 포함한 유기 수지를 이용할 수가 있다. 또는, 크롬을 이용한 막으로 차폐막(2015)를 형성하는 것도 가능하다.
포토다이오드(1002)에서 검출되는 외광은, 화살표(2025)로 나타내는 방향으로 대향 기판(1013)에 침입하여, 포토다이오드(1002)에 도달한다. 예를 들면, 피검출물(1021)이 있는 경우는, 외광이 차단되기 때문에, 포토다이오드(1002)로의 외광의 입사는 차단된다.
한편으로, 액정 소자(1005)를 투과한 백라이트로부터의 광은, 피검출물(1021)이 있는 경우는, 그 피검출물에서 반사된 광이 포토다이오드(1002)에 입사한다. 이들은 서로 역의 작용을 하고 있지만, 시계열적인 변화를 읽어내면 피검출물의 유무를 검출할 수가 있어서, 터치 패널로서의 기능을 갖게할 수가 있다.
또한, 피검출물을 대향 기판(1013)에 밀착시키고, 피검출물을 투과하는 외광 또는 피검출물을 반사하는 백라이트로부터의 광을 포토다이오드로 검출시킴에 의해 밀착형의 이미지 센서로서 기능시킬 수도 있다.
본 실시형태는, 다른 실시형태 또는 실시예와 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 포토센서를 갖는 표시 패널을 이용한 라이팅 보드(흑판, 화이트 보드 등)의 예를 나타낸다.
예를 들면, 도 11의 표시 패널(9696)의 위치에 포토센서를 갖는 표시 패널을 마련한다.
표시 패널(9696)은, 포토센서와 표시소자를 갖고 있다.
여기서, 표시 패널(9696)의 표면에는 마커 펜 등을 이용하여 자유롭게 기입할 수 있다.
또한 정착제가 포함되지 않은 마커 펜 등을 이용하면 문자의 소거가 용이하다.
또한, 마커 펜의 잉크를 떨어지기 쉽게 하기 위해, 표시 패널(9696)의 표면은 충분한 평활성을 갖고 있으면 좋다.
예를 들면, 표시 패널(9696)의 표면이 유리 기판 등이면 평활성은 충분하다.
또한, 표시 패널(9696)의 표면에 투명한 합성수지 시트 등을 붙여도 좋다.
합성수지로서는 예를 들면 아크릴 수지 등을 이용하면 바람직하다. 이 경우, 합성수지 시트의 표면을 평활하게 해 두면 바람직하다.
그리고, 표시 패널(9696)은, 표시소자를 갖고 있으므로, 특정의 화상을 표시함과 함께 표시 패널(9696)의 표면에 마커 펜으로 기재할 수가 있다.
또한, 표시 패널(9696)은, 포토센서를 갖고 있으므로, 프린터 등과 접속해 두면 마커 펜으로 기재한 문자를 독취하여 인쇄하는 것도 가능하다.
게다가, 표시 패널(9696)은, 포토센서와 표시소자를 갖고 있으므로, 화상을 표시시킨 상태로 표시 패널(9696)의 표면에 마커 펜으로 문자, 도형 등을 기입함으로써, 포토센서로 독출한 마커 펜의 궤적을 화상과 합성하여 비출 수도 있다.
또한 저항막 방식, 정전용량 방식 등의 센싱을 이용했을 경우, 마커 펜 등으로의 기입과 동시에 센싱을 할 수 있다.
한편, 포토센서를 이용했을 경우, 마커 펜 등으로 기입한 후, 시간이 지났을 경우라도 항상 센싱이 가능한 점에서 우수하다.
본 실시형태는, 다른 실시형태 또는 실시예에 기재한 구성과 적절히 조합하여 실시할 수 있다.
[실시예 1]
본 실시예에서는, 패널과 광원의 배치에 대하여 설명한다. 도 12는, 본 발명의 실시예에 따른 표시 패널의 구조를 나타내는 사시도의 일 예이다. 도 12에 나타내는 표시 패널은, 한 쌍의 기판 사이에 액정 소자, 포토다이오드, 박막 트랜지스터 등을 포함한 화소가 형성된 패널(1601)과, 제 1 확산판(1602)과, 프리즘 시트(1603)와, 제 2 확산판(1604)과, 도광판(1605)과, 반사판(1606)과, 복수의 광원(1607)을 갖는 백라이트(1608)와, 회로 기판(1609)을 갖고 있다.
패널(1601)과, 제 1 확산판(1602)과, 프리즘 시트(1603)와, 제 2 확산판(1604)과, 도광판(1605)과, 반사판(1606)은, 순서대로 적층되어 있다. 광원(1607)은 도광판(1605)의 단부에 마련되어 있으며, 도광판(1605)의 내부로 확산된 광원(1607)으로부터의 광은, 제 1 확산판(1602), 프리즘 시트(1603) 및 제 2 확산판(1604)에 의해, 대향 기판측으로부터 균일하게 패널(1601)에 조사된다.
또한 본 실시예에서는, 제 1 확산판(1602)과 제 2 확산판(1604)을 이용하고 있지만, 확산판의 수는 이것에 한정되지 않고, 단수라도 좋고 3개 이상이라도 좋다. 그리고, 확산판은 도광판(1605)과 패널(1601)의 사이에 마련되어 있으면 좋다. 따라서, 프리즘 시트(1603)보다 패널(1601)에 가까운 측에만 확산판이 마련되어 있어도 좋고, 프리즘 시트(1603)보다 도광판(1605)에 가까운 측에만 확산판이 마련되어 있어도 좋다.
또한 프리즘 시트(1603)는, 도 12에 나타낸 단면이 톱니 형상에 한정되지 않고, 도광판(1605)으로부터의 광을 패널(1601)측에 집광할 수 있는 형상을 갖고 있으면 된다.
회로 기판(1609)에는, 패널(1601)에 입력되는 각종 신호를 생성 혹은 처리하는 회로, 패널(1601)로부터 출력되는 각종 신호를 처리하는 회로 등이 마련되어 있다. 그리고 도 12에서는, 회로 기판(1609)과 패널(1601)이, FPC(1611)(Flexible Printed Circuit)를 통하여 서로 접속되어 있다. 또한 상기 회로는, COG(Chip On Glass)법을 이용하여 패널(1601)에 접속되어 있어도 좋고, 상기 회로의 일부가 FPC(1611)에 COF(Chip On Film)법을 이용하여 접속되어 있어도 좋다.
도 12에서는, 광원(1607)의 구동을 제어하는 제어계의 회로가 회로 기판(1609)에 마련되어 있으며, 그 제어계의 회로와 광원(1607)이 FPC(1610)를 통하여 접속되어 있는 예를 나타내고 있다. 다만, 그 제어계의 회로는 패널(1601)에 형성되어 있어도 좋으며, 이 경우는 패널(1601)과 광원(1607)이 FPC 등에 의해 서로 접속되도록 한다.
또한 도 12는, 패널(1601)의 구석에 광원(1607)을 배치하는 엣지 라이트형의 광원을 예시하고 있지만, 본 발명의 표시 패널은 광원(1607)이 패널(1601)의 직하에 배치되는 직하형이라도 좋다.
예를 들면, 피검출물인 손가락(1612)을 패널(1601)의 표면측으로부터 접근하면, 백라이트(1608)로부터의 광이, 패널(1601)을 통과하고, 그 일부가 손가락(1612)에서 반사하여, 다시 패널(1601)에 입사한다. 각 색에 대응하는 광원(1607)을 순서대로 점등시켜, 색 마다 촬상 데이터의 취득을 실시함으로써, 피검출물인 손가락(1612)의 칼라의 촬상 데이터를 얻을 수가 있다. 또한 촬상 데이터로부터 손가락(1612)의 위치를 인식할 수가 있어서 표시 화상의 정보와 조합하여 터치 패널로서 기능시킬 수가 있다.
본 실시예는, 다른 실시형태 또는 실시예와 적절히 조합하여 실시할 수 있다.
[실시예 2]
본 발명의 일 태양과 관련되는 반도체 장치는, 고분해능인 촬상 데이터의 취득을 실시할 수가 있다고 하는 특징을 갖고 있다. 따라서, 본 발명의 일 태양과 관련되는 반도체 장치를 이용한 전자기기는, 반도체 장치를 그 원가요소에 추가함에 의해, 보다 고기능화할 수가 있다.
예를 들면, 표시장치, 노트형 퍼스널 컴퓨터, 기록 매체를 갖춘 화상 재생장치(대표적으로는 DVD：Digital Versatile Disc 등의 기록 매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 갖는 장치)에 이용할 수가 있다. 그 외에, 본 발명의 일 태양과 관련되는 반도체 장치를 이용할 수가 있는 전자기기로서는, 휴대전화, 휴대형 게임기, 휴대 정보 단말, 전자 서적, 비디오 카메라, 디지털 스틸 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향 재생장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금자동입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자기기의 구체적인 예를 도 13에 나타낸다.
도 13의 (A)는 표시장치로서, 케이스(5001), 표시부(5002), 지지대(5003) 등을 갖는다. 본 발명의 일 태양과 관련되는 표시장치는, 표시부(5002)에 이용할 수가 있다. 표시부(5002)에 본 발명의 일 태양과 관련되는 반도체 장치를 이용함으로써, 고분해능인 촬상 데이터의 취득을 실시할 수가 있으며, 보다 고기능의 어플리케이션이 탑재된 표시장치를 제공할 수가 있다. 또한 표시장치에는, 퍼스널 컴퓨터용, TV방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시장치가 포함된다.
도 13의 (B)는 휴대 정보 단말로서, 케이스(5101), 표시부(5102), 스위치(5103), 조작키(5104), 적외선 포트(5105) 등을 갖는다. 본 발명의 일 태양과 관련되는 반도체 장치는, 표시부(5102)에 이용할 수가 있다. 표시부(5102)에 본 발명의 일 태양과 관련되는 반도체 장치를 이용함으로써, 고분해능인 촬상 데이터의 취득을 실시할 수가 있으며, 보다 고기능의 휴대 정보 단말을 제공할 수가 있다.
도 13의 (C)는 현금자동입출금기로서, 케이스(5201), 표시부(5202), 동전 투입구(5203), 지폐 투입구(5204), 카드 투입구(5205), 통장 투입구(5206) 등을 갖는다. 본 발명의 일 태양과 관련되는 반도체 장치는, 표시부(5202)에 이용할 수가 있다. 표시부(5202)에 본 발명의 일 태양과 관련되는 표시장치를 이용함으로써, 고분해능인 촬상 데이터를 취득할 수가 있으며, 보다 고기능화된 현금자동입출금기를 제공할 수가 있다. 그리고, 본 발명의 일 태양과 관련되는 반도체 장치를 이용한 현금자동입출금기는, 지문, 얼굴, 어음, 장문(掌紋) 및 손의 정맥의 형상, 홍채 등의, 생체 인증에 이용되는 생체 정보의 독해를, 보다 고정밀도로 실시할 수가 있다. 따라서, 생체 인증에 있어서의, 본인임에도 불구하고 본인은 아니라고 오인식해버리는 본인 거부율과, 타인임에도 불구하고 본인으로 오인식해버리는 타인 승낙율을 낮게 억제할 수가 있다.
도 13의 (D)는 휴대형 게임기로서, 케이스(5301), 케이스(5302), 표시부(5303), 표시부(5304), 마이크로폰(5305), 스피커(5306), 조작키(5307), 스타일러스(5308) 등을 갖는다. 본 발명의 일 태양과 관련되는 반도체 장치는, 표시부(5303) 또는 표시부(5304)에 이용할 수가 있다. 표시부(5303) 또는 표시부(5304)에 본 발명의 일 태양과 관련되는 반도체 장치를 이용함으로써, 고분해능인 촬상 데이터의 취득을 실시할 수가 있으며, 보다 고기능의 휴대형 게임기를 제공할 수가 있다. 또한 도 13의 (D)에 나타낸 휴대형 게임기는, 2개의 표시부(5303)와 표시부(5304)를 갖고 있지만, 휴대형 게임기가 갖는 표시부의 수는 이에 한정되지 않는다.
본 실시예는, 다른 실시형태 또는 실시예와 적절히 조합하여 실시할 수 있다.
본 출원은 전문이 참조로서 본 명세서에 통합되고, 2010년 2월 12일 일본 특허청에 출원된, 일련 번호가 2010-028970인 일본 특허 출원과, 2010년 3월 10일 일본 특허청에 출원된, 일련 번호가 2010-053647인 일본 특허 출원에 기초한다.
100 : 표시장치 101 : 화소 회로
102 : 표시소자 제어회로 103 : 포토센서 제어회로
104 : 화소 105 : 표시소자부
106 : 포토센서부 107 : 표시소자 구동회로
108 : 표시소자 구동회로 109 : 회로
110 : 포토센서 구동회로 200 : 프리챠지 회로
201 : 트랜지스터 202 : 보유 용량
203 : 액정 소자 204 : 포토다이오드
205 : 트랜지스터 206 : 백게이트 신호선
207 : 게이트 신호선 208 : 선택 신호선
209 : 리셋트 신호선 210 : 소스 신호선
211 : 기준 신호선 212 : 출력 신호선
213 : 트랜지스터 214 : 프리챠지 신호선
306 : 포토센서부 400 : 프리챠지 회로
404 : 포토다이오드 405 : 제 1 트랜지스터
406 : 제 2 트랜지스터 407 : 배선
408 : 백게이트 신호선 409 : 리셋트 신호선
410 : 게이트 신호선 411 : 선택 신호선
412 : 기준 신호선 413 : 출력 신호선
414 : 트랜지스터 415 : 프리챠지 신호선
1001 : 기판 1002 : 포토다이오드
1003 : 트랜지스터 1004 : 보유 용량
1005 : 액정 소자 1006 : 포토다이오드
1007 : 화소 전극 1008 : 액정
1009 : 대향 전극 1011 : 배향막
1012 : 배향막 1013 : 대향 기판
1014 : 칼라 필터 1015 : 차폐막
1016 : 스페이서 1017 : 편광판
1018 : 편광판 1021 : 피검출물
1025 : 화살표 1030 : 백게이트 전극
1031 : 보호 절연막 1032 : 평탄화 절연막
1033 : 절연막 1035 : 신호 배선
1041 : p형 반도체층 1042 : i형 반도체층
1043 : n형 반도체층 1003a : 트랜지스터
1003b : 트랜지스터 1141 : p형 반도체층
1142 : i형 반도체층 1143 : n형 반도체층
1601 : 패널 1602 : 확산판
1603 : 프리즘 시트 1604 : 확산판
1605 : 도광판 1606 : 반사판
1607 : 광원 1608 : 백라이트
1609 : 회로 기판 1610 : FPC
1611 : FPC 1612 : 손가락
2002 : 포토다이오드 2004 : 전송 트랜지스터
2006 : 리셋트 트랜지스터 2008 : 증폭 트랜지스터
2010 : 신호 전하 축적부 2015 : 차폐막
2025 : 화살표 2100 : 전원선
2110 : 리셋트 전원선 2120 : 신호 출력선
2400 : 기판 2401 : 게이트 전극층
2402 : 게이트 절연층 2403 : 산화물 반도체층
2407 : 절연층 2409 : 보호 절연층
2410 : 트랜지스터 2411 : 트랜지스터
2412 : 도전층 2420 : 트랜지스터
2427 : 절연층 2430 : 트랜지스터
2437 : 절연층 2440 : 트랜지스터
2505 : 기판 2506 : 보호 절연층
2507 : 게이트 절연층 2510 : 트랜지스터
2511 : 게이트 전극층 2516 : 절연층
2530 : 산화물 반도체막 2531 : 산화물 반도체층
2405a : 소스 전극층 2405b : 드레인 전극층
2436a : 배선층 2436b : 배선층
2515a : 소스 전극층 2515b : 드레인 전극층
5001 : 케이스 5002 : 표시부
5003 : 지지대 5101 : 케이스
5102 : 표시부 5103 : 스위치
5104 : 조작키 5105 : 적외선 포트
5201 : 케이스 5202 : 표시부
5203 : 동전 투입구 5204 : 지폐 투입구
5205 : 카드 투입구 5206 : 통장 투입구
5301 : 케이스 5302 : 케이스
5303 : 표시부 5304 : 표시부
5305 : 마이크로폰 5306 : 스피커
5307 : 조작키 5308 : 스타일러스
9696 : 표시 패널

Claims (19)

  1. 반도체 장치에 있어서,
    게이트와 백게이트 사이에 산화물 반도체층이 있는 제 1 트랜지스터,
    포토다이오드,
    선택 신호선,
    출력 신호선,
    기준 신호선, 및
    리셋트 신호선을 포함하고,
    상기 제 1 트랜지스터의 상기 게이트는 상기 선택 신호선에 전기적으로 접속되며, 상기 제 1 트랜지스터의 소스 또는 드레인의 한 쪽이 상기 출력 신호선에 전기적으로 접속되고, 상기 제 1 트랜지스터의 상기 소스 또는 상기 드레인의 다른 쪽이 상기 기준 신호선에 전기적으로 접속되며,
    상기 포토다이오드의 애노드 또는 캐소드의 한 쪽은 상기 리셋트 신호선에 전기적으로 접속되고, 상기 포토다이오드의 상기 애노드 또는 상기 캐소드의 다른 쪽은, 상기 제 1 트랜지스터의 상기 백게이트와 전기적으로 접속되어 있고,
    상기 제 1 트랜지스터의 상기 백게이트를 구성하는 전극은 상기 포토다이오드의 상기 애노드 또는 상기 캐소드의 다른 쪽을 덮도록 연장되는, 반도체 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 반도체 장치에 있어서,
    표시 영역에서 하나의 화소에 형성된 표시소자부,
    포토다이오드 및 게이트와 백게이트 사이에 산화물 반도체층이 있는 제 1 트랜지스터를 포함하는 포토센서부,
    선택 신호선,
    출력 신호선,
    기준 신호선, 및
    리셋트 신호선을 포함하고,
    상기 제 1 트랜지스터의 상기 게이트는 상기 선택 신호선에 전기적으로 접속되며, 상기 제 1 트랜지스터의 소스 또는 드레인의 한 쪽이 상기 출력 신호선에 전기적으로 접속되고, 상기 제 1 트랜지스터의 상기 소스 또는 상기 드레인의 다른 쪽이 상기 기준 신호선에 전기적으로 접속되며,
    상기 포토다이오드의 애노드 또는 캐소드의 한 쪽은 상기 리셋트 신호선에 전기적으로 접속되고, 상기 포토다이오드의 상기 애노드 또는 상기 캐소드의 다른 쪽은, 상기 제 1 트랜지스터의 상기 백게이트와 전기적으로 접속되어 있고,
    상기 제 1 트랜지스터의 상기 백게이트를 구성하는 전극은 상기 포토다이오드의 상기 애노드 또는 상기 캐소드의 다른 쪽의 상부 표면과 접촉하여 상기 제 1 트랜지스터와 상기 포토다이오드가 서로 중첩되는, 반도체 장치.
  8. 제 1 항 또는 제 7 항에 있어서,
    제 2 트랜지스터를 더 포함하고,
    상기 제 2 트랜지스터의 소스 또는 드레인의 한 쪽은 상기 포토다이오드의 상기 애노드 또는 상기 캐소드의 다른 쪽에 전기적으로 접속되고, 상기 제 2 트랜지스터의 상기 소스 또는 상기 드레인의 다른 쪽은 상기 제 1 트랜지스터의 상기 백게이트와 전기적으로 접속되어 있는, 반도체 장치.
  9. 제 7 항에 있어서,
    상기 표시소자부는 액정 소자를 포함하는, 반도체 장치.
  10. 제 8 항에 있어서,
    상기 포토다이오드는 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 일부와 겹치도록 제공되는, 반도체 장치.
  11. 제 8 항에 있어서,
    상기 제 2 트랜지스터는 산화물 반도체를 사용하여 형성되는, 반도체 장치.
  12. 제 1 항 또는 제 7 항에 따른 반도체 장치를 포함하는 전자 기기.
  13. 제 12 항에 있어서,
    상기 전자 기기는 표시장치, 휴대 정보 단말, 현금자동입출금기, 및 휴대형 게임기로 이루어지는 그룹으로부터 선택되는, 전자 기기.
  14. 반도체 장치의 구동 방법에 있어서,
    상기 반도체 장치는
    포토다이오드,
    상기 포토다이오드의 애노드 또는 캐소드의 한 쪽에 전기적으로 접속되는 백게이트를 가진 제 1 트랜지스터,
    상기 포토다이오드의 상기 애노드 또는 상기 캐소드의 다른 쪽에 전기적으로 접속되는 리셋트 신호선,
    상기 제 1 트랜지스터의 게이트에 전기적으로 접속되는 선택 신호선,
    상기 제 1 트랜지스터의 소스 또는 드레인의 한 쪽에 전기적으로 접속되는 출력 신호선, 및
    상기 제 1 트랜지스터의 상기 소스 또는 상기 드레인의 다른 쪽에 전기적으로 접속되는 기준 신호선을 포함하고,
    상기 구동 방법은
    상기 리셋트 신호선의 전위를 상기 포토다이오드가 순바이어스가 되는 전위로 설정하여, 상기 백게이트의 전위를 초기화하는 단계,
    상기 리셋트 신호선의 상기 전위를 상기 포토다이오드가 역바이어스가 되는 전위로 설정하는 단계,
    광의 강도에 따라 역방향으로 흐르는 상기 포토다이오드의 전류에 의해 상기 백게이트의 상기 전위를 변경하는 단계,
    상기 출력 신호선의 전위를 변경하기 위해 상기 제 1 트랜지스터가 온되는 전위로 상기 선택 신호선의 전위를 설정하는 단계,
    상기 출력 신호선의 상기 전위를 유지하기 위해 상기 제 1 트랜지스터가 오프되는 전위로 상기 선택 신호선의 상기 전위를 설정하는 단계, 및
    상기 출력 신호선에 전기적으로 접속되는 회로로 상기 출력 신호선의 상기 전위를 출력하는 단계를 포함하는, 반도체 장치의 구동 방법.
  15. 삭제
  16. 삭제
  17. 반도체 장치의 구동 방법에 있어서,
    상기 반도체 장치는
    포토다이오드,
    백게이트를 가진 제 1 트랜지스터,
    소스 또는 드레인의 한 쪽이 상기 포토다이오드의 애노드 또는 캐소드의 한 쪽에 전기적으로 접속되고, 상기 소스 또는 상기 드레인의 다른 쪽이 상기 제 1 트랜지스터의 상기 백게이트에 전기적으로 접속되는 제 2 트랜지스터,
    상기 포토다이오드의 상기 애노드 또는 상기 캐소드의 다른 쪽에 전기적으로 접속되는 리셋트 신호선,
    상기 제 1 트랜지스터의 게이트에 전기적으로 접속되는 선택 신호선,
    상기 제 1 트랜지스터의 소스 또는 드레인의 한 쪽에 전기적으로 접속되는 출력 신호선,
    상기 제 1 트랜지스터의 상기 소스 또는 상기 드레인의 다른 쪽에 전기적으로 접속되는 기준 신호선, 및
    상기 제 2 트랜지스터의 게이트에 전기적으로 접속되는 게이트 신호선을 포함하고,
    상기 구동 방법은
    상기 리셋트 신호선의 전위를 상기 포토다이오드가 순바이어스가 되는 전위로 설정하는 단계,
    상기 게이트 신호선의 전위를 상기 제 2 트랜지스터가 온되는 전위로 설정하여, 상기 백게이트의 전위를 초기화하는 단계,
    상기 리셋트 신호선의 상기 전위를 상기 포토다이오드가 역바이어스가 되는 전위로 설정하는 단계,
    광의 강도에 따라 역방향으로 흐르는 상기 포토다이오드의 전류에 의해 상기 백게이트의 상기 전위를 변경하는 단계,
    상기 게이트 신호선의 상기 전위를 상기 제 2 트랜지스터가 오프되는 전위로 설정하여, 상기 백게이트의 상기 전위를 유지하는 단계,
    상기 출력 신호선의 전위를 변경하기 위해 상기 제 1 트랜지스터가 온되는 전위로 상기 선택 신호선의 전위를 설정하는 단계,
    상기 출력 신호선의 상기 전위를 유지하기 위해 상기 제 1 트랜지스터가 오프되는 전위로 상기 선택 신호선의 상기 전위를 설정하는 단계, 및
    상기 출력 신호선에 전기적으로 접속되는 회로로 상기 출력 신호선의 상기 전위를 출력하는 단계를 포함하는, 반도체 장치의 구동 방법.
  18. 제 14 항 또는 제 17 항에 있어서,
    상기 제 1 트랜지스터의 스레숄드 전압은 상기 백게이트의 상기 전위를 변경함으로써 변경될 수 있는, 반도체 장치의 구동 방법.
  19. 제 14 항 또는 제 17 항에 있어서,
    상기 반도체 장치는 표시장치, 휴대 정보 단말, 현금자동입출금기, 및 휴대형 게임기로 이루어지는 그룹으로부터 선택된 것에 내장되는, 반도체 장치의 구동 방법.
KR1020127023369A 2010-02-12 2011-01-14 반도체 장치 및 그 구동 방법 Expired - Fee Related KR101830196B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010028970 2010-02-12
JPJP-P-2010-028970 2010-02-12
JPJP-P-2010-053647 2010-03-10
JP2010053647 2010-03-10
PCT/JP2011/051034 WO2011099343A1 (en) 2010-02-12 2011-01-14 Semiconductor device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20120135406A KR20120135406A (ko) 2012-12-13
KR101830196B1 true KR101830196B1 (ko) 2018-02-20

Family

ID=44367628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127023369A Expired - Fee Related KR101830196B1 (ko) 2010-02-12 2011-01-14 반도체 장치 및 그 구동 방법

Country Status (5)

Country Link
US (2) US8581170B2 (ko)
JP (2) JP2011211171A (ko)
KR (1) KR101830196B1 (ko)
TW (2) TWI545949B (ko)
WO (1) WO2011099343A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102812421B (zh) 2010-02-19 2016-05-18 株式会社半导体能源研究所 显示设备及其驱动方法
KR101769970B1 (ko) * 2010-03-12 2017-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5721405B2 (ja) * 2010-11-22 2015-05-20 キヤノン株式会社 撮像システム、その制御方法及びプログラム
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013101420A (ja) * 2011-11-07 2013-05-23 Japan Display West Co Ltd 表示装置及び電子機器
WO2013190882A1 (ja) * 2012-06-19 2013-12-27 シャープ株式会社 金属酸化物トランジスタ
TW202431646A (zh) 2012-09-24 2024-08-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI480788B (zh) * 2012-12-07 2015-04-11 Tera Xtal Technology Corp Touch sensing device and method
US20140263952A1 (en) * 2013-03-14 2014-09-18 Perkinelmer Holdings, Inc. High performance digital imaging system
JP6152729B2 (ja) * 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
JP6392603B2 (ja) * 2013-09-27 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
CN106031146A (zh) * 2013-12-27 2016-10-12 英特尔公司 具有集成照相机的显示器
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102241704B1 (ko) 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
DE112016000496B4 (de) 2015-01-27 2022-06-30 Semiconductor Energy Laboratory Co., Ltd. Insassenschutzvorrichtung
US9685476B2 (en) 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9716852B2 (en) 2015-04-03 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Broadcast system
JP6704599B2 (ja) * 2015-04-28 2020-06-03 天馬微電子有限公司 半導体素子、半導体素子の製造方法、フォトダイオードアレイおよび撮像装置
US10163948B2 (en) 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2017043516A1 (ja) * 2015-09-10 2017-03-16 シャープ株式会社 アクティブマトリクス基板及びその製造方法
JP6598626B2 (ja) * 2015-10-09 2019-10-30 三菱電機株式会社 液晶ディスプレイおよびマルチ画面ディスプレイ
KR20170061602A (ko) 2015-11-26 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2018012563A1 (ja) * 2016-07-13 2018-01-18 シャープ株式会社 筆記入力装置
KR102514403B1 (ko) * 2016-07-13 2023-03-29 에스케이하이닉스 주식회사 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
KR102566717B1 (ko) * 2016-12-12 2023-08-14 삼성전자 주식회사 생체 센서를 구비한 전자 장치
KR102649567B1 (ko) 2017-01-16 2024-03-21 삼성디스플레이 주식회사 광 센서 회로, 광 센서 화소 및 이를 포함하는 표시 장치
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置
KR102426008B1 (ko) * 2017-05-15 2022-07-29 삼성디스플레이 주식회사 입력감지회로 및 이를 포함하는 표시모듈
WO2018214069A1 (zh) * 2017-05-24 2018-11-29 深圳市汇顶科技股份有限公司 光学图像识别芯片、制造方法及终端设备
KR101894029B1 (ko) * 2017-07-21 2018-10-04 울산과학기술원 지문 압력 듀얼 센서 및 그 제조 방법
CN107479760B (zh) * 2017-09-22 2021-09-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示系统
US11893188B2 (en) 2018-05-18 2024-02-06 1004335 Ontario Inc. Optical touch sensor devices and systems
CN108766989B (zh) * 2018-06-01 2021-09-03 京东方科技集团股份有限公司 一种光学传感器件及其制作方法、显示器件、显示设备
CN108922940B (zh) * 2018-07-17 2020-03-06 京东方科技集团股份有限公司 光学检测像素单元、电路、光学检测方法和显示装置
CN108807495B (zh) * 2018-07-20 2021-01-26 京东方科技集团股份有限公司 阵列基板、显示面板及其测光方法和控制方法
CN109410844B (zh) * 2018-10-29 2023-12-29 武汉华星光电技术有限公司 像素驱动电路及显示装置
TWI738218B (zh) * 2019-02-22 2021-09-01 聯詠科技股份有限公司 顯示裝置及其指紋感測方法
US10893225B2 (en) * 2019-06-03 2021-01-12 Innolux Corporation Electronic device having large dynamic range for image sensing
US11335113B2 (en) * 2019-06-14 2022-05-17 Beijing Boe Display Technology Co., Ltd. Texture image acquisition circuit, display panel and texture image acquisition method
JP7520536B2 (ja) 2019-06-25 2024-07-23 三星ディスプレイ株式會社 超音波感知装置
KR20210001139A (ko) * 2019-06-27 2021-01-06 엘지디스플레이 주식회사 센서 패널과 이를 포함하는 표시장치
JP7458164B2 (ja) 2019-10-23 2024-03-29 株式会社ジャパンディスプレイ 半導体装置
KR20210064483A (ko) 2019-11-25 2021-06-03 삼성디스플레이 주식회사 입력 감지 기능을 갖는 표시 패널 및 표시 장치
US12205401B2 (en) * 2020-02-06 2025-01-21 Novatek Microelectronics Corp. Readout integrated circuit
TWI750027B (zh) * 2020-02-06 2021-12-11 聯詠科技股份有限公司 讀出積體電路
JP7394655B2 (ja) * 2020-02-26 2023-12-08 日本放送協会 撮像装置及び放射線撮像装置
GB2602915B (en) 2020-04-03 2022-11-09 1004335 Ontario Inc Carrying On Business As A D Metro Optical touch sensor systems and optical detectors with noise mitigation
JP2021182033A (ja) * 2020-05-18 2021-11-25 株式会社ジャパンディスプレイ 基板及び表示装置
CN111640393B (zh) * 2020-06-30 2021-10-29 京东方科技集团股份有限公司 驱动方法、驱动电路及显示装置
CN112083593B (zh) * 2020-09-29 2021-12-03 Tcl华星光电技术有限公司 显示面板及显示装置
CN114333568A (zh) 2020-10-09 2022-04-12 群创光电股份有限公司 显示装置
CN114582293B (zh) * 2022-03-10 2023-08-04 广东奥素液芯微纳科技有限公司 一种微流控有源矩阵驱动电路及微流控装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2692218B2 (ja) * 1988-12-29 1997-12-17 ソニー株式会社 固体撮像素子
JP2001109394A (ja) * 1999-07-23 2001-04-20 Semiconductor Energy Lab Co Ltd 画像認識装置一体型表示装置
JP2005183921A (ja) * 2003-11-27 2005-07-07 Seiko Epson Corp 固体撮像装置
JP2009089351A (ja) 2007-09-13 2009-04-23 Fujifilm Corp カプセル型内視鏡

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2985113B2 (ja) * 1992-10-16 1999-11-29 カシオ計算機株式会社 フォトセンサシステム及びフォトセンサシステムに使用されるフォトセンサ
JP3316702B2 (ja) * 1993-03-31 2002-08-19 カシオ計算機株式会社 画像読取装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11274451A (ja) 1998-03-19 1999-10-08 Toshiba Corp 固体撮像装置およびその駆動装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3621844B2 (ja) * 1999-02-24 2005-02-16 シャープ株式会社 増幅型固体撮像装置
US7242449B1 (en) 1999-07-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and integral image recognition/display apparatus
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3809750B2 (ja) 1999-12-02 2006-08-16 カシオ計算機株式会社 シフトレジスタ及び電子装置
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP2001326343A (ja) * 2000-05-16 2001-11-22 Minolta Co Ltd 固体撮像装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002299632A (ja) 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
TW594336B (en) 2002-01-30 2004-06-21 Sanyo Electric Co Semiconductor display device, method for making the same, and active matrix type display device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2005005421A (ja) 2003-06-11 2005-01-06 Sharp Corp 酸化物半導体発光素子
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
WO2006016662A1 (ja) 2004-08-11 2006-02-16 Sanyo Electric Co., Ltd. 半導体素子マトリクスアレイ、その製造方法及び表示パネル
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4728170B2 (ja) 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5000937B2 (ja) 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090076322A1 (en) 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP2009147056A (ja) * 2007-12-13 2009-07-02 Seiko Epson Corp 半導体装置及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5167799B2 (ja) * 2007-12-18 2013-03-21 ソニー株式会社 固体撮像装置およびカメラ
KR100932205B1 (ko) * 2008-03-31 2009-12-16 한양대학교 산학협력단 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
US8017045B2 (en) * 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
JP2010016072A (ja) * 2008-07-02 2010-01-21 Canon Inc 薄膜トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
KR101721850B1 (ko) 2009-11-13 2017-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102696109B (zh) 2010-01-15 2015-08-19 株式会社半导体能源研究所 半导体装置及半导体装置的驱动方法
WO2011099336A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2692218B2 (ja) * 1988-12-29 1997-12-17 ソニー株式会社 固体撮像素子
JP2001109394A (ja) * 1999-07-23 2001-04-20 Semiconductor Energy Lab Co Ltd 画像認識装置一体型表示装置
JP2005183921A (ja) * 2003-11-27 2005-07-07 Seiko Epson Corp 固体撮像装置
JP2009089351A (ja) 2007-09-13 2009-04-23 Fujifilm Corp カプセル型内視鏡

Also Published As

Publication number Publication date
JP6122910B2 (ja) 2017-04-26
WO2011099343A1 (en) 2011-08-18
KR20120135406A (ko) 2012-12-13
US20110198484A1 (en) 2011-08-18
JP2011211171A (ja) 2011-10-20
TW201631956A (zh) 2016-09-01
TWI618411B (zh) 2018-03-11
JP2016001743A (ja) 2016-01-07
US20140061739A1 (en) 2014-03-06
US9524993B2 (en) 2016-12-20
TW201206183A (en) 2012-02-01
US8581170B2 (en) 2013-11-12
TWI545949B (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
KR101830196B1 (ko) 반도체 장치 및 그 구동 방법
JP6701430B2 (ja) 半導体装置
JP6085019B2 (ja) 表示装置
TWI506509B (zh) 觸控面板及觸控面板之驅動方法
JP2011180583A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20120906

Patent event code: PA01051R01D

Comment text: International Patent Application

AMND Amendment
PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151203

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170317

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170920

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170317

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20170920

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20170508

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20151203

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20120913

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20171116

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20171018

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20170920

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20170508

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20151203

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20120913

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210115

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220103

Start annual number: 5

End annual number: 5

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241123