JP4818578B2 - 不揮発性半導体記憶装置およびその製造方法 - Google Patents
不揮発性半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP4818578B2 JP4818578B2 JP2003287831A JP2003287831A JP4818578B2 JP 4818578 B2 JP4818578 B2 JP 4818578B2 JP 2003287831 A JP2003287831 A JP 2003287831A JP 2003287831 A JP2003287831 A JP 2003287831A JP 4818578 B2 JP4818578 B2 JP 4818578B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- insulating film
- bit line
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 132
- 238000004519 manufacturing process Methods 0.000 title claims description 74
- 238000009792 diffusion process Methods 0.000 claims description 108
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 57
- 239000011229 interlayer Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 48
- 239000010410 layer Substances 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、不揮発性半導体記憶装置およびその製法に関するものである。
不揮発性メモリのメモリセルに使用されるトランジスタ（メモリトランジスタ）の一つに、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）トランジスタがある（例えば非特許文献１）。このＭＯＮＯＳトランジスタは、半導体基板内に形成されたソース領域およびドレイン領域、半導体基板上に形成されたゲート絶縁膜、当該ゲート絶縁膜上に形成されたゲート電極を有する。ＭＯＮＯＳトランジスタのゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んだ積層膜（ＯＮＯ（Oxide Nitride Oxide）膜）である。
ＭＯＮＯＳトランジスタは、ＯＮＯ膜のシリコン窒化膜中のトラップに電荷を蓄積することで記憶を保持する。また、１つのＭＯＮＯＳトランジスタの中で位置の異なる２つの個所それぞれに局所的に電荷を蓄積することで、１セルの中に２ビットの記憶を保持させることが可能な、いわゆるマルチビットのＭＯＮＯＳトランジスタもある（ＮＲＯＭと呼ばれる）。よって、ＭＯＮＯＳトランジスタは、従来のフローティングゲート型のメモリトランジスタ等に比べ、１ビット当たりのセル面積を大幅に縮小化することができる。また、構造が簡単であるので形成しやすいという特徴や、電荷が絶縁膜（シリコン窒化膜）内に蓄積されるので電荷の漏れが殆ど無く信頼性が高いという特徴もある。
一方、不揮発性メモリのメモリセルアレイの構造として、“フィールドレスアレイ”が知られている（例えば特許文献１）。このフィールドレスアレイとは、アレイを構成する個々の素子を分離するためにフィールド酸化膜を使用しないアレイとして定義される。フィールドレスなメモリセルアレイでは、メモリトランジスタ間にフィールド酸化膜を必要としないので、メモリトランジスタを半導体基板に高密度で配置することができ、メモリセルアレイの形成面積の縮小化を図ることができる。
Boaz Eitan他著「ＮＲＯＭ（２ビット、トラッピングストレージＮＶＭセル）はフローティングゲートセルへ真に挑戦し得るか（Can NROM, a 2-bit, Trapping Storage NVM Cell, Give a Real Challange to Floating Gate Cells?)」Technical paper presented at the International Conference on Solid State Devices and Materials (Tokyo, 1999), SSDM 1999
米国特許第６１７４７５８号明細書
上記特許文献１に示されているように、従来のフィールドレスなメモリセルアレイでは、ビット線は半導体基板内に形成された拡散配線（拡散ビット線）である。拡散配線は金属配線に比べて高抵抗であるので、拡散ビット線を有するメモリセルアレイでは、特にメモリセルアレイの規模が大きくなるとビット配線の抵抗が大きくなってしまう。よって従来は、拡散ビット線の高抵抗の影響を補ってビット線の低抵抗化を図るために、拡散ビット線上に数ビット〜数十ビットのセル間隔で、上層の配線に接続するコンタクトを形成していた。つまり、従来のフィールドレスアレイ構造のメモリセルでは、拡散ビット線上にコンタクトを形成するための領域を確保する必要があった。そのことはメモリセルアレイの形成面積の縮小化の妨げとなっていた。
本発明は以上のような課題を解決するためになされたものであり、メモリセルアレイのビット線の低抵抗化を図ると共に、メモリセルアレイの形成面積の縮小化に寄与できる不揮発性半導体記憶装置およびその製造方法を提供することを目的とする。
本発明に係る不揮発性半導体記憶装置は、半導体基板上に形成された複数のライン状のワード線と、前記ワード線に直交する複数のライン状のビット線と、前記半導体基板の前記ビット線間に形成され、前記ワード線をゲート電極とするメモリトランジスタと、前記メモリトランジスタ上に形成された層間絶縁膜とを備え、前記ビット線の各々は、前記半導体基板内に形成された拡散ビット線と、前記層間絶縁膜にライン状に埋め込み形成され、前記ワード線間で前記拡散ビット線に接続した金属ビット線とから成り、前記拡散ビット線は、前記ワード線下を含む前記金属ビット線下方で、ライン状に形成されている。
また、本発明に係る不揮発性半導体記憶装置の製造方法の第１の局面は、（ａ）半導体基板上に、下面にゲート絶縁膜、上面に第１絶縁膜、側面に第２絶縁膜を有する複数のライン状のワード線を形成する工程と、（ｂ）前記ワード線上に層間絶縁膜を形成する工程と、（ｃ）前記層間絶縁膜に前記ワード線に直交するライン状のトレンチを形成して、前記トレンチ内に前記ワード線間の前記半導体基板を露出させる工程と、（ｄ）前記トレンチ内に、イオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、（ｅ）前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備え、前記イオン注入は、前記トレンチのラインに沿って傾いた前記半導体基板に対して斜め方向から行われ、前記ワード線下の領域までイオンを注入させることにより、前記拡散ビット線を前記ワード線下で途切れないライン状に形成する。
また、第２の局面は、（ａ）半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、（ｂ）前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、（ｃ）前記レジストをマスクにしたイオン注入により、半導体基板内にライン状の拡散ビット線を形成する工程と、（ｄ）前記拡散ビット線上部に、ライン状の第３絶縁膜を形成する工程と、（ｅ）前記ゲート絶縁膜および前記第３絶縁膜の上に、前記拡散ビット線に直交し、上面に第１絶縁膜、側面に第２絶縁膜を有する複数のライン状のワード線を形成する工程と、（ｆ）前記ワード線上に層間絶縁膜を形成する工程と、（ｇ）前記層間絶縁膜の前記拡散ビット線の上方にライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第３絶縁膜を除去して前記拡散ビット線を露出させる工程と、（ｈ）前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える。
さらに、第３の局面は、（ａ）半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、（ｂ）前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、（ｃ）前記半導体基板上部の、前記工程（ｂ）で前記ゲート絶縁膜が除去された領域に、ライン状の第３絶縁膜を形成する工程と、（ｄ）前記ゲート絶縁膜および前記第３絶縁膜の上に、前記第３絶縁膜に直交し、上面に第１絶縁膜、側面に第２絶縁膜を有する複数のライン状のワード線を形成する工程と、（ｅ）前記ワード線上に層間絶縁膜を形成する工程と、（ｆ）前記層間絶縁膜の前記第３絶縁膜上方に、前記拡散ビット線上絶縁膜よりも狭い幅のライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第３絶縁膜を除去して前記半導体基板を露出させる工程と、（ｇ）前記トレンチ内にイオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、（ｈ）前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える。
本発明に係る不揮発性半導体記憶装置によれば、そのメモリセルアレイを構成するビット線の各々は、拡散ビット線と金属ビット線とから成っているので、従来のメモリセルアレイよりもビット線は低抵抗化される。よって、ビット線の低抵抗化を目的とするコンタクトを形成する必要は無く、メモリセルアレイの形成面積の縮小化に寄与できる。
＜実施の形態１＞
図１および図２は、本発明の実施の形態１に係る半導体記憶装置の構成を説明するための図であり、それぞれ当該半導体記憶装置のメモリセルアレイを模式的に表した上面図および斜視図である。当該半導体記憶装置のメモリセルアレイは、これらの図の如く、半導体基板１０上に形成された複数のライン状のワード線１１と、ワード線１１に直交する複数のライン状のビット線２１とを有している。半導体基板１０の各ビット線２１間の領域（例えば図１の領域Ｔｒ）には、２つのビット線２１に跨って、ワード線１１をゲート電極とするメモリトランジスタが形成される。
図１および図２は、本発明の実施の形態１に係る半導体記憶装置の構成を説明するための図であり、それぞれ当該半導体記憶装置のメモリセルアレイを模式的に表した上面図および斜視図である。当該半導体記憶装置のメモリセルアレイは、これらの図の如く、半導体基板１０上に形成された複数のライン状のワード線１１と、ワード線１１に直交する複数のライン状のビット線２１とを有している。半導体基板１０の各ビット線２１間の領域（例えば図１の領域Ｔｒ）には、２つのビット線２１に跨って、ワード線１１をゲート電極とするメモリトランジスタが形成される。
図２に示すように、ワード線１１は、その下面にはメモリトランジスタのゲート絶縁膜１１０、上面には第１絶縁膜であるハードマスク１１１、側面には第２絶縁膜であるサイドウォール１１２を有している（便宜上、これらの図１での図示は省略している）。１つのワード線１１は、複数個のメモリトランジスタのゲートに接続している。即ち、各ワード線１１は、それぞれ複数個のメモリトランジスタのゲート電極として機能する。
例えば、メモリトランジスタが従来のフローティングゲート型のメモリトランジスタの場合は、ゲート絶縁膜１１０は、ポリシリコン等のフローティングゲート層をシリコン酸化膜層で挟んだ３層構造となる。また、メモリトランジスタが上記のＭＯＮＯＳトランジスタである場合は、シリコン窒化膜層をシリコン酸化膜層で挟んだ３層構造のＯＮＯ膜となる。以下、本実施の形態では、メモリトランジスタはＭＯＮＯＳトランジスタであるとして説明する。
ビット線２１の各々は、半導体基板１０内に形成された拡散ビット線２１１と、その上方のライン状の金属ビット線２１２とから成る。拡散ビット線２１１は、金属ビット線２１２の下方に同じくライン状に形成されており、金属ビット線２１２はワード線１１間で拡散ビット線２１１と接続している。また、金属ビット線２１２とワード線１１との間は、ハードマスク１１１およびサイドウォール１１２によって絶縁されている。なお、図１および図２での図示は省略しているが、メモリセルアレイ上には層間絶縁膜が形成されており、金属ビット線２１２は、それにライン状に埋め込み形成されている。
拡散ビット線２１１は、各メモリトランジスタのソース／ドレインとしても機能する。例えば、図１の領域Ｔｒに形成されるメモリトランジスタにおいては、領域Ｔｒ両端の２つの拡散ビット線２１１がそれぞれソース／ドレインとなり、２つの拡散ビット線２１１間のワード線１１下の領域がチャネル領域となる。１つの拡散ビット線２１１は複数個のメモリトランジスタのソース／ドレインを接続している。即ち、各拡散ビット線２１１は、それぞれ複数個のメモリトランジスタのソース／ドレインとして機能する。
図１および図２から分かるように、このメモリセルアレイは、各メモリトランジスタ間を分離するためのフィールド酸化膜が存在しない、いわゆるフィールドレスアレイである。上記したように、従来のフィールドレスなメモリセルアレイでは、ビット線は半導体基板内に形成された拡散配線（拡散ビット線）のみであったので、ビット線が高抵抗になるという問題があった。しかし、本発明では、ライン状のビット線２１の各々は拡散ビット線２１１と金属ビット線２１２とから成っているので、従来のメモリセルアレイよりもビット線は低抵抗化される。よって、ビット線の低抵抗化を目的とするコンタクトを形成する必要は無く、メモリセルアレイの形成面積の縮小化に寄与できる。
図３〜図１２は、本実施の形態に係る半導体記憶装置の製造工程を示す図である。図３〜図７，図１０，図１３はビット線２１形成領域のビット線２１の長さ方向に沿った断面図（図１のＡ−Ａ線に沿った断面図）である。図８，図１１，図１４はワード線１１形成領域のワード線１１の長さ方向に沿った断面図（図１のＢ−Ｂ線に沿った断面図）である。図９，図１２，図１５はワード線１１間領域のワード線１１の長さ方向に沿った断面図（図１のＣ−Ｃ線に沿った断面図）である。以下、これらの図に基づいて、本実施の形態に係る半導体記憶装置の製造方法を説明する。
まず、シリコン基板１０上にシリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ2）を順次形成することで、ＯＮＯ膜３０を形成する。次いでポリシリコン３１を堆積し、その上部に例えばＷＳｉ2等のシリサイド３２を形成し、その上にシリコン窒化膜３３を堆積する（図３）。
ＯＮＯ膜３０、ポリシリコン３１、シリサイド３２およびシリコン窒化膜３３を、フォトリソグラフィー技術を用いてエッチングし、互いに平行な複数のライン状にパターニングする。その結果、下面にＯＮＯ膜のゲート絶縁膜１１０（以下「ＯＮＯ膜１１０」と称する場合もある）、上面にシリコン窒化膜の第１絶縁膜としてのハードマスク１１１を有するワード線１１が形成される（図４）。ワード線１１は、ポリシリコン層１１ａとシリサイド層１１ｂとから成る２層構造である。図示は省略するが、ワード線１１のパターニングの際のシリコン基板１０へのオーバーエッチを防止する目的で、ＯＮＯ膜３０の最下層のシリコン酸化膜を残す程度でエッチングを停止させることが望ましい。
次いでワード線１１側面およびシリコン基板１０上面に熱酸化膜１１３を形成した後、シリコン窒化膜を堆積してエッチバックすることにより、ワード線１１の側面に第２絶縁膜としてのサイドウォール１１２を形成する（図５）。そしてシリコン窒化膜のエッチングストッパ層３４およびシリコン酸化膜の層間絶縁膜３５を堆積する（図６）。
層間絶縁膜３５のビット線２１を形成しようとする領域を、層間絶縁膜３５とエッチングストッパ層３４とのエッチング選択比が大きい条件でエッチングして除去することにより、層間絶縁膜３５にトレンチ３６を形成する。ビット線２１はワード線１１に直交するように形成されるので、層間絶縁膜３５にはワード線１１に直交するトレンチ３６が形成される。層間絶縁膜３５のエッチングは、エッチングストッパ層３４により止められるので、トレンチ３６の底にはエッチングストッパ層３４が露出する。トレンチ３６内に露出したエッチングストッパ層３４を除去して、トレンチ３６内のワード線２１間に半導体基板１０を露出させる（図７〜図９）。
層間絶縁膜３５をマスクにして、トレンチ３６内にリン（Ｐ）あるいは砒素（Ａｓ）のイオン注入を行うことでシリコン基板１０内に拡散ビット線２１１を形成する。トレンチ３６内のシリコン基板１０上には、ワード線１１およびハードマスク１１１およびサイドウォール１１２が存在するため、それがイオン注入のマスクとなる。本実施の形態では当該イオン注入を、シリコン基板１０に対してトレンチ３６のラインに沿って傾いた斜め方向から行う。それによりワード線１１下の領域まで不純物イオンが入り込み、拡散ビット線２１１はワード線１１間だけでなく、ワード線１１下の領域にも形成される（図１０〜図１２）。つまり、拡散ビット線２１１は、トレンチ３６と同様のライン形状に形成される。その後、イオン注入した不純物の活性化のためのアニールを行う。
そして、層間絶縁膜３５上に、窒化チタン（ＴｉＮ）等のバリアメタル３７およびタングステン（Ｗ）等の金属をＣＶＤ（Chemical Vapor Deposition）法あるいはスパッタ法により堆積してトレンチ３６を埋め込む。続いてエッチバックあるいはＣＭＰ（Chemical Mechanical Polishing）法により層間絶縁膜３５上面の余剰なバリアメタル３７および金属膜を除去する。その結果、トレンチ３６と同じライン状の金属ビット線２１２が形成される（図１３〜図１５）。
以上の工程により、図１および図２で説明した本実施の形態に係るメモリセルアレイの形成が完了する。この後は、層間絶縁膜３５の上にさらに別の層間絶縁膜を形成して、金属ビット線２１２に接続するためのコンタクトを形成した後、従来の半導体記憶装置の製法と同様の工程により必要な配線等を形成する。
一般的に、半導体記憶装置は半導体基板上のメモリセルアレイとは別の領域に周辺回路を備えており、メモリセルアレイの形成工程に並行して周辺回路の形成も行われる。本実施の形態に係る半導体記憶装置もシリコン基板１０上に不図示の周辺回路を有するものが想定される。但し、当該周辺回路の構造および製造方法は、例えば上記非特許文献１に開示されているような従来ものと同一であればよく、本発明の主旨との関連は薄いため本明細書ではその説明を省略している。
以上の説明において、ワード線１１の構造はポリシリコン層１１ａとシリサイド層１１ｂとの２層構造としたが、例えば金属とポリシリコンの２層構造や、金属のみの単層構造などであってもよい。また、ハードマスク１１１、サイドウォール１１２およびエッチングストッパ層３４は全てシリコン窒化膜として説明したが、層間絶縁膜３５（シリコン酸化膜）とのエッチング選択性を有する他の絶縁膜、例えばシリコン酸窒化膜（ＳｉＯＮ）等であってもよい。また、層間絶縁膜３５の材料も、ハードマスク１１１、サイドウォール１１２およびエッチングストッパ層３４とのエッチング選択比が高いものであればシリコン酸化膜以外の絶縁膜であってもよい。さらに、金属ビット線２１２の材料もタングステンに限られず、ダマシンプロセスによる配線形成に適用可能な材料であれば例えば銅など他の材料であってもよい。
＜実施の形態２＞
実施の形態１では、拡散ビット線２１１は、金属ビット線２１２の下方にライン状に形成された。それに対し実施の形態２では、拡散ビット線２１１は、金属ビット線２１２の下方に、ワード線１１の下で途切れた不連続状（即ち破線状）に形成される。それを除いては、実施の形態１と同様の構成である。
実施の形態１では、拡散ビット線２１１は、金属ビット線２１２の下方にライン状に形成された。それに対し実施の形態２では、拡散ビット線２１１は、金属ビット線２１２の下方に、ワード線１１の下で途切れた不連続状（即ち破線状）に形成される。それを除いては、実施の形態１と同様の構成である。
本実施の形態に係る半導体記憶装置の製造方法は、実施の形態１で図１０〜図１２に示した拡散ビット線２１１の形成工程において、拡散ビット線２１１形成のためのイオン注入をシリコン基板１０表面に対して垂直方向から行う（図１６）。注入されたイオンはワード線１１の真下の領域にまで達せず、拡散ビット線２１１はワード線１１下の領域には殆ど形成されない。つまり、実施の形態１では拡散ビット線２１１はトレンチ３６と同様のライン状に形成されたが、実施の形態２では拡散ビット線２１１はワード線１１の下で途切れた不連続状（破線状）に形成される。その工程を除いては、実施の形態１と同様の製造工程であるので説明は省略する。
その結果、本実施の形態に係るメモリセルの構成は、図１７および図１８のようになる。図１７はビット線２１形成領域のビット線２１の長さ方向に沿った断面図（図１のＡ−Ａ線に沿った断面図）、図１８はワード線１１形成領域のワード線１１の長さ方向に沿った断面図（Ｂ−Ｂ線に沿った断面図）である。これらの図のように拡散ビット線２１１は、ワード線１１の真下には形成されない。拡散ビット線２１１は、金属ビット線２１２の下方にワード線１１の下で途切れた破線状である。
実施の形態１ではワード線１１とビット線２１とが交差する領域の拡散ビット線２１１は、メモリトランジスタのソース／ドレインとなる。本実施の形態では、その領域に拡散ビット線２１１が形成されない。但し、メモリトランジスタの動作時にはゲート電極であるワード線１１は高電位になり当該領域には反転層が形成され、それがソース／ドレインとして機能する。
本実施の形態によれば、実施の形態１よりも拡散ビット線２１１形成のためのイオン注入の注入エネルギーを小さくできるため、メモリトランジスタにおけるパンチスルーの発生を抑制できる。さらに、メモリトランジスタのソース／ドレインは、動作時に形成される反転層であるので、ソース／ドレイン領域における接合深さは浅くなる。よって、メモリセルのサイズ縮小に寄与できる。
＜実施の形態３＞
実施の形態３に係る半導体記憶装置のメモリセルアレイは、実施の形態１のメモリセルアレイにおいて、ライン状の拡散ビット線２１１の上部に、同じくライン状に形成された第３の絶縁膜（拡散ビット線上絶縁膜）を有するものである。それを除いては、図１および図２に示したものと同様の構成である。本実施の形態でも金属ビット線２１２はワード線１１間で拡散ビット線２１１に接続する。そのため金属ビット線２１２は、ワード線１１間で第３の絶縁膜をを突き抜けた構造になる（後で示す図３２〜図３４を参照）。
実施の形態３に係る半導体記憶装置のメモリセルアレイは、実施の形態１のメモリセルアレイにおいて、ライン状の拡散ビット線２１１の上部に、同じくライン状に形成された第３の絶縁膜（拡散ビット線上絶縁膜）を有するものである。それを除いては、図１および図２に示したものと同様の構成である。本実施の形態でも金属ビット線２１２はワード線１１間で拡散ビット線２１１に接続する。そのため金属ビット線２１２は、ワード線１１間で第３の絶縁膜をを突き抜けた構造になる（後で示す図３２〜図３４を参照）。
図１９〜図３４は、本実施の形態に係る半導体記憶装置の製造工程を示す図である。図２０，図２２，図２４，図２６，図２８，図２９，図３２はビット線２１形成領域のビット線２１の長さ方向に沿った断面図（図１のＡ−Ａ線に沿った断面図）である。図１９，図２１，図２３，図２５，図２７，図３０，図３３はワード線１１形成領域のワード線１１の長さ方向に沿った断面図（Ｂ−Ｂ線に沿った断面図）である。図３１，図３４はワード線１１間領域のワード線１１の長さ方向に沿った断面図（Ｃ−Ｃ線に沿った断面図）である。以下、これらの図に基づいて、本実施の形態に係る半導体記憶装置の製造方法を説明する。
まず、シリコン基板１０上にＯＮＯ膜３０を形成し、その上にフォトレジスト４０を形成する。フォトレジスト４０に対して露光・現像処理を行い、拡散ビット線２１１の形成領域の位置に対応した複数のライン状の開口を形成する。そして、当該フォトレジスト４０をマスクにしたエッチングにより、ＯＮＯ膜３０をライン状に除去する。つまり、拡散ビット線２１１の形成領域上のＯＮＯ膜３０が除去される（図１９）。続いて、フォトレジスト４０をマスクにしてリン（Ｐ）あるいは砒素（Ａｓ）をイオン注入することにより、シリコン基板１０内にライン状の拡散ビット線２１１を形成する（図２０，図２１）。
シリコン基板１０のＯＮＯ膜３０で覆われていない部分を選択的に酸化することで、拡散ビット線２１１上部に、第３絶縁膜（拡散ビット線上絶縁膜）であるライン状のＬＯＣＯＳ膜４１を形成する（図２２，図２３）。ＬＯＣＯＳ膜４１は、例えば素子分離に使用されるものよりも薄いものである。このＬＯＣＯＳ膜４１形成工程おける熱処理の際、拡散ビット線２１１を形成するために注入した不純物イオンの拡散が促進される。次いでポリシリコン３１を堆積してその上部に例えばＷＳｉ2等のシリサイド３２を形成し、その上にシリコン窒化膜３３を堆積する（図２４，図２５）。
そして、ＯＮＯ膜３０、ポリシリコン３１、シリサイド３２およびシリコン窒化膜３３を、複数のライン状のワード線１１のパターンにパターニングする。その結果、ゲート絶縁膜１１０（以下「ＯＮＯ膜１１０」）およびＬＯＣＯＳ膜４１の上に、上面にシリコン窒化膜の第１絶縁膜としてのハードマスク１１１を有するポリシリコン層１１ａとシリサイド層１１ｂとから成るワード線１１が形成される。ワード線１１側面には、熱酸化膜１１３を形成した後に第２絶縁膜としてのサイドウォール１１２を形成する（図２６，図２７）。そしてその上に、シリコン窒化膜のエッチングストッパ層３４およびシリコン酸化膜の層間絶縁膜３５を堆積する（図２８）。
層間絶縁膜３５に対し、ビット線２１を形成しようとする領域にトレンチ３６を形成する。ビット線２１とワード線１１とは直交するので、トレンチ３６はワード線１１に直交するように形成される。続いて、トレンチ３６内のエッチングストッパ層３４とＬＯＣＯＳ膜４１をエッチングして、トレンチ３６内のワード線２１間に半導体基板１０（拡散ビット線２１１）を露出させる（図２９〜図３１）。
そして、層間絶縁膜３５上に、ＴｉＮ等のバリアメタル３７およびタングステン（Ｗ）等の金属をＣＶＤ法あるいはスパッタ法により堆積してトレンチ３６を埋め込む。続いてエッチバックあるいはＣＭＰ法により層間絶縁膜３５上面の余剰なバリアメタル３７および金属膜を除去する。その結果、トレンチ３６と同じライン状の金属ビット線２１２が形成される（図３２〜図３４）。図３４に示すように、金属ビット線２１２はワード線１１間でビット線上絶縁膜を突き抜けて拡散ビット線２１１に接続する。
以上の工程により、本実施の形態に係るメモリセルアレイの形成が完了する。この後は、層間絶縁膜３５の上にさらに別の層間絶縁膜を形成して、金属ビット線２１２に接続するためのコンタクトを形成した後、従来の半導体記憶装置の製法と同様の工程により必要な配線等を形成する。
本実施の形態によれば、ワード線１１の形成の前に拡散ビット線２１１の形成のためのイオン注入が行われるので、当該イオン注入の際にワード線１１はマスクとならない。よって、拡散ビット線２１１の長さ方向に不純物濃度が一様な拡散ビット線２１１が形成される。また、拡散ビット線２１１形成後に行われるＬＯＣＯＳ膜４１形成工程おける熱処理により、拡散ビット線２１１の不純物イオンは熱拡散するので、拡散ビット線２１１内の不純物濃度プロファイルは実施の形態１に比べて急峻ではなくなる。よって、メモリセル（メモリトランジスタ）の安定した動作が可能になり、動作信頼性が向上する。
＜実施の形態４＞
実施の形態４に係る半導体記憶装置のメモリセルアレイは、実施の形態３のメモリセルアレイにおいて、拡散ビット線２１１の幅が、第３の絶縁膜（拡散ビット線上絶縁膜）であるＬＯＣＯＳ膜４１の幅よりも狭い構造を有するものである。（後で示す図４２〜図４４を参照）。
実施の形態４に係る半導体記憶装置のメモリセルアレイは、実施の形態３のメモリセルアレイにおいて、拡散ビット線２１１の幅が、第３の絶縁膜（拡散ビット線上絶縁膜）であるＬＯＣＯＳ膜４１の幅よりも狭い構造を有するものである。（後で示す図４２〜図４４を参照）。
図３５〜図４４は、本実施の形態に係る半導体記憶装置の製造工程を示す図である。図２０，図３５，図３７〜図３９，図４２はビット線２１形成領域のビット線２１の長さ方向に沿った断面図（図１のＡ−Ａ線に沿った断面図）である。図３６，図４０，図４３はワード線１１形成領域のワード線１１の長さ方向に沿った断面図（Ｂ−Ｂ線に沿った断面図）である。図４１，図４４はワード線１１間領域のワード線１１の長さ方向に沿った断面図（Ｃ−Ｃ線に沿った断面図）である。以下、これらの図に基づいて、本実施の形態に係る半導体記憶装置の製造方法について説明する。
まず、実施の形態３と同様に、シリコン基板１０上にＯＮＯ膜３０を形成し、拡散ビット線２１１の形成領域上のＯＮＯ膜３０を除去する。続いてイオン注入を行うことなく、シリコン基板１０のＯＮＯ膜３０で覆われていない部分を選択的に酸化することで、第３絶縁膜（拡散ビット線上絶縁膜）であるライン状のＬＯＣＯＳ膜４１を形成する（図３５，図３６）。
次いで、実施の形態３で図２４〜図２７で示した工程と同様にして、ゲート絶縁膜１１０（以下「ＯＮＯ膜１１０」）およびＬＯＣＯＳ膜４１の上に、上面にシリコン窒化膜の第１絶縁膜としてのハードマスク１１１、側面に第２絶縁膜としてのサイドウォール１１２を有するワード線１１を形成する（図３７）。そしてその上に、シリコン窒化膜のエッチングストッパ層３４およびシリコン酸化膜の層間絶縁膜３５を堆積する（図３８）。
層間絶縁膜３５に対し、ビット線２１を形成しようとする領域にトレンチ５６を形成する。このとき、トレンチ５６の幅をＬＯＣＯＳ膜４１の幅よりも狭く形成する。トレンチ５６内のエッチングストッパ層３４とＬＯＣＯＳ膜４１をエッチングして、トレンチ５６内のワード線２１間に半導体基板１０（拡散ビット線２１１）を露出させる。
トレンチ５６が形成された層間絶縁膜３５をマスクにして、トレンチ５６内にリン（Ｐ）あるいは砒素（Ａｓ）のイオン注入を行うことでシリコン基板１０内に拡散ビット線２１１を形成する。実施の形態１と同様にこのイオン注入は、シリコン基板１０に対してトレンチ５６のラインに沿って傾いた斜め方向から行う。それによりワード線１１下の領域まで不純物イオンが入り込み、拡散ビット線２１１はワード線１１間だけでなく、ワード線１１下の領域にも形成される（図３９〜図４１）。つまり、拡散ビット線２１１は、層間絶縁膜３５のトレンチ５６と同様のライン形状に形成される。トレンチ５６の幅はＬＯＣＯＳ膜４１の幅よりも狭いので、図４０および図４１に示すように、拡散ビット線２１１の幅はＬＯＣＯＳ膜４１の幅よりも狭く形成される。
そして、層間絶縁膜３５上に、ＴｉＮ等のバリアメタル３７およびタングステン（Ｗ）等の金属をＣＶＤ法あるいはスパッタ法により堆積してトレンチ５６を埋め込む。続いてエッチバックあるいはＣＭＰ法により層間絶縁膜３５上面の余剰なバリアメタル３７および金属膜を除去する。その結果、トレンチ５６と同じライン状の金属ビット線２１２が形成される（図４２〜図４４）。図４４に示すように、金属ビット線２１２はワード線１１間でビット線上絶縁膜を突き抜けて拡散ビット線２１１に接続する。
以上の工程により、本実施の形態に係るメモリセルアレイの形成が完了する。この後は、層間絶縁膜３５の上にさらに別の層間絶縁膜を形成して、金属ビット線２１２に接続するためのコンタクトを形成した後、従来の半導体記憶装置の製法と同様の工程により必要な配線等を形成する。
本実施の形態によれば、図３３と図４３とを比較して分かるように、拡散ビット線２１１の幅はＬＯＣＯＳ膜４１よりも狭く、拡散ビット線２１１の端部はＬＯＣＯＳ膜４１の横方向にはみ出ない。よって、実施の形態１に比べメモリトランジスタのソース／ドレイン端部での電界集中が弱められる。それによりメモリセル（メモリトランジスタ）の安定した動作が可能になり、動作信頼性が向上する。また、実施の形態３とは異なり、拡散ビット線２１１と金属ビット線２１２との位置合わせが不要であるので、位置合わせずれを考慮したマージンが必要がなく、メモリセルの高集積化に寄与できる。
＜実施の形態５＞
実施の形態４では、拡散ビット線２１１は、金属ビット線２１２の下方にライン状に形成された。それに対し実施の形態５では、拡散ビット線２１１は、金属ビット線２１２の下方に、ワード線途切れた不連続状（即ち破線状）に形成される。
実施の形態４では、拡散ビット線２１１は、金属ビット線２１２の下方にライン状に形成された。それに対し実施の形態５では、拡散ビット線２１１は、金属ビット線２１２の下方に、ワード線途切れた不連続状（即ち破線状）に形成される。
本実施の形態に係る半導体記憶装置の製造方法は、実施の形態４で図３９〜図４１に示した拡散ビット線２１１の形成工程において、拡散ビット線２１１形成のためのイオン注入をシリコン基板１０表面に対して垂直方向から行う（図４５）。注入されたイオンはワード線１１の真下の領域にまで達せず、拡散ビット線２１１はワード線１１下の領域には殆ど形成されない。つまり、実施の形態４では拡散ビット線２１１はトレンチ３６と同様のライン状に形成されたが、実施の形態５では拡散ビット線２１１はワード線１１の下で途切れた不連続状（破線状）に形成される。その工程を除いては、実施の形態４と同様の製造工程であるので説明は省略する。
その結果、本実施の形態に係るメモリセルの構成は、図４６および図４７のようになる。図４６はビット線２１形成領域のビット線２１の長さ方向に沿った断面図（図１のＡ−Ａ線に沿った断面図）、図４７はワード線１１形成領域のワード線１１の長さ方向に沿った断面図（Ｂ−Ｂ線に沿った断面図）である。これらの図のように拡散ビット線２１１は、ワード線１１の真下には形成されない。拡散ビット線２１１は、金属ビット線２１２の下方にワード線１１の下で途切れた破線状である。
実施の形態２と同様に、メモリトランジスタのソースドレインとなるべき領域に拡散ビット線２１１が形成されないが、メモリトランジスタの動作時にはゲート電極であるワード線１１は高電位になり当該領域には反転層が形成され、それがソース／ドレインとして機能する。そのため本実施の形態のＬＯＣＯＳ膜４１はワード線１１の高電によってＬＯＣＯＳ膜４１下に反転層が形成される程度の薄さで形成する必要がある。
本実施の形態によれば、実施の形態４よりも拡散ビット線２１１形成のためのイオン注入の注入エネルギーを小さくできるため、メモリトランジスタにおけるパンチスルーの発生を抑制できる。さらに、メモリトランジスタのソース／ドレインは、動作時に形成される反転層であるので、ソース／ドレイン領域における接合深さは浅くなる。よって、メモリセルのサイズ縮小に寄与できる。
１０ シリコン基板、１１ ワード線、１１ａ ポリシリコン層、１１ｂ シリサイド層、２１ ビット線、３０ ＯＮＯ膜、３４ エッチングストッパ層、３５ 層間絶縁膜、３６，４６，５６ トレンチ、３７ バリアメタル、４０ フォトレジスト、４１ ＬＯＣＯＳ膜、１１０ ゲート絶縁膜（ＯＮＯ膜）、１１１ ハードマスク、１１２ サイドウォール、１１３ 熱酸化膜、２１１ 拡散ビット線、２１２ 金属ビット線。
Claims (12)
- 半導体基板上に形成された複数のライン状のワード線と、
前記ワード線に直交する複数のライン状のビット線と、
前記半導体基板の前記ビット線間に形成され、前記ワード線をゲート電極とするメモリトランジスタと、
前記メモリトランジスタ上に形成された層間絶縁膜とを備え、
前記ビット線の各々は、
前記半導体基板内に形成された拡散ビット線と、
前記層間絶縁膜にライン状に埋め込み形成され、前記ワード線間で前記拡散ビット線に接続した金属ビット線とから成り、
前記拡散ビット線は、前記ワード線下を含む前記金属ビット線下方で、ライン状に形成されている
ことを特徴とする不揮発性半導体記憶装置。 - 請求項１に記載の不揮発性半導体記憶装置であって、
前記メモリトランジスタにおいて、前記ゲート電極下のゲート絶縁膜は、ＯＮＯ（Oxide Nitride Oxide ）膜である
ことを特徴とする不揮発性半導体記憶装置。 - 請求項１または請求項２に記載の不揮発性半導体記憶装置であって、
前記拡散ビット線上部にライン状に形成された拡散ビット線上絶縁膜をさらに有し、
前記金属ビット線は、前記ワード線間で前記拡散ビット線上絶縁膜を突き抜けて前記拡散ビット線に接続している
ことを特徴とする不揮発性半導体記憶装置。 - 請求項３に記載の不揮発性半導体記憶装置であって、
前記拡散ビット線の幅は、前記拡散ビット線上絶縁膜の幅よりも狭い
ことを特徴とする不揮発性半導体記憶装置。 - （ａ）半導体基板上に、下面にゲート絶縁膜、上面に第１絶縁膜、側面に第２絶縁膜を有する複数のライン状のワード線を形成する工程と、
（ｂ）前記ワード線上に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜に前記ワード線に直交するライン状のトレンチを形成して、前記トレンチ内に前記ワード線間の前記半導体基板を露出させる工程と、
（ｄ）前記トレンチ内に、イオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、
（ｅ）前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備え、
前記イオン注入は、前記トレンチのラインに沿って傾いた前記半導体基板に対して斜め方向から行われ、前記ワード線下の領域までイオンを注入させることにより、前記拡散ビット線を前記ワード線下で途切れないライン状に形成する
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項５に記載の不揮発性半導体記憶装置の製造方法であって、
前記ゲート絶縁膜は、ＯＮＯ膜である
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - （ａ）半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、
（ｂ）前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、
（ｃ）前記レジストをマスクにしたイオン注入により、半導体基板内にライン状の拡散ビット線を形成する工程と、
（ｄ）前記拡散ビット線上部に、ライン状の第３絶縁膜を形成する工程と、
（ｅ）前記ゲート絶縁膜および前記第３絶縁膜の上に、前記拡散ビット線に直交し、上面に第１絶縁膜、側面に第２絶縁膜を有する複数のライン状のワード線を形成する工程と、
（ｆ）前記ワード線上に層間絶縁膜を形成する工程と、
（ｇ）前記層間絶縁膜の前記拡散ビット線の上方にライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第３絶縁膜を除去して前記拡散ビット線を露出させる工程と、
（ｈ）前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項７に記載の不揮発性半導体記憶装置の製造方法であって、
前記ゲート絶縁膜は、ＯＮＯ膜である
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - （ａ）半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に複数のライン状の開口を有するレジストを形成する工程と、
（ｂ）前記レジストをマスクにしたエッチングにより、前記ゲート絶縁膜をライン状に除去する工程と、
（ｃ）前記半導体基板上部の、前記工程（ｂ）で前記ゲート絶縁膜が除去された領域に、ライン状の第３絶縁膜を形成する工程と、
（ｄ）前記ゲート絶縁膜および前記第３絶縁膜の上に、前記第３絶縁膜に直交し、上面に第１絶縁膜、側面に第２絶縁膜を有する複数のライン状のワード線を形成する工程と、
（ｅ）前記ワード線上に層間絶縁膜を形成する工程と、
（ｆ）前記層間絶縁膜の前記第３絶縁膜上方に、前記拡散ビット線上絶縁膜よりも狭い幅のライン状のトレンチを形成し、前記トレンチ内の前記ワード線間の前記第３絶縁膜を除去して前記半導体基板を露出させる工程と、
（ｇ）前記トレンチ内にイオン注入を行うことで、前記半導体基板内に拡散ビット線を形成する工程と、
（ｈ）前記トレンチを所定の金属で埋め込むことで、前記トレンチ内にライン状の金属ビット線を形成する工程とを備える
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項９に記載の不揮発性半導体記憶装置の製造方法であって、
前記ゲート絶縁膜は、ＯＮＯ膜である
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項９または請求項１０に記載の不揮発性半導体記憶装置の製造方法であって、
前記イオン注入は、前記トレンチのラインに沿って傾いた前記半導体基板に対して斜め方向から行われ、前記ワード線下の領域までイオンを注入させることにより、前記拡散ビット線を前記ワード線下で途切れないライン状に形成する
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項９または請求項１０に記載の不揮発性半導体記憶装置の製造方法であって、
前記イオン注入は、前記半導体基板に対して垂直方向から行われる
ことを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003287831A JP4818578B2 (ja) | 2003-08-06 | 2003-08-06 | 不揮発性半導体記憶装置およびその製造方法 |
| TW093116495A TWI239636B (en) | 2003-08-06 | 2004-06-09 | Semiconductor memory device and manufacturing method thereof |
| KR1020040045063A KR100719983B1 (ko) | 2003-08-06 | 2004-06-17 | 반도체 기억 장치 및 그 제조 방법 |
| CNB200410061802XA CN100343994C (zh) | 2003-08-06 | 2004-06-25 | 半导体存储装置及其制造方法 |
| US10/896,060 US7224018B2 (en) | 2003-08-06 | 2004-07-22 | Semiconductor memory device with bit line of small resistance and manufacturing method thereof |
| KR1020070014886A KR100726908B1 (ko) | 2003-08-06 | 2007-02-13 | 반도체 기억 장치 |
| US11/797,406 US7704831B2 (en) | 2003-08-06 | 2007-05-03 | Semiconductor memory device with bit line of small resistance and manufacturing method thereof |
| US12/717,753 US7985648B2 (en) | 2003-08-06 | 2010-03-04 | Semiconductor memory device with bit line of small resistance and manufacturing method thereof |
| US13/161,207 US8288227B2 (en) | 2003-08-06 | 2011-06-15 | Semiconductor memory device with bit line of small resistance and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003287831A JP4818578B2 (ja) | 2003-08-06 | 2003-08-06 | 不揮発性半導体記憶装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005057127A JP2005057127A (ja) | 2005-03-03 |
| JP4818578B2 true JP4818578B2 (ja) | 2011-11-16 |
Family
ID=33535743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003287831A Expired - Fee Related JP4818578B2 (ja) | 2003-08-06 | 2003-08-06 | 不揮発性半導体記憶装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US7224018B2 (ja) |
| JP (1) | JP4818578B2 (ja) |
| KR (2) | KR100719983B1 (ja) |
| CN (1) | CN100343994C (ja) |
| TW (1) | TWI239636B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101167180A (zh) * | 2005-04-27 | 2008-04-23 | 斯班逊有限公司 | 半导体装置及其制造方法 |
| JP5053084B2 (ja) * | 2005-05-30 | 2012-10-17 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| US7759726B2 (en) * | 2005-07-12 | 2010-07-20 | Macronix International Co., Ltd. | Non-volatile memory device, non-volatile memory cell thereof and method of fabricating the same |
| KR100750950B1 (ko) * | 2006-07-18 | 2007-08-22 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 형성 방법, 비휘발성메모리 장치 및 그 제조 방법 |
| JP2011129566A (ja) * | 2009-12-15 | 2011-06-30 | Elpida Memory Inc | 半導体装置の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168334A (en) * | 1987-07-31 | 1992-12-01 | Texas Instruments, Incorporated | Non-volatile semiconductor memory |
| JPH0279463A (ja) * | 1988-09-14 | 1990-03-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5158334A (en) * | 1989-07-17 | 1992-10-27 | Felland Raymond G | Adjustable vehicular glare shielding device |
| US5362662A (en) * | 1989-08-11 | 1994-11-08 | Ricoh Company, Ltd. | Method for producing semiconductor memory device having a planar cell structure |
| US5717635A (en) * | 1996-08-27 | 1998-02-10 | International Business Machines Corporation | High density EEPROM for solid state file |
| JP3554666B2 (ja) * | 1997-10-07 | 2004-08-18 | 株式会社日立製作所 | 半導体メモリ装置 |
| KR100215888B1 (ko) * | 1996-12-26 | 1999-08-16 | 구본준 | 플래쉬 메모리 제조방법 |
| JP2000031302A (ja) | 1998-07-08 | 2000-01-28 | Matsushita Electron Corp | 半導体記憶装置及びその製造方法 |
| TW399332B (en) | 1998-08-12 | 2000-07-21 | United Microelectronics Corp | The structure of flash memory cell and the manufacturing method thereof |
| US6174758B1 (en) * | 1999-03-03 | 2001-01-16 | Tower Semiconductor Ltd. | Semiconductor chip having fieldless array with salicide gates and methods for making same |
| US6218695B1 (en) | 1999-06-28 | 2001-04-17 | Tower Semiconductor Ltd. | Area efficient column select circuitry for 2-bit non-volatile memory cells |
| JP4002712B2 (ja) * | 2000-05-15 | 2007-11-07 | スパンション エルエルシー | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
| US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
| DE10110150A1 (de) * | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray |
| JP2003188252A (ja) * | 2001-12-13 | 2003-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100426488B1 (ko) * | 2001-12-29 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래시 메모리 셀과 그 제조 방법 및 프로그램/소거/독출방법 |
| KR100485486B1 (ko) * | 2002-09-19 | 2005-04-27 | 동부아남반도체 주식회사 | 플래시 메모리 셀의 구조 및 그 제조 방법 |
| KR20040045063A (ko) * | 2002-11-22 | 2004-06-01 | 현대자동차주식회사 | 파일럿 분사 노즐이 구비된 직접 분사식 디젤 엔진 |
| US6987048B1 (en) * | 2003-08-06 | 2006-01-17 | Advanced Micro Devices, Inc. | Memory device having silicided bitlines and method of forming the same |
-
2003
- 2003-08-06 JP JP2003287831A patent/JP4818578B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-09 TW TW093116495A patent/TWI239636B/zh not_active IP Right Cessation
- 2004-06-17 KR KR1020040045063A patent/KR100719983B1/ko not_active IP Right Cessation
- 2004-06-25 CN CNB200410061802XA patent/CN100343994C/zh not_active Expired - Fee Related
- 2004-07-22 US US10/896,060 patent/US7224018B2/en not_active Expired - Fee Related
-
2007
- 2007-02-13 KR KR1020070014886A patent/KR100726908B1/ko not_active IP Right Cessation
- 2007-05-03 US US11/797,406 patent/US7704831B2/en not_active Expired - Fee Related
-
2010
- 2010-03-04 US US12/717,753 patent/US7985648B2/en not_active Expired - Fee Related
-
2011
- 2011-06-15 US US13/161,207 patent/US8288227B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7704831B2 (en) | 2010-04-27 |
| TW200507238A (en) | 2005-02-16 |
| US7224018B2 (en) | 2007-05-29 |
| CN1581491A (zh) | 2005-02-16 |
| KR20070039510A (ko) | 2007-04-12 |
| US20100155822A1 (en) | 2010-06-24 |
| TWI239636B (en) | 2005-09-11 |
| KR20050015984A (ko) | 2005-02-21 |
| US20070205457A1 (en) | 2007-09-06 |
| KR100719983B1 (ko) | 2007-05-21 |
| JP2005057127A (ja) | 2005-03-03 |
| US20040262674A1 (en) | 2004-12-30 |
| US8288227B2 (en) | 2012-10-16 |
| US20110241131A1 (en) | 2011-10-06 |
| US7985648B2 (en) | 2011-07-26 |
| CN100343994C (zh) | 2007-10-17 |
| KR100726908B1 (ko) | 2007-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3917063B2 (ja) | 半導体装置及びその製造方法 | |
| KR100723993B1 (ko) | 반도체 메모리 장치와 그 제조 방법 | |
| US7521318B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20040064339A (ko) | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 | |
| JP5813447B2 (ja) | ナンドフラッシュメモリ素子及びその製造方法 | |
| US8952536B2 (en) | Semiconductor device and method of fabrication | |
| US8288227B2 (en) | Semiconductor memory device with bit line of small resistance and manufacturing method thereof | |
| JP2000286349A (ja) | 半導体装置およびその製造方法 | |
| JP2009231300A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4459588B2 (ja) | 半導体素子及びその形成方法 | |
| CN100433298C (zh) | 用于制造非易失性存储器单元阵列的方法 | |
| JP4822792B2 (ja) | 半導体装置およびその製造方法 | |
| US20070196983A1 (en) | Method of manufacturing non-volatile memory device | |
| EP1898460B1 (en) | Semiconductor device and fabrication method thereof | |
| JP4944766B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP5657612B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005108915A (ja) | 半導体装置及びその製造方法 | |
| KR20090070270A (ko) | 플래시 메모리와 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091110 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |