[go: up one dir, main page]

JP4581011B2 - 電気部品とその製造方法 - Google Patents

電気部品とその製造方法 Download PDF

Info

Publication number
JP4581011B2
JP4581011B2 JP2008282499A JP2008282499A JP4581011B2 JP 4581011 B2 JP4581011 B2 JP 4581011B2 JP 2008282499 A JP2008282499 A JP 2008282499A JP 2008282499 A JP2008282499 A JP 2008282499A JP 4581011 B2 JP4581011 B2 JP 4581011B2
Authority
JP
Japan
Prior art keywords
film
insulating
cavity
electrical component
functional element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008282499A
Other languages
English (en)
Other versions
JP2009196078A5 (ja
JP2009196078A (ja
Inventor
章弘 小島
吉昭 杉崎
義明 下岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008282499A priority Critical patent/JP4581011B2/ja
Priority to TW098102544A priority patent/TWI385784B/zh
Priority to US12/358,869 priority patent/US8309858B2/en
Priority to KR1020090005991A priority patent/KR101057905B1/ko
Priority to CN201110253951.6A priority patent/CN102336392B/zh
Priority to CN2009100032764A priority patent/CN101492149B/zh
Publication of JP2009196078A publication Critical patent/JP2009196078A/ja
Publication of JP2009196078A5 publication Critical patent/JP2009196078A5/ja
Application granted granted Critical
Publication of JP4581011B2 publication Critical patent/JP4581011B2/ja
Priority to US13/647,845 priority patent/US8829359B2/en
Priority to US14/462,262 priority patent/US9676608B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0035Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00476Releasing structures removing a sacrificial layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0221Variable capacitors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/04Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Description

本発明は、例えば半導体集積回路に内蔵される電気部品とその製造方法に係わり、機械的に動作可能な構成を有するMEMS(Micro Electro Mechanical System)に関する。
MEMSは、可動部を有する機能素子であるため、可動部の動作空間としてのキャビティ(空洞)を必要とし、このキャビティは、外気の浸入を遮断して機能素子を保護するため、気密封止されている。
従来、気密封止は金属封止法、ハンダ封止法、ガラス封止法などのように、ガスが透過しない封止材を用いて行われていた。
然しながら、金属封止法やハンダ封止法は、機能素子や電気配線と封止金属との間に寄生容量が生じるため、機能素子の特性に影響を与える問題がある。
ガラス封止法は、封止温度が300〜400℃と高いため、耐熱性の低い機能素子の気密封止には適さないという問題がある。
これに対して、基板上の犠牲膜をエッチングして形成されたキャビティ内に気密封止された機能素子が知られている。(例えば、特許文献1参照。)。
特許文献1に開示された機能素子は、シリコン基板上の機能素子が犠牲膜で覆われ、犠牲膜上に開口を有する耐エッチング膜が形成される。この開口を通して犠牲膜がエッチングされることにより犠牲膜によりキャビティが形成され、このキャビティ内に機能素子が収納される。この後、犠牲膜上にシリコン窒化膜が形成されて開口が封止されることにより、キャビティ内が気密封止される。
然しながら、特許文献1に開示された技術において、シリコン窒化膜はSi基板に対して圧縮力が大きいため、キャビティを形成する耐エッチング膜の変形を引き起こし、キャビティを経時的に変形させる問題がある。
開口の封止に用いるシリコン窒化膜を薄くすれば、膜の応力も小さくなる。しかし、シリコン窒化膜を薄くした場合、開口からキャビティ内へシリコン窒化膜が落下することを防止し、且つ開口を封止するために、開口のサイズを十分小さくする必要がある。このため、小さい開口から犠牲膜を除去するために長時間を要し、また、エッチング不足により、キャビティ内に犠牲膜の残るという問題がある。
特開2006−7459号公報
本発明は、信頼性の高い電位部品とその製造方法を提供しようとするものである。
本発明の電気部品の態様は、機能素子を有する基板と、前記基板とともに前記機能素子を収納する空洞を形成し、複数の貫通孔を有する絶縁性の第1の膜と、前記複数の貫通孔の上面を塞いで前記第1の膜上に形成され、前記第1の膜よりガス透過率の大きい絶縁性の第2の膜と、少なくとも前記第2の膜上に形成され、前記第2の膜よりガス透過率の小さい絶縁性の第3の膜と、前記第3の膜上に形成され、前記第3の膜より伸縮性の大きい絶縁性の第4の膜と、を具備することを特徴とする。
本発明の電気部品の製造方法は、基板上に機能素子を形成し、前記基板と複数の貫通孔を有する絶縁性の第1の膜とにより前記機能素子を収納する空洞を形成し、前記複数の貫通孔の上面を塞ぐため、前記第1の膜上に前記第1の膜よりガス透過率の大きい絶縁性の第2の膜を形成し、少なくとも前記第2の膜上に前記第2の膜よりガス透過率の小さい絶縁性の第3の膜を形成し、前記第3の膜上に前記第3の膜より伸縮性の大きい絶縁性の第4の膜を形成したことを特徴とする。
本発明によれば、信頼性の高い電気部品とその製造方法を提供できる。
以下、本発明の実施の形態について、図面を参照して説明する。
(第1の実施例)
図1乃至図4を用いて、本発明の第1の実施例に係る電気部品について説明する。図1は電気部品を示す断面図、図2乃至図4は電気部品の製造工程の要部を順に示す断面図である。
図1に示すように、本実施例の電気部品10は、機能素子11を有する基板12と、基板12とともに機能素子11を収納するキャビティ13を形成し、複数の貫通孔14aを有する絶縁性の第1の膜14と、複数の貫通孔14aの上面を塞いで第1の膜14上に形成され、第1の膜14よりガス透過率の大きい絶縁性の第2の膜15と、を具備している。
更に、電気部品10は、第2の膜15上に形成され、第2の膜15よりガス透過率の小さい絶縁性の第3の膜16と、第3の膜16上に形成され、第3の膜16より伸縮性の大きい絶縁性の第4の膜17と、を具備している。
基板12は、例えばシリコン基板であり、基板12上の絶縁膜18は、例えばシリコン酸化膜である。この絶縁膜18上に機能素子11が形成されている。機能素子11は、例えば静電駆動型のMEMS可変容量キャパシタである。
MEMS可変容量キャパシタは、例えばアルミニウムの第1電極11aと、第1電極11aに対向するアルミニウムの第2電極11bにより構成されている。この可変容量キャパシタは、第1電極11aと第2電極11bの間に電圧を印加すると、静電引力によって第1部電極11aと第2電極11bとの間の距離が変化することにより容量が変化する。
キャビティ13は、機能素子11の動作空間を確保するための領域である。キャビティ13内は、乾燥雰囲気、または真空雰囲気に保たれている。このため、有害ガス、例えば水分によるアルミニウム製の第1および第2電極11a、11bの劣化が防止され、MEMS可変容量キャパシタの特性劣化が防止されている。本実施例では、電極材料としてアルミニウムを用いた例を示している。しかし、電気的信頼性の向上、動作回数の増加に伴って徐々に塑性変形を伴うクリープ現象を低減させるため、銅(Cu)を添加したアルミニウム合金を用いることが望ましい。
第1の膜14は、Si―O結合を主成分とするシリコン化合物、例えば厚さが1μm程度のシリコン酸化膜であり、機能素子11を外部から保護するためのキャップとしての無機膜である。
第1の膜14の複数の貫通孔(開口)14aは、後述するように機能素子11を形成した後、犠牲層をエッチングして除去し、キャビティ13を形成するためのものである。すなわち、犠牲層は、貫通孔14aを通してエッチングされる。
第2の膜15は、有機膜、例えば炭素を主成分とする紫外線硬化型樹脂であり、具体的にはプレポリマー、モノマー、光重合開始剤、添加剤などからなる樹脂膜である。この第2の膜15は、後述するように、キャビティ13を形成した後、貫通孔14aの上面を塞いで第1の膜14を被覆する。さらに、第2の膜15は、キャビティ13内の有害ガスを通過して排出し、キャビティ13内の雰囲気を調整する機能を有している。
従って、水分などの有害ガスがキャビティ13内から短時間で排気されるように、第2の膜15のガス透過率は、第1の膜14のガス透過率より大きく、且つキャビティ13の内容積に応じて大きいほど好ましい。
すなわち、MEMSに代表される機能素子を収納するキャビティ13のサイズが、例えば2×2×0.04mm程度とすると、第2の膜15のガス透過率は、例えば水分の透過率の場合、1×10−15/sより大きいことが実用上望ましい。
第3の膜16は、第2の膜15の上面を被覆する無機膜である。第3の膜16は、第2の膜15よりガス透過率が小さいSi−N結合を主成分とするシリコン化合物、例えばシリコン窒化膜であり、水分などの有害ガスが第2の膜15を透過してキャビティ13内に浸入することを防止する。
シリコン窒化膜は緻密な膜であり、そのガス透過率は非常に小さく、例えば厚さ1μm以下の薄膜でもガスの透過は無視することができる。
シリコン窒化膜は膜応力が、例えば〜1.5GPaと大きい。したがって、膜応力により第1の膜14が経時的に変形するのを防止するため、シリコン窒化膜の膜厚は0.3μm以下に設定することが望ましい。またピンポール等の無い膜質を確保するため、シリコン窒化膜の膜厚を0.1μm以上に設定することが望ましい。
更に、第2の膜15の側面15aの全周は、第2の膜15よりガス透過率の小さい絶縁性の第5の膜19で覆われている。この第5の膜19は、例えば第3の膜16と同じ材質の膜である。このため、第2の膜15の側面15aから水分などの有害ガスが膜内に浸入し、膜を伝ってキャビティ13内に浸入することが防止されている。
第4の膜17は、有機膜、例えばエポキシ系樹脂であり、第1乃至第3の膜14、15、16を有するキャビティ構造体の機械的強度を補強し、熱応力によりシリコン窒化膜にクラックが生じることを防止して熱安定性を確保する。
第2の膜15の外側には、機能素子11を外部に電気的に接続するための電極部20が形成されている。電極部20は、配線21と、有機膜23と、バンプ24と、絶縁膜25と、電極パッド26と金属膜27と、により構成されている。
具体的には、配線21の一端部21aは機能素子11に接続され、他端部21bは基板12に沿って第2の膜15の外側に延伸され、電極パッド26を構成している。配線21は、例えばアルミニウムであり、絶縁膜18上に形成されている。
配線21の他端部21bは絶縁膜25で覆われている。この絶縁膜25は、例えば第1の膜14に連続したシリコン酸化膜である。
有機膜23は、第2の膜15と距離Lだけ離間して絶縁膜25上に形成されている。この有機膜23は、例えば第2の膜15と同じ紫外線硬化型樹脂である。有機膜23と絶縁膜25は電極パッド26に対応して開口22を有している。
開口22内の電極パッド26上、開口22の内壁面および開口22周囲の有機膜23上に、UBM(Under Bump Metal)と呼ばれる金属膜27が形成されている。この金属膜27は、例えばニッケル合金と金の積層膜である。バンプ24は、開口22の内部および周囲の金属膜27上にオーバラップして形成されている。
金属膜27は、電極パッド26と例えばハンダボールからなるバンプ24との密着性を高めるために形成されている。すなわち、アルミニウムからなる電極パッド26は、ハンダボールからなるバンプ24との濡れ性が悪く、電極パッド26とハンダボールとを直接接合させることが難しいためである。
機能素子11の第1電極11aに接続された配線(図示せず)も、配線21と同様の構成であり、その説明は省略する。
図1に示す電気部品によれば、貫通孔14aの上面を塞ぐガス透過率の大きい第2の膜15は、塗布型有機膜である。このため、貫通孔14aのサイズ(直径又は開口面積)が大きくても、貫通孔14aを容易且つ確実に封止することができる。
したがって、貫通孔14aのサイズや配置が制約されないため、サイズの大きい貫通孔14aを複数配置することにより、後述する犠牲膜のエッチングを短時間で確実に行うことが可能である。
また、第2の膜15の上に形成されるガス透過率の小さい第3の膜16は、薄いシリコン窒化膜であるため、水分などの有害ガスがキャビティ13内に浸入するのを防止することができる。しかも、第3の膜16は、膜応力が小さいため、第1の膜14がシリコン窒化膜の膜応力により変形するのを防止することが可能である。
更に、伸縮性の大きい第4の膜17により薄いシリコン窒化膜をカバーしているので、キャビティ構造体の機械強度を補強し、熱安定性を確保することが可能である。
また、ガス透過率の大きい第2の膜15の側面15aは、第3の膜16と同じガス透過率の小さい第5の膜19で覆われている。このため、第2の膜15の側面15aから水分などの有害ガスがキャビティ13内に浸入する恐れは少ない。したがって、第2の膜15の側面15aから水分などの有害ガスがキャビティ13内に浸入するのを防止する目的で、第2の膜15と同じ種類の有機膜23を第2の膜15に連続して形成する必要がない。このため、有機膜23にオーバラップした金属膜27のエッジから有機膜23にクラックが生じた場合に、クラックから水分などの有害ガスが浸入し、有機膜23から第2の膜15内を拡散してキャビティ13内に浸入するのを防止することが可能である。
次に、図2乃至図4を用いて、上記電気部品10の製造方法について説明する。
図2(a)に示すように、先ず、基板12の絶縁膜18上にアルミウム膜が形成される。このアルミニウム膜がフォトリソグラフィー法によりパターニングされ、機能素子11の第1電極11aと、ブリッジ状の第2電極11bの一部11cが形成される。
次に、第1電極11aと第2電極11bの一部11cとの上面および側面を含む絶縁膜18上に、後述する犠牲層エッチングの保護膜(図示せず)が形成される。この保護膜は、例えば厚さ200nmのシリコン窒化膜と厚さ8nmのアルミナ膜との積層膜である。
次に、第1電極11aおよび第2電極11bの一部11cを覆い、第2電極11bの脚部に対応する位置に開口を有する第1犠牲膜41が形成される。この第1の犠牲膜41は、例えば厚さ10μm程度のポリイミド膜である。
次に、第1犠牲膜41上にアルミウム膜が形成され、このアルミニウム膜がフォトリソグラフィー法によりパターニングされて、ブリッジ状の第2電極11bが形成される。第2電極11bのサイズは、例えば2μm×1200μm程度である。
次に、図2(b)に示すように、再びポリイミドが塗布され、硬化されて第2犠牲膜42となるポリイミド膜が形成される。このポリイミド膜の上に素子形成部分を覆うように図示せぬレジスト膜が形成される。このレジスト膜をマスクとして、例えばRIE法によりポリイミド膜がエッチングされ、厚さが例えば6μmの第2犠牲膜42が形成される。レジスト膜とポリイミド膜により構成された第2犠牲膜42との選択比は、例えば1.5〜2.0である。これにより、機能素子11の周りが、第1犠牲膜41および第2犠牲膜42で覆われる。この第2犠牲膜42のパターン形成には、感光性材料を適用することも可能である。しかし、この場合、露光プロセスによる硬化、収縮により、パターンエッジが鋭角となり、第2犠牲膜上に形成する絶縁膜に亀裂を誘発する原因となる。このため、上記のようにレジスト膜をマスクとしてパターン形成するほうが望ましい。
次に、図2(c)に示すように、前の処理結果として生じた構造上に、第1の膜14としてのアンドープシリコン酸化膜が、例えばCVD(Chemical vapor Deposition)法により厚さ1μm程度形成される。これにより、第2犠牲膜42の外側は第1の膜14により覆われる。
次に、図2(d)に示すように、第1の膜14上に直径が例えば10μm程度の複数の開口43aを有するレジスト膜43が形成される。このレジスト膜43をマスクとして、例えばRIE(Reactive Ion Etching)法により、第1の膜14に複数の貫通孔14aが形成される。
このとき、レジスト膜43と第1の膜14との選択比を調整することにより、貫通孔14aの形状が、第2犠牲膜42側からレジスト膜43側に向かって次第に径が大きくなることが望ましい。換言すると、貫通孔14aの形状がレジスト膜43側から第2犠牲膜42側に向かって次第に径が小さくなるテーパー形状であることが望ましい。
これは、後述する第1および第2犠牲膜41、42を除去した後に、貫通孔14aの封止特性を向上させるためである。
次に、図3(a)に示すように、レジスト膜43が、例えばアッシャーを用いて剥離された後、貫通孔14aを通して第1および第2犠牲膜41、42がエッチングされる。このエッチングは、例えば酸素(O)とCFの混合ガスを用い、基板温度150℃で15分程度のプラズマ処理により行なわれる。第1および第2犠牲膜41、42の除去は、上記ドライエッチングに限らず、薬液を用いたウェットエッチングを適用することも可能である。
これにより、基板12と、複数の貫通孔14aを有する絶縁性の第1の膜14とにより、機能素子11を収納したキャビティ13が形成される。
次に、図3(b)に示すように、前の処理の結果により生じた構造上に紫外線硬化型樹脂として紫外線硬化型エポキシ樹脂が塗布される。紫外線硬化型エポキシ樹脂の粘度は、約2000〜3000cpである。このため、第1の膜14の膜厚が1μm、貫通孔14aの直径が10μmである場合、第1の膜14上に厚さ10μmのエポキシ樹脂を形成した場合においても、貫通孔14aからキャビティ13内にエポキシ樹脂が浸入することはない。
この後、図3(c)に示すように、感光性材料としての紫外線硬化型エポキシ樹脂にフォトリソグラフィー法を用いて紫外線が短時間照射され、パターニングされる。次いで、温度例えば200〜250℃でキュアすることにより樹脂が硬化され、厚さ10μm程度の第2の膜15が形成される。これにより、貫通孔14aの上面が塞がれ、キャビティ13が封止される。このとき、第2の膜15の側面15aが露出される。
次に、例えばホップレートにより、150℃×30分程度の熱処理が行われ、キャビティ13内の水分が、ガス透過率の大きい第2の膜15を透過させて除去される。これにより、キャビティ13内の雰囲気が、例えば湿度1%以下に調整される。
この後、図4(a)に示すように、第2の膜15上及び側面15a上に第3の膜16が形成される。この第3の膜16は、例えば厚さが0.3μm程度のシリコン窒化膜(Si)であり、例えばプロセスガスとしてSiHとNHを用い、250〜300℃程度の低温プラズマCVD(Chemical Vapor Deposition)法により形成される。これにより、ステップカバレッジの良い第3の膜16が形成される。
このようにして、第2の膜15上のガス透過率の小さい絶縁性の第3の膜16と、第2の膜15の側面を覆うガス透過率の小さい絶縁性の第5の膜19とが同時に形成され、キャビティ13が気密封止される。
次に、図4(b)に示すように、第3の膜16上に、例えば厚さ100μm程度のエポキシ系樹脂が塗布され、キュアされる。これにより、第3の膜16を保護し、伸縮性を有する絶縁性の第4の膜17が形成される。
次に、周知の方法により、電極部20が形成される。例えば、配線21が第1の電極11aと同時に形成され、絶縁膜25は第1の膜14と同時に形成される。有機膜23は第2の膜15と同時に形成され、エッチングにより分離されるとともに、開口22が形成される。金属膜27は、無電解メッキ方により形成される。この後、金属膜27上に食んだバンプ24が形成される。
このようにして、図1に示す機能素子11がキャビティ13内に収納された電気部品10が完成される。
以上説明したように、本実施例の電気部品10において、機能素子11は、第1の膜14と、第1の膜14よりガス透過率の大きい第2の膜15と、第2の膜15よりガス透過率の小さい第3の膜16と、第3の膜16より伸縮性の大きい第4の膜との積層構造により形成されたキャビティ13内に収納されている。
その結果、キャビティ13内の雰囲気の調整が容易で、高い気密性と、堅牢性が得られる。従って信頼性の高い電気部品10を得ることができる。
ここでは、第1の膜14が、シリコン酸化膜(SiO)である場合について説明した。しかし、その他のSi−O結合を有するシリコン化合物、例えばLow−k材(SiO)、シリコン酸窒化膜(SiO)などを用いることも可能である。
また、ガス透過率の高い第2の膜15は、紫外線硬化型エポキシ樹脂である場合について説明した。しかし、これに代えて紫外線硬化型アクリル樹脂を用いることも可能である。また、周知の熱硬化型樹脂、電子ビーム硬化型樹脂は、例えばエポキシアクリレート系樹脂、フタル酸エステル系樹脂などでもよい。
さらに、ガス透過率の小さい第3の膜16は、シリコン窒化膜(Si)である場合について説明した。しかし、その他のSi−N結合を有するシリコン化合物、例えばシリコン酸窒化膜(SiO)などでも構わない。
第3の膜16は、シリコン酸窒化膜を用いる場合、例えばプロセスガスとしてSiHとNHとNOを用いたプラズマCVD法により、250〜300℃程度の低温で形成することができる。
更に、第3の膜16は、シリコン炭化膜(SiC)、アルミニウム酸化膜(Al)、アルミニウム窒化膜(AlN)を適用することも可能である。
第3の膜16としてシリコン炭化膜を用いる場合、例えばプロセスガスとしてSiHとCHを用いたプラズマCVD法により、250〜300℃程度の低温で形成することができる。
第3の膜16をプラズマCVD法により形成する場合について説明したが、スパッタリング法や、真空蒸着法により形成することも可能である。
スパッタリング法や、真空蒸着法は、陰になる部分のステップカバレッジが悪いため、基板12をプラネタリ方式で回転させながら全体的に均一に第3の膜16を形成する必要がある。
スパッタリング法や真空蒸着法は、基板12を過熱する必要がないため、プラズマCVD法より更に低温で第3の膜16を形成できる利点がある。
伸縮性の大きい第4の膜17は、エポキシ系樹脂に限定されるものではなく、ポリイミド系樹脂を用いることも可能である。
第3の膜16と第5の膜19は、同時に形成する場合について説明したが、これらを個別に形成してもよい。
また、第2の膜15の側面15aから浸入する水分などの有害ガスの影響が無視できる場合、第5の膜19は無くても構わない。
キャビティ13内の水分を除去する場合、加熱による方法について説明した。しかし、これに限らず、キャビティ13を乾燥ガスにより低湿度雰囲気に調整された容器内に収納し、分圧差によりキャビティ13内の水分を除去することも可能である。
また、キャビティ13内を排気して、キャビティ13内を真空雰囲気に保持することも可能である。
真空雰囲気であれば、水分以外の有害ガス、例えば酸化性ガスや、腐食性ガスなども除去することができる。このため、電気部品10の使用中に、有害ガスに起因する機能素子11の特性低下、故障が生じることを防止することができる。
また、機能素子11は、静電駆動型のMEMS可変容量キャパシタである場合について説明した。しかし、これに限らず、圧電駆動型のMEMS可変容量キャパシタとすることも可能である。さらにその他のMEMS、例えば下部電極と上部電極とで圧電性薄膜を挟持し、機械的振動を阻害しないように圧電性薄膜の下側に凹部を有する基板に形成された薄膜圧電共振子(FBAR:Film Bulk Acoustic Resonator)とすることも可能である。
また、電極部20のパッド26上に、第1の膜14に連続した絶縁膜25を介して第2の膜15と同じ種類の有機膜23が形成されている場合について説明した。しかし、絶縁膜25を省略することも可能である。
(変形例)
図5、図6は、第1の実施例の変形例を示している。この変形例において、第1の実施例と同一部分には同一符号を付し異なる部分についてのみ説明する。
第1の実施例において、第2の絶縁膜15の上には第3の絶縁膜16が形成されていた。これに対して、変形例において、第2の絶縁膜15と第3の絶縁膜16の間に例えばシリコン酸化膜44が形成されている。このシリコン酸化膜44は、第2の膜15を加工するためのハードマスクとして機能する。
図6(a)(b)(c)は、変形例の製造方法を示している。変形例において、第2の絶縁膜15の形成工程までは、第1の実施例の図2(a)乃至図3(b)と同様である。
図6(a)に示すように、例えば紫外線硬化型エポキシ樹脂により構成された第2の膜15上に、例えば厚さ2μm程度のシリコン酸化膜44が、例えばプラズマCVD法により形成される。次に、シリコン酸化膜44上に、シリコン酸化膜44を加工するためのレジスト膜45が形成される。
次に、図6(b)に示すように、レジスト膜45をマスクとして、例えばRIE法によりシリコン酸化膜44がエッチングされる。この後、シリコン酸化膜44をマスクとしてプラズマ処理により、キャビティ13の外側の第2の膜15がエッチングされ、第2の膜15の側面15aが露出される。
この後、図6(c)に示すように、シリコン酸化膜44上及び第2の膜15の露出された側面15a上に第3の膜16としてのシリコン窒化膜が形成される。このシリコン窒化膜の形成方法は第1の実施例と同様である。この後、第1の実施例と同様にして、第1のシリコン窒化膜の上に第4の膜17、及び電極部20が形成される。
上記変形例によれば、第2の膜15を加工するためのハードマスクとしてのシリコン酸化膜44を形成している。このため、シリコン酸化膜44を用いて第2の膜15を確実に加工することができる。さらに、シリコン酸化膜44を形成することにより、キャビティ13の強度を向上することが可能である。
(第2の実施例)
図7、図8は、第2の実施例を示している。第2の実施例において、第1の実施例と同一部分には同一符号を付し、異なる部分についてのみ説明する。
第1の実施例において、第2の膜15は、第1の膜14の貫通孔14aを含む全面に形成されていた。これに対して、第2の実施例は、第2の膜15を貫通孔14a内にのみ形成する。
すなわち、図8に示すように、第1の膜14の貫通孔14a内にのみ第2の膜15が形成され、第1の膜14と第2の膜15の上に、例えばシリコン窒化膜により構成された第3の膜16が形成される。この第3の膜16の上に例えばエポキシ樹脂により構成された第4の膜17が形成されている。
図7乃至図8を参照して、第2の実施例の製造方法について説明する。
図7(a)に示すように、第1の膜14の貫通孔14aを介して第1、第2の犠牲膜41、42を除去した後、第1の膜14上に第2の膜15が形成される。この第2の膜15は、塗布型有機材料、例えば紫外線硬化型エポキシ樹脂である。第2の膜15は、材料自体の表面張力と貫通孔14a及びキャビティ13内外の圧力差とのバランスによって、キャビティ13内部に入り込むことはない。このため、機能素子11上に貫通孔14aが形成された構造であっても機能素子11上に塗布型有機材料が成膜されることはない。
続いて、図7(b)に示すように、CDE(Chemical Dry Etching)法やRIE法などのドライプロセスを用いて、第2の膜15がエッチングされ、第1の膜14の貫通孔14a内のみに第2の膜15が残存される。このようにして、貫通孔14aが第2の膜15により封止される。
尚、この封止工程において、キャビティ13内部を真空にしたり、不活性ガスを充填したりすることも可能である。
この後、図7(c)に示すように、第1の膜14及び第2の膜15上に第3の膜16が形成される。この第3の膜16は、例えば低温プラズマCVD法によりシリコン窒化膜16が、例えば数μm〜十μmの膜厚で形成される。第3の膜16は、シリコン窒化膜に限定されるものではなく、例えばインク・ジェット法などの手法を用いることにより、アルミニウム窒化膜(AlN)等のセラミック材料を用いることも可能である。このように、第3の膜16により第1の膜14及び第2の膜15を覆うことにより、キャビティ13内への水分やダストの浸入を防止でき、機能素子11への悪影響を防止できる。
必要であれば電極パッドなどの開孔部分を確保するために、第3の膜16をパターニングしてもよい。
この後、図8に示すように、第3の膜16上に、例えば厚さ100μm程度のエポキシ系樹脂が塗布され、キュアされる。これにより、第3の膜16を保護し、伸縮性を有する絶縁性の第4の膜17が形成される。
上記第2の実施例によれば、無機膜により構成された第1の膜14の貫通孔14aのみに塗布型有機材料により構成された第2の膜15が形成されている。すなわち、図9に示すように、シリコン酸化膜やシリコン窒化膜に比べて、熱膨張係数(CTE)が大きく、シリコン酸化膜やシリコン窒化膜に比べて、ヤング率が小さい塗布型有機材料としてのエポキシ樹脂が貫通孔14aのみに形成されている。このため、シリコン酸化膜やシリコン窒化膜とヤング率やCTEが大きく異なるエポキシ樹脂の体積を大幅に低減できるため、プロセス中の熱により、シリコン酸化膜やシリコン窒化膜にクラックが生じたり、これらが剥がれたりすることを防止することができる。したがって、キャビティ13の信頼性を向上することができる。
(変形例)
図10乃至図12は、図1に示す電極部20の変形例を示すものであり、絶縁膜25を有しない場合の構造を示す断面図である。但し、配線21が省略された断面図である。
図10に示す電気部品50の電極部51において、パッド26上に第3の膜16と同じ種類の絶縁膜52が、第3の膜16に連続して形成されている。絶縁膜52はパッド26に達する開口22を有し、この開口22内に金属膜27が形成されている。さらに、金属膜27上にバンプ24が形成されている。
図11に示す電気部品60の電極部61において、パッド26上に第2の膜15と同じ種類の有機膜62が、第4の膜17に接して形成されている。有機膜62はパッド26に達する開口22を有し、この開口22内に金属膜27が形成されている。さらに、金属膜27上にバンプ24が形成されている。
図12に示す電気部品70の電極部71において、パッド26上に第4の膜17と同じ種類の有機膜72が、第4の膜17に連続して形成されている。有機膜72はパッド26に達する開口22を有し、この開口22内に金属膜27が形成されている。さらに、金属膜27上にバンプ24が形成されている。
上記のように、各電極部20、51、61、71において、第2の膜15と同じ種類の有機膜が、第2の膜15に連続して形成されていなければ、電極部の構成は種々変形可能である。
図10乃至図12に示す構成によれば、絶縁膜52、有機膜62、72にそれぞれオーバラップした金属膜27のエッジから、絶縁膜52、有機膜62、72にクラックが生じ、クラックから水分などの有害ガスが浸入した場合においても、水分などの有害ガスが第2の膜15内を拡散してキャビティ13内に浸入することを防止できる。
本発明は、上記第1、第2の実施例及び変形例に限定されるものではなく、発明の要旨を変えない範囲で種々変形実施可能なことは勿論である。
本発明の第1の実施例に係る電気部品を示す断面図。 第1の実施例に係る電気部品の製造工程の要部を順に示す断面図。 第1の実施例に係る電気部品の製造工程の要部を順に示す断面図。 第1の実施例に係る電気部品の製造工程の要部を順に示す断面図。 第1の実施例の変形例に係る電気部品の製造工程の要部を示す断面図。 第1の実施例の変形例に係る電気部品の製造工程の要部を順に示す断面図。 第2の実施例に係る電気部品の製造工程の要部を順に示す断面図。 第2の実施例に係る電気部品の製造工程の要部を示す断面図。 本発明の電気部品に適用される材料の特性を示す図。 本発明の実施例に係る別の電極部を有する電気部品を示す断面図。 本発明の実施例に係る更に別の電極部を有する電気部品を示す断面図。 本発明の実施例に係る更に別の電極部を有する電気部品を示す断面図。
符号の説明
10、50、60、70…電気部品、11…機能素子、11a…第1電極、11b…第2電極、12…基板、13…キャビティ(空洞)、14a…貫通孔、14…第1の膜、15…第2の膜、15a…側面、16…第3の膜、17…第4の膜、18、25、52…絶縁膜、19…第5の膜、20、51、61、71…電極部、21…配線、22、43a…開口、23、62、72…有機膜、24…バンプ、26…パッド、27…金属膜(UBM)、41…第1犠牲膜、42…第2犠牲膜、43、45…レジスト膜、44…シリコン酸化膜。

Claims (11)

  1. 機能素子を有する基板と、
    前記基板とともに前記機能素子を収納する空洞を形成し、複数の貫通孔を有する絶縁性の第1の膜と、
    前記複数の貫通孔の上面を塞いで前記第1の膜上に形成され、前記第1の膜よりガス透過率の大きい絶縁性の第2の膜と、
    少なくとも前記第2の膜上に形成され、前記第2の膜よりガス透過率の小さい絶縁性の第3の膜と、
    前記第3の膜上に形成され、前記第3の膜より伸縮性の大きい絶縁性の第4の膜と、
    を具備することを特徴とする電気部品。
  2. 前記第2の膜の側面が、前記第2の膜よりガス透過率の小さい絶縁性の第5の膜で覆われていることを特徴とする請求項1記載の電気部品。
  3. 前記第5の膜は、前記第3の膜と同一の膜により形成されていることを特徴とする請求項2記載の電気部品。
  4. 一端部が前記機能素子に接続されるとともに、前記基板に沿って前記第2の膜の外側に延伸した配線と、
    前記第2の膜と離間して前記配線の他端側を覆うとともに、前記配線の他端部に開口を有する有機膜と、
    前記開口の周りの前記有機膜にオーバラップして、前記配線の他端部に接続されたバンプと、
    を具備することを特徴とする請求項1乃至3のいずれかに記載の電気部品。
  5. 前記第1の膜は無機膜であり、前記第2の膜は有機膜であり、前記第3の膜は無機膜であり、前記第4の膜は有機膜であることを特徴とする請求項1乃至4のいずれかに記載の電気部品。
  6. 前記第1の膜がSi―O結合を主成分とするシリコン化合物であり、
    前記第2の膜が炭素を主成分とする熱硬化型樹脂、紫外線硬化型樹脂および電子ビーム硬化型樹脂のいずれかであり、
    前記第3の膜がSi−N結合を主成分とするシリコン化合物であり、
    前記第4の膜がエポキシ系樹脂、又はポリイミド系樹脂であることを特徴とする請求項1乃至5のいずれかに記載の電気部品。
  7. 前記第2の膜の外側に、前記機能素子を外部に電気的に接続するための電極が形成されていることを特徴とする請求項1乃至6のいずれかに記載の電気部品。
  8. 前記貫通孔の径は、前記第1の膜の前記第2の膜側から前記空洞側に向かって小さくされていることを特徴とする請求項1乃至7のいずれかに記載の電気部品。
  9. 前記貫通孔は、前記機能素子の上方に位置する第1の膜に形成されていることを特徴とする請求項1乃至8のいずれかに記載の電気部品。
  10. 基板上に機能素子を形成し、
    前記基板と複数の貫通孔を有する絶縁性の第1の膜とにより前記機能素子を収納する空洞を形成し、
    前記複数の貫通孔の上面を塞ぐため、前記第1の膜上に前記第1の膜よりガス透過率の大きい絶縁性の第2の膜を形成し、
    少なくとも前記第2の膜上に前記第2の膜よりガス透過率の小さい絶縁性の第3の膜を形成し、
    前記第3の膜上に前記第3の膜より伸縮性の大きい絶縁性の第4の膜を形成したことを特徴とする電気部品の製造方法。
  11. 前記空洞の形成前に、レジスト膜をマスクとして前記機能素子を覆い前記空洞を形成するための犠牲膜を形成し、
    前記犠牲膜上に、複数の貫通孔を有する絶縁性の第1の膜を形成し、
    前記複数の貫通孔を介して前記犠牲膜を除去し、前記空洞を形成することを特徴とする請求項10記載の電気部品の製造方法。
JP2008282499A 2008-01-25 2008-10-31 電気部品とその製造方法 Expired - Fee Related JP4581011B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2008282499A JP4581011B2 (ja) 2008-01-25 2008-10-31 電気部品とその製造方法
TW098102544A TWI385784B (zh) 2008-01-25 2009-01-22 半導體積體電路內建的電子裝置
KR1020090005991A KR101057905B1 (ko) 2008-01-25 2009-01-23 반도체 집적 회로에 내장되는 전기 디바이스
US12/358,869 US8309858B2 (en) 2008-01-25 2009-01-23 Electrical device including a functional element in a cavity
CN201110253951.6A CN102336392B (zh) 2008-01-25 2009-02-01 构建到半导体集成电路中的电器件
CN2009100032764A CN101492149B (zh) 2008-01-25 2009-02-01 构建到半导体集成电路中的电器件
US13/647,845 US8829359B2 (en) 2008-01-25 2012-10-09 Electrical device including a functional element in a cavity
US14/462,262 US9676608B2 (en) 2008-01-25 2014-08-18 Electrical device including a functional element in a cavity

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008015510 2008-01-25
JP2008282499A JP4581011B2 (ja) 2008-01-25 2008-10-31 電気部品とその製造方法

Publications (3)

Publication Number Publication Date
JP2009196078A JP2009196078A (ja) 2009-09-03
JP2009196078A5 JP2009196078A5 (ja) 2010-05-13
JP4581011B2 true JP4581011B2 (ja) 2010-11-17

Family

ID=40898069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008282499A Expired - Fee Related JP4581011B2 (ja) 2008-01-25 2008-10-31 電気部品とその製造方法

Country Status (5)

Country Link
US (3) US8309858B2 (ja)
JP (1) JP4581011B2 (ja)
KR (1) KR101057905B1 (ja)
CN (2) CN101492149B (ja)
TW (1) TWI385784B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014200857A (ja) * 2013-04-01 2014-10-27 株式会社東芝 Mems装置及びその製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219377A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法
JP2011049303A (ja) * 2009-08-26 2011-03-10 Toshiba Corp 電気部品およびその製造方法
US8569091B2 (en) * 2009-08-27 2013-10-29 International Business Machines Corporation Integrated circuit switches, design structure and methods of fabricating the same
JP2011083881A (ja) * 2009-10-19 2011-04-28 Toshiba Corp Memsデバイスの製造方法、memsデバイス
JP5479227B2 (ja) * 2010-05-28 2014-04-23 株式会社東芝 半導体装置
JP5204171B2 (ja) 2010-08-25 2013-06-05 株式会社東芝 電気部品およびその製造方法
JP5578012B2 (ja) * 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
US8878071B2 (en) * 2011-01-20 2014-11-04 International Business Machines Corporation Integrated device with defined heat flow
JP5760502B2 (ja) * 2011-02-25 2015-08-12 富士通株式会社 電子デバイスとその製造方法
JP2014057125A (ja) * 2012-09-11 2014-03-27 Seiko Epson Corp 電子装置およびその製造方法、並びに発振器
JP2014155980A (ja) 2013-02-15 2014-08-28 Toshiba Corp 電気部品およびその製造方法
JP2014184513A (ja) 2013-03-22 2014-10-02 Toshiba Corp 電気部品およびその製造方法
US9955949B2 (en) * 2013-08-23 2018-05-01 Canon Kabushiki Kaisha Method for manufacturing a capacitive transducer
JP5985451B2 (ja) * 2013-09-06 2016-09-06 株式会社東芝 Memsデバイス
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
JP2015174154A (ja) * 2014-03-13 2015-10-05 株式会社東芝 Memsデバイスおよびその製造方法
JP6314568B2 (ja) * 2014-03-18 2018-04-25 セイコーエプソン株式会社 Memsデバイス及びその製造方法
JP2015223689A (ja) * 2014-05-30 2015-12-14 株式会社東芝 電子部品及びその製造方法
CN105645349B (zh) * 2014-12-04 2017-09-22 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
TWI610406B (zh) * 2015-02-09 2018-01-01 精材科技股份有限公司 晶片封裝體與其製備方法
US10384929B2 (en) * 2016-03-22 2019-08-20 Murata Manufacturing Co., Ltd. Impact element for a sensor device and a manufacturing method
US10574202B2 (en) * 2016-04-01 2020-02-25 Skyworks Filter Solutions Japan Co., Ltd. Electronic package including cavity formed by removal of sacrificial material from within a cap
JP6648637B2 (ja) * 2016-05-24 2020-02-14 Tdk株式会社 電子部品パッケージ
JP6685839B2 (ja) * 2016-05-30 2020-04-22 株式会社東芝 ガス検出装置
CN106744650B (zh) * 2016-12-26 2018-09-04 苏州工业园区纳米产业技术研究院有限公司 Mems释放长度检测结构及其制备方法
WO2018133940A1 (en) * 2017-01-19 2018-07-26 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic element
CN106865489B (zh) * 2017-02-14 2019-01-18 上海华虹宏力半导体制造有限公司 Mems器件的制造方法
JP6990997B2 (ja) * 2017-06-06 2022-01-12 株式会社日立製作所 Memsデバイス
WO2019097573A1 (ja) * 2017-11-14 2019-05-23 三菱電機株式会社 半導体装置およびその製造方法
DE102018118701B3 (de) 2018-08-01 2019-10-17 RF360 Europe GmbH BAW-Resonator mit verbesserter Verbindung der oberen Elektrode
KR102165882B1 (ko) * 2018-12-28 2020-10-14 주식회사 제이피드림 박막 패키지 및 그의 형성방법
JP7591886B2 (ja) * 2020-03-18 2024-11-29 日本航空電子工業株式会社 デバイス
CN111370375A (zh) * 2020-03-23 2020-07-03 苏州晶方半导体科技股份有限公司 封装结构、半导体器件和封装方法
JP2021185593A (ja) * 2020-05-25 2021-12-09 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004314292A (ja) * 2003-03-20 2004-11-11 Robert Bosch Gmbh 制御された雰囲気を有する電気機械的システム及びこのシステムを製造する方法
JP2006088268A (ja) * 2004-09-24 2006-04-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JP2006190804A (ja) * 2005-01-06 2006-07-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
US7145213B1 (en) * 2004-05-24 2006-12-05 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
JP2007524514A (ja) * 2003-02-25 2007-08-30 アイシー メカニクス インコーポレイテッド 空洞を形成する多層キャップを有する微細機械加工組立体
JP2007222956A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Memsデバイスおよびmemsデバイスの製造方法
JP2007222957A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Memsデバイスの製造方法
JP2008188711A (ja) * 2007-02-05 2008-08-21 Oki Electric Ind Co Ltd 半導体装置製造方法
JP2010082797A (ja) * 2007-10-22 2010-04-15 Toshiba Corp マイクロマシン装置及びマイクロマシン装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123033A (ja) 1984-11-20 1986-06-10 Matsushita Electric Ind Co Ltd 保護膜構造体
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板
WO1994014240A1 (en) 1992-12-11 1994-06-23 The Regents Of The University Of California Microelectromechanical signal processors
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
FR2792440B1 (fr) * 1999-04-19 2001-06-08 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire
US7008812B1 (en) 2000-05-30 2006-03-07 Ic Mechanics, Inc. Manufacture of MEMS structures in sealed cavity using dry-release MEMS device encapsulation
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
CN1901181B (zh) * 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
WO2004012942A1 (en) * 2002-08-06 2004-02-12 Ricoh Company, Ltd. Electrostatic actuator formed by a semiconductor manufacturing process
TWI273090B (en) * 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
AU2003286572A1 (en) 2002-10-23 2004-05-13 Rutgers, The State University Of New Jersey Processes for hermetically packaging wafer level microscopic structures
US7492019B2 (en) 2003-03-07 2009-02-17 Ic Mechanics, Inc. Micromachined assembly with a multi-layer cap defining a cavity
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
JP4544880B2 (ja) 2003-09-25 2010-09-15 京セラ株式会社 微小電気機械式装置の封止方法
JP2005207959A (ja) 2004-01-26 2005-08-04 Mitsubishi Electric Corp 薄膜中空構造体
JP4020891B2 (ja) * 2004-06-14 2007-12-12 三洋電機株式会社 素子搭載基板の製造方法
JP4534622B2 (ja) 2004-06-23 2010-09-01 ソニー株式会社 機能素子およびその製造方法、流体吐出ヘッド、並びに印刷装置
CN102306635B (zh) 2004-11-16 2015-09-09 罗姆股份有限公司 半导体装置及半导体装置的制造方法
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
US20070158769A1 (en) 2005-10-14 2007-07-12 Cardiomems, Inc. Integrated CMOS-MEMS technology for wired implantable sensors
JP4988217B2 (ja) 2006-02-03 2012-08-01 株式会社日立製作所 Mems構造体の製造方法
US7781267B2 (en) * 2006-05-19 2010-08-24 International Business Machines Corporation Enclosed nanotube structure and method for forming
JP5016884B2 (ja) * 2006-09-29 2012-09-05 株式会社日立製作所 半導体装置およびその製造方法
JP2010219377A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007524514A (ja) * 2003-02-25 2007-08-30 アイシー メカニクス インコーポレイテッド 空洞を形成する多層キャップを有する微細機械加工組立体
JP2004314292A (ja) * 2003-03-20 2004-11-11 Robert Bosch Gmbh 制御された雰囲気を有する電気機械的システム及びこのシステムを製造する方法
US7145213B1 (en) * 2004-05-24 2006-12-05 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
JP2006088268A (ja) * 2004-09-24 2006-04-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JP2006190804A (ja) * 2005-01-06 2006-07-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JP2007222956A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Memsデバイスおよびmemsデバイスの製造方法
JP2007222957A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Memsデバイスの製造方法
JP2008188711A (ja) * 2007-02-05 2008-08-21 Oki Electric Ind Co Ltd 半導体装置製造方法
JP2010082797A (ja) * 2007-10-22 2010-04-15 Toshiba Corp マイクロマシン装置及びマイクロマシン装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014200857A (ja) * 2013-04-01 2014-10-27 株式会社東芝 Mems装置及びその製造方法

Also Published As

Publication number Publication date
US20140353777A1 (en) 2014-12-04
US9676608B2 (en) 2017-06-13
US20130032386A1 (en) 2013-02-07
CN101492149B (zh) 2011-11-02
TW200945551A (en) 2009-11-01
US20090188709A1 (en) 2009-07-30
CN102336392B (zh) 2015-10-21
KR101057905B1 (ko) 2011-08-19
US8309858B2 (en) 2012-11-13
US8829359B2 (en) 2014-09-09
TWI385784B (zh) 2013-02-11
CN101492149A (zh) 2009-07-29
KR20090082148A (ko) 2009-07-29
CN102336392A (zh) 2012-02-01
JP2009196078A (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
JP4581011B2 (ja) 電気部品とその製造方法
JP5204171B2 (ja) 電気部品およびその製造方法
KR100730854B1 (ko) 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
WO2006106831A1 (ja) 弾性表面波デバイスおよびその製造方法
JP2008153957A (ja) 中空封止素子、その製造方法ならびに中空封止素子を用いた移動通信機器
CN103771332A (zh) 电子装置及其制造方法
CN110855264A (zh) 谐振器封装结构及其制造方法
KR20040002689A (ko) 소자 실장 기판 및 그 제조 방법
JP2014184513A (ja) 電気部品およびその製造方法
JP2008005464A (ja) 弾性表面波装置の製造方法
JP2006324894A (ja) 表面弾性波デバイスおよびその製造方法
JP2015223689A (ja) 電子部品及びその製造方法
JP6688490B2 (ja) 電子デバイス及びその製造方法
JP5104518B2 (ja) 弾性表面波デバイスとその製造方法
JP5460069B2 (ja) 半導体基板と半導体パッケージおよび半導体基板の製造方法
KR101336150B1 (ko) 표면탄성파 소자 및 그 제조방법
KR101455074B1 (ko) 탄성 표면파 소자를 이용한 모듈 제작 방법 및 그 모듈
JP6095308B2 (ja) 半導体装置とその製造方法
CN100525097C (zh) 电子零件和电子零件的制造方法
JP4534794B2 (ja) 電子部品
JP2008124348A (ja) 電子デバイスおよびその製造方法
KR101354977B1 (ko) 중공구조를 갖는 표면 탄성파 소자 및 그 제조방법
JP2008093812A (ja) Mems・半導体複合回路及びmems素子
JP2007149816A (ja) 電子部品及びその製造方法、並びに電子機器
JPS63260053A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100331

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees