JP3998624B2 - パルス幅変調波形生成方法及び装置 - Google Patents

Description

本発明は、三相パルス幅変調波形発生装置に関し、特に、交流電動機等を可変速制御するパルス幅変調（Pulse Width Modulation：以下ＰＷＭと記す）インバータに用いられる三相ＰＷＭ波形発生装置に関する。

従来、３相モータを制御するために図９に示すパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ、以下ＰＷＭと記す。）インバータが用いられる。先ずＡＣ／ＤＣ変換回路３０２により交流電源３０１が所望の直流電圧に変換される。次にパワーモジュール３０３を構成する高電位電源電圧側の上アーム３０４と低電位電源電圧側の下アーム３０５とに含まれる６つのパワートランジスタのスイッチングによりこの直流電圧が３相交流電圧に変換されてモータ３０６のコイルに印加される。

図１０に示すように、三角波キャリア信号がＰＷＭ変調されて生成されたＵ相、Ｖ相及びＷ相のＰＷＭ電圧によりＵ相、Ｖ相及びＷ相の３相交流電圧が復元される。６つのパワートランジスタは、マイクロコンピュータ制御の３相パルス幅変調波形発生装置から出力されるＵ相ＰＷＭ信号、／Ｕ相ＰＷＭ信号、Ｖ相ＰＷＭ信号、／Ｖ相ＰＷＭ信号、Ｗ相ＰＷＭ信号及び／Ｗ相ＰＷＭ信号により駆動される。

図１１に示すように、Uと／U、Vと／V、Wと／Wの関係は相補的(一方がONの時、もう一方はOFF)である必要がある。即ち、／Ｕ相ＰＷＭ信号はＵ相ＰＷＭ信号の相補信号であり、／Ｖ相ＰＷＭ信号はＶ相ＰＷＭ信号の相補信号であり、／Ｗ相ＰＷＭ信号はＷ相ＰＷＭ信号の相補信号である。Ｕ相、Ｖ相及びＷ相のそれぞれについて、上下アームにおいて対応する２つのパワートランジスタが相補的にオンオフしてプッシュプル動作を行う。また、図１２に示すようにU、V、Wの関係は、それぞれ位相が電気角１２０度ずれている必要がある。

６つのパワートランジスタによる上アーム３０４と下アーム３０５とが同時にオンすると短絡による過電流が流れるので、これを回避するためにＵ相、Ｖ相及びＷ相のそれぞれについて、Ｕ相ＰＷＭ信号及び／Ｕ相ＰＷＭ信号、Ｖ相ＰＷＭ信号及び／Ｖ相ＰＷＭ信号、Ｗ相ＰＷＭ信号及び／Ｗ相ＰＷＭ信号の各出力波形のオンオフ間、オフオン間に短絡防止時間いわゆるデッドタイムを設ける必要がある。例えば特許文献１には、上アームと下アームとのオンオフ間、オフオン間に遅延回路に設定したデッドタイムを有するＰＷＭ波形を生成する技術が記載されている。

その構成を図１３に示す。アップダウンカウンタ４０１をカウントクロック４０４で動作させる。そして、書き替え可能な比較用レジスタ４０２の値とアップダウンカウンタ４０１の値とが一致すると、比較器４０３から一致検出信号４０８が出力されて遅延回路４０５に入力され、遅延回路４０５が短絡防止用のデッドタイムのカウント動作を開始する。

また、出力極性制御回路４１３からＰＷＭ信号の出力極性切り替え時に制御信号４１５が出力されて遅延回路４０５に入力され、遅延回路４０５がデッドタイムのカウント動作を開始する。デッドタイムのカウント動作が終了すると遅延回路４０５から遅延信号４１０が出力される。

波形生成部４０６にアップダウンカウンタ４０１からアップカウントとダウンカウントとのカウント方向を示すカウント方向信号４０９と、一致検出信号４０８と、遅延信号４１０と、出力極性制御回路４１３からのＰＷＭ信号の出力極性を示す制御信号４１４と、が入力される。波形生成部４０６から出力停止信号４０７により制御されるトライステートバッファを介してＵ相ＰＷＭ信号４１１と／Ｕ相ＰＷＭ信号４１２とが出力される。

Ｕ相ＰＷＭ信号４１１は、正極性時はアップカウント時の一致検出信号４０８により論理１レベルを出力し、ダウンカウント時の一致検出信号４０８による遅延信号４１０により論理０レベルを出力する。逆極性時は、アップカウント時の一致信号４０８による遅延信号４１０により論理０レベルを出力し、ダウンカウント時の一致検出信号４０８により論理１レベルを出力する。また、正極性時から逆極性時へ切り替わった時の制御信号４１５により論理１レベルを出力し、逆極性時から正極性時へ切り替わった時の制御信号４１５による遅延信号４１０により論理０レベルを出力する。

／Ｕ相ＰＷＭ信号４１２は、正極性時はアップカウント時の一致検出信号４０８による遅延信号４１０により論理０レベルを出力し、ダウンカウント時の一致検出信号４０８により論理１レベルを出力する。逆極性時は、アップカウント時の一致検出信号４０８により論理１レベルを出力し、ダウンカウント時の一致検出信号４０８による遅延信号４１０により論理０レベルを出力する。また、正極性時から逆極性時へ切り替わった時の制御信号４１５による遅延信号４１０により論理０レベルを出力し、逆極性時から正極性時へ切り替わった時の制御信号４１５により論理１レベルを出力する。

以上の構成により、上アームのパワートランジスタと下アームのパワートランジスタとが同時にオンしないように短絡防止用のデッドタイムを確保することができる。なお、Ｖ相及び／Ｖ相のＰＷＭ信号生成、Ｗ相及び／Ｗ相のＰＷＭ信号生成についても同様であり説明を省略するが、アップダウンカウンタ４０１は３相共用である。
特開平１０−１１２９８２号公報（図１）

ところで、上アームのパワートランジスタと下アームのパワートランジスタとでは駆動能力即ちスイッチング時間が異なるため、上アームのパワートランジスタと下アームのパワートランジスタとが両方オフする時間を減らして最適な相補スイッチング動作を行うためには、上アームのデッドタイムと下アームのデッドタイムとを個別に設定する必要がある。

しかし、図１３に示す従来例の３相パルス幅変調波形発生装置ではデッドタイム値を任意に設定できるようになっているが、デッドタイム値を決定する遅延回路を１つしか備えておらず上アームと下アームとで同じ遅延回路を用いる構成となっており、また上アームと下アームとで個別にデッドタイム値を設定可能な制御構成にもなっていないため、上アームと下アームとのデッドタイム値は同じとなる。

したがって、上アームと下アームとのうちスイッチング時間が長い方に合わせて上アームと下アームとの共通のデッドタイムを設定しなければならず、上アームのパワートランジスタと下アームのパワートランジスタとが両方オフする時間が増大し、最適な相補スイッチング動作を行うことができないという問題があった。

近年では、ＥＰＳ （Ｅｌｅｃｔｒｉｃ Ｐｏｗｅｒ Ｓｔｅｅｒｉｎｇ Ｓｙｓｔｅｍ）やＨＥＶ（Ｈｙｂｒｉｄ Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）のインバータ制御において、デッドタイムの上アーム、下アームを個別に設定することだけではなく、更に、ＰＷＭデューティ（搬送波１周期内のＰＷＭの出力幅）を０％出力から１００％出力までリニアに制御することについても、同時に満足するよう要求されている。

図１４（ａ）に要求されている出力信号を示す。また、図１４（ｂ）に従来技術で実現可能な出力を示す。図１４（ａ）の点線で囲んだ箇所のように、／Ｕ相にはデッドタイム設定以下のＰＷＭ信号出力、或いは０％のＰＷＭ信号出力が要求されている。しかし、従来技術では、図１４（ｂ）の点線で囲んだ箇所のように、デッドタイム設定幅のＰＷＭ信号が出力されるか、或いは急激に１００％の出力がなされる。

このように、従来の技術ではデッドタイム設定幅〜１００％出力、０％出力の範囲における制御ができなかった。そのため、図１５（ａ）のような理想的なインバータ制御を行うことができず、図１５（ｂ）のようなインバータ制御となって制御不可能な範囲が発生し、その結果、ＰＷＭデューティを０％出力から１００％出力までリニアに制御することができなかった。

本発明はかかる問題点に鑑みてなされたものであり、本発明が解決しようとする課題は、上アームと下アームについて個別にデッドタイム値を設定可能であって、かつ、ＰＷＭデューティを０％出力から１００％出力までリニアに制御可能な３相パルス幅変調波形発生装置を提供することである。

上述の課題を解決するため、本発明は次のようなパルス幅変調波形生成方法及び装置を提供する。

即ち、本発明は、第１及び第２の端子の各々にパルス幅変調波形を生成する方法において、波形の搬送波周期、第１のデットタイム値、及び、第２のデットタイム値を定める段階１と、搬送波周期、第１のデットタイム値及び第２のデットタイム値に応じて、アップダウンカウンタ甲およびアップダウンカウンタ乙にてカウントする範囲を定める段階２と、アップダウンカウンタ甲を使用して、搬送波周期でアップカウント及びダウンカウントを行なう段階３と、アップダウンカウンタ乙を使用して、アップダウンカウンタ甲のアップカウントに対して、第１のデットタイム値に対応したカウント数分シフトしたアップカウントを行なうとともに、アップダウンカウンタ甲のダウンカウントに対して、第２のデットタイム値に対応したカウント数分シフトしたダウンカウントを行なう段階４と、比較器甲を使用して、搬送波周期に応じて定められた値と、アップダウンカウンタ甲のカウント値甲とを、比較する段階５と、比較器乙を使用して、搬送波周期に応じて定められた値と、アップダウンカウンタ乙のカウント値乙とを、比較する段階６と、アップダウンカウンタ甲及びアップダウンカウンタ乙のアップカウント中における比較器甲と比較器乙の出力で決定される第１のデットタイム値、及び、アップダウンカウンタ甲及びアップダウンカウンタ乙のダウンカウント中における比較器甲と比較器乙の出力で決定される第２のデットタイム値を有するパルス幅変調波形を生成する段階７とを含むことを特徴とするパルス幅変調波形生成方法を提供する。

アップダウンカウンタ甲のアップカウントとダウンカウントの切り替わるタイミングで当該アップダウンカウンタ甲のカウント値甲を、アップダウンカウンタ乙にロードする段階を含むこととしてもよい。この場合、アップダウンカウンタ甲は、第１のデッドタイム値の１／２を下限値甲とし、第１のデッドタイム値の１／２及び搬送波周期の１／２の和を上限値甲とする範囲でカウントし、アップダウンカウンタ乙は、ゼロを下限値乙とし、第１のデッドタイム値の１／２、第２のデッドタイム値の１／２及び搬送波周期の１／２の和を上限値乙とする範囲でカウントし、カウント値甲が上限値甲及び下限値甲のいずれであるとき、当該カウント値甲をアップダウンカウンタ乙にロードすることとしてもよい。

また、本発明は、第１及び第２の端子の各々にパルス幅変調波形を生成する方法において、波形の搬送波周期、第１のデットタイム値、及び、第２のデットタイム値を定める段階１と、搬送波周期、第１のデットタイム値及び第２のデットタイム値に応じて、アップダウンカウンタ甲、アップダウンカウンタ乙、及びアップダウンカウンタ丙にてカウントする範囲を定める段階２と、アップダウンカウンタ甲を使用して、搬送波周期でアップカウント及びダウンカウントを行なう段階３と、アップダウンカウンタ乙を使用して、アップダウンカウンタ甲のアップカウントに対して、第１のデットタイム値に対応したカウント数分シフトしたアップカウントを行なう段階４と、アップダウンカウンタ丙を使用して、アップダウンカウンタ甲のダウンカウントに対して、第２のデットタイム値に対応したカウント数分シフトしたダウンカウントを行なう段階５と、比較器乙を使用して、搬送波周期に応じて定められた値と、アップダウンカウンタ乙のカウント値乙とを、比較する段階６と、比較器丙を使用して、搬送波周期に応じて定められた値と、アップダウンカウンタ丙のカウント値丙とを、比較する段階７と、アップダウンカウンタ乙のアップカウント中における比較器乙の出力で決定される第１のデットタイム値、及び、アップダウンカウンタ丙のダウンカウント中における比較器丙の出力で決定される第２のデットタイム値を有するパルス幅変調波形を生成する段階８とを含むことを特徴とするパルス幅変調波形生成方法を提供する。この場合、アップダウンカウンタ甲は、第１のデッドタイム値の１／２を下限値甲とし、下限値甲及び搬送波周期の１／２を上限値甲とする範囲でカウントし、アップダウンカウンタ乙は、ゼロを下限値乙とし、搬送波周期の１／２を上限値乙とする範囲でカウントし、アップダウンカウンタ丙は、下限値甲と第２のデットタイム値の１／２との和を下限値丙とし、上限値甲と第２のデットタイム値の１／２との和を上限値丙とする範囲でカウントすることとしてもよい。

また、本発明は、第１及び第２の端子の各々にパルス幅変調波形を生成する装置において、予め定められた搬送波周期でアップカウント及びダウンカウントを行なうアップダウンカウンタ甲と、アップダウンカウンタ甲のアップカウントに対して、第１のデッドタイム値に対応したカウント数分シフトしたアップカウントを行なうとともに、アップダウンカウンタ甲のダウンカウントに対して、第２のデッドタイム値に対応したカウント数分シフトしたダウンカウントを行なうアップダウンカウンタ乙と、搬送波周期に応じて定められた値と、アップダウンカウンタ甲のカウント値甲とを比較する比較器甲と、搬送波周期に応じて定められた値と、アップダウンカウンタ乙のカウント値乙とを比較する比較器乙と、アップダウンカウンタ甲及びアップダウンカウンタ乙のアップカウント中における比較器甲と比較器乙の出力で決定される第１のデットタイム値、及び、アップダウンカウンタ甲及びアップダウンカウンタ乙のダウンカウント中における比較器甲と比較器乙の出力で決定される第２のデットタイム値を有するパルス幅変調波形を生成する波形生成手段とを備えることを特徴とするパルス幅変調波形生成装置を提供する。

アップダウンカウンタ乙は、アップダウンカウンタ甲のアップカウントとダウンカウントの切り替わるタイミングで当該アップカウンタ甲のカウント値甲をロードすることとしてもよい。この場合、アップダウンカウンタ甲は、第１のデッドタイム値の１／２を下限値甲とし、第１のデッドタイム値の１／２及び搬送波周期の１／２の和を上限値甲とする範囲でカウントし、アップダウンカウンタ乙は、ゼロを下限値乙とし、第１のデッドタイム値の１／２、第２のデッドタイム値の１／２及び搬送波周期の１／２の和を上限値乙とする範囲でカウントし、アップダウンカウンタ乙は、カウント値甲が上限値甲及び下限値甲のいずれであるとき、当該カウント値甲をロードすることとしてもよい。

また、本発明は、第１及び第２の端子の各々にパルス幅変調波形を生成する装置において、予め定められた搬送波周期でアップカウント及びダウンカウントを行なうアップダウンカウンタ甲と、アップダウンカウンタ甲のアップカウントに対して、第１のデットタイム値に対応したカウント数分シフトしたアップカウントを行なうアップダウンカウンタ乙と、アップダウンカウンタ甲のダウンカウントに対して、第２のデットタイム値に対応したカウント数分シフトしたダウンカウントを行なうアップダウンカウンタ丙と、搬送波周期に応じて定められた値と、アップダウンカウンタ乙のカウント値乙とを比較する比較器乙と、搬送波周期に応じて定められた値と、アップダウンカウンタ丙のカウント値丙とを比較する比較器丙と、アップダウンカウンタ乙のアップカウント中における比較器乙の出力で決定される第１のデットタイム値、及び、アップダウンカウンタ丙のダウンカウント中における比較器丙の出力で決定される第２のデットタイム値を有するパルス幅変調波形を生成する波形生成手段とを備えることを特徴とするパルス幅変調波形生成装置を提供する。この場合、アップダウンカウンタ甲は、第１のデッドタイム値の１／２を下限値甲とし、下限値甲及び搬送波周期の１／２を上限値甲とする範囲でカウントし、アップダウンカウンタ乙は、ゼロを下限値乙とし、搬送波周期の１／２を上限値乙とする範囲でカウントし、アップダウンカウンタ丙は、下限値甲と第２のデットタイム値の１／２との和を下限値丙とし、上限値乙と第２のデットタイム値の１／２との和を上限値丙とする範囲でカウントすることとしてもよい。

更に、本発明は、上述のパルス幅変調波形生成装置を備える多相交流パルス幅変調波形生成装置や、こうした多相交流パルス幅変調波形生成装置を備える多相交流電動機を提供する。

本発明によれば、上アームと下アームのデッドタイム値を個別に設定可能にすることができる。また、同時に、ＰＷＭデューティの０％出力〜１００％出力まで制御することができる。

これにより、パワーモジュールのスイッチング能力に合わせたデッドタイム時間の適正な設定が可能となり、効率的なパワーモジュールのＯＮ時間の制御が可能となる。また図１５（ａ）に示すように、ＰＷＭで制御する擬似的な正弦波を理想となる正弦波に近づけることができる。これにより、パワーモジュールのＯＦＦ時間（無駄な時間＝ドライブ出来てない時間）が短縮され、トータルトルクが向上し、省エネ効果を得ることができる。従って、本発明は家電製品を含む全ての分野に有効である。

更に、デッドタイム時においてモータは慣性で回転する為、デッドタイム期間が小さいほど、三相交流波形は滑らかなＳｉｎ波となる。本発明によればデッドタイム時間を最小限に抑えることができるので、モータの振動が減少し、騒音が防止される。また、騒音発生により生じるエネルギーのロスを抑制することができる。

更に、動作開始前に１回デッドタイム値を設定することにより、自動でデッドタイムをもったＰＷＭ波形を実現することができる。これにより、ソフトウェアの処理負担が軽減されるので、特に、ＣＰＵの処理時間が遅いマイクロコンピュータにおいては、他のソフトウェア処理に対する影響を抑制することができる。

従来技術では、比較用レジスタの値が（１）から（０）に変化する際に、／Ｕ相の出力が、（遅延回路２０５に設定されたデッドタイム値）から（０）に急激に変化する。これを回避するため、図１（ｂ）に示すように、アップダウンカウンタの動作に対して、遅延回路の１／２のオフセットを加えて動作させ、比較用レジスタに設定可能な範囲を拡張する。オフセットを加えた範囲に関しては、別のアップダウンカウントを動作させてデューティ制御を行う。

このように、アップダウンカウンタにオフセットを追加すること、及び、制御できなかった範囲に対して別のアップダウンカウンタを追加して、追加したアップダウンカウンタと比較用レジスタの一致信号を発生させることにより、本発明では、従来技術では制御不可能なデューティ範囲におけるＰＷＭ制御を可能とする。

本発明により、上アーム、下アームのそれぞれに対して個別にデッドタイムを設定することが可能となり、更に、０％出力から１００％出力まで、ＰＷＭデューティをリニアに設定することが可能となる。

本発明の実施例１である三相ＰＷＭ波形発生装置１００について図２を参照して説明する。三相ＰＷＭ波形発生装置１００は、アップダウンカウンタ１、比較用レジスタ２、比較器３、正相用遅延回路５、波形生成部６、出力極性制御回路１３、逆相用遅延回路１６、選択回路１８、アップダウンカウンタ２０、比較器２１及び判別回路２５からなる。

アップダウンカウンタ１は、カウントクロック４にて動作して、（正相用遅延回路５の設定値／２）〜（搬送波周期／２＋正相用遅延回路５の設定値／２）の範囲で図３のようなアップダウンカウント動作を行う。アップダウンカウンタ１は搬送波周期毎に上向きに凸の三角波と下向きに凸の三角波を繰り返して出力する。上下どちらの向きに凸であるかは制御信号１４が示すＰＷＭ信号の出力極性によって決まり、具体的には制御信号１４及び１５のいずれか或いは両方を参照して決定する。また、アップダウンカウンタ１はカウントの方向を示すカウント方向信号９を波形生成部６及び判別回路２５に対して出力する。アップカウント時、即ち、カウント範囲の下限値（正相用遅延回路５の設定値／２）からカウント範囲の上限値（搬送波周期／２＋正相用遅延回路５の設定値／２）にカウントが上昇する間は、カウント方向信号９はゼロである。逆に、ダウンカウント時、即ち、上限値から下限値にカウントが降下する間は、カウント方向信号９は１である。

比較用レジスタ２は書き替え可能なレジスタであり、ＰＷＭ波形のデューティ幅を格納する。

比較器３はアップダウンカウンタ１と比較用レジスタ２の値を比較する。両者が一致する場合、比較器３は、正相用遅延回路５、波形生成部６及び逆相用遅延回路１６に対し、一致検出信号８を出力する。

正相用遅延回路５は次の２つの条件、開始条件１及び２のいずれかを満足するときカウント動作を開始する。

(開始条件１)：カウント方向信号９が”0”の場合、一致検出信号８が入力したタイミングでカウント動作を開始する。

(開始条件２)：制御信号１４が”1”→”0”に変化し、制御信号１５が入力したタイミングでカウント動作を開始する。

いずれの場合も、設定された上アームのデッドタイム値にカウントが達すると、選択回路１８に対して遅延信号１０を出力する。

波形生成部６は、一致検出信号８、カウント方向信号９、制御信号１４、制御信号１５、遅延信号１９、一致検出信号２２及びカウント方向信号２３の入力に応じて、U相１１及び／U相１２を主力する。波形生成部６の制御論理を表１及び表２に示す。波形生成部６は原則としては表１の制御論理に従って動作し、カウント方向信号９及び２３に応じてＵ相１１及び／Ｕ相１２の出力を決定するが、ＰＷＭ信号の出力極性が変化するタイミング、即ち、制御信号１４が正極性（１）から逆極性（０）に変化するタイミング、及びその逆方向に変化するタイミングでは、表２の制御論理に従って動作する。

出力極性制御回路１３は、ＰＷＭ信号の出力極性を示す制御信号１４と、出力極性切り替えタイミングを示す制御信号１５とを出力する。制御信号１４、１５は、波形生成部６、選択回路１８、アップダウンカウンタ１、アップダウンカウンタ２０に対して出力される。制御信号１５はＰＷＭ信号の出力極性が変化するタイミングで出力され、正相用遅延回路５、逆相用遅延回路１６、アップダウンカウンタ１、アップダウンカウンタ２０の動作を制御する。

逆相用遅延回路１６は次の２条件、開始条件１及び２のいずれかを満足するときカウント動作を開始する。

(開始条件１)：カウント方向信号９が”1”の場合、一致検出信号８が入力したタイミングでカウント動作を開始する。

(開始条件２)：制御信号１４が”0”→”1”に変化し、制御信号１５が入力したタイミングでカウント動作を開始する。

いずれの場合も、設定された下アームのデッドタイム値にカウントが達すると、選択回路１８に対して遅延信号１７を出力する。

選択回路１８は、制御信号１４及び判別信号２４に応じて、遅延信号１０及び１７のいずれか一方を選択して、遅延信号１９として波形生成部６に対して出力する。制御信号１４及び判別信号２４の値と、遅延信号１９として選択する信号との対応関係を表３に示す。

アップダウンカウンタ２０は、カウントクロック４にて動作して、０〜（搬送波周期／２＋正相用遅延回路５の設定値／２＋逆相遅延回路１６の設定値／２）の範囲で動作する。その際、アップダウンカウンタ２０は図４に示すようなアップダウンカウント動作を行う。即ち、アップダウンカウンタ１のアップからダウンへの切り替えタイミング、及び、ダウンからアップへの切り替えタイミングにおいて、アップダウンカウンタ２０はアップダウンカウンタ１の値をロードする。

これにより、アップダウンカウンタ１のアップからダウンへの切り替えタイミングにおいて、（搬送波周期／２＋正相用遅延回路５の設定値／２）の値がアップダウンカウンタ２０にロードされる。また、ダウンからアップへの切り替えタイミングにおいて、（正相用遅延回路５の設定値／２）の値がアップダウンカウンタ２０にロードされる。

また、アップダウンカウンタ２０はカウント方向信号２３を出力する。カウント方向信号２３は、アップダウンカウンタ２０のダウンカウント時、即ち、下限値０から上限値（搬送波周期／２＋正相用遅延回路５の設定値／２＋逆相遅延回路１６の設定値／２）にカウント値が上昇する間は”１”をとる。逆に、アップカウント時、即ち、上限値から下限値にカウント値が降下する間は”０”をとる。

比較器２１は、アップダウンカウンタ２０と比較用レジスタ２の値を比較する回路である。両者の値が一致した場合に一致検出信号２２を出力する。

判別回路２５はアップダウンカウンタ１のカウント値に応じて判別信号２４を出力する。判別信号は遅延信号１０と遅延信号１７の選択を制御する信号であり、次の（ａ）〜（ｄ）に従って図５に示すように出力される。

（ａ）アップダウンカウンタ１がアップカウント時（カウント方向信号９＝０）であって、かつ、そのカウント値が（正相用遅延回路５の設定値／２＋逆相遅延回路１６の設定値／２）と一致するとき、判別信号２４をクリア（１→０）する。

（ｂ）アップダウンカウンタ１がダウンカウント時（カウント方向信号９＝１）であって、かつ、そのカウント値が（搬送波周期／２）と一致するとき、判別信号２４をセット（０→１）する。

（ｃ）制御信号１４が示す出力極性が正極性（１）から逆極性（０）に変化したとき、判別信号２４をクリア（１→０）する。

（ｄ）制御信号１４が示す出力極性が逆極性（０）から正極性（１）に変化したとき、判別信号２４をセット（０→１）する。

このような構成を有する三相ＰＷＭ波形発生装置１００の出力制御図は、図６のようになる。このような出力制御によれば、上アーム、下アームに異なるデッドタイムを設定することが可能であり、かつ、０−１００％の範囲でリニアにＰＷＭ出力を制御することができる。尚、ここではU相及び／U相を出力するものとして説明したが、Ｖ相及び／Ｖ相を出力する場合、並びに、Ｗ相及び／Ｗ相を出力する場合も同様である。

本発明の実施例２である三相ＰＷＭ波形発生装置２００について図７を参照して説明する。三相ＰＷＭ波形発生装置２００は、周期レジスタ３１、デッドタイムレジスタ３２、３３、アップダウンカウンタ３４、３５、３６、カウンタ制御回路３７、デューティレジスタ３８、比較器３９、４０、波形生成部４１からなる。

周期レジスタ３１には、搬送波周期／２の値を設定する。

デッドタイムレジスタ３２（またはデッドタイムレジスタ０とも記す）に、正相ＯＦＦから逆相ＯＮに切り替える際のデッドタイム（ｄ０）を設定する。

デッドタイムレジスタ３３（またはデッドタイムレジスタ１とも記す）に逆相ＯＦＦから正相ＯＮに切り替える際のデッドタイム（ｄ１）を設定する。

アップダウンカウンタ３４（またはカウンタ０とも記す）は基本カウンタであり、搬送波の周期を計測する。カウンタ０は、ｄ０／２を初期値としてアップカウントを行い、（搬送波周期／２＋ｄ０／２）と一致した時点でダウンカウントに切り替わる。その後、ｄ０／２と一致した時点でアップカウントに切り替わり、この動作を繰り返す。

アップダウンカウンタ３５（またはカウンタ１とも記す）は、アップダウンカウンタ３４に対して、デットタイムレジスタ３２に設定したデットタイム値（ｄ０）相当の時間差を有するカウンタである。カウンタ１は０の値を初期値として設定されアップカウントを行い、周期レジスタの設定値（搬送波周期／２）と一致した時点でダウンカウントに切り替わる。その後、０と一致した時点でアップカウントに切り替わり、この動作を繰り返す。カウンタ１は比較器３９に対してカウント値を出力する。また、カウンタ１は波形生成部４１に対して自身のカウント動作の上昇・降下の別を示すカウンタ１方向信号４２を出力する。

アップダウンカウンタ３６（またはカウンタ２とも記す）は、アップダウンカウンタ３４に対して、デットタイムレジスタ３３に設定したデットタイム値（ｄ１）相当の時間差を有するカウンタである。カウンタ２は（ｄ０／２＋ｄ１／２）の値を初期値として設定され、アップカウントを行い、（搬送波周期／２＋ｄ０／２＋ｄ１／２）と一致した時点でタウンカウントに切り替わる。その後、（ｄ０／２＋ｄ１／２）に一致した時点でアップカウントに切り替わり、この動作を繰り返す。カウンタ２は比較器４０に対してカウント値を出力する。また、カウンタ２は波形生成部４１に対して自身のカウント動作の上昇・降下の別を示すカウンタ２方向信号４３を出力する。

カウンタ制御回路３７は、周期レジスタ３１、デッドタイムレジスタ３２及び３３を参照して、アップダウンカウンタ３４、３５及び３６のそれぞれに対して初期値を設定する。また、アップダウンカウンタ３４を基準としてアップダウンカウンタ３５及び３６にカウント動作をさせる。

デューティレジスタ３８はデューティ幅を格納する。

比較器３９は、デューティレジスタ３８に設定されたデューティ幅とアップダウンカウンタ３５のカウント値４２とを比較し、両者が一致するとき、波形生成部４１に対して一致信号４４を出力する。

比較器４０は、デューティレジスタ３８に設定されたデューティ幅とアップダウンカウンタ３６のカウント値４３とを比較し、両者が一致するとき、波形生成部４１に対して一致信号４５を出力する。

波形生成部４１は、カウンタ１方向信号４２、カウンタ２方向信号４３、一致信号４４及び４５に応じてＵ相４６及び／Ｕ相４７を出力する。Ｕ相のＰＷＭ波形は、カウンタ１がアップカウント時にデューティレジスタ３８と一致すると“１”を出力し、ダウンカウント時にデューティレジスタ３８と一致すると“０”を出力する。また、／Ｕ相のＰＷＭ波形は、カウンタ２がアップカウント時にデューティレジスタ３８と一致すると“０”を出力し、ダウンカウント時にデューティレジスタ３８と一致すると“１”を出力する。

上述の三相ＰＷＭ波形生成装置２００は図８に示すようにＵ相４６及び／Ｕ相４７を出力する。Ｖ相と／Ｖ相のＰＷＭ信号生成、Ｗ相と／Ｗ相のＰＷＭ信号生成も同様であり、説明を省略する。

以上、本発明を実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、当業者の通常の知識の範囲内でその変更や改良が可能であることは勿論である。

本発明によるデューティ設定範囲の拡張を説明するための図である。 本発明の実施例１である三相ＰＷＭ波形発生装置１００について説明するための機能ブロック図である。 アップダウンカウンタ１の動作を説明するための図である。 アップダウンカウンタ２０の動作を説明するための図である。 判別回路２５の動作を説明するための図である。 三相ＰＷＭ波形発生装置１００の動作について説明するための図である。 本発明の実施例２である三相ＰＷＭ波形発生装置２００について説明するための機能ブロック図である。 三相ＰＷＭ波形発生装置２００の動作について説明するための図である。 三相モータ３０６を駆動するためのＰＷＭインバータの機能ブロック図である。 三角波キャリア信号がＰＷＭ変調されて生成されたＵ相、Ｖ相及びＷ相のＰＷＭ電圧と、ＰＷＭ電圧から復元されたＵ相、Ｖ相及びＷ相の３相交流電圧を示すグラフである。 U相と／U相、V相と／V相、W相と／W相の間の相補的な関係について説明するための図である。 U相、V相、W相の間における位相のずれについて説明するための図である。 従来のＰＷＭ波形生成装置の機能ブロック図である。 （ａ）はＰＷＭ波形生成装置に求められている出力信号の波形を説明するための図である。（ｂ）は従来のＰＷＭ波形生成装置が出力する信号波形を説明するための図である。 （ａ）はＰＷＭ波形生成装置に求められている信号の出力範囲を説明するための図である。（ｂ）は従来のＰＷＭ波形生成装置の信号の出力範囲を説明するための図である。

符号の説明

１、２０ アップダウンカウンタ
２ 比較用レジスタ
３、２１ 比較器
５ 正相用遅延回路
６ 波形生成部
１３ 出力極性制御回路
１６ 逆相用遅延回路
１８ 選択回路
２５ 判別回路
１００、２００ 三相ＰＷＭ波形発生装置

Claims (12)

1. 第１及び第２の端子の各々にパルス幅変調波形を生成する方法において、
   前記波形の搬送波周期、第１のデットタイム値、及び、第２のデットタイム値を定める段階１と、
   前記搬送波周期、前記第１のデットタイム値及び前記第２のデットタイム値に応じて、アップダウンカウンタ甲およびアップダウンカウンタ乙にてカウントする範囲を定める段階２と、
   前記アップダウンカウンタ甲を使用して、前記搬送波周期でアップカウント及びダウンカウントを行なう段階３と、
   前記アップダウンカウンタ乙を使用して、前記アップダウンカウンタ甲のアップカウントに対して、前記第１のデットタイム値に対応したカウント数分シフトしたアップカウントを行なうとともに、前記アップダウンカウンタ甲のダウンカウントに対して、前記第２のデットタイム値に対応したカウント数分シフトしたダウンカウントを行なう段階４と、
   比較器甲を使用して、前記搬送波周期に応じて定められた値と、前記アップダウンカウンタ甲のカウント値甲とを、比較する段階５と、
   比較器乙を使用して、前記搬送波周期に応じて定められた値と、前記アップダウンカウンタ乙のカウント値乙とを、比較する段階６と、
   前記アップダウンカウンタ甲及び前記アップダウンカウンタ乙のアップカウント中における前記比較器甲と前記比較器乙の出力で決定される前記第１のデットタイム値、及び、前記アップダウンカウンタ甲及び前記アップダウンカウンタ乙のダウンカウント中における前記比較器甲と前記比較器乙の出力で決定される前記第２のデットタイム値を有するパルス幅変調波形を生成する段階７と
   を含むことを特徴とするパルス幅変調波形生成方法。
2. 請求項１に記載のパルス幅変調波形生成方法において、
   前記アップダウンカウンタ甲のアップカウントとダウンカウントの切り替わるタイミングで当該アップダウンカウンタ甲のカウント値甲を、前記アップダウンカウンタ乙にロードする段階を含む
   ことを特徴とするパルス幅変調波形生成方法。
3. 請求項２に記載のパルス幅変調波形生成方法において、
   前記アップダウンカウンタ甲は、前記第１のデッドタイム値の１／２を下限値甲とし、前記第１のデッドタイム値の１／２及び前記搬送波周期の１／２の和を上限値甲とする範囲でカウントし、
   前記アップダウンカウンタ乙は、ゼロを下限値乙とし、前記第１のデッドタイム値の１／２、前記第２のデッドタイム値の１／２及び前記搬送波周期の１／２の和を上限値乙とする範囲でカウントし、
   前記カウント値甲が前記上限値甲及び下限値甲のいずれであるとき、当該カウント値甲を前記アップダウンカウンタ乙にロードする
   ことを特徴とするパルス幅変調波形生成方法。
4. 第１及び第２の端子の各々にパルス幅変調波形を生成する方法において、
   前記波形の搬送波周期、第１のデットタイム値、及び、第２のデットタイム値を定める段階１と、
   前記搬送波周期、前記第１のデットタイム値及び前記第２のデットタイム値に応じて、アップダウンカウンタ甲、アップダウンカウンタ乙、及びアップダウンカウンタ丙にてカウントする範囲を定める段階２と、
   前記アップダウンカウンタ甲を使用して、前記搬送波周期でアップカウント及びダウンカウントを行なう段階３と、
   前記アップダウンカウンタ乙を使用して、前記アップダウンカウンタ甲のアップカウントに対して、前記第１のデットタイム値に対応したカウント数分シフトしたアップカウントを行なう段階４と、
   前記アップダウンカウンタ丙を使用して、前記アップダウンカウンタ甲のダウンカウントに対して、前記第２のデットタイム値に対応したカウント数分シフトしたダウンカウントを行なう段階５と、
   比較器乙を使用して、前記搬送波周期に応じて定められた値と、前記アップダウンカウンタ乙のカウント値乙とを、比較する段階６と、
   比較器丙を使用して、前記搬送波周期に応じて定められた値と、前記アップダウンカウンタ丙のカウント値丙とを、比較する段階７と、
   前記アップダウンカウンタ乙のアップカウント中における前記比較器乙の出力で決定される前記第１のデットタイム値、及び、前記アップダウンカウンタ丙のダウンカウント中における前記比較器丙の出力で決定される前記第２のデットタイム値を有するパルス幅変調波形を生成する段階８と
   を含むことを特徴とするパルス幅変調波形生成方法。
5. 請求項４に記載のパルス幅変調波形生成方法において、
   前記アップダウンカウンタ甲は、前記第１のデッドタイム値の１／２を下限値甲とし、前記下限値甲及び前記搬送波周期の１／２を上限値甲とする範囲でカウントし、
   前記アップダウンカウンタ乙は、ゼロを下限値乙とし、前記搬送波周期の１／２を上限値乙とする範囲でカウントし、
   前記アップダウンカウンタ丙は、前記下限値甲と前記第２のデットタイム値の１／２との和を下限値丙とし、前記上限値甲と前記第２のデットタイム値の１／２との和を上限値丙とする範囲でカウントする
   ことを特徴とするパルス幅変調波形生成方法。
6. 第１及び第２の端子の各々にパルス幅変調波形を生成する装置において、
   予め定められた搬送波周期でアップカウント及びダウンカウントを行なうアップダウンカウンタ甲と、
   前記アップダウンカウンタ甲のアップカウントに対して、第１のデッドタイム値に対応したカウント数分シフトしたアップカウントを行なうとともに、前記アップダウンカウンタ甲のダウンカウントに対して、第２のデッドタイム値に対応したカウント数分シフトしたダウンカウントを行なうアップダウンカウンタ乙と、
   前記搬送波周期に応じて定められた値と、前記アップダウンカウンタ甲のカウント値甲とを比較する比較器甲と、
   前記搬送波周期に応じて定められた値と、前記アップダウンカウンタ乙のカウント値乙とを比較する比較器乙と、
   前記アップダウンカウンタ甲及び前記アップダウンカウンタ乙のアップカウント中における前記比較器甲と前記比較器乙の出力で決定される前記第１のデットタイム値、及び、前記アップダウンカウンタ甲及び前記アップダウンカウンタ乙のダウンカウント中における前記比較器甲と前記比較器乙の出力で決定される前記第２のデットタイム値を有するパルス幅変調波形を生成する波形生成手段と
   を備えることを特徴とするパルス幅変調波形生成装置。
7. 請求項６に記載のパルス幅変調波形生成装置において、
   前記アップダウンカウンタ乙は、前記アップダウンカウンタ甲のアップカウントとダウンカウントの切り替わるタイミングで当該アップカウンタ甲のカウント値甲をロードする
   ことを特徴とするパルス幅変調波形生成装置。
8. 請求項７に記載のパルス幅変調波形生成装置において、
   前記アップダウンカウンタ甲は、前記第１のデッドタイム値の１／２を下限値甲とし、前記第１のデッドタイム値の１／２及び前記搬送波周期の１／２の和を上限値甲とする範囲でカウントし、
   前記アップダウンカウンタ乙は、ゼロを下限値乙とし、前記第１のデッドタイム値の１／２、前記第２のデッドタイム値の１／２及び前記搬送波周期の１／２の和を上限値乙とする範囲でカウントし、
   前記アップダウンカウンタ乙は、前記カウント値甲が前記上限値甲及び下限値甲のいずれであるとき、当該カウント値甲をロードする
   ことを特徴とするパルス幅変調波形生成装置。
9. 第１及び第２の端子の各々にパルス幅変調波形を生成する装置において、
   予め定められた搬送波周期でアップカウント及びダウンカウントを行なうアップダウンカウンタ甲と、
   前記アップダウンカウンタ甲のアップカウントに対して、第１のデットタイム値に対応したカウント数分シフトしたアップカウントを行なうアップダウンカウンタ乙と、
   前記アップダウンカウンタ甲のダウンカウントに対して、第２のデットタイム値に対応したカウント数分シフトしたダウンカウントを行なうアップダウンカウンタ丙と、
   前記搬送波周期に応じて定められた値と、前記アップダウンカウンタ乙のカウント値乙とを比較する比較器乙と、
   前記搬送波周期に応じて定められた値と、前記アップダウンカウンタ丙のカウント値丙とを比較する比較器丙と、
   前記アップダウンカウンタ乙のアップカウント中における前記比較器乙の出力で決定される前記第１のデットタイム値、及び、前記アップダウンカウンタ丙のダウンカウント中における前記比較器丙の出力で決定される前記第２のデットタイム値を有するパルス幅変調波形を生成する波形生成手段と
   を備えることを特徴とするパルス幅変調波形生成装置。
10. 請求項９に記載のパルス幅変調波形生成装置において、
    前記アップダウンカウンタ甲は、前記第１のデッドタイム値の１／２を下限値甲とし、前記下限値甲及び前記搬送波周期の１／２を上限値甲とする範囲でカウントし、
    前記アップダウンカウンタ乙は、ゼロを下限値乙とし、前記搬送波周期の１／２を上限値乙とする範囲でカウントし、
    前記アップダウンカウンタ丙は、前記下限値甲と前記第２のデットタイム値の１／２との和を下限値丙とし、前記上限値甲と前記第２のデットタイム値の１／２との和を上限値丙とする範囲でカウントすることを特徴とするパルス幅変調波形生成装置。
11. 請求項６乃至１０のいずれかに記載のパルス幅変調波形生成装置を備える多相交流パルス幅変調波形生成装置。
12. 請求項１１に記載の多相交流パルス幅変調波形生成装置を備える多相交流電動機。

Images