JP3404230B2 - 三相pwm波形発生装置 - Google Patents
三相pwm波形発生装置Info
- Publication number
- JP3404230B2 JP3404230B2 JP26577596A JP26577596A JP3404230B2 JP 3404230 B2 JP3404230 B2 JP 3404230B2 JP 26577596 A JP26577596 A JP 26577596A JP 26577596 A JP26577596 A JP 26577596A JP 3404230 B2 JP3404230 B2 JP 3404230B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- pwm
- carrier cycle
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 18
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000002265 prevention Effects 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
Landscapes
- Inverter Devices (AREA)
Description
可変速する電圧型PWMインバータ、特にIGBT等の
高速スイッチング素子を使用したインバータに用いられ
る三相PWM波形発生装置に関する。
おけるU相と/U相のPWM信号生成部分の構成を示す
ブロック図である。図5において、101はアップダウ
ンカウンタ、102はマイコン(図示せず)により書き
込まれるU相のPWM信号生成用データを保持する比較
用レジスタ、103は比較器、104はカウントクロッ
ク、105は短絡防止用の遅延回路、106はU相PW
M信号111,/U相PWM信号112を生成する波形
生成部、107は出力停止信号、108は比較器103
の一致検出信号、109はアップダウンのカウント方向
信号、110は遅延回路105の遅延信号である。な
お、U相,/U相のPWM信号111,112は、それ
ぞれインバータのU相,/U相のパワー素子に対応す
る。また、マイコン(図示せず)により比較用レジスタ
102に書き込まれるPWM信号生成用データは、生成
したいPWM波形の組合せによって決まり、PWM信号
のH(ハイレベル)期間,L(ローレベル)期間を設定
するためのデータである。また、出力停止信号107
は、システム異常時にIGBT等のパワー素子を保護す
るための制御信号である。また、V相と/V相のPWM
信号生成部分の構成およびW相と/W相のPWM信号生
成部分の構成についても同様であり、説明を省略する
が、アップダウンカウンタ101については三相共用で
ある。
について説明する。三相PWM波形を発生するには、ま
ず、アップダウンカウンタ101をカウントクロック1
04でカウント動作させる。そして、マイコンにより書
き換え可能な比較用レジスタ102で保持されているU
相のPWM信号生成用データとアップダウンカウンタ1
01の内容とが一致した場合、比較器103から一致検
出信号108が出力され、短絡防止用のデッドタイムを
生成する遅延回路105と波形生成部106へ入力され
る。波形生成部106には、アップダウンカウンタ10
1からアップダウンのカウント方向信号109,比較器
103からの一致検出信号108および遅延回路105
からの遅延信号110が入力され、U相と/U相のPW
M信号111,112を生成し出力する。ここで、三角
波変調方式の場合の波形生成部106の入出力信号を図
6に示しておく。この図6では、カウント方向信号10
9は、アップダウンカウンタ101がアップ方向のとき
L(ローレベル)とし、ダウン方向のときH(ハイレベ
ル)としている。
タ位相がπ/3で電圧ベクトルの組み合わせが変化する
鋸波変調方式の三相PWM波形の一例を図7に示す。図
7において、TD,TE,TFはキャリア周期である。
また、この場合のU相と/U相のPWM信号111,1
12を生成する波形生成部106の入出力信号を図8に
示す。鋸波変調方式の場合、カウント方向信号109は
L(ローレベル)またはH(ハイレベル)で一定であ
り、図8では、H(ハイレベル)で一定としている。
来の三相PWM波形発生装置では、TD,TFのキャリ
ア周期では、キャリア周期の初めにマイコンにより比較
用レジスタ102に一度U相のPWM信号生成用データ
を書き込めば、インバータ位相がπ/3の間は比較器1
03によるアップダウンカウンタ101の内容と比較用
レジスタ102の内容との一致検出によりU相,/U相
のPWM信号111,112が繰り返し出力されている
が、TEのキャリア周期では、U相,/U相のPWM信
号111,112を生成するために比較用レジスタ10
2に頻繁にデータを書き込む必要があり、マイコンの処
理能力に対する負担が大きいという問題がある。すなわ
ち、インバータモータの制御アルゴリズムには、マイコ
ンの出力極性をインバータ位相がπ/3毎に切替える必
要のあるアルゴリズムがあり、TD,TFの期間が正極
性,TEの期間が逆極性に相当し、図7,図8では、P
WM波形はTDのキャリア周期中に1サイクルのみ図示
されているが、実際にはTDのキャリア周期中に同じよ
うな波形が何サイクルも出力される。このようなPWM
波形を生成するために、TEのキャリア周期中に、アッ
プダウンカウンタ101の値をマイコンで監視し、比較
用レジスタ102に頻繁にデータを書き込み、比較器1
03で一致検出信号108を生成してPWM波形を実現
する必要がある。この問題は、V相,/V相,W相,/
W相のPWM信号116〜119の生成においても同様
であることは言うまでもない。
のため、キャリア周波数を高くしようとすると、マイコ
ンへの負担が増々大きくなるという問題を有していた。
この発明は、上記従来の問題を解決するもので、マイコ
ンの処理能力に対する負担を低減し、幅広いインバータ
用途に対応できる三相PWM波形発生装置を提供するこ
とを目的とする。
M波形発生装置は、一定の周波数でカウント動作を行い
そのカウント値を出力するとともにカウント動作がアッ
プ方向であるかダウン方向であるかを示すカウント方向
信号を出力するアップダウンカウンタと、マイコンから
入力されるU相のPWM信号生成用データ,V相のPW
M信号生成用データ,W相のPWM信号生成用データを
それぞれ保持するU相用,V相用,W相用のレジスタ
と、アップダウンカウンタのカウント値とU相用,V相
用,W相用のレジスタのそれぞれのPWM信号生成用デ
ータとを比較して一致したときに一致検出信号を出力す
るU相用,V相用,W相用の比較器と、U相用,V相
用,W相用の比較器が出力するそれぞれの一致検出信号
を遅延させたそれぞれの遅延信号を出力するU相用,V
相用,W相用の遅延回路と、カウント方向信号とU相用
の比較器の一致検出信号とU相用の遅延回路の遅延信号
とを入力し、U相と/U相のPWM信号を生成するU相
用の波形生成部と、カウント方向信号とV相用の比較器
の一致検出信号とV相用の遅延回路の遅延信号とを入力
し、V相と/V相のPWM信号を生成するV相用の波形
生成部と、カウント方向信号とW相用の比較器の一致検
出信号とW相用の遅延回路の遅延信号とを入力し、W相
と/W相のPWM信号を生成するW相用の波形生成部と
を備えた三相PWM波形発生装置であって、U相用の波
形生成部で生成するU相および/U相のPWM信号の極
性をある任意のキャリア周期中において切替えるための
制御信号を、ある任意のキャリア周期の1つ前のキャリ
ア周期中にU相用の波形生成部へ出力するU相用の出力
極性制御回路と、V相用の波形生成部で生成するV相お
よび/V相のPWM信号の極性をある任意のキャリア周
期中において切替えるための制御信号を、ある任意のキ
ャリア周期の1つ前のキャリア周期中にV相用の波形生
成部へ出力するV相用の出力極性制御回路と、W相用の
波形生成部で生成するW相および/W相のPWM信号の
極性をある任意のキャリア周期中において切替えるため
の制御信号を、ある任意のキャリア周期の1つ前のキャ
リア周期中にW相用の波形生成部へ出力するW相用の出
力極性制御回路とを設けたことを特徴とする。
力回路制御回路を設けたことにより、ある任意のキャリ
ア周期におけるPWM信号の極性を1つ前のキャリア周
期中において設定でき、マイコンによるレジスタへのP
WM信号生成用データの書き込み頻度を低減し、マイコ
ンの処理能力に対する負担を低減し、幅広いインバータ
用途に対応できる三相PWM波形を生成することができ
る。
は、請求項1記載の三相PWM波形発生装置において、
U相用,V相用,W相用の出力極性制御回路は、それぞ
れ各相のPWM信号の極性の切替え時に、各相用の遅延
回路に、各相のPWM信号のパルス幅を補正するための
短絡防止用のデッドタイムのカウント動作を開始させる
ことを特徴とする。
つ前のキャリア周期との間でPWM信号の極性が切り替
わる場合に、短絡防止用のデッドタイムを容易に付加す
ることができ、安定したPWM信号の波形を実現するこ
とができる。
いて、図面を参照しながら説明する。図1はこの発明の
実施の形態の三相PWM波形発生装置におけるU相と/
U相のPWM信号生成部分の構成を示すブロック図であ
る。図1において、1はアップダウンカウンタ、2はマ
イコン(図示せず)により書き込まれるU相のPWM信
号生成用データを保持する比較用レジスタ、3は比較
器、4はカウントクロック、5は短絡防止用の遅延回
路、6はU相PWM信号11,/U相PWM信号12を
生成する波形生成部、7は出力停止信号、8は比較器3
の一致検出信号、9はアップダウンのカウント方向信
号、10は遅延回路5の遅延信号、13は出力極性制御
回路、14,15は出力極性制御回路13の制御信号で
ある。なお、U相,/U相のPWM信号11,12は、
それぞれインバータのU相,/U相のパワー素子に対応
する。また、マイコン(図示せず)により比較用レジス
タ2に書き込まれるPWM信号生成用データは、生成し
たいPWM波形の組合せによって決まり、PWM信号の
H(ハイレベル)期間,L(ローレベル)期間を設定す
るためのデータである。また、出力停止信号7は、シス
テム異常時にIGBT等のパワー素子を保護するための
制御信号である。また、V相と/V相のPWM信号生成
部分の構成およびW相と/W相のPWM信号生成部分の
構成についても同様であり、説明を省略するが、アップ
ダウンカウンタ1については三相共用である。
/V相,W相,/W相の三相6出力PWM信号を生成す
る三相PWM波形発生装置であって、U相用,V相用,
W相用の波形生成部で生成する各相のPWM信号の極性
をある任意のキャリア周期中において切替えるための制
御信号を、ある任意のキャリア周期の1つ前のキャリア
周期中に各相用の波形生成部へ出力するU相用,V相
用,W相用の出力極性制御回路を設けたことを特徴と
し、さらに、各相用の出力極性制御回路は、それぞれ各
相のPWM信号の極性の切替え時に、各相用の遅延回路
に、各相のPWM信号のパルス幅を補正するための短絡
防止用のデッドタイムのカウント動作を開始させること
を特徴とする。
装置の動作について説明する。まず、アップダウンカウ
ンタ1をカウントクロック4でカウント動作させる。そ
して、マイコンにより書き換え可能な比較用レジスタ2
で保持されているU相のPWM信号生成用データとアッ
プダウンカウンタ1の内容とが一致した場合、比較器3
から一致検出信号8が出力され、短絡防止用のデッドタ
イムを生成する遅延回路5と波形生成部6とに入力され
る。
1からアップダウンのカウント方向信号9と、比較器3
からの一致検出信号8と、遅延回路5からの遅延信号1
0と、出力極性制御回路13からの制御信号14とが入
力される。出力極性制御回路13は、ある任意のキャリ
ア周期中に、次のキャリア周期中における極性を反転制
御する場合に作動して制御信号14を波形生成部6へ出
力し、波形生成部6でU相と/U相のPWM信号11,
12を生成し出力する。ここで、三角波変調方式の場合
の波形生成部6の入出力信号を図2に示しておく。この
図2では、カウント方向信号9は、アップダウンカウン
タ1がアップ方向のときL(ローレベル)とし、ダウン
方向のときH(ハイレベル)としている。
いて、インバータ位相がπ/3で電圧ベクトルの組み合
わせが変化する鋸波変調方式の三相PWM波形の一例で
あり、TA,TB,TCはキャリア周期である。また、
この場合のU相と/U相のPWM信号11,12を生成
する波形生成部6の入出力信号を図4に示す。鋸波変調
方式の場合、カウント方向信号9はL(ローレベル)ま
たはH(ハイレベル)で一定であり、図4では、H(ハ
イレベル)で一定としている。
極性制御回路13の動作をより詳しく説明する。図3,
図4において、TAのキャリア周期中では、TAのキャ
リア周期の初めでマイコンにより比較用レジスタ2にU
相のPWM信号生成用データを書き込めば、インバータ
位相がπ/3の間は、比較器3によるアップダウンカウ
ンタ1の内容と比較用レジスタ2の内容との一致検出に
よりU相と/U相のPWM信号11,12の波形が繰り
返し出力される。なお、TAのキャリア周期中におい
て、PWM信号11,12の波形はL(ローレベル)と
H(ハイレベル)の変化をしているが、極性は変わって
いない。また、PWM波形はTAのキャリア周期中に1
サイクルのみ図示されているが、実際にはTAのキャリ
ア周期中に同じような波形が何サイクルも出力される。
反転させ、TBのキャリア周期のU相と/U相のPWM
信号11,12の波形を得たい場合は、TAのキャリア
周期中に、出力極性制御回路13から波形生成部6へ出
力される制御信号14となる極性ビットのデータと、比
較用レジスタ2に保持されるU相のPWM信号生成用デ
ータとを、マイコンにより一度書き換えれば、つぎのT
Bのキャリア周期において所望のU相と/U相のPWM
信号11,12の波形を極めて容易に生成することがで
きる。また、次のTCのキャリア周期における極性を切
り替える場合においても、TBのキャリア周期の場合と
同様の手順で極めて容易に所望のU相と/U相のPWM
信号11,12の波形を実現することができる。
信号14により、ある任意のキャリア周期におけるPW
M信号の極性を1つ前のキャリア周期中において設定で
き、マイコンによる比較用レジスタ2へのPWM信号生
成用データの書き込み頻度を低減し、マイコンの処理能
力に対する負担を低減し、幅広いインバータ用途に対応
できる三相PWM波形を生成することができる。
5へ出力される制御信号15は、PWM信号11,12
の極性の切り替え時に、遅延回路5にPWM信号11,
12のパルス幅を補正するための短絡防止用のデッドタ
イムのカウント動作を開始させる信号である。図4にお
いて、TAのキャリア周期とTBのキャリア周期との間
で極性を反転させた場合でも、極性の切り替え時に、制
御信号15により遅延回路5は短絡防止用のデッドタイ
ムのカウント動作を開始する。そのため、比較用レジス
タ2に誤ってどのような値を書き込んだとしても、U相
と/U相のPWM信号11,12に対応するインバータ
のスイッチング素子の短絡は起こりえず、安全であり、
安定したU相と/U相のPWM信号11,12の波形を
実現することができる。なお、従来例におけるデッドタ
イムは、出力極性が一定でPWM波形がL(ローレベ
ル)からH(ハイレベル)、H(ハイレベル)からL
(ローレベル)に変化したときに短絡防止用として設け
ていたが、出力極性が変化した場合にカウント動作する
デッドタイムは設けていなかった。制御信号15に示す
出力極性切替え時のデッドタイムを設けることにより、
様々なインバータ制御アルゴリズムに極めて容易に対応
することができる。
いて説明したが、V相およびW相波形についてもU相波
形と同様に実現できることは言うまでもない。また、三
角波変調方式についても同様に実現できることは言うま
でもない。
発生装置は、U相用,V相用,W相用の出力回路制御回
路を設けたことにより、ある任意のキャリア周期におけ
るPWM信号の極性を1つ前のキャリア周期中において
設定でき、マイコンによるレジスタへのPWM信号生成
用データの書き込み頻度を低減し、マイコンの処理能力
に対する負担を低減し、幅広いインバータ用途に対応で
きる三相PWM波形を生成することができる。
性制御回路が、それぞれ各相のPWM信号の極性の切替
え時に、各相用の遅延回路に、各相のPWM信号のパル
ス幅を補正するための短絡防止用のデッドタイムのカウ
ント動作を開始させることにより、ある任意のキャリア
周期と一つ前のキャリア周期との間でPWM信号の極性
が切り替わる場合に、短絡防止用のデッドタイムを容易
に付加することができ、安定したPWM信号の波形を実
現することができる。
置におけるU相と/U相のPWM信号生成部分の構成を
示すブロック図である。
の場合のU相の波形生成部の入出力信号を示す図であ
る。
三相PWM波形の図である。
場合のU相の波形生成部の入出力信号を示す図である。
/U相のPWM信号生成部分の構成を示すブロック図で
ある。
波形生成部の入出力信号を示す図である。
の図である。
形生成部の入出力信号を示す図である。
Claims (2)
- 【請求項1】 一定の周波数でカウント動作を行いその
カウント値を出力するとともに前記カウント動作がアッ
プ方向であるかダウン方向であるかを示すカウント方向
信号を出力するアップダウンカウンタと、 マイコンから入力されるU相のPWM信号生成用デー
タ,V相のPWM信号生成用データ,W相のPWM信号
生成用データをそれぞれ保持するU相用,V相用,W相
用のレジスタと、 前記アップダウンカウンタのカウント値と前記U相用,
V相用,W相用のレジスタのそれぞれのPWM信号生成
用データとを比較して一致したときに一致検出信号を出
力するU相用,V相用,W相用の比較器と、 前記U相用,V相用,W相用の比較器が出力するそれぞ
れの一致検出信号を遅延させたそれぞれの遅延信号を出
力するU相用,V相用,W相用の遅延回路と、 前記カウント方向信号と前記U相用の比較器の一致検出
信号と前記U相用の遅延回路の遅延信号とを入力し、U
相と/U相のPWM信号を生成するU相用の波形生成部
と、 前記カウント方向信号と前記V相用の比較器の一致検出
信号と前記V相用の遅延回路の遅延信号とを入力し、V
相と/V相のPWM信号を生成するV相用の波形生成部
と、 前記カウント方向信号と前記W相用の比較器の一致検出
信号と前記W相用の遅延回路の遅延信号とを入力し、W
相と/W相のPWM信号を生成するW相用の波形生成部
とを備えた三相PWM波形発生装置であって、 前記U相用の波形生成部で生成するU相および/U相の
PWM信号の極性をある任意のキャリア周期中において
切替えるための制御信号を、前記ある任意のキャリア周
期の1つ前のキャリア周期中に前記U相用の波形生成部
へ出力するU相用の出力極性制御回路と、 前記V相用の波形生成部で生成するV相および/V相の
PWM信号の極性をある任意のキャリア周期中において
切替えるための制御信号を、前記ある任意のキャリア周
期の1つ前のキャリア周期中に前記V相用の波形生成部
へ出力するV相用の出力極性制御回路と、 前記W相用の波形生成部で生成するW相および/W相の
PWM信号の極性をある任意のキャリア周期中において
切替えるための制御信号を、前記ある任意のキャリア周
期の1つ前のキャリア周期中に前記W相用の波形生成部
へ出力するW相用の出力極性制御回路とを設けたことを
特徴とする三相PWM波形発生装置。 - 【請求項2】 U相用,V相用,W相用の出力極性制御
回路は、それぞれ各相のPWM信号の極性の切替え時
に、各相用の遅延回路に、前記各相のPWM信号のパル
ス幅を補正するための短絡防止用のデッドタイムのカウ
ント動作を開始させることを特徴とする請求項1記載の
三相PWM波形発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26577596A JP3404230B2 (ja) | 1996-10-07 | 1996-10-07 | 三相pwm波形発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26577596A JP3404230B2 (ja) | 1996-10-07 | 1996-10-07 | 三相pwm波形発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10112982A JPH10112982A (ja) | 1998-04-28 |
JP3404230B2 true JP3404230B2 (ja) | 2003-05-06 |
Family
ID=17421872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26577596A Expired - Lifetime JP3404230B2 (ja) | 1996-10-07 | 1996-10-07 | 三相pwm波形発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3404230B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3350010B2 (ja) | 1999-11-26 | 2002-11-25 | エヌイーシーマイクロシステム株式会社 | 3相パルス幅変調波形発生装置 |
JP3677497B2 (ja) | 2002-12-25 | 2005-08-03 | Necマイクロシステム株式会社 | パルス幅変調波形発生装置及び3相パルス幅変調波形発生装置 |
JP3998624B2 (ja) | 2003-10-09 | 2007-10-31 | Necエレクトロニクス株式会社 | パルス幅変調波形生成方法及び装置 |
JP4681830B2 (ja) | 2004-06-24 | 2011-05-11 | パナソニック株式会社 | Pwm回路およびpwm回路制御方法 |
-
1996
- 1996-10-07 JP JP26577596A patent/JP3404230B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10112982A (ja) | 1998-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05292753A (ja) | Pwmインバータの電流検出方法 | |
JP6341165B2 (ja) | 電力変換装置、相電流検出装置および相電流検出方法 | |
JP3998624B2 (ja) | パルス幅変調波形生成方法及び装置 | |
JPH07112360B2 (ja) | Pwmインバ−タの制御方法および装置 | |
JP3677497B2 (ja) | パルス幅変調波形発生装置及び3相パルス幅変調波形発生装置 | |
JP3404230B2 (ja) | 三相pwm波形発生装置 | |
JPH06284747A (ja) | インバータ装置 | |
JP3350010B2 (ja) | 3相パルス幅変調波形発生装置 | |
JP4135132B2 (ja) | Pwm制御装置 | |
JP3677804B2 (ja) | インバータ制御装置 | |
JP2008141937A (ja) | 電力変換装置および電力変換方法 | |
JPH07163189A (ja) | モータのpwm制御装置 | |
JP5852544B2 (ja) | 3レベル電力変換装置 | |
JPS62189993A (ja) | モ−タ | |
JP4257484B2 (ja) | Pwm発生装置 | |
JP3244845B2 (ja) | Pwmインバータの制御方法およびそれを使用する制御装置 | |
JP7130145B2 (ja) | 電力変換装置 | |
JPH1175375A (ja) | 三相パルス幅変調波形生成装置 | |
JPH11122938A (ja) | Pwmパルス生成回路とそれを用いた制御システム | |
JP2003164192A (ja) | 三相ブラシレスモータ制御装置 | |
JP3760774B2 (ja) | 電力変換装置及び多相負荷の駆動制御方法 | |
JPH04208076A (ja) | Pwmインバータの出力電流検出方法 | |
JP3322069B2 (ja) | 中性点クランプ形インバータのpwm制御回路 | |
JP4140500B2 (ja) | 二相変調制御式インバータ装置 | |
KR100316638B1 (ko) | 데드-타임발생회로를없앤펄스폭변조인버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |