JP2964968B2 - シェーピング処理装置およびシェーピング処理方法 - Google Patents
シェーピング処理装置およびシェーピング処理方法Info
- Publication number
- JP2964968B2 JP2964968B2 JP32726696A JP32726696A JP2964968B2 JP 2964968 B2 JP2964968 B2 JP 2964968B2 JP 32726696 A JP32726696 A JP 32726696A JP 32726696 A JP32726696 A JP 32726696A JP 2964968 B2 JP2964968 B2 JP 2964968B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- received
- shaping
- address
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/568—Load balancing, smoothing or shaping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode）セルフロー制御装置に関し、特に
ユーザ端末送信端、ＡＴＭネットワーク送受信端、また
はＡＴＭネットワーク内トラフィック制御用に用いられ
るシェーピング機能に関するものである。
nous Transfer Mode）セルフロー制御装置に関し、特に
ユーザ端末送信端、ＡＴＭネットワーク送受信端、また
はＡＴＭネットワーク内トラフィック制御用に用いられ
るシェーピング機能に関するものである。
【０００２】
【従来の技術】周知のように、ＡＴＭはすべての情報を
５３バイトの固定長のＡＴＭセル（以下、単にセルと略
称する）で扱う。セルの長さは、５３バイトで、そのう
ち制御データ用のヘッダが５バイト、ユーザデータ用の
情報フィールド（ペイロードと呼ばれる）が４８バイト
である。このように、ＡＴＭでは、この固定長データ列
（パケット）が、多重・交換の単位となる。ヘッダ内に
は、セルが属するコネクションを識別するためのＶＣＩ
（仮想チャネル識別子）、ＶＰＩ（仮想パス識別子）、
また輻輳時セルの廃棄を許容するか否かを示すＣＬＰ
（セル優先識別）、網制御情報を区別するためのＰＴ
（セル種別識別）、ヘッダ誤り検出／制御（ＨＥＣ）な
どの機能がある。
５３バイトの固定長のＡＴＭセル（以下、単にセルと略
称する）で扱う。セルの長さは、５３バイトで、そのう
ち制御データ用のヘッダが５バイト、ユーザデータ用の
情報フィールド（ペイロードと呼ばれる）が４８バイト
である。このように、ＡＴＭでは、この固定長データ列
（パケット）が、多重・交換の単位となる。ヘッダ内に
は、セルが属するコネクションを識別するためのＶＣＩ
（仮想チャネル識別子）、ＶＰＩ（仮想パス識別子）、
また輻輳時セルの廃棄を許容するか否かを示すＣＬＰ
（セル優先識別）、網制御情報を区別するためのＰＴ
（セル種別識別）、ヘッダ誤り検出／制御（ＨＥＣ）な
どの機能がある。
【０００３】ここで、コネクションとはユーザ間にセル
を伝送する為の経路を示し、異なるユーザ間には各々異
なる識別アドレスを有するセルが用意される。その識別
アドレスはコネクション番号と呼ばれる。このコネクシ
ョン番号は、上記ＶＣＩと上記ＶＰＩを含む。また、ヘ
ッダに定義されたＣＬＰビットは、前述したように、セ
ルの廃棄優先度を示すビットであって、ＣＬＰ＝１は廃
棄高優先を示し、ＣＬＰ＝０は廃棄低優先を示してい
る。本明細書では、ＣＬＰ＝０のセルを正常セル（また
は通常セル）と呼び、ＣＬＰ＝１のセルをタギングセル
と呼ぶ。このタギングセルは、正常セルに対して廃棄優
先度が高く、いつでも廃棄可能なセルである。すなわ
ち、タギングセルは、伝送路が空いていて他のセルに悪
影響を及ぼさなければ伝送してもよいとされている。
を伝送する為の経路を示し、異なるユーザ間には各々異
なる識別アドレスを有するセルが用意される。その識別
アドレスはコネクション番号と呼ばれる。このコネクシ
ョン番号は、上記ＶＣＩと上記ＶＰＩを含む。また、ヘ
ッダに定義されたＣＬＰビットは、前述したように、セ
ルの廃棄優先度を示すビットであって、ＣＬＰ＝１は廃
棄高優先を示し、ＣＬＰ＝０は廃棄低優先を示してい
る。本明細書では、ＣＬＰ＝０のセルを正常セル（また
は通常セル）と呼び、ＣＬＰ＝１のセルをタギングセル
と呼ぶ。このタギングセルは、正常セルに対して廃棄優
先度が高く、いつでも廃棄可能なセルである。すなわ
ち、タギングセルは、伝送路が空いていて他のセルに悪
影響を及ぼさなければ伝送してもよいとされている。
【０００４】ところで、このようなセルは送信側からラ
ンダムに送出されるので、受信側では、図１４（ａ）に
示すように、時間的にバラつきのあるセルを受信セルと
して受信することになる。ここで、図１４（ａ）におい
て、Ａ，Ｂ，Ｃ，Ｄ，Ｅはセルを示している。図１４
（ａ）に示すように、受信セルの速度がバラつくので、
例えばセルＢとセルＣのように、隣接する受信セル間が
離れている場合もあれば、セルＣ，セルＤ，およびセル
Ｅのように、隣接する受信セル同士が互いに近接してい
る場合もある。隣接する受信セル同士が互いに近接しす
ぎて、セルＣ，セルＤ，およびセルＥのようにセルの塊
となると、伝送速度が予め設定された規定の速度以上に
なることがある。このようなセルの塊を、ここでは、バ
ーストセル群と呼び、セル同士が近接する程、バースト
性が高いという。
ンダムに送出されるので、受信側では、図１４（ａ）に
示すように、時間的にバラつきのあるセルを受信セルと
して受信することになる。ここで、図１４（ａ）におい
て、Ａ，Ｂ，Ｃ，Ｄ，Ｅはセルを示している。図１４
（ａ）に示すように、受信セルの速度がバラつくので、
例えばセルＢとセルＣのように、隣接する受信セル間が
離れている場合もあれば、セルＣ，セルＤ，およびセル
Ｅのように、隣接する受信セル同士が互いに近接してい
る場合もある。隣接する受信セル同士が互いに近接しす
ぎて、セルＣ，セルＤ，およびセルＥのようにセルの塊
となると、伝送速度が予め設定された規定の速度以上に
なることがある。このようなセルの塊を、ここでは、バ
ーストセル群と呼び、セル同士が近接する程、バースト
性が高いという。
【０００５】バースト性を軽減する為に、受信セルのセ
ル間隔をその直前の受信セル（以下、単に前セルと呼
ぶ）に対して一定間隔以上引き離すという操作が行われ
る。そのために、遅延用バッファを用いて、受信セルを
一定間隔以上遅延させるという操作をしている。このよ
うに、セルの伝送速度を補正する機能（操作）、換言す
れば、セル間隔を調整する機能（操作）を、この技術分
野では、“トラヒックシェーピング”或いは単に“シェ
ーピング”と呼ぶ。すなわち、シェーピングは、図１４
（ｂ）に示すように、設定されたパラメータ（要求速
度）に従って、バラつきのある受信セルの速度を一定速
度に補正する。したがって、上記遅延用バッファは、シ
ェーピングの為に使用されるので、シェーピング処理用
バッファと呼ばれる。
ル間隔をその直前の受信セル（以下、単に前セルと呼
ぶ）に対して一定間隔以上引き離すという操作が行われ
る。そのために、遅延用バッファを用いて、受信セルを
一定間隔以上遅延させるという操作をしている。このよ
うに、セルの伝送速度を補正する機能（操作）、換言す
れば、セル間隔を調整する機能（操作）を、この技術分
野では、“トラヒックシェーピング”或いは単に“シェ
ーピング”と呼ぶ。すなわち、シェーピングは、図１４
（ｂ）に示すように、設定されたパラメータ（要求速
度）に従って、バラつきのある受信セルの速度を一定速
度に補正する。したがって、上記遅延用バッファは、シ
ェーピングの為に使用されるので、シェーピング処理用
バッファと呼ばれる。
【０００６】図１５に従来のシェーピング処理装置を示
す。従来のシェーピング処理装置は、シェーピング処理
用バッファ１０と、セル識別部２０′と、スケジュリグ
部３０と、マッピング部４０′とを有する。
す。従来のシェーピング処理装置は、シェーピング処理
用バッファ１０と、セル識別部２０′と、スケジュリグ
部３０と、マッピング部４０′とを有する。
【０００７】シェーピング処理用バッファ１０は、受信
セルＣｒを後述するマッピング部４０′より出力される
書込み及び読出しアドレスＡ′W/R を受信し、受信セル
Ｃｒをランダムに書き込み、書込まれたセルをシーケン
シャルに送出セルＣｔとして読み出しが可能である。
セルＣｒを後述するマッピング部４０′より出力される
書込み及び読出しアドレスＡ′W/R を受信し、受信セル
Ｃｒをランダムに書き込み、書込まれたセルをシーケン
シャルに送出セルＣｔとして読み出しが可能である。
【０００８】スケジュリング部３０は、受信セルＣｒを
理想的なセル間隔で送出する為に、同一コネクションの
前セルとの間隔をシェーピング・アルゴリズム演算によ
り求め、必要な遅延量を決定し、理想的な送出時刻を示
す受信セル格納アドレスＡｓを出力する。
理想的なセル間隔で送出する為に、同一コネクションの
前セルとの間隔をシェーピング・アルゴリズム演算によ
り求め、必要な遅延量を決定し、理想的な送出時刻を示
す受信セル格納アドレスＡｓを出力する。
【０００９】マッピング部４０′は、次のようにして受
信セルＣｒのマッピングを行う。すなわち、マッピング
部４０′は、スケジュリング部３０より入力した受信セ
ル格納アドレスＡｓに従った該当アドレスの空き状況の
検出、または該当アドレスが他のセルでマッピング済み
により競合状態となった場合には、該当アドレス以降最
も近い空き領域の探索処理を実行することにより、受信
セルＣｒのシェーピング処理用バッファ１０の格納場所
を決定し、該当空き領域を示す空き領域アドレスに受信
セルＣｒのコネクション番号やＣＬＰ情報等関連情報の
格納を行う。また、マッピング部４０′は、シェーピン
グ処理用バッファ１０に対し、受信セル書込みアドレス
情報として出力を行う。
信セルＣｒのマッピングを行う。すなわち、マッピング
部４０′は、スケジュリング部３０より入力した受信セ
ル格納アドレスＡｓに従った該当アドレスの空き状況の
検出、または該当アドレスが他のセルでマッピング済み
により競合状態となった場合には、該当アドレス以降最
も近い空き領域の探索処理を実行することにより、受信
セルＣｒのシェーピング処理用バッファ１０の格納場所
を決定し、該当空き領域を示す空き領域アドレスに受信
セルＣｒのコネクション番号やＣＬＰ情報等関連情報の
格納を行う。また、マッピング部４０′は、シェーピン
グ処理用バッファ１０に対し、受信セル書込みアドレス
情報として出力を行う。
【００１０】セル識別部２０′はコネクション番号の行
い、セル識別結果Ｒ′ciを出力する。マッピング部４
０′は、このセル識別結果Ｒ′ciを受信し、図１６に示
すように、空きまたはマッピング済みの場合はコネクシ
ョン番号を管理できる（ｎ＋１）アドレスの送出時刻管
理用メモリ４１′と、この送出時刻管理用メモリ４１′
のアドレス管理手段４２′とを有する。
い、セル識別結果Ｒ′ciを出力する。マッピング部４
０′は、このセル識別結果Ｒ′ciを受信し、図１６に示
すように、空きまたはマッピング済みの場合はコネクシ
ョン番号を管理できる（ｎ＋１）アドレスの送出時刻管
理用メモリ４１′と、この送出時刻管理用メモリ４１′
のアドレス管理手段４２′とを有する。
【００１１】次に図１５に示すシェーピング処理装置の
動作について説明する。
動作について説明する。
【００１２】同一帯域内に正常セルと多数のタギングセ
ルが混在する比較的バースト性の高いトラフィック特性
を有するセル流を受信したとする。この場合、セル識別
部２０′は受信セルＣｒのヘッダより該当セルのコネク
ション番号を抽出し、マッピング部４０に送出する。ま
た同時に、スケジュシング部３０は、次のようにして受
信セルＣｒの送出時刻を決定する。すなわち、スケジュ
シング部３０は、受信セルＣｒの到着時刻と前回受信し
た同一コネクション番号の送出時刻情報、及び該当コネ
クション番号に対して事前に設定されている送出セル間
隔情報を基に、受信セルＣｒの理想的（理論的）な送出
時刻をシェーピング・アルゴリズム演算により求める。
そして、スケジュシング部３０は、理想的な送出時刻を
マッピング部４０′に送出する。
ルが混在する比較的バースト性の高いトラフィック特性
を有するセル流を受信したとする。この場合、セル識別
部２０′は受信セルＣｒのヘッダより該当セルのコネク
ション番号を抽出し、マッピング部４０に送出する。ま
た同時に、スケジュシング部３０は、次のようにして受
信セルＣｒの送出時刻を決定する。すなわち、スケジュ
シング部３０は、受信セルＣｒの到着時刻と前回受信し
た同一コネクション番号の送出時刻情報、及び該当コネ
クション番号に対して事前に設定されている送出セル間
隔情報を基に、受信セルＣｒの理想的（理論的）な送出
時刻をシェーピング・アルゴリズム演算により求める。
そして、スケジュシング部３０は、理想的な送出時刻を
マッピング部４０′に送出する。
【００１３】上記各種情報を受信すると、マッピング部
４０′は、受信セルＣｒの理想的送出時刻に該当するシ
ェーピング処理用バッファ１０の格納領域を示すアドレ
ス情報を管理する送出時刻管理用メモリ４１′におい
て、受信セルＣｒの理想送出時刻の該当アドレスの空き
状況を検出する。ここで空いていると判定した場合、マ
ッピング部４０′は、該当アドレスに受信セルＣｒのコ
ネクション番号及び該当アドレス情報をシェーピング処
理用メモリ１０の書込みアドレス情報として出力する。
４０′は、受信セルＣｒの理想的送出時刻に該当するシ
ェーピング処理用バッファ１０の格納領域を示すアドレ
ス情報を管理する送出時刻管理用メモリ４１′におい
て、受信セルＣｒの理想送出時刻の該当アドレスの空き
状況を検出する。ここで空いていると判定した場合、マ
ッピング部４０′は、該当アドレスに受信セルＣｒのコ
ネクション番号及び該当アドレス情報をシェーピング処
理用メモリ１０の書込みアドレス情報として出力する。
【００１４】また、本発明に関連する先行技術も種々提
案されている。例えば、特開平６−２１６９２９号公報
（以下、先行技術１と呼ぶ）には、特定の入回線に偏っ
たセルの到来をそれぞれの入回線に均等に配置されたメ
モリ容量を用いて処理するよにした「ＡＴＭスイッチ」
が開示されている。この先行技術１では、ＡＴＭスイッ
チ全体のセル競合制御状態を推定し、輻輳している状態
ではセルの送出数を抑え、空いている状態ではセルを多
数送出している。或いは、セルの到着時刻をそのセルに
記録し、セルの送出権の到来時刻または到来周期を基準
にセルの到着時刻を考慮し、待ち時間の大きいセルを送
出している。セルの輻輳状態を軽減する為に、セルの到
着時刻および送出時刻を管理して、競合制御を行ってい
る。しかしながら、先行技術１の目的は、ＡＴＭスイッ
チのバッファ管理によりセルトラヒックの不均等性の改
善を図るものであり、本発明に係るシェーピング機能と
の関連性は極めて低いものであると考えられる。
案されている。例えば、特開平６−２１６９２９号公報
（以下、先行技術１と呼ぶ）には、特定の入回線に偏っ
たセルの到来をそれぞれの入回線に均等に配置されたメ
モリ容量を用いて処理するよにした「ＡＴＭスイッチ」
が開示されている。この先行技術１では、ＡＴＭスイッ
チ全体のセル競合制御状態を推定し、輻輳している状態
ではセルの送出数を抑え、空いている状態ではセルを多
数送出している。或いは、セルの到着時刻をそのセルに
記録し、セルの送出権の到来時刻または到来周期を基準
にセルの到着時刻を考慮し、待ち時間の大きいセルを送
出している。セルの輻輳状態を軽減する為に、セルの到
着時刻および送出時刻を管理して、競合制御を行ってい
る。しかしながら、先行技術１の目的は、ＡＴＭスイッ
チのバッファ管理によりセルトラヒックの不均等性の改
善を図るものであり、本発明に係るシェーピング機能と
の関連性は極めて低いものであると考えられる。
【００１５】また、特開平４−１１５６４３号公報（こ
れは米国特許第５２６７２３２号明細書に対応する）
（以下、先行技術２と呼ぶ）には、１つのバーチャルチ
ャネル内で複数の廃棄優先度が存在する場合において簡
単なモードの網制御を達成する「ＡＴＭ網におけるデー
タ伝送制御方法」が開示されている。この方法は、廃棄
非許容セルのみであるか或いは廃棄許容セルと廃棄非許
容セルであるかのトラヒック特性を分離して申告するス
テップと、申告したトラヒック特性に基づいてセル廃棄
率を推定することによってコネクション受付制御（ＣＡ
Ｃ）を網で実施するステップとを含み、多重化されたバ
ーチャルチャネルにおいて廃棄非許容セルのみであるか
或いは廃棄許容セルと廃棄非許容セルであるかで分離し
たセル廃棄率が、推定されたセル廃棄率に基づいて網に
よって保証される。なお、先行技術２における廃棄許容
セルおよび廃棄非許容セルは、それぞれ、本発明のタギ
ングセルおよび正常セル（または通常セル）に相当す
る。この先行技術２は、各バーチャルチャネル毎のセル
廃棄率を保証する技術を開示するものであって、上記先
行技術１と同様に、本発明に係るシェーピング機能との
関連性は極めて低いものであると考えられる。
れは米国特許第５２６７２３２号明細書に対応する）
（以下、先行技術２と呼ぶ）には、１つのバーチャルチ
ャネル内で複数の廃棄優先度が存在する場合において簡
単なモードの網制御を達成する「ＡＴＭ網におけるデー
タ伝送制御方法」が開示されている。この方法は、廃棄
非許容セルのみであるか或いは廃棄許容セルと廃棄非許
容セルであるかのトラヒック特性を分離して申告するス
テップと、申告したトラヒック特性に基づいてセル廃棄
率を推定することによってコネクション受付制御（ＣＡ
Ｃ）を網で実施するステップとを含み、多重化されたバ
ーチャルチャネルにおいて廃棄非許容セルのみであるか
或いは廃棄許容セルと廃棄非許容セルであるかで分離し
たセル廃棄率が、推定されたセル廃棄率に基づいて網に
よって保証される。なお、先行技術２における廃棄許容
セルおよび廃棄非許容セルは、それぞれ、本発明のタギ
ングセルおよび正常セル（または通常セル）に相当す
る。この先行技術２は、各バーチャルチャネル毎のセル
廃棄率を保証する技術を開示するものであって、上記先
行技術１と同様に、本発明に係るシェーピング機能との
関連性は極めて低いものであると考えられる。
【００１６】
【発明が解決しようとする課題】前述した従来のシェー
ピング処理装置では、一般的なシェーピング機能を有す
るメモリ競合制御の方式が、タギングセルを意識するこ
となく、（すなわち、タギングセルを識別することな
く、受信セル全てを正常セルとして同等に扱い）、シェ
ーピング処理を行っている。
ピング処理装置では、一般的なシェーピング機能を有す
るメモリ競合制御の方式が、タギングセルを意識するこ
となく、（すなわち、タギングセルを識別することな
く、受信セル全てを正常セルとして同等に扱い）、シェ
ーピング処理を行っている。
【００１７】上記従来の技術を用いた場合、同一帯域を
共有するセル中に、ある程度（ネットワーク管理者が許
容可能と判断）大きなバースト性を有するタギングセル
が多数含まれたとき、本来設計値として用意されている
シェーピング処理に必要なセル遅延バッファの許容値を
越えるようなバーストセルが発生しやすくなり、この許
容値を越えてしまった受信セルが結果的に廃棄されてし
まうという問題がある。
共有するセル中に、ある程度（ネットワーク管理者が許
容可能と判断）大きなバースト性を有するタギングセル
が多数含まれたとき、本来設計値として用意されている
シェーピング処理に必要なセル遅延バッファの許容値を
越えるようなバーストセルが発生しやすくなり、この許
容値を越えてしまった受信セルが結果的に廃棄されてし
まうという問題がある。
【００１８】従って、これを解決するために、シェーピ
ング処理に必要なセル遅延バッファの許容値の増大を図
ることが必要となる。しかしながら、該当バッファ量を
どの程度とれば問題無くなるのか不明であり、また、バ
ッファ量の増大に起因してハードウェア規模の増大を招
くという新たな課題が発生してしまう。
ング処理に必要なセル遅延バッファの許容値の増大を図
ることが必要となる。しかしながら、該当バッファ量を
どの程度とれば問題無くなるのか不明であり、また、バ
ッファ量の増大に起因してハードウェア規模の増大を招
くという新たな課題が発生してしまう。
【００１９】したがって、本発明の目的は、シェーピン
グ処理用遅延バッファの許容値を増大させることなく、
タギングセルを含む受信セルの廃棄品質を向上させるこ
とにある。
グ処理用遅延バッファの許容値を増大させることなく、
タギングセルを含む受信セルの廃棄品質を向上させるこ
とにある。
【００２０】
【課題を解決するための手段】本発明のシェーピング処
理装置は、タギングセルによるトラフィックの増大に対
しても正常セルのセル廃棄品質を劣化させることなくシ
ェーピング処理を実現可能とするものである。
理装置は、タギングセルによるトラフィックの増大に対
しても正常セルのセル廃棄品質を劣化させることなくシ
ェーピング処理を実現可能とするものである。
【００２１】より具体的には、基本的にはシェーピング
機能実現要素として、受信セルを一定時間遅延させるシ
ェーピング処理用バッファと、受信セルの前セル間隔を
演算により求め、必要に遅延量を決定するスケジュリン
グ手段と、前記スケジュリング結果により示された受信
セル格納アドレスの空き状況の検出、及び該当アドレス
が他のセルでマッピング済みにより競合発生時には空き
領域の探索処理を実行することにより、受信セルのシェ
ーピング処理用バッファ格納場所を示す空き領域アドレ
スにマッピングを行うマッピング手段とを有し、更にタ
ギングセル識別を行う為のセル識別手段を有し、上記マ
ッピング手段は、空きまたはコネクション番号及びＣＬ
Ｐビット情報を管理する送出時刻管理メモリと、この送
出時刻管理メモリを管理するアドレス管理手段を含む。
機能実現要素として、受信セルを一定時間遅延させるシ
ェーピング処理用バッファと、受信セルの前セル間隔を
演算により求め、必要に遅延量を決定するスケジュリン
グ手段と、前記スケジュリング結果により示された受信
セル格納アドレスの空き状況の検出、及び該当アドレス
が他のセルでマッピング済みにより競合発生時には空き
領域の探索処理を実行することにより、受信セルのシェ
ーピング処理用バッファ格納場所を示す空き領域アドレ
スにマッピングを行うマッピング手段とを有し、更にタ
ギングセル識別を行う為のセル識別手段を有し、上記マ
ッピング手段は、空きまたはコネクション番号及びＣＬ
Ｐビット情報を管理する送出時刻管理メモリと、この送
出時刻管理メモリを管理するアドレス管理手段を含む。
【００２２】
【作用】前記セル識別手段において受信セルのヘッダの
ＣＬＰビットを検出し、正常セルかまたはタギングセル
かの識別情報をマッピング手段に入力し、マッピング手
段では受信セルのコネクション番号及びスケジュリング
結果と該識別情報を基に、マッピング手段内のアドレス
管理手段により空き領域を探索することが可能となる。
ＣＬＰビットを検出し、正常セルかまたはタギングセル
かの識別情報をマッピング手段に入力し、マッピング手
段では受信セルのコネクション番号及びスケジュリング
結果と該識別情報を基に、マッピング手段内のアドレス
管理手段により空き領域を探索することが可能となる。
【００２３】この際、送出時刻管理用メモリにおいて該
当格納領域が空きであれば、該当アドレスにマッピング
を行い、既に別のセルがマッピング済みの為、競合した
場合には既存セルが他のコネクション且つタギングセル
の場合に限って上書きすることができる。ここで、“上
書き”とは、既存セルを廃棄し、受信セルを該当領域に
マッピングすることを言う。
当格納領域が空きであれば、該当アドレスにマッピング
を行い、既に別のセルがマッピング済みの為、競合した
場合には既存セルが他のコネクション且つタギングセル
の場合に限って上書きすることができる。ここで、“上
書き”とは、既存セルを廃棄し、受信セルを該当領域に
マッピングすることを言う。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２５】最初に図３を参照してセルのフォーマット
について説明する。図示の如く、セルは、５バイトのヘ
ッダ・フィールドと、４８バイトのペイロード・フィー
ルドとの合計５３バイトのデータで構成されている。
について説明する。図示の如く、セルは、５バイトのヘ
ッダ・フィールドと、４８バイトのペイロード・フィー
ルドとの合計５３バイトのデータで構成されている。
【００２６】また、図示の如く、ヘッダ・フィールド
は、４ビットの一般的フロー制御（ＧＦＣ）フィールド
と、８ビットの仮想パス識別子（ＶＩＰ）フィールド
と、１６ビットの仮想チャネル識別子（ＶＣＩ）フィー
ルドと、３ビットのペイロード・タイプ（ＰＴ）フィー
ルドと、１ビットのセル損失優先表示ＣＬＰと、８ビッ
トのヘッダ誤り正誤（ＨＥＣ）フィールドとで構成され
ている。ＧＨＣフィールドはＧＦＣプロトコルに使用さ
れる。ＶＰＩフィールドは各ＶＰを識別するための番号
である。ＶＣＩフィールドは各ＶＣを識別するための番
号である。ＶＰＩフィールドおよびＶＣＩフィールドは
セルの識別アドレス、すなわち、コネクション番号を示
す。ＰＴフィールドはペイロード・フィールドに含まれ
る内容な、ユーザデータかなどの識別に喪いられる。Ｃ
ＬＰフィールドはセル損失に関するセルの優先度を示
し、前述したように、ＣＬＰ＝１は廃棄高優先を示し、
ＣＬＰ＝０は廃棄低優先を示している。ＨＥＣフィール
ドは、ヘッダ・フィールド部分の誤り検出／訂正および
セル同期に使われる。
は、４ビットの一般的フロー制御（ＧＦＣ）フィールド
と、８ビットの仮想パス識別子（ＶＩＰ）フィールド
と、１６ビットの仮想チャネル識別子（ＶＣＩ）フィー
ルドと、３ビットのペイロード・タイプ（ＰＴ）フィー
ルドと、１ビットのセル損失優先表示ＣＬＰと、８ビッ
トのヘッダ誤り正誤（ＨＥＣ）フィールドとで構成され
ている。ＧＨＣフィールドはＧＦＣプロトコルに使用さ
れる。ＶＰＩフィールドは各ＶＰを識別するための番号
である。ＶＣＩフィールドは各ＶＣを識別するための番
号である。ＶＰＩフィールドおよびＶＣＩフィールドは
セルの識別アドレス、すなわち、コネクション番号を示
す。ＰＴフィールドはペイロード・フィールドに含まれ
る内容な、ユーザデータかなどの識別に喪いられる。Ｃ
ＬＰフィールドはセル損失に関するセルの優先度を示
し、前述したように、ＣＬＰ＝１は廃棄高優先を示し、
ＣＬＰ＝０は廃棄低優先を示している。ＨＥＣフィール
ドは、ヘッダ・フィールド部分の誤り検出／訂正および
セル同期に使われる。
【００２７】図１を参照すると、本発明の一実施の形態
に係るシェーピング処理装置は、シェーピング処理用バ
ッファ１０と、セル識別部２０と、スケジュリグ部３０
と、マッピング部４０とを有する。
に係るシェーピング処理装置は、シェーピング処理用バ
ッファ１０と、セル識別部２０と、スケジュリグ部３０
と、マッピング部４０とを有する。
【００２８】シェーピング処理用バッファ１０は、受信
セルＣｒを後述するマッピング部４０より出力される書
込み及び読出しアドレスＡW/R を受信し、受信セルＣｒ
をランダムに書き込み、書込まれたセルをシーケンシャ
ルに送出セルＣｔとして読み出しが可能である。
セルＣｒを後述するマッピング部４０より出力される書
込み及び読出しアドレスＡW/R を受信し、受信セルＣｒ
をランダムに書き込み、書込まれたセルをシーケンシャ
ルに送出セルＣｔとして読み出しが可能である。
【００２９】スケジュリング部３０は、受信セルＣｒを
理想的なセル間隔で送出する為に、同一コネクションの
前セルとの間隔をシェーピング・アルゴリズム演算によ
り求め、必要な遅延量を決定し、理想的な送出時刻を示
す受信セル格納アドレスＡｓを出力する。
理想的なセル間隔で送出する為に、同一コネクションの
前セルとの間隔をシェーピング・アルゴリズム演算によ
り求め、必要な遅延量を決定し、理想的な送出時刻を示
す受信セル格納アドレスＡｓを出力する。
【００３０】マッピング部４０は、次のようにして受信
セルＣｒのマッピングを行う。すなわち、マッピング部
４０は、スケジュリング部３０より入力した受信セル格
納アドレスＡｓに従った該当アドレスの空き状況の検
出、または該当アドレスが他のセルでマッピング済みに
より競合状態となった場合には、該当アドレス以降最も
近い空き領域の探索処理を実行することにより、受信セ
ルＣｒのシェーピング処理用バッファ１０の格納場所を
決定し、該当空き領域を示す空き領域アドレスに受信セ
ルＣｒのコネクション番号やＣＬＰ情報等関連情報の格
納を行う。また、マッピング部４０は、シェーピング処
理用バッファ１０に対し、受信セル書込みアドレス情報
として出力を行う。
セルＣｒのマッピングを行う。すなわち、マッピング部
４０は、スケジュリング部３０より入力した受信セル格
納アドレスＡｓに従った該当アドレスの空き状況の検
出、または該当アドレスが他のセルでマッピング済みに
より競合状態となった場合には、該当アドレス以降最も
近い空き領域の探索処理を実行することにより、受信セ
ルＣｒのシェーピング処理用バッファ１０の格納場所を
決定し、該当空き領域を示す空き領域アドレスに受信セ
ルＣｒのコネクション番号やＣＬＰ情報等関連情報の格
納を行う。また、マッピング部４０は、シェーピング処
理用バッファ１０に対し、受信セル書込みアドレス情報
として出力を行う。
【００３１】本発明の特徴として、セル識別部２０はコ
ネクション番号の識別ばかりでなく、タギングセルの識
別をも行い、セル識別結果Ｒciを出力する。マッピング
部４０は、このセル識別結果Ｒciを受信し、図２に示す
ように、空きまたはマッピング済みの場合はコネクショ
ン番号及び各マッピング済みセルのＣＬＰビット情報を
管理できる（ｎ＋１）アドレスの送出時刻管理用メモリ
４１と、この送出時刻管理用メモリ４１のアドレス管理
手段４２とを有する。
ネクション番号の識別ばかりでなく、タギングセルの識
別をも行い、セル識別結果Ｒciを出力する。マッピング
部４０は、このセル識別結果Ｒciを受信し、図２に示す
ように、空きまたはマッピング済みの場合はコネクショ
ン番号及び各マッピング済みセルのＣＬＰビット情報を
管理できる（ｎ＋１）アドレスの送出時刻管理用メモリ
４１と、この送出時刻管理用メモリ４１のアドレス管理
手段４２とを有する。
【００３２】次に図１に示すシェーピング処理装置の動
作について説明する。
作について説明する。
【００３３】同一帯域内に正常セルと多数のタギングセ
ルが混在する比較的バースト性の高いトラフィック特性
を有するセル流を受信したとする。この場合、セル識別
部２は受信セルＣｒのヘッダ部より該当セルのコネクシ
ョン番号及びＣＬＰビット情報を抽出し、マッピング部
４０に送出する。また同時に、スケジュシング部３０
は、次のようにして受信セルＣｒの送出時刻を決定す
る。すなわち、スケジュシング部３０は、受信セルＣｒ
の到着時刻と前回受信した同一コネクション番号の送出
時刻情報、及び該当コネクション番号に対して事前に設
定されている送出セル間隔情報を基に、受信セルＣｒの
理想的（理論的）な送出時刻をシェーピング・アルゴリ
ズム演算により求める。そして、スケジュシング部３０
は、理想的（理論的）な送出時刻をマッピング部４に送
出する。
ルが混在する比較的バースト性の高いトラフィック特性
を有するセル流を受信したとする。この場合、セル識別
部２は受信セルＣｒのヘッダ部より該当セルのコネクシ
ョン番号及びＣＬＰビット情報を抽出し、マッピング部
４０に送出する。また同時に、スケジュシング部３０
は、次のようにして受信セルＣｒの送出時刻を決定す
る。すなわち、スケジュシング部３０は、受信セルＣｒ
の到着時刻と前回受信した同一コネクション番号の送出
時刻情報、及び該当コネクション番号に対して事前に設
定されている送出セル間隔情報を基に、受信セルＣｒの
理想的（理論的）な送出時刻をシェーピング・アルゴリ
ズム演算により求める。そして、スケジュシング部３０
は、理想的（理論的）な送出時刻をマッピング部４に送
出する。
【００３４】上記各種情報を受信すると、マッピング部
４０は、受信セルＣｒの理想的送出時刻に該当するシェ
ーピング処理用バッファ１０の格納領域を示すアドレス
情報を管理する送出時刻管理用メモリ４１において、受
信セルＣｒの理想的送出時刻の該当アドレスの空き状況
を検出する。ここで空いていると判定した場合、マッピ
ング部４０は、該当アドレスに受信セルＣｒのコネクシ
ョン番号及びＣＬＰビット情報及び該当アドレス情報を
シェーピング処理用メモリ１０の書込みアドレス情報と
して出力する。
４０は、受信セルＣｒの理想的送出時刻に該当するシェ
ーピング処理用バッファ１０の格納領域を示すアドレス
情報を管理する送出時刻管理用メモリ４１において、受
信セルＣｒの理想的送出時刻の該当アドレスの空き状況
を検出する。ここで空いていると判定した場合、マッピ
ング部４０は、該当アドレスに受信セルＣｒのコネクシ
ョン番号及びＣＬＰビット情報及び該当アドレス情報を
シェーピング処理用メモリ１０の書込みアドレス情報と
して出力する。
【００３５】しかし、既存セルが格納された格納アドレ
スの競合状態となった場合、マッピイング部４０は競合
セルが受信セルＣｒとは異なる他のコネクション番号且
つタギングセルの場合に限って上書き（既存セルを廃棄
し、受信セルＣｒを該当領域にマッピング）する。
スの競合状態となった場合、マッピイング部４０は競合
セルが受信セルＣｒとは異なる他のコネクション番号且
つタギングセルの場合に限って上書き（既存セルを廃棄
し、受信セルＣｒを該当領域にマッピング）する。
【００３６】以上の動作により、タギングセルにより占
有された領域は、上記に示す競合状態の場合によっては
正常セルにより上書きされ、タギングセルが占有する領
域を有効利用できる。このことにより、シェーピング処
理用メモリ１０のバッファ領域は、正常セルを対象とす
る容量だけ有することが可能となり、シェーピング処理
用メモリ１０のバッファ容量を増大させることなく、受
信セルＣｒの廃棄品質を確保できる。
有された領域は、上記に示す競合状態の場合によっては
正常セルにより上書きされ、タギングセルが占有する領
域を有効利用できる。このことにより、シェーピング処
理用メモリ１０のバッファ領域は、正常セルを対象とす
る容量だけ有することが可能となり、シェーピング処理
用メモリ１０のバッファ容量を増大させることなく、受
信セルＣｒの廃棄品質を確保できる。
【００３７】
【実施例】次に、図４乃至図７を参照して、本発明の第
１の実施例に係るシェーピング処理方法について説明す
る。上記発明の実施の形態で示した基本的なシェーピン
グ機能については最低限有しているとする。そして、同
一帯域内に正常セルと多数のタギングセルとが混在する
比較的バースト性の高いトラフィック特定を有するセル
流れを受信したとる。
１の実施例に係るシェーピング処理方法について説明す
る。上記発明の実施の形態で示した基本的なシェーピン
グ機能については最低限有しているとする。そして、同
一帯域内に正常セルと多数のタギングセルとが混在する
比較的バースト性の高いトラフィック特定を有するセル
流れを受信したとる。
【００３８】この場合、まず、セル識別部２０は、受信
セルのヘッダ・フィールド（図３）より該当セルのコネ
クション番号（ＶＩＰ，ＶＣＩ情報）およびＣＬＰビッ
ト情報（ＣＬＰ＝０の場合、正常セル、ＣＬＰ＝１の場
合、タギングセル）を抽出する。マッピング部４０は、
これら情報とスケジュシング部３０から出力される理論
的送出時刻を受信して、Ａに送出時刻アドレスを設定す
る（ステップＳ１）。ここで、送出時刻アドレスとは、
スケジュシング部３０で求められた理論的送出時刻を送
出時刻管理用メモリ４１のアドレス情報に対応づけされ
たのものである。
セルのヘッダ・フィールド（図３）より該当セルのコネ
クション番号（ＶＩＰ，ＶＣＩ情報）およびＣＬＰビッ
ト情報（ＣＬＰ＝０の場合、正常セル、ＣＬＰ＝１の場
合、タギングセル）を抽出する。マッピング部４０は、
これら情報とスケジュシング部３０から出力される理論
的送出時刻を受信して、Ａに送出時刻アドレスを設定す
る（ステップＳ１）。ここで、送出時刻アドレスとは、
スケジュシング部３０で求められた理論的送出時刻を送
出時刻管理用メモリ４１のアドレス情報に対応づけされ
たのものである。
【００３９】マッピング部４０は、スケジュリグ部３０
から出力された受信セル格納アドレスの空き状況を検出
する（ステップＳ２）。ここで、受信セル格納アドレス
Ａが空いていれば、受信セルコネクション番号、ＣＬＰ
情報を送出時刻管理用メモリ４１に格納して、該当アド
レスをシェーピング処理用バッファ１０の書込みアドレ
スとして出力する（ステップＳ３）。
から出力された受信セル格納アドレスの空き状況を検出
する（ステップＳ２）。ここで、受信セル格納アドレス
Ａが空いていれば、受信セルコネクション番号、ＣＬＰ
情報を送出時刻管理用メモリ４１に格納して、該当アド
レスをシェーピング処理用バッファ１０の書込みアドレ
スとして出力する（ステップＳ３）。
【００４０】しかし、図６に示すように、既存セルが格
納され、格納アドレスＡの競合状態となったする（ステ
ップＳ２のＮｏ）。図６は、受信セルがコネクション番
号＝ａでＣＬＰ＝０で、スケジュリング結果がアドレス
Ａ＝（ｋ−２）で競合する場合を示している。この場
合、マッピング部４０は、送出時刻管理用アドレスＡ＝
（ｋ−２）が同一のコネクション番号が否かを判断する
（ステップＳ４）。この場合、送出時刻管理用アドレス
Ａ＝（ｋ−２）には受信セルと同一のコネクション番号
＝ａが格納されているので、マッピング部４０は送出時
刻管理用アドレスＡを１だけインクリメントし（ステッ
プＳ５）、ステップＳ２に戻る。
納され、格納アドレスＡの競合状態となったする（ステ
ップＳ２のＮｏ）。図６は、受信セルがコネクション番
号＝ａでＣＬＰ＝０で、スケジュリング結果がアドレス
Ａ＝（ｋ−２）で競合する場合を示している。この場
合、マッピング部４０は、送出時刻管理用アドレスＡ＝
（ｋ−２）が同一のコネクション番号が否かを判断する
（ステップＳ４）。この場合、送出時刻管理用アドレス
Ａ＝（ｋ−２）には受信セルと同一のコネクション番号
＝ａが格納されているので、マッピング部４０は送出時
刻管理用アドレスＡを１だけインクリメントし（ステッ
プＳ５）、ステップＳ２に戻る。
【００４１】送出時刻管理用アドレスＡ＝（ｋ−１）に
も既存セルが格納されており（ステップＳ２のＮｏ）、
送出時刻管理用アドレスＡ＝（ｋ−１）には受信セルと
異なるコネクション番号＝ｂが格納されているので（ス
テップＳ４のＮｏ）、マッピング部４０は送出時刻管理
用アドレスＡ＝（ｋ−１）のＣＬＰビットが１か否かを
判断する（ステップＳ６）。この場合、ＣＬＰビットが
０であるので、マッピング部４０は送出時刻管理用アド
レスＡを再度１だけインクリメントし（ステップＳ
５）、ステップＳ２に戻る。
も既存セルが格納されており（ステップＳ２のＮｏ）、
送出時刻管理用アドレスＡ＝（ｋ−１）には受信セルと
異なるコネクション番号＝ｂが格納されているので（ス
テップＳ４のＮｏ）、マッピング部４０は送出時刻管理
用アドレスＡ＝（ｋ−１）のＣＬＰビットが１か否かを
判断する（ステップＳ６）。この場合、ＣＬＰビットが
０であるので、マッピング部４０は送出時刻管理用アド
レスＡを再度１だけインクリメントし（ステップＳ
５）、ステップＳ２に戻る。
【００４２】この処理を繰り返し、競合セルが受信セル
とは異なる他のコネクション番号で、かつタギングセル
の場合に限って（ステップＳ６のＹｅｓ）、マッピング
部４０は、図７に示すように、上書き（既存セルを廃棄
し、受信セルを該当領域にマッピング）する（ステップ
Ｓ３）。
とは異なる他のコネクション番号で、かつタギングセル
の場合に限って（ステップＳ６のＹｅｓ）、マッピング
部４０は、図７に示すように、上書き（既存セルを廃棄
し、受信セルを該当領域にマッピング）する（ステップ
Ｓ３）。
【００４３】図８乃至図１０を参照すると、本発明の第
２の実施例に係るシェーピング処理方法は、図４におけ
るステップＳ４を削除した点を除いて、上述した第１の
実施例と同様の構成を有する。すなわち、図９および図
１０に示すように、競合セルが受信セルとは異なる他の
コネクション番号に限らず、受信セルと同一のコネクシ
ョン番号の場合であっても、上書きを許容する方式とな
っている。この場合についても、上記第１の実施例と同
様な効果を奏する。
２の実施例に係るシェーピング処理方法は、図４におけ
るステップＳ４を削除した点を除いて、上述した第１の
実施例と同様の構成を有する。すなわち、図９および図
１０に示すように、競合セルが受信セルとは異なる他の
コネクション番号に限らず、受信セルと同一のコネクシ
ョン番号の場合であっても、上書きを許容する方式とな
っている。この場合についても、上記第１の実施例と同
様な効果を奏する。
【００４４】図１１乃至図１３を参照すると、本発明の
第３の実施例に係るシェーピング処理方法は、図４にお
けるステップＳ４およびＳ６を削除し、ステップＳ１と
ステップＳ２との間にステップＳ７を挿入した点を除い
て、上述した第１の実施例と同様の構成を有する。すな
わち、本実施例では、受信セルがタギングセルであった
場合には、マッピング部４０はマッピングを行わず無条
件に廃棄する（ステップＳ７）。この場合、シェーピン
グ処理用バッファをオーバーフローすることなく、受信
セルの廃棄品質を確保するという効果を奏する。
第３の実施例に係るシェーピング処理方法は、図４にお
けるステップＳ４およびＳ６を削除し、ステップＳ１と
ステップＳ２との間にステップＳ７を挿入した点を除い
て、上述した第１の実施例と同様の構成を有する。すな
わち、本実施例では、受信セルがタギングセルであった
場合には、マッピング部４０はマッピングを行わず無条
件に廃棄する（ステップＳ７）。この場合、シェーピン
グ処理用バッファをオーバーフローすることなく、受信
セルの廃棄品質を確保するという効果を奏する。
【００４５】
【発明の効果】以上に説明したように、本発明では、シ
ェーピング処理用バッファにタギングセルを一旦格納し
たとしても、後発に到着した受信セルするにより一意に
決定される条件により上書きを許容しているので、次に
述べるような効果を奏する。
ェーピング処理用バッファにタギングセルを一旦格納し
たとしても、後発に到着した受信セルするにより一意に
決定される条件により上書きを許容しているので、次に
述べるような効果を奏する。
【００４６】第１の効果は、同一帯域内に正常セル以外
に多数のタギングセルが混在する為に、比較的バースト
性の高いトラフィック特性を有していまっているセル流
を受信したとしても、シェーピング処理用バッファをオ
ーバーフローすることなく、受信セルの廃棄品質を確保
することができる。
に多数のタギングセルが混在する為に、比較的バースト
性の高いトラフィック特性を有していまっているセル流
を受信したとしても、シェーピング処理用バッファをオ
ーバーフローすることなく、受信セルの廃棄品質を確保
することができる。
【００４７】第２の効果は、シェーピイング処理用バッ
ファの容量を設計する差異、ネットワーク管理者は自ネ
ットワーク内で発生しうる正常セルのトラフィック特性
のみに着目してバッファ設計することができ、タギング
オプションを有した場合でも、バッファ量の変更等が不
要になる。
ファの容量を設計する差異、ネットワーク管理者は自ネ
ットワーク内で発生しうる正常セルのトラフィック特性
のみに着目してバッファ設計することができ、タギング
オプションを有した場合でも、バッファ量の変更等が不
要になる。
【００４８】第３の効果は、シェーピング処理用バッフ
ァの容量を最低限（正常セルのトラフィック特性のみに
着目したバッファ容量）あればよく、タギングオプショ
ンを有した場合でも、バッファ量の増大は不要となる
為、バッファメモリを構成するハードウェアの小型化が
可能となる。
ァの容量を最低限（正常セルのトラフィック特性のみに
着目したバッファ容量）あればよく、タギングオプショ
ンを有した場合でも、バッファ量の増大は不要となる
為、バッファメモリを構成するハードウェアの小型化が
可能となる。
【図１】本発明の一実施の形態に係るシェーピング処理
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図２】図１のシェーピング処理装置に使用されるマッ
ピング部の構成を示すブロック図である。
ピング部の構成を示すブロック図である。
【図３】セルのフォーマット図である。
【図４】本発明の第１の実施例によるシェーピング処理
方法を示すフローチャートである。
方法を示すフローチャートである。
【図５】図２のマッピング部に使用される送出時刻管理
用メモリの内容の一例を示す図である。
用メモリの内容の一例を示す図である。
【図６】図４に示すシェーピング処理方法によって、受
信セルが競合した時の空き領域を探索する状態を示す図
である。
信セルが競合した時の空き領域を探索する状態を示す図
である。
【図７】図４に示すシェーピング処理方法による空き領
域探索結果を示す図である。
域探索結果を示す図である。
【図８】本発明の第２の実施例によるシェーピング処理
方法を示すフローチャートである。
方法を示すフローチャートである。
【図９】図８に示すシェーピング処理方法によって、受
信セルが競合した時の空き領域を探索する状態を示す図
である。
信セルが競合した時の空き領域を探索する状態を示す図
である。
【図１０】図８に示すシェーピング処理方法による空き
領域探索結果を示す図である。
領域探索結果を示す図である。
【図１１】本発明の第３の実施例によるシェーピング処
理方法を示すフローチャートである。
理方法を示すフローチャートである。
【図１２】図１１に示すシェーピング処理方法によっ
て、受信セルが競合した時の空き領域を探索する状態を
示す図である。
て、受信セルが競合した時の空き領域を探索する状態を
示す図である。
【図１３】図１１に示すシェーピング処理方法による空
き領域探索結果を示す図である。
き領域探索結果を示す図である。
【図１４】シェーピング動作を説明するめの図である。
【図１５】従来のシェーピング処理装置の構成を示すブ
ロック図である。
ロック図である。
【図１６】図１５のシェーピング処理装置に使用される
マッピング部の構成を示すブロック図である。
マッピング部の構成を示すブロック図である。
１０ シェーピング処理用バッファ ２０ セル識別部 ３０ スケジュリング部 ４０ マッピング部
Claims (3)
- 【請求項１】 正常セルと該正常セルに対して廃棄優先
度が高い廃棄可能なタギングセルとを含むセルを受信セ
ルとして受信して、前記受信セルの伝送速度を補正する
シェーピング処理装置であって、前記受信セルは、当該
受信セルの経路を示すコネクション番号と、前記正常セ
ルと前記タギングセルとを識別するためのＣＬＰビット
とを含むヘッダを有する前記シェーピング処理装置にお
いて、 書込みアドレスに応答して前記受信セルをランダムに書
き込み、その書込まれたセルを読出しアドレスに応答し
てシーケンシャルに送出セルとして読み出すシェーピン
グ処理用バッファと、 前記受信セルに対する同一コネクションの前セルとの間
隔を、所定のシェーピング・アルゴリズム演算により求
め、必要な遅延量を決定して理想的な送出時刻を示す受
信セル格納アドレスを出力するスケジュリング手段と、 前記受信セルのコネクション番号と前記ＣＬＰビットと
を識別するセル識別手段と、 前記セル識別手段で識別されたコネクション番号および
ＣＬＰビットを、前記受信セルの理想的な送出時刻に該
当するアドレス情報で管理する送出時刻管理用メモリを
含み、前記受信セル格納アドレスに従った前記送出時刻
管理用メモリのアドレスの空き状況を検出し、該当アド
レスが他のセルでマッピング済みにより競合状態となっ
た場合には空き領域の探索処理を実行して、前記シェー
ピング処理用バッファの格納場所を示す領域に前記タギ
ングセルに対する上書きを許した状態で前記受信セルの
マッピングを行うマッピング手段と、を有するシェーピ
ング処理装置。 - 【請求項２】 正常セルと該正常セルに対して廃棄優先
度が高い廃棄可能なタギングセルとを含むセルを受信セ
ルとして受信して、前記受信セルの伝送速度を、書込み
アドレスに応答して前記受信セルをランダムに書き込
み、その書込まれたセルを読出しアドレスに応答してシ
ーケンシャルに送出セルとして読み出すシェーピング処
理用バッファを使用して、補正するシェーピング処理方
法であって、 既存セルが前記シェーピング処理用バッファに格納され
格納アドレスの競合状態となった場合には、競合セルが
前記受信セルとは異なる他のコネクション番号でかつタ
ギングセルの場合に限って前記受信セルの上書きするこ
とを特徴とするシェーピング処理方法。 - 【請求項３】 正常セルと該正常セルに対して廃棄優先
度が高い廃棄可能なタギングセルとを含むセルを受信セ
ルとして受信して、前記受信セルの伝送速度を、書込み
アドレスに応答して前記受信セルをランダムに書き込
み、その書込まれたセルを読出しアドレスに応答してシ
ーケンシャルに送出セルとして読み出すシェーピング処
理用バッファを使用して、補正するシェーピング処理方
法であって、 既存セルが前記シェーピング処理用バッファに格納され
格納アドレスの競合状態となった場合には、競合セルが
タギングセルの場合に限って前記受信セルの上書きする
ことを特徴とするシェーピング処理方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32726696A JP2964968B2 (ja) | 1996-12-06 | 1996-12-06 | シェーピング処理装置およびシェーピング処理方法 |
| CA 2220129 CA2220129C (en) | 1996-12-06 | 1997-11-04 | Method and apparatus for shaping processing in which discard of atm cell effectively performed |
| US08/965,607 US5999515A (en) | 1996-12-06 | 1997-11-06 | Method and apparatus for shaping processing in which discard of ATM cell effectively performed |
| DE1997153267 DE19753267A1 (de) | 1996-12-06 | 1997-12-01 | Verfahren und Vorrichtung zur Formungsverarbeitung, wobei ATM-Zellen effektiv ausgesondert werden |
| GB9725930A GB2320160B (en) | 1996-12-06 | 1997-12-05 | Method and apparatus for shaping processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32726696A JP2964968B2 (ja) | 1996-12-06 | 1996-12-06 | シェーピング処理装置およびシェーピング処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173664A JPH10173664A (ja) | 1998-06-26 |
| JP2964968B2 true JP2964968B2 (ja) | 1999-10-18 |
Family
ID=18197205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32726696A Expired - Lifetime JP2964968B2 (ja) | 1996-12-06 | 1996-12-06 | シェーピング処理装置およびシェーピング処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5999515A (ja) |
| JP (1) | JP2964968B2 (ja) |
| CA (1) | CA2220129C (ja) |
| DE (1) | DE19753267A1 (ja) |
| GB (1) | GB2320160B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2985859B2 (ja) * | 1997-12-25 | 1999-12-06 | 日本電気株式会社 | ポリシング装置 |
| US6661773B1 (en) * | 1999-06-07 | 2003-12-09 | Intel Corporation | Method for detection of stale cells following route changes in a data communication |
| GB2355374B (en) * | 1999-10-15 | 2001-10-31 | 3Com Corp | Network device including selective discard of packets |
| JP3867516B2 (ja) * | 2001-05-17 | 2007-01-10 | ソニー株式会社 | ディジタル放送受信装置及び方法、情報処理装置及び方法、並びに、情報処理システム |
| KR100483546B1 (ko) * | 2002-08-22 | 2005-04-15 | 엘지전자 주식회사 | 에이티엠 입력 셀 복제에 의한 멀티캐스트 스위칭 장치 및방법 |
| CN100359887C (zh) * | 2003-05-09 | 2008-01-02 | 华为技术有限公司 | 用rtp数据包的时戳进行排序以消除其抖动延时的方法 |
| US20050047415A1 (en) * | 2003-08-28 | 2005-03-03 | Radhakrishna Channegowda | Data traffic manager and method therefor |
| JP4342395B2 (ja) | 2004-07-20 | 2009-10-14 | 富士通株式会社 | パケット中継方法及び装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2880271B2 (ja) * | 1990-08-17 | 1999-04-05 | 株式会社日立製作所 | 帯域制御方法および回路 |
| JPH082053B2 (ja) * | 1990-04-03 | 1996-01-10 | 松下電器産業株式会社 | 交換装置 |
| JP2834293B2 (ja) * | 1990-08-17 | 1998-12-09 | 株式会社日立製作所 | バーチャルパス容量の変更方法 |
| CA2049428C (en) * | 1990-08-20 | 1996-06-18 | Yasuro Shobatake | Atm communication system |
| JP3241716B2 (ja) * | 1990-08-31 | 2001-12-25 | 株式会社東芝 | Ａｔｍ交換方法 |
| US5453981A (en) * | 1990-10-16 | 1995-09-26 | Kabushiki Kaisha Toshiba | Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes |
| JPH04286438A (ja) * | 1991-03-15 | 1992-10-12 | Nippon Telegr & Teleph Corp <Ntt> | Ａｔｍクロスコネクト装置 |
| JPH04360340A (ja) * | 1991-06-06 | 1992-12-14 | Matsushita Electric Ind Co Ltd | セル転送装置 |
| JPH05160852A (ja) * | 1991-10-07 | 1993-06-25 | Nippon Telegr & Teleph Corp <Ntt> | Ａｔｍクロスコネクト装置 |
| JPH05292114A (ja) * | 1992-04-09 | 1993-11-05 | Fujitsu Ltd | 通信パス設定装置及びその方法 |
| JPH05292116A (ja) * | 1992-04-10 | 1993-11-05 | Nippon Telegr & Teleph Corp <Ntt> | 入力バッファ型ａｔｍスイッチの制御回路 |
| JP3074991B2 (ja) * | 1993-01-14 | 2000-08-07 | 日本電信電話株式会社 | Ａｔｍスイッチ |
| JPH06237497A (ja) * | 1993-02-10 | 1994-08-23 | Oki Electric Ind Co Ltd | Ａｔｍセル交換スイッチ |
| WO1994023517A1 (en) * | 1993-03-26 | 1994-10-13 | Curtin University Of Technology | Method and apparatus for managing the statistical multiplexing of data in digital communication networks |
| JP3203610B2 (ja) * | 1993-11-10 | 2001-08-27 | 日本電信電話株式会社 | セル流制御装置 |
| EP0666668A1 (en) * | 1994-02-07 | 1995-08-09 | ALCATEL BELL Naamloze Vennootschap | Policing method |
| JP2922119B2 (ja) * | 1994-09-01 | 1999-07-19 | 沖電気工業株式会社 | 帯域規制装置及びパケット通信装置 |
| KR0161613B1 (ko) * | 1994-09-02 | 1998-12-01 | 가나이 쓰토무 | Atm 인터페이스 및 섀핑 방법 |
| JP3602893B2 (ja) * | 1994-09-02 | 2004-12-15 | 株式会社日立コミュニケーションテクノロジー | Ａｔｍインタフェースおよびシェーピング方法 |
| JP2848259B2 (ja) * | 1995-01-17 | 1999-01-20 | 日本電気株式会社 | トラヒックシェイパ |
| US5533009A (en) * | 1995-02-03 | 1996-07-02 | Bell Communications Research, Inc. | Bandwidth management and access control for an ATM network |
| US5812527A (en) * | 1996-04-01 | 1998-09-22 | Motorola Inc. | Simplified calculation of cell transmission rates in a cell based netwook |
| JP3157718B2 (ja) * | 1996-08-21 | 2001-04-16 | 日本電気エンジニアリング株式会社 | Ａｔｍ伝送網の時刻管理方法 |
-
1996
- 1996-12-06 JP JP32726696A patent/JP2964968B2/ja not_active Expired - Lifetime
-
1997
- 1997-11-04 CA CA 2220129 patent/CA2220129C/en not_active Expired - Fee Related
- 1997-11-06 US US08/965,607 patent/US5999515A/en not_active Expired - Fee Related
- 1997-12-01 DE DE1997153267 patent/DE19753267A1/de not_active Withdrawn
- 1997-12-05 GB GB9725930A patent/GB2320160B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5999515A (en) | 1999-12-07 |
| CA2220129A1 (en) | 1998-06-06 |
| JPH10173664A (ja) | 1998-06-26 |
| CA2220129C (en) | 2002-04-30 |
| GB9725930D0 (en) | 1998-02-04 |
| DE19753267A1 (de) | 1998-08-20 |
| GB2320160B (en) | 2001-05-16 |
| GB2320160A (en) | 1998-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1054544B1 (en) | Packet forwarding device and packet priority setting method | |
| US6252877B1 (en) | ATM switching system and cell control method | |
| JP3711752B2 (ja) | パケット通信装置 | |
| JPH06335079A (ja) | Ａｔｍ網におけるセル多重化装置 | |
| US6473432B1 (en) | Buffer control apparatus and method | |
| JP2964968B2 (ja) | シェーピング処理装置およびシェーピング処理方法 | |
| US6944182B1 (en) | ATM cell conversion circuit and ATM cell conversion method | |
| JPH08125668A (ja) | Ａｔｍインタフェースおよびシェーピング方法 | |
| JP4135007B2 (ja) | Ａｔｍセル転送装置 | |
| JPH1065713A (ja) | Ａｔｍシステム用セル検出方法 | |
| JP2756766B2 (ja) | セル優先処理装置 | |
| JP2828139B2 (ja) | Ａｔｍ通信装置およびセル廃棄方法 | |
| JP3439333B2 (ja) | Ａｔｍシェイピングメモリ探索処理装置 | |
| JP2962279B2 (ja) | Ａｔｍネットワークの輻輳制御方式 | |
| JP3565606B2 (ja) | セル多重装置 | |
| JP3097545B2 (ja) | トラヒックシェイパーおよびシェイピング方法 | |
| JP2001339398A (ja) | スケジューリング回路 | |
| JP3637879B2 (ja) | Ａｔｍ通信方式におけるパケット廃棄方法及びａｔｍスイッチ装置 | |
| KR0129609B1 (ko) | 사용변수제어/망변수제어의(upc/npc) 적응적 셀간격 조정방법 | |
| JP3742348B2 (ja) | セルシェーピング装置 | |
| JPH11136254A (ja) | Ａｔｍシェイピングメモリ格納処理装置 | |
| JP2001007808A (ja) | トラヒックシェーピング装置 | |
| JP2000236334A (ja) | フレーム組み立て回路及びフレーム組み立て方法 | |
| JP2000115191A (ja) | シェーピング装置及びシェーピングシステム | |
| JPH1146197A (ja) | シェイピング装置 |